JP2000513509A - 電圧レベルシフト回路を備える低電圧低電力発振器 - Google Patents

Abstract

(57)【要約】 この発明は、低電圧にて始動し動作する発振器回路（３０，４０）を提供する。この発振器回路は、共振回路（１４）の第１及び第２端子間に接続されるインバータ回路（３１，４１）を具備している。インバータ回路は、第１Ｐチャンネルトランジスタ（１８）及び第２Ｎチャンネルトランジスタ（２０）よりなるプッシュプル形のドライバ段を備える。両トランジスタの共通ドレイン電極は共振回路の第２端子に接続され、ソース電極は第１及び第２の電源電圧端子に夫々接続される。第１トランジスタのゲート電極は共振回路の第１端子に接続される。インバータ回路は、さらに、所定電圧によって、第２トランジスタのゲート電極に供給される電圧レベルを、第１トランジスタのゲート電極に供給される電圧に関してシフトするための回路（３２，３４）を備えている。これは、両トランジスタを作動的な状態に維持しつつ、要求されるインバータ回路の動作電圧範囲を低減するという効果をもたらす。

Description

【発明の詳細な説明】 電圧レベルシフト回路を備える低電圧低電力発振器 〔発明の技術的背景〕 本発明は、一般的には発振器に関し、より詳細には、少ない構成要素をもって 低電圧にて始動し動作することができ、かつ、より少ない電力を消費する発振器 に関する。 発振器回路は、クロック及びその他のタイミイング信号をマイクロプロセッサ 、マイクロコントローラ、フリップフロップ、ラッチ回路等のような電子回路に 供給するために、電子産業における無数の応用に利用されている。発振器回路は 、典型的には、第１の電圧レベルと第２の電圧レベルとの間で或る所定周波数に て発振する電子的な信号を発生する。この第１及び第２の電圧レベルは、典型的 には、回路に供給される電源電圧のレベルによって決定され、一方、所定周波数 は、典型的には、水晶、共振子又は直列ＲＬＣ回路のような共振回路の共振周波 数によって決定される。 発振器回路を作るために普通にとられる一つの方法は、共振回路をインバータ 回路の端子間に接続することである。いくつかのタイプのインバータ構造が、相 補的なプッシュプル形のインバータのような反転乃至逆変換機能を遂行するのに 用いることができる。このようなタイプのインバータは、非プッシュプル形のイ ンバータの半分の電力で済み、しかも、非プッシュプル形のインバータのような 高周波数限界がないので、典型的に は、低電力供給にて用いられる。 第１図を参照すると、この図には従来技術による発振器回路１０が示されてお り、この発振器回路１０ではプッシュプル形のインバータ回路１２が共振回路１ ４の端子間に接続される。共振回路１４は、共振回路１４が所定周波数にて共振 する（即ち、発振する）ような共振子、水晶又は直列抵抗・インダクタ・コンデ ンサ（ＲＬＣ）回路の形式をとることができる。特に、共振回路１４は、例えば 、ムラタ・エリー（muRata Erie）により製造された部品番号ＣＳＡ 4.00 ＭＧ をもつ共振子の形式を採用することができる。 発振器回路１０には、また、始動及び通常動作期間中に静止（不活動）状態を 設定するために、大きな値の抵抗１５が備えられ、この抵抗は共振回路１４の端 子間に接続される。抵抗１５は、例えば、１〜１２ＭΩの範囲の値とすることが できる。 インバータ回路１２は、Ｐチャネルトランジスタ１８及びＮチャネルトランジ スタ２０からなるドライバ段を備えている。各トランジスタのゲート／制御電極 は共振回路１４の第１の端子に接続され、一方、各トランジスタのドレイン電極 （第１電流搬送電極）は共振回路１４の第１の端子に接続される。トランジスタ １８のソース電極（第２電流搬送電極）は、動作電位Ｖ_DDが供給される第１電源 電圧端子に接続され、一方、トランジスタ２０のソース電極は、動作電位Ｖ_SSが 供給される第２電源電圧端子に接続される。 一般的に、共振回路１４は、インバータ１２の出力に現れる信号を共振周波数 にて増幅し、これらの信号を再度インバータ１２の入力に印加する。インバータ １２は、１８０°位相シフト、及び、発振を開始し維持するのに必要なゲインを 提供する。 発振器回路１０は、適切に機能しているとき、電圧Ｖ_DDと電圧Ｖ_SSとの間の電圧 範囲で揺動しつつ共振回路１４の共振周波数にて発振する出力信号を端子１６に 供給する。一例を挙げると、電圧Ｖ_DDが５ボルト〔Ｖ〕であり、電圧Ｖ_SSが０ボ ルト〔Ｖ〕であり、共振回路１４の共振周波数が１０ＭＨｚである場合、端子１ ６に現れる信号は、１０ＭＨｚの周波数にておよそ０〜５ボルトの間を揺動する 発振信号（即ち、正弦波信号）である。 しかしながら、適切な始動のためには、両トランジスタ１８，２０は作動的な 状態（即ち、オン状態）が維持されなければならず、電圧Ｖ_DDと電圧Ｖ_SSとの間 の最小電圧は、次式（１）で表されるように、少なくとも、各トランジスタ１８ ，２０の閾値電圧Ｖ_TP18，Ｖ_TN20の合計である。 Ｖ_DD−Ｖ_SS＞Ｖ_TP18＋Ｖ_TN20 （１） 一例を挙げると、閾値電圧Ｖ_TP18，Ｖ_TN20がともに1.5ボルトに等しい場合に は、両電源電圧間の電位差は、適切に始動するために、少なくとも３ボルトに、 オーバヘッドのための１０分の数ボルトを加えた値にする必要がある。この最小 電圧によって、各トランジスタは作動的な状態に確実にとどまり、しかも、トラ ンジスタ１８，２０のゲート電極に現れる電圧は確実にフローティングしなくな る。従って、この電位差が３ボルトを下まわる場合には、少なくとも一方のトラ ンジスタは非作動状態になり、発振器回路は始動状態から発振を起動しなくなる ことになる。電子的な回路に対して動作電源電圧を低減させることは、より長期 間のバッテリ寿命、より少数のバッテリの使用及びより少ない電力消費というよ うな多くの有利性が得られるので、一般的傾向になっているが、上述のような最 小電圧の 要求は、電源電圧を低減させるというこのような一般的傾向と矛盾している。 そこで、本発明の主たる目的は、低電源電圧をもって、従って、低電力消費を 伴って始動しかつ動作することができる発振器回路において使用するために改良 されたインバータ回路を提供することにある。 〔発明のまとめ〕 本発明の一つの目的は、適切な始動及び動作のために比較的低い電源電圧を要 求するインバータ回路を具備する発振器回路を提供することにある。 本発明の別の目的は、比較的低い電源電圧にて動作し、従って、比較的低い電 力を消費するインバータ回路を提供することにある。 端的にいうと、本発明は、共振回路によって決定される周波数にて発振する出 力信号を供給するための低電圧発振器回路を提供する。この発振器回路は、共振 回路の第１及び第２端子間に接続されるインバータ回路を具備している。このイ ンバータ回路は、共通ドレイン電極が発振器回路の出力端子及び共振回路の第２ 端子に接続される第１及び第２トランジスタを備えている。第１及び第２トラン ジスタのソース電極は、夫々、第１及び第２の電源電圧端子に接続される。第１ トランジスタのゲート電極は共振回路の第１端子に接続される。インバータ回路 は、さらに、共振回路の第１端子と第２トランジスタのゲート電極との間に接続 される改良形電圧レベルシフト回路を備えており、この電圧レベルシフト回路は 、第２トランジスタのゲー ト電極に供給される電圧を第１トランジスタのゲート電極（に供給される電圧） に関してシフトし、それによって、第１及び第２トランジスタが作動的な状態を 維持しつつ、発振器回路がより低い電源電圧にて動作することができるようにす る。反対に、この電圧レベルシフト回路は、共振回路の第１端子と第１トランジ スタのゲート電極との間に接続することができ、この場合、第２トランジスタの ゲート電極が共振回路の第１端子に直接接続される。 〔図面の簡単な説明〕 第１図は、従来技術による発振器回路の詳細な回路図を示し、 第２図は、低電源電圧にて動作するために第１実施例インバータ回路を具備す る発振器回路の詳細な回路図を示し、 第３図は、低電源電圧にて動作するために第２実施例インバータ回路を具備す る発振器回路の詳細な回路図を示し、そして、 第４図は、オン又はオフ状態で交互に動作するための回路を具備する第２図の 発振器回路の詳細な回路図を示す。 〔発明の実施の形態〕 第２図を参照すると、ここには、低減された電力電源電圧で動作するためにイ ンバータ３１を具備する発振器回路３０の詳細な回路図が示されている。第１図 に示された回路要素と同一の第２図の回路要素は、同一の参照記号により同じよ うに表わされている。第１図のインバータ１２と同様に、第２図のインバータ３ １は共振回路１４の端子間に接続され、共振回路１４は、この共振回路１４の共 振周波数により決定されるような所定周波数にて電圧範囲Ｖ_DD〜Ｖ_SS間で発振す る信号を出力端子 １６に供給するために設けられている。 しかしながら、インバータ３１は、さらに、共振回路１４とＰチャネルトラン ジスタ１８のゲート電極との間に接続されるソースフォロアトランジスタ３２を 備えており、このソースフォロアトランジスタによって、インバータ３１がトラ ンジスタ１８，２０をより低い電源電圧レベルにて作動的な状態に維持する（即 ち、電圧Ｖ_DD，Ｖ_SS間の電位差が閾値電圧Ｖ_TP18，Ｖ_TN20の合計を下まわる場合 でさえ）ことができるようにしている。より詳細にいうと、トランジスタ３２は 、動作電位Ｖ_DDを受けるために第１の電源電圧端子にドレイン電極が接続され、 動作電位Ｖ_SSを受けるために第２の電源電圧端子に電流源３４を介してソース電 極が接続される。トランジスタ３２のソース電極は、また、トランジスタ１８の ゲート電極に接続される。そして、トランジスタ３２のゲート電極は共振回路１ ４の第１端子に接続される。 動作について述べると、トランジスタ３２は、トランジスタ３２の閾値電圧Ｖ_TN32 によって、トランジスタ１８のゲート電極に供給される電圧レベルを、トラ ンジスタ２０のゲート電極に供給される電圧レベルに関してシフトする（即ち、 減少させる）ように機能する。このレベルシフト機能によって、トランジスタ１ ８，２０の動作範囲を重複させ、それにより、両トランジスタ１８，２０が低減 された電源電圧レベルにて作動的な状態にとどまることができるようにする。結 果として、電圧Ｖ_DD，Ｖ_SS間の最小の電位差（Ｖ_DD−Ｖ_SS）は、第１図の発振器 回路に比べると、次式（２）に示されるように、ソースフォロアトランジスタ３ ２の閾値電圧の値だけ低減される。 Ｖ_DD−Ｖ_SS＞Ｖ_TP18＋Ｖ_TN20−Ｖ_TN32 （２） 再び当初の例に戻ると、全ての閾値電圧が1.5ボルト〔Ｖ〕である場合には、 式（２）をみて分かるように、トランジスタ２０の閾値電圧がソースフォロアト ランジスタ３２の閾値電圧だけオフセットされるので、電圧Ｖ_DD，Ｖ_SS間の最小 の電位差は1.5ボルトである。これは、第１図の発振器回路１０の当初の例に対 して必要とされる最小の電位差の半分である。このようにして、発振器回路３０ の適切な始動及び動作を確実に行いつつ、トランジスタ１８，２０を作動的な状 態に維持するのに必要な電力電源電圧レベルの実質的な低減が達成される。 より一般的にいうと、両トランジスタ１８，２０を作動的な状態に維持するの に要求される電圧Ｖ_DD，Ｖ_SS間の最小の電位差（Ｖ_DD−Ｖ_SS）は、次式（３）に 表されるように、トランジスタ１８，２０の閾値電圧の最大値である。 Ｖ_DD−Ｖ_SS＞ＭＡＸ〔Ｖ_TP18，Ｖ_TN20〕 （３） それで、トランジスタ１８の閾値電圧がトランジスタ２０の閾値電圧より大き い場合には、電圧Ｖ_DD，Ｖ_SS間の電位差は、トランジスタ１８の閾値電圧に、オ ーバヘッドのための若干値の電圧を加えた値になる。これによって、両トランジ スタ１８，２０は作動状態に確実に維持され、発振動作が起動され維持されるこ とになる。これは、式（１）で表現されるように最小の電源電位差が少なくとも トランジスタ１８，２０の閾値電圧の合計であることが要求される第１図の発振 器回路に対して、実質的な改良を施したことを表している。このようにして、本 発明は、比較的低い電圧レベルにて動作するインバータを具備する発振器回路を 提供する。 上述したように、ソースフォロアトランジスタ３２は、トラ ンジスタ２０のゲート電極に供給される電圧レベルに関するトランジスタ１８の ゲート電極の電圧レベルシフトを行い、それによって、インバータ３１の所要電 源電圧範囲を低減している。これと同じ効果は、トランジスタ１８のゲート電極 に供給される電圧レベルに関するトランジスタ２０のゲート電極の電圧レベルシ フトを行うようなソースフォロアトランジスタを用いることによっても、達成す ることができる。第３図を参照すると、そこには、低減された電力電源電圧にて 動作するために反対例のインバータ回路（４２）を具備する発振器回路４０の詳 細な回路図が示されている。第１図に示された回路要素と同一の第３図の回路要 素は、同一の参照記号により同じように表わされている。第３図のインバータは 、トランジスタ４２の閾値電圧Ｖ_TP42によって、ランジスタ２０のゲート電極に 供給される電圧レベルを、トランジスタ１８のゲート電極に供給される電圧に関 してシフトする（即ち、増大させる）Ｐチャネルトランジスタをソースフォロア トランジスタとして用いている点を除いて、第２図のインバータと同様である。 インバータ４１に付加的に備えられたＰチャネルソースフォロアトランジスタ ４２は、動作電位Ｖ_DDを受けるために第１の電源電圧端子にソース電極が接続さ れ、動作電位Ｖ_SSを受けるために第２の電源電圧端子に電流源４４を介してドレ イン電極が接続される。トランジスタ４２のソース電極は、また、トランジスタ ２０のゲート電極に接続される。そして、トランジスタ４２のゲート電極は共振 回路１４の第１端子に接続される。 第２図のインバータと同様に、第３図のトランジスタ１８，２０を作動的な状 態に維持するための電圧Ｖ_DD，Ｖ_SS間の最小の電位差は、次式（４）に表される ように、ソースフォロアト ランジスタ４２の閾値電圧の値によって低減され、これは、式（３）で表現され たように、トランジスタ１８，２０の閾値電圧の最大値である限定因子をもって いる。 Ｖ_DD−Ｖ_SS＞Ｖ_TP18＋Ｖ_TN20−Ｖ_TP42 （４） さて、第４図を参照すると、ここには、第２図の発振器回路３０に、オン又は オフ状態で交互に動作するための回路を設けた場合の詳細な回路図が示されてい る。第１，２図に示された回路要素と同一の第４図の回路要素は、同一の参照記 号により同じように表わされている。第４図のオン／オフ発振器回路は、さらに 、Ｐチャネルトランジスタ５１及びＮチャネルトランジスタ５２を備えている。 このＰチャネルトランジスタ５１は、ソース電極が動作電位Ｖ_DDを受けるように 第１の電源電圧端子に接続され、ドレイン電極がトランジスタ１８のソース電極 に接続される。Ｎチャネルトランジスタ５２は、ソース電極が動作電位Ｖ_SSを受 けるように接続され、ドレイン電極がトランジスタ２０のソース電極に接続され る。トランジスタ５２のゲート電極はイネーブル制御信号ＥNを受けるように接 続される。 第４図の回路は、また、スイッチ可能電流源５４を具備してており、この電流 源は、電流源５４が能動化されるとき、トランジスタ３２に対してバイアス電流 を供給するようになっている。この電流源５４に備えられるトランジスタ５６は 、ソース電極が動作電位Ｖ_DDを受けるように接続され、ドレイン電極がトランジ スタ６０のゲート電極及びドレイン電極に接続される。トランジスタ５６のゲー ト電極は制御信号ＥNbを受けるように接続され、トランジスタ６０のソース電極 は電圧Ｖ_SSを受けるように接続される。トランジスタ６０のゲート電極にはトラ ン ジスタ６２のゲート電極が接続される。さらに、トランジスタ６２は、ドレイン 電極がトランジスタ３２のソース電極に接続され、ソース電極が電圧Ｖ_SSを受け るように接続される。 動作を説明すると、制御信号ＥNが論理「ハイ」でありこれと相補的な制御信 号ＥNbが論理「ロー」であるとき、第４図の発振器回路は「オン」状態に置かれ 、この状態では、トランジスタ５１，５２，５６が作動的な状態にあり、第２図 の回路について前に説明したような動作が行われる。しかしながら、制御信号Ｅ Nが論理「ロー」であって相補的制御信号ＥNbが論理「ハイ」であるとき、第４ 図の発振器回路は「オフ」状態に置かれる。トランジスタ５１，５２は非能動化 され（即ち、ターンオフされ）、それによって、トランジスタ１８，２０が非能 動化される。さらに、トランジスタ５６は、非能動化されて、スイッチ可能電流 源５４をターンオフし、トランジスタ３２を非能動化する。 いまや低電源電圧にて始動し動作するための新規な発振器回路が提供されるこ とが明らかである。この発振器回路は、共振回路の第１及び第２端子間に接続さ れるインバータ回路を具備している。このインバータ回路は、相袖的なＰチャネ ルトランジスタ及びＮチャネルトランジスタを有するプッシュプル形のドライバ 段を備えている。各トランジスタの共通ドレイン電極は、共振回路１４の第２端 子に接続され、発振信号を供給する。Ｐチャンネルトランジスタ及びＮチャンネ ルトランジスタのソース電極は、第１及び第２の電源電圧端子に夫々接続される 。第１トランジスタのゲート電極は共振回路１４の第１端子に接続される。イン バータ回路は、さらに、所定電圧によって、第 ２トランジスタのゲート電極に供給される電圧レベルを、第１トランジスタのゲ ート電極に供給される電圧に関してシフトするための回路を備えている。これは 、両トランジスタの動作電圧範囲を重複させ、かつ、両トランジスタを作動的な 状態に維持するのに要求されるインバータ回路の動作電圧範囲を低減するという 効果をもたらす。 ここでは所定の好ましい実施例について説明してきたけれども、当業者にとっ ては、以上の説明を考慮することによって、本発明の精神及び範囲から離れるこ となく説明した実施例の変更及び変形を行うことができることが明らかである。 従って、本発明は、添付した請求の範囲及び適用される法律の規則乃至原則によ り要求される内容のみによって限定されるべきであると考えられる。

Claims (1)

1. 【特許請求の範囲】 １．共振回路の第１及び第２端子間に接続されるインバータ回路を具備し、所定 周波数にて発振する出力信号を供給する発振器回路であって、このインバータ回 路は、共通ドレイン電極が発振器回路の出力端子及び共振回路の第２端子に接続 される第１及び第２トランジスタを備えており、これらのトランジスタのソース 電極は第１及び第２電源電圧端子に夫々接続され、一方のトランジスタのゲート 電極は共振回路の第１端子に接続される発振器回路において、 共振回路の第１端子と他方のトランジスタのゲート電極との間に接続される回 路手段であって、他方のトランジスタのゲート電極に供給される電圧を、一方の トランジスタのゲート電極に供給される電圧に関してレベルシフトし、それによ って、発振器回路がより低い電源電圧にて始動し動作することができるようにす るとともに、それにも関わらず第１及び第２トランジスタを依然として作動的な 状態に維持するようにする回路手段を具備することを特徴とする発振器回路。 ２．第１及び第２トランジスタを依然として作動的な状態に維持するために、第 １及び第２電源電圧端子に供給される電圧間の最小の電位差が、第１及び第２ト ランジスタの閾値電圧の最大値であることを特徴とする請求項１に記載の発振器 回路。 ３．前記回路手段は、ドレイン、ソース及びゲート電極を有するＮチャンネルト ランジスタを備え、このＮチャンネルトランジスタのドレイン電極及びソース電 極は第１及び第２電源電圧 端子に夫々接続され、該Ｎチャンネルトランジスタのドレイン電極は第１トラン ジスタのゲート電極に接続され、該Ｎチャンネルトランジスタのゲート電極は共 振回路の第１端子に接続されることを特徴とする請求項１に記載の発振器回路。 ４．前記回路手段は、ドレイン、ソース及びゲート電極を有するＰチャンネルト ランジスタを備え、このＰチャンネルトランジスタのソース電極及びドレイン電 極は第１及び第２電源電圧端子に夫々接続され、該Ｐチャンネルトランジスタの ソース電極は第１トランジスタのゲート電極に接続され、該Ｐチャンネルトラン ジスタのゲート電極は共振回路の第１端子に接続されることを特徴とする請求項 １に記載の発振器回路。 ５．さらに、 発振器回路をオン又はオフ状態で交互に動作させるための手段 を具備することを特徴とする請求項１に記載の発振器回路。 ６．インバータ回路及び共振回路を具備し、低電圧にて始動し動作する発振器回 路であって、このインバータ回路が共振回路の第１及び第２端子間に接続される 発振器回路において、該インバータ回路は、 夫々ドレイン、ソース及びゲート電極を有する相補形の第１及び第２トランジ スタを有するプッシュプル形の出力ドライバ段であって、これらのトランジスタ のソース電極は第１及び第２電源電圧端子に夫々接続され、両トランジスタのド レイン電極は共振回路の第２端子に接続され、第２トランジスタのゲー ト電極が共振回路の第１端子に接続される出力ドライバ手段、及び、 共振回路の第１端子と第１トランジスタのゲート電極との間に接続され、第１ トランジスタのゲート電極に供給される電圧を、第２トランジスタのゲート電極 に供給される電圧に関してシフトする電圧レベルシフト手段 を備えることを特徴とする発振器回路。 ７．第１及び第２トランジスタを作動的な状態に維持するために、第１及び第２ 電源電圧端子に供給される電圧間の最小の電位差が、第１及び第２トランジスタ の閾値電圧の最大値であることを特徴とする請求項６に記載の発振器回路。 ８．前記電圧レベルシフト手段はソースフォロアＮチャンネルトランジスタを有 することを特徴とする請求項６に記載の発振器回路。 ９．前記電圧レベルシフト手段はソースフォロアＰチャンネルトランジスタを有 することを特徴とする請求項６に記載の発振器回路。 １０．さらに、 発振器回路をオン又はオフ状態で交互に動作させるための手段 を具備することを特徴とする請求項６に記載の発振器回路。 １１．入力及び出力を有し、低電圧にて動作するためのプッシ ュプル形のインバータ回路において、 相補形の第１及び第２トランジスタであって、第１トランジスタは、インバー タ回路の出力と第１電源電圧端子との間に接続される電流搬送電極を有し、第２ トランジスタは、インバータ回路の出力と第２電源電圧端子との間に接続される 電流搬送電極を有し、第１トランジスタの制御電極がインバータ回路の入力に接 続される相補形の第１及び第２トランジスタ、及び、 インバータ回路の入力と第２トランジスタの制御電極との間に接続され、第１ トランジスタの制御電極に供給される電圧を、第２トランジスタの制御電極に供 給される電圧に関してシフトし、それよって、両トランジスタが低電源電圧にて 作動的な状態になることができるようにする電圧レベルシフト手段 を備えることを特徴とするインバータ回路。 １２．第１及び第２トランジスタを作動的な状態に維持するために、第１及び第 ２電源電圧端子に供給される電圧間の最小の電位差が、第１及び第２トランジス タの閾値電圧の最大値であることを特徴とする請求項１１に記載のインバータ回 路。 １３．前記電圧レベルシフト手段はソースフォロアＮチャンネルトランジスタを 有し、このＮチャンネルトランジスタの閾値電圧によって、第２トランジスタの 制御電極に供給される電圧をシフトするようにすることを特徴とする請求項１１ に記載のインバータ回路。 １４．前記電圧レベルシフト手段はソースフォロアＰチャンネルトランジスタを 有し、このＰチャンネルトランジスタの閾値 電圧によって、第２トランジスタの制御電極に供給される電圧をシフトするよう にすることを特徴とする請求項１１に記載のインバータ回路。