JPH0645830A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH0645830A JPH0645830A JP21578892A JP21578892A JPH0645830A JP H0645830 A JPH0645830 A JP H0645830A JP 21578892 A JP21578892 A JP 21578892A JP 21578892 A JP21578892 A JP 21578892A JP H0645830 A JPH0645830 A JP H0645830A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel mos
- inverter
- channel
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 7
- 239000013078 crystal Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳトランジスタを用いたインバータで構
成される発振回路の電圧範囲に対する使用可能周波数の
選択幅を拡大する。 【構成】 ＰチャネルＭＯＳトランジスタ１とＮチャネ
ルＭＯＳトランジスタ２で構成されるインバータの電源
側とＧＮＤ側にそれぞれ第２のＰチャネルＭＯＳトラン
ジスタ３と第２のＮチャネルＭＯＳトランジスタ４を直
列に接続し、かつこれら第２のＭＯＳトランジスタ３，
４のゲートにはそれぞれ第３のＭＯＳトランジスタ５，
６と抵抗Ｒ１，Ｒ２とで構成されて電源電圧を調整する
回路を接続する。電源電圧の変動により第３のＭＯＳト
ランジスタ５，６の抵抗値が変化され、第２のＭＯＳト
ランジスタ３，４のゲート電圧が変化され、インバータ
に流れる電流が変化され、電圧依存性を緩和する。
成される発振回路の電圧範囲に対する使用可能周波数の
選択幅を拡大する。 【構成】 ＰチャネルＭＯＳトランジスタ１とＮチャネ
ルＭＯＳトランジスタ２で構成されるインバータの電源
側とＧＮＤ側にそれぞれ第２のＰチャネルＭＯＳトラン
ジスタ３と第２のＮチャネルＭＯＳトランジスタ４を直
列に接続し、かつこれら第２のＭＯＳトランジスタ３，
４のゲートにはそれぞれ第３のＭＯＳトランジスタ５，
６と抵抗Ｒ１，Ｒ２とで構成されて電源電圧を調整する
回路を接続する。電源電圧の変動により第３のＭＯＳト
ランジスタ５，６の抵抗値が変化され、第２のＭＯＳト
ランジスタ３，４のゲート電圧が変化され、インバータ
に流れる電流が変化され、電圧依存性を緩和する。
Description
【０００１】
【産業上の利用分野】本発明は発振回路に関し、特に電
源の使用電圧幅に対する使用可能周波数域が広い発振回
路に関する。
源の使用電圧幅に対する使用可能周波数域が広い発振回
路に関する。
【０００２】
【従来の技術】従来、発振回路を構成する場合、図３の
ように、ＰチャネルＭＯＳトランジスタ２と、Ｎチャネ
ルＭＯＳトランジスタ３とで構成されたインバータを電
源ＶDDとＧＮＤとの間に接続し、かつこのインバータの
入力端子と出力端子との間に抵抗Ｒ３及び水晶振動子Ｘ
を接続し、更に、入出力端をそれぞれコンデンサＣ１，
Ｃ２を介してＧＮＤに接続されている。
ように、ＰチャネルＭＯＳトランジスタ２と、Ｎチャネ
ルＭＯＳトランジスタ３とで構成されたインバータを電
源ＶDDとＧＮＤとの間に接続し、かつこのインバータの
入力端子と出力端子との間に抵抗Ｒ３及び水晶振動子Ｘ
を接続し、更に、入出力端をそれぞれコンデンサＣ１，
Ｃ２を介してＧＮＤに接続されている。
【０００３】
【発明が解決しようとする課題】このような発振回路で
は、発振器を構成するインバータの利得は電圧依存性が
高いために、電源の電圧ＶDDに対する発振周波数帯は図
４のＩのようになり、電源をＶ1 からＶ2 の範囲で使用
する場合の使用可能周波数はｆ1 からｆ2 の間となり、
使用可能周波数の選択幅が狭いという問題がある。本発
明の目的は、電圧範囲に対する使用可能周波数の選択幅
を拡大した発振回路を提供することにある。
は、発振器を構成するインバータの利得は電圧依存性が
高いために、電源の電圧ＶDDに対する発振周波数帯は図
４のＩのようになり、電源をＶ1 からＶ2 の範囲で使用
する場合の使用可能周波数はｆ1 からｆ2 の間となり、
使用可能周波数の選択幅が狭いという問題がある。本発
明の目的は、電圧範囲に対する使用可能周波数の選択幅
を拡大した発振回路を提供することにある。
【０００４】
【課題を解決するための手段】本発明は、ＰチャネルＭ
ＯＳトランジスタとＮチャネルＭＯＳトランジスタで構
成されるインバータの電源側とＧＮＤ側にそれぞれ第２
のＰチャネルＭＯＳトランジスタと第２のＮチャネルＭ
ＯＳトランジスタを直列に接続し、かつこれら第２のＭ
ＯＳトランジスタのゲートにはそれぞれ第３のＭＯＳト
ランジスタと抵抗とで構成されて電源電圧を調整する回
路を接続する。
ＯＳトランジスタとＮチャネルＭＯＳトランジスタで構
成されるインバータの電源側とＧＮＤ側にそれぞれ第２
のＰチャネルＭＯＳトランジスタと第２のＮチャネルＭ
ＯＳトランジスタを直列に接続し、かつこれら第２のＭ
ＯＳトランジスタのゲートにはそれぞれ第３のＭＯＳト
ランジスタと抵抗とで構成されて電源電圧を調整する回
路を接続する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の発振回路の回路図である。Ｐチャネ
ルＭＯＳトランジスタ２とＮチャネルＭＯＳトランジス
タ３のソース・ドレインを接続してインバータを構成
し、このインバータにＰチャネルＭＯＳトランジスタ１
とＮチャネルＭＯＳトランジスタ４のソース・ドレイン
を接続する。ＰチャネルＭＯＳトランジスタ１は電源Ｖ
DDに接続し、ＮチャネルＭＯＳトランジスタ４はＧＮＤ
に接続する。そして、ＰチャネルＭＯＳトランジスタ１
のゲートにＰチャネルＭＯＳトランジスタ５と抵抗Ｒ１
を接続し、ＮチャネルＭＯＳトランジスタ４のゲートに
ＮチャネルＭＯＳトランジスタ６と抵抗Ｒ２を接続す
る。ＰチャネルＭＯＳトランジスタ５のゲートはＧＮＤ
に接続し、ＮチャネルＭＯＳトランジスタ６のゲートは
電源ＶDDに接続する。更に、ＰチャネルＭＯＳトランジ
スタ２及びＮチャネルＭＯＳトランジスタ３のゲートと
ドレインの間に抵抗Ｒ３及び水晶振動子Ｘを並列に接続
し、ゲートとドレインの各々がコンデンサＣ１，Ｃ２を
介してＧＮＤに接続されている。
る。図１は本発明の発振回路の回路図である。Ｐチャネ
ルＭＯＳトランジスタ２とＮチャネルＭＯＳトランジス
タ３のソース・ドレインを接続してインバータを構成
し、このインバータにＰチャネルＭＯＳトランジスタ１
とＮチャネルＭＯＳトランジスタ４のソース・ドレイン
を接続する。ＰチャネルＭＯＳトランジスタ１は電源Ｖ
DDに接続し、ＮチャネルＭＯＳトランジスタ４はＧＮＤ
に接続する。そして、ＰチャネルＭＯＳトランジスタ１
のゲートにＰチャネルＭＯＳトランジスタ５と抵抗Ｒ１
を接続し、ＮチャネルＭＯＳトランジスタ４のゲートに
ＮチャネルＭＯＳトランジスタ６と抵抗Ｒ２を接続す
る。ＰチャネルＭＯＳトランジスタ５のゲートはＧＮＤ
に接続し、ＮチャネルＭＯＳトランジスタ６のゲートは
電源ＶDDに接続する。更に、ＰチャネルＭＯＳトランジ
スタ２及びＮチャネルＭＯＳトランジスタ３のゲートと
ドレインの間に抵抗Ｒ３及び水晶振動子Ｘを並列に接続
し、ゲートとドレインの各々がコンデンサＣ１，Ｃ２を
介してＧＮＤに接続されている。
【０００６】次に動作を説明する。今、電源ＶDDの電圧
が上がると、ＰチャネルＭＯＳトランジスタ５の抵抗値
が減少し、ＰチャネルＭＯＳトランジスタ５のドレイン
に接続されているＰチャネルＭＯＳトランジスタ１のゲ
ート電圧が上がり、ＰチャネルＭＯＳトランジスタ１の
抵抗値が上がりＰチャネルＭＯＳトランジスタ２に流れ
る電流が減る。また、電源ＶDDの電圧が上がるとＮチャ
ネルＭＯＳトランジスタ６の抵抗が減り、ＮチャネルＭ
ＯＳトランジスタ６のドレインに接続されるＮチャネル
ＭＯＳトランジスタ４のゲート電圧が下がる。すると、
ＮチャネルＭＯＳトランジスタ４の抵抗が増えＮチャネ
ルＭＯＳトランジスタ３に流れる電流が減る。よって、
電源ＶDDが増加してもインバータの駆動能力を一定に保
つことができる。故に、従来では図４のＩのような発振
領域になり、Ｖ1 からＶ2 の範囲で使用できる周波数は
ｆ1 からｆ2 の範囲しかなかったが、本発明の発振器で
は発振領域が図５のIIのようになり、Ｖ1 からＶ2 の範
囲で使用できる周波数をｆ3 からｆ4 の範囲に広げるこ
とができる。
が上がると、ＰチャネルＭＯＳトランジスタ５の抵抗値
が減少し、ＰチャネルＭＯＳトランジスタ５のドレイン
に接続されているＰチャネルＭＯＳトランジスタ１のゲ
ート電圧が上がり、ＰチャネルＭＯＳトランジスタ１の
抵抗値が上がりＰチャネルＭＯＳトランジスタ２に流れ
る電流が減る。また、電源ＶDDの電圧が上がるとＮチャ
ネルＭＯＳトランジスタ６の抵抗が減り、ＮチャネルＭ
ＯＳトランジスタ６のドレインに接続されるＮチャネル
ＭＯＳトランジスタ４のゲート電圧が下がる。すると、
ＮチャネルＭＯＳトランジスタ４の抵抗が増えＮチャネ
ルＭＯＳトランジスタ３に流れる電流が減る。よって、
電源ＶDDが増加してもインバータの駆動能力を一定に保
つことができる。故に、従来では図４のＩのような発振
領域になり、Ｖ1 からＶ2 の範囲で使用できる周波数は
ｆ1 からｆ2 の範囲しかなかったが、本発明の発振器で
は発振領域が図５のIIのようになり、Ｖ1 からＶ2 の範
囲で使用できる周波数をｆ3 からｆ4 の範囲に広げるこ
とができる。
【０００７】次に、本発明の第２実施例を図２に示す。
尚、図１と同一部分には同一符号を付してある。この回
路では、ＰチャネルＭＯＳトランジスタ２に並列にＰチ
ャネルＭＯＳトランジスタ７を接続し、ＮチャネルＭＯ
Ｓトランジスタ３に並列にＮチャネルＭＯＳトランジス
タ１０を接続する。また、ＰチャネルＭＯＳトランジス
タ７とＮチャネルＭＯＳトランジスタ１０の各々のドレ
イン側にＰチャネルＭＯＳトランジスタ８，Ｎチャネル
ＭＯＳトランジスタ９を直列に接続する。このとき、Ｐ
チャネルＭＯＳトランジスタ８とＮチャネルＭＯＳトラ
ンジスタ９のドレインがＰチャネルＭＯＳトランジスタ
２とＮチャネルＭＯＳトランジスタ３のドレインと接続
される。そして、ＰチャネルＭＯＳトランジスタ８のゲ
ートは特定のしきい値で動作するインバータ１１を介し
て接続され、ＮチャネルＭＯＳトランジスタ９のゲート
は更に信号反転用のインバータ１２を介して接続されて
いる。
尚、図１と同一部分には同一符号を付してある。この回
路では、ＰチャネルＭＯＳトランジスタ２に並列にＰチ
ャネルＭＯＳトランジスタ７を接続し、ＮチャネルＭＯ
Ｓトランジスタ３に並列にＮチャネルＭＯＳトランジス
タ１０を接続する。また、ＰチャネルＭＯＳトランジス
タ７とＮチャネルＭＯＳトランジスタ１０の各々のドレ
イン側にＰチャネルＭＯＳトランジスタ８，Ｎチャネル
ＭＯＳトランジスタ９を直列に接続する。このとき、Ｐ
チャネルＭＯＳトランジスタ８とＮチャネルＭＯＳトラ
ンジスタ９のドレインがＰチャネルＭＯＳトランジスタ
２とＮチャネルＭＯＳトランジスタ３のドレインと接続
される。そして、ＰチャネルＭＯＳトランジスタ８のゲ
ートは特定のしきい値で動作するインバータ１１を介し
て接続され、ＮチャネルＭＯＳトランジスタ９のゲート
は更に信号反転用のインバータ１２を介して接続されて
いる。
【０００８】次に、この第２実施例の動作を説明する。
第１の実施例では低電圧領域では発振器の動作周波数帯
域を変えることができない。そこで、電圧がある程度下
がった場合、ある特定のしきい値で動作するインバータ
１１が“Ｌ”を出力し、インバータ１２を介してスイッ
チの役割を果たすＭＯＳトランジスタ８，９がオンす
る。すると、ＭＯＳトランジスタ７，１０が動作し、Ｐ
チャネルＭＯＳトランジスタ２，７，８、ＮチャネルＭ
ＯＳトランジスタ３，９，１０をそれぞれ１つの駆動能
力の大きなＭＯＳトランジスタと見ることができ、イン
バータの駆動能力が上がり、電源が低電圧であった場合
の使用周波数が第１実施例より高くなり、発振領域が図
６のIII のようになり、Ｖ1 からＶ2 の範囲で使用でき
る周波数はｆ5 からｆ6 の範囲になり、第１実施例の場
合より、より広範囲の周波数で使用できる。
第１の実施例では低電圧領域では発振器の動作周波数帯
域を変えることができない。そこで、電圧がある程度下
がった場合、ある特定のしきい値で動作するインバータ
１１が“Ｌ”を出力し、インバータ１２を介してスイッ
チの役割を果たすＭＯＳトランジスタ８，９がオンす
る。すると、ＭＯＳトランジスタ７，１０が動作し、Ｐ
チャネルＭＯＳトランジスタ２，７，８、ＮチャネルＭ
ＯＳトランジスタ３，９，１０をそれぞれ１つの駆動能
力の大きなＭＯＳトランジスタと見ることができ、イン
バータの駆動能力が上がり、電源が低電圧であった場合
の使用周波数が第１実施例より高くなり、発振領域が図
６のIII のようになり、Ｖ1 からＶ2 の範囲で使用でき
る周波数はｆ5 からｆ6 の範囲になり、第１実施例の場
合より、より広範囲の周波数で使用できる。
【０００９】
【発明の効果】以上説明したように本発明は、インバー
タと直列に第２のＭＯＳトランジスタを接続し、この第
２のＭＯＳトランジスタのゲートに第３のＭＯＳトラン
ジスタと抵抗とで構成される電源電圧の調整回路を接続
しているので、電源電圧に対するインバータの利得の電
圧依存性を緩和させ、ある電圧範囲で発振器を使用する
場合、従来より広範囲の周波数で使用することができ、
周波数の選択幅が増すという効果を有する。
タと直列に第２のＭＯＳトランジスタを接続し、この第
２のＭＯＳトランジスタのゲートに第３のＭＯＳトラン
ジスタと抵抗とで構成される電源電圧の調整回路を接続
しているので、電源電圧に対するインバータの利得の電
圧依存性を緩和させ、ある電圧範囲で発振器を使用する
場合、従来より広範囲の周波数で使用することができ、
周波数の選択幅が増すという効果を有する。
【図１】本発明の発振回路の第１実施例の回路図であ
る。
る。
【図２】本発明の第２実施例の回路図である。
【図３】従来の発振回路の回路図である。
【図４】従来の発振回路の電圧と周波数の関係を示す図
である。
である。
【図５】本発明の第１実施例における電圧と周波数の関
係を示す図である。
係を示す図である。
【図６】本発明の第２実施例における電圧と周波数の関
係を示す図である。
係を示す図である。
１，２，５，７，８ ＰチャネルＭＯＳトランジスタ ３，４，６，９，１０ ＮチャネルＭＯＳトランジスタ Ｒ１〜Ｒ３ 抵抗 Ｃ１，Ｃ２ コンデンサ Ｘ 水晶振動子 １１，１２ インバータ
Claims (1)
- 【請求項１】 ＰチャネルＭＯＳトランジスタとＮチャ
ネルＭＯＳトランジスタでインバータを構成し、このイ
ンバータの入出力端間に水晶振動子を接続してなる発振
回路において、前記インバータの電源側とＧＮＤ側にそ
れぞれ第２のＰチャネルＭＯＳトランジスタと第２のＮ
チャネルＭＯＳトランジスタを直列に接続し、かつこれ
ら第２のＭＯＳトランジスタのゲートにはそれぞれ第３
のＭＯＳトランジスタと抵抗とで構成されて電源電圧を
調整する回路を接続したことを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21578892A JPH0645830A (ja) | 1992-07-22 | 1992-07-22 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21578892A JPH0645830A (ja) | 1992-07-22 | 1992-07-22 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645830A true JPH0645830A (ja) | 1994-02-18 |
Family
ID=16678249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21578892A Pending JPH0645830A (ja) | 1992-07-22 | 1992-07-22 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645830A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014216762A (ja) * | 2013-04-24 | 2014-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置、発振回路及び信号処理システム |
| JP2016134633A (ja) * | 2015-01-15 | 2016-07-25 | ラピスセミコンダクタ株式会社 | 発振回路 |
-
1992
- 1992-07-22 JP JP21578892A patent/JPH0645830A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014216762A (ja) * | 2013-04-24 | 2014-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置、発振回路及び信号処理システム |
| JP2016134633A (ja) * | 2015-01-15 | 2016-07-25 | ラピスセミコンダクタ株式会社 | 発振回路 |
| US9525382B2 (en) | 2015-01-15 | 2016-12-20 | Lapis Semiconductor Co., Ltd. | Oscillation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| EP0936736B1 (en) | Delay elements arranged for a signal controlled oscillator | |
| EP0361529B1 (en) | Voltage controlled oscillator | |
| JP3270880B2 (ja) | 水晶発振回路 | |
| JP3201339B2 (ja) | 発振回路 | |
| JP2003046377A (ja) | リング発振回路および遅延回路 | |
| JP2002344242A (ja) | 電圧制御発振器 | |
| JPH0258806B2 (ja) | ||
| US6639480B2 (en) | Crystal oscillator | |
| JPH0254698B2 (ja) | ||
| US5721516A (en) | CMOS inverter | |
| JP2003110361A (ja) | 水晶発振回路 | |
| JP2004023195A (ja) | 発振回路 | |
| US4783620A (en) | Constant voltage circuit having an operation-stop function | |
| JPH0936708A (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JP2002246843A (ja) | 電圧制御発振器用集積回路 | |
| JP2626589B2 (ja) | 発振回路 | |
| JP2861021B2 (ja) | Ｃｍｏｓ水晶発振回路 | |
| JP3319901B2 (ja) | 圧電発振回路 | |
| JP2577295Y2 (ja) | 電圧制御発振回路 | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| EP1143605B1 (en) | An Oscillator circuit | |
| JP3104637B2 (ja) | 発振回路 | |
| JPH05268002A (ja) | 電圧制御発振器 | |
| JPS5924193Y2 (ja) | 電圧制御発振回路 |