JP2000514242A - 制御されたインダクタンスを有する相互接続設計 - Google Patents

Abstract

(57)【要約】 制御されたインダクタンスを有する集積回路デバイス相互接続部。集積回路デバイスは、基板上に形成された絶縁層（２５）と、絶縁層（２５）上に堆積され第１の経路に沿って延びる相互接続部（２１）とを含む。グラウンドに結合されるように構成された一端を有する専用電流戻り経路（２２）が、第１の絶縁層（２５）上に相互接続部（２１）に平行に堆積され、したがって、専用電流戻り経路（２２）がグラウンドに結合されると、相互接続部（２１）が受け取った信号が、専用電流戻り経路（２２）を介してグラウンドに戻る。したがって、相互接続部（２１）と平行な専用電流戻り経路（２２）で形成される回路ループ（２７）の面積を減少することによって相互接続部（２１）のインダクタンスが制御される。一実施形態では、専用電流戻り経路（３２）は、埋め込み接地平面（３４）内の第１の相互接続部（４１）のすぐ上または下に形成される。この実施形態では、相互接続部（４１）と専用電流戻り経路（４６）は共に埋め込み減結合キャパシタとして働き、誘導時定数をさらに相殺し臨界減衰に近づける。

Description

【発明の詳細な説明】 制御されたインダクタンスを有する相互接続設計発明の背景 発明の分野 本発明は、半導体集積回路デバイスの分野に関し、詳細にはこのようなデバイ スの相互接続設計に関する。 関連技術の説明 現代の集積回路デバイス、特にマイクロプロセッサの相互接続設計では、雑音 を最小限に抑えることや、適切な信号タイミングおよび切替えを確保することや 、性能を最適化することなど、多数の点が考慮される。考慮しなければならない 因子のうちで重要な因子は、相互接続部によって送られる信号の質に対する寄生 の影響である。 キャパシタンスおよびインダクタンスは、相互接続部を介して電流および電圧 が変化する頻度と相互接続部の有効幅に応じた信号に対する変化する寄生効果を 有する。たとえば、大部分のマイクロプロセッサ相互接続部は非常に幅が狭く、 したがって、非常に高い抵抗を有する。典型的なマイクロプロセッサ動作周波数 では、より抵抗の高い相互接続部の場合、相互接続インピーダンスに対するイン ダクタンスの寄生効果は、相互接続インピーダンスの抵抗分と比べてかなり小さ く、したがって、問題視されていない。より低い抵抗を有するより幅の広い信号 線の場合でも、マイクロプロセッサの動作周波数は通常、抵抗が相互接続インピ ーダンス特性を支配する範囲であり、したがって、誘導寄生は無視することがで きる。 しかし、マイクロプロセッサなどのデジタル集積回路デバイスのクロック・レ ートが高くなるにつれて、特に比較的損失の低い相互接続部の場合、誘導抵抗が 相互接続インピーダンスの主要な成分となり、雑音、リンギング、遅延などの問 題を生じさせる。これは、回路の誘導リアクタンスが信号周波数と正比例するか らである。クロック・レートをギガヘルツ範囲に到達させる場合、デジタル信号 の有意上位周波数成分は１５ＧＨｚ程度になる。この範囲では、低損失の相互接 続部の場合、高周波数での表皮効果のために起こる抵抗の増大とインダクタンス の低下を考慮に入れても、抵抗は、増大する誘導リアクタンスを相殺するほど高 くはならない。 低損失相互接続部とは、電力バス、クロック・トランク、信号バスなどの相互 接続部であり、比較的大きな有効幅を有する。たとえば、電力バスは幅が広く、 したがって、低い抵抗を有する。高周波数では、回路の誘導時定数（Ｌ／Ｒ）が 容量時定数（ＲＣ）を支配するので低抵抗相互接続部の雑音が生じる。この場合 の回路は、低抵抗相互接続部と、その相互接続部を通る電流がグラウンドに戻る ときに使用する集積回路チップ内の多数の可能な経路のうちの１つとによって決 まる回路である。 この雑音を低減し信号の完全性を維持するには、できるだけ臨界減衰に近づけ ることが重要である。臨界減衰が達成されるのは、回路の誘導時定数Ｌ／Ｒおよ び容量時定数ＲＣが互いに等しく、したがって、信号に対する容量効果と誘導効 果が実際上、互いに打ち消し合うときである。上記の状況で時定数同士の釣り合 いをとる１つの手法は、減結合キャパシタを追加することである。減結合キャパ シタを追加すると、回路のＲＣ時定数が大きくなり、より大きな誘導時定数との 釣り合いがとられる。しかし、空間および／またはコスト面の制約のために減結 合キャパシタを追加することは望ましくない。また、減結合キャパシタを追加す るとき、オンチップ減結合キャパシタが必要である場合はいくつかの追加の処理 ステップが必要である。 臨界減衰に近づけるための他の解決策は、回路のインダクタンスを低減するこ とによって誘導時定数を小さくすることである。回路のインダクタンスはいくつ かの因子によって決定され、これらのうちの重要な因子は、評価中の回路で形成 される信号「ループ」の面積である。現在入手可能な集積回路デバイスでは、相 互接続部を含む電流ループの面積を決定することが困難であるので、相互接続イ ンダクタンスを必要な程度に制御することは困難である。 この問題を第１図を参照してさらに明確にする。第１図は、集積回路デバイス の断面の簡略化された例を示す。低抵抗相互接続部１１は、基板１２上の層とし て形成され、インターレベル誘電体（ＩＬＤ）と呼ばれる絶縁層１３によって基 板１２から分離され、場合によっては他の層（図示せず）によって基板から分離 される。負荷１４は、相互接続部１１から信号を受け取る集積回路デバイス上の ユニットまたはデバイスを表わす。当技術分野で良く知られているように、第１ 図の低抵抗相互接続部によって送られる電流信号を含めて、集積回路デバイス上 のデバイスに供給されるすべての電流信号が最終的にグラウンドに戻らなければ ならない。 第１図に示した例には、電流がグラウンドに戻るときに通る多数の可能な経路 がある。たとえば、相互接続部１１によって送られた信号は、電流経路１５で示 したように基板１２を通してグラウンドに戻り、かつ／あるいは基板１２の裏側 にある接地平面１６を通してグラウンドに戻り、かつ／あるいは集積回路デバイ ス内の１つまたは複数の他の可能な電流経路を通してグラウンドに戻ることがで きる。したがって、電流戻り経路は相互接続部１１の近くに配置することも、あ るいは遠くに配置することもでき、かつ複数の電流戻り経路を使用することがで き、回路のインダクタンスを決定することが困難になる。電流戻り経路が明確に は決められないので、インダクタンス、したがって誘導リアクタンスを効果的に 制御することは困難である。 したがって、周波数が非常に高いときでも信号の完全性が維持されるように臨 界減衰に近づくように低損失相互接続線のインダクタンスを制御できることが望 ましい。発明の概要 本発明は、周波数が非常に高いときに信号の質を向上させるように集積回路デ バイス相互接続部のインダクタンスを制御する方法および装置を提供する。この 集積回路デバイスは、基板上に堆積された第１の絶縁層と、絶縁層上に堆積され 第１の経路に沿って延びる相互接続部とを含む。本発明の集積回路デバイスは、 グラウンドに結合するように構成された専用電流戻り経路も含む。この専用電流 戻り経路は、それがグラウンドに結合されたときに、相互接続部が受け取った信 号がこの専用電流戻り経路を介してグラウンドに戻るように第１の絶縁層上に相 互接続部に平行に堆積される。したがって、相互接続部のインダクタンスは、相 互接続部と平行な専用電流戻り経路とで形成される回路ループの面積を制御する ことによって制御される。 一実施態様では、埋め込み接地平面の第１の相互接続部の真上または真下に専 用電流戻り経路が形成される。この実施態様では、相互接続部と専用電流戻り経 路は共に、埋め込み減結合キャパシタとして働き、さらに誘導効果を相殺し臨界 減衰に近づける。図面の簡単な説明 本発明は、以下に与える詳細な説明と、添付された本発明の実施形態の図面か らより完全に理解されよう。ただし、これらの説明および図面は、本発明を特定 の実施形態に制限するとみなすべきものではなく、説明および理解のためのみの ものである。 第１図は、複数の可能な電流戻り経路を有する従来技術の相互接続構造の断面 図である。 第２Ａ図は、本発明の一実施形態による集積回路デバイスの相互接続部と、同 じ金属層上の相互接続部に平行な専用電流戻り経路の断面図である。 第２Ｂ図は、第２Ａ図の相互接続部および専用電流戻り経路の平面図である。 第３Ａ図は、本発明の他の実施形態による、それ自体の第１の軸に沿った相互 接続部と、異なる金属層上の相互接続部に平行な専用電流戻り経路の断面図であ る。 第３Ｂ図は、第１の軸に垂直な相互接続部の軸に沿った、第３Ａ図の相互接続 部および電流戻り経路の他の断面図である。 第４Ａ図は、本発明の他の実施形態による、相互接続部自体に平行な専用電流 戻り経路を埋め込み平面上に有する相互接続部の第１の軸に沿った断面図である 。 第４Ｂ図は、第１の軸に垂直な相互接続部の第２の軸に沿った第４Ａ図の相互 接続部および電流戻り経路の断面図である。発明の実施形態の詳細な説明 集積回路デバイス相互接続部のインダクタンスを制御する装置および方法を開 示する。以下の説明では、本発明を完全に理解していただくために線幅、デバイ ス層、材料など特定の詳細について述べる。しかし、当業者には、これらの特定 の詳細なしで本発明を実施できることが理解されよう。他の例では、本発明を曖 昧にするのを回避するために、周知のデバイス構造、処理ステップ、電気特性に ついて詳しくは説明しない。さらに、以下では、本発明をたとえばＶＬＳＩ集積 回路チップに組み付けるものとして説明するが、当業者なら、マルチチップ・モ ジュール、接地平面を含まない集積回路ボード、高周波数で同様な特性および問 題を有する他の構造内で本発明を具体化できることが理解されよう。本発明の一実施形態の専用電流戻り経路 第２Ａ図は、本発明の一実施形態による相互接続部２１を含む、集積回路デバ イスなどのデバイスの断面図を示す。第２Ａ図の断面図は、長手方向軸が見られ るように相互接続部２１の幅に沿った図である。第２Ａ図の相互接続部２１は、 一実施形態では電力バスや、クロック・トランクや、信号バスなどの低抵抗相互 接続部であり、信号を送り、かつアクティブなデバイス（図示せず）同士を結合 して機能回路を形成するために使用される。 本明細書では、いくつかの個々の信号線を含むにもかかわらず信号バスを低抵 抗相互接続部と呼ぶことに留意されたい。信号バスの個々の信号線はそれぞれ、 幅が狭いが、互いに非常に近接して配置される。各線の間の間隔が小さいので、 すべての個々の線が同時に切り替えられるときの有効な抵抗およびキャパシタン スが低いため、生じる信号の質に対する寄生効果の影響の評価に対しては、信号 バスの有効幅は名目上、個々の信号線の結合幅と同じである。このため、信号バ スは、かなり抵抗の低い相互接続部の例として含められる。 さらに、低抵抗相互接続部に関して本発明を説明するが、集積回路デバイス、 マルチチップモジュールなどのより抵抗の高い相互接続部によって本発明を使用 して、さらに適切に寄生を制御し信号の質を向上させることができることが理解 されよう。 一実施形態では、第２Ａ図の相互接続部２１は、幅が約１２０ｍｍで厚さが１ ．７ｍｍであり、複数の金属パターン層を含むことのできるマイクロプロセッサ などのデバイスの特定の金属パターン層上に形成される。相互接続部２１は、任 意の相互接続部形成プロセスを使用して形成される。一実施形態では、低抵抗相 互接続部２１はアルミニウムで形成される。アルミニウム合金や、タングステン や、銅や、１つまたは複数の他の同様な材料など他の材料を使用することもでき る。処理温度や、集積回路デバイスが使用時に受ける条件など考慮すべき点に応 じて材料を選択することができる。 図のように、相互接続部２１は、たとえば拡散接合部などのデバイス領域、ゲ ートなど他の構造、ローカル相互接続部、金属層、その他のデバイス構造または デバイス層を有する半導体ウェハなどの基板２４上に堆積される。他の種類の基 板も本発明の範囲内である。相互接続部２１は、一実施形態では１つまたは複数 の絶縁インターレベル誘電体（ＩＬＤ）層２５によって第２Ａ図の基板２４から 分離され、いくつかの場合には、キャパシタ、トランジスタなどのデバイスを含 むことのできる他の中間層によって基板２４から分離される。誘電層２５は、た とえば、シリコンナイトライドや、シリコンダイオキサイドや、シリコンオキシ ナイトライドや、低誘電定数ポリマーなどの１つまたは複数の層で形成すること ができる。ＩＬＤ層２５が相互接続部２１と基板２４内の導電層を互いに絶縁さ せるかぎり、ＩＬＤ層２５の厚さおよび材料は重大ではない。 また、一実施形態では、集積回路装置の裏面全体にわたって延びる接地平面２ ６に基板２４の裏側が結合される。第２Ａ図の断面で示す。接地平面２６は、当 技術分野で良く知られているように、第２Ａ図の断面を含む集積回路デバイスを システムで使用するときにグラウンドに結合されるように構成される。他の実施 形態では、集積回路デバイスの裏側が金属化されない。その実施形態では、集積 回路パッケージ自体、たとえば、制御コラプス・チップ接続（Ｃ４）パッケージ や「フリップ・チップ」内に接地平面を設けることができる。 背景の節で論じたように、動作時には、相互接続部２１から集積回路デバイス 上のユニットに伝達される各信号はグラウンドに戻らなければならない。既存の デバイスでは、電流戻り経路は特に設けられない。信号は、上記で第１図を参照 して論じたように集積回路デバイス内の多数の可能な経路のうちの１つを通して グラウンドに到達しなければならず、これらの経路のうちに、信号の完全性を維 持するために必要な特性を与えることのできる経路はない。相互接続部を含む電 流経路のインダクタンスは主として電流ループの面積によって決定されるので、 設計者が、インダクタンスが有意の因子になる恐れがある周波数が非常に高いと きに信号の完全性を確実に維持することは困難である。 設計者が相互接続部２１などの相互接続部のインダクタンスを制御できるよう に、本発明は、相互接続部２１から送られた信号がグラウンドに戻るときに通る 専用電流戻り経路２２を設ける。専用電流戻り経路２２は、基板２４上に低抵抗 相互接続部２１に平行に形成され、低抵抗相互接続部２１とほぼ同じ長さを有す る。第２Ａ図に示した実施形態では、専用電流戻り経路２２は、相互接続部２１ と同じ金属層内に、同じ処理ステップおよび材料を使用して形成される。専用電 流戻り経路２２の一端は、グラウンドに結合されるように構成される。同様に、 相互接続部２１の一端は信号源から信号を受け取るように構成される。たとえば 、相互接続部２１が電力バスである場合、相互接続部はＶｃｃ信号を受け取るよ うに構成される。専用電流戻り経路２２は、グラウンドに直接結合することも、 あるいは専用電流戻り経路２２を接地平面または他の接地源に電気的に結合する ビアを通して結合することもできる。 第２Ｂ図は、第２Ａ図の低抵抗相互接続部２１および専用電流戻り経路２２の 平面図である。実際には、相互接続部２１上に追加の絶縁層、金属層、パッシベ ーション層など他の層を形成できることを理解されたい。第２Ｂ図の平面図は、 これらの追加の層がないときの集積回路デバイス・セグメントを示す。動作時に 、相互接続部２１が、負荷として働く集積回路上のデバイス（図示せず）に結合 されることも理解されたい。図示のために相互接続部２１の小さな部分のみが示 されている。 線２７は、専用電流戻り経路２２がグラウンドに結合された場合に、相互接続 部２１が信号源から受け取った信号が通る、相互接続部２１および専用電流戻り 経路２２を通る経路を示す。電流の一部は相互接続部２１を通り、相互接続部に 接続された負荷（図示せず）を通り、次いで専用電流戻り経路を２２を通ってグ ラウンドへ流れる。電流の他の部分は、相互接続部２１を通り、絶縁誘電層２５ を横切り、次いで専用電流戻り経路を２２を通ってグラウンドへ流れる。 本発明は、相互接続部２１の専用電流戻り経路２２を設けることによって、相 互接続部を介して送られる信号用のグラウンドへの制御された所定の経路を確保 する。さらに、第２Ｂ図に示したように、専用電流戻り経路２２を相互接続部２ １に平行に、かつ比較的近接した位置に形成することによって、相互接続部２１ と専用電流戻り経路２２で形成されるループ２７の寸法が小さくなる。相互接続 部および専用電流戻り経路の設計は、特定の処理技術の最小間隔要件の限界内で 、特定のデバイスの特定の動作条件の所望のインダクタンス要件を満たすように 調整することができる。このように、相互接続部２１を含む回路の誘導リアクタ ンスは、臨界減衰に近づくように制御することができる。したがって、本発明に よれば、動作周波数が非常に高いときでも、相互接続部を介して送られる信号に 対する誘導効果をほとんど与えない低抵抗相互接続部を構成することができる。 たいていの場合、第２Ａ図および第２Ｂ図の専用電流戻り経路２２などの専用 電流戻り経路を設ける必要があるのは、集積回路デバイス上の、前述の電力バス 、クロック・トランク、信号バスなどのかなり幅が広く、したがって抵抗の低い 相互接続部だけであることに留意されたい。したがって、専用電流戻り経路２２ には金属層内の追加の空間が必要であるが、必要な専用電流戻り経路の数は通常 少ない。異なる金属層上の専用電流戻り経路 次に第３Ａ図を参照すると、本発明の他の実施形態による相互接続部３１と専 用電流戻り経路３２とを含むデバイスの断面が示されている。第３Ａ図および第 ３Ｂ図の相互接続部３１は、上記で第２Ａ図および第２Ｂ図を参照して論じた低 損失相互接続部である。相互接続部３１は、シリコンウェハなどの基板３３上に 形成され、１つまたは複数の絶縁層３５によって基板から分離される。第３Ａ図 の断面は、相互接続部３１の第１の軸の長さ方向に沿ってとった断面である。 第３Ａ図および第３Ｂ図に示したデバイスは、金属１（Ｍ１）、金属２（Ｍ２ ）、 金属３（Ｍ３）、金属４（Ｍ４）と呼ばれ、より大きな番号の金属層ほど基板か ら遠い位置に形成される４つの金属層を含む。それぞれの異なる実施形態にそれ ぞれの異なる数の金属層を含めることができる。第３Ａ図に示したように、この 例の集積回路デバイスの４つの金属層はそれぞれ、その上および／または下にあ る金属層に直交するように設置され、したがって、交番金属層は平行な金属線を 含む。このように、各層は経路指定に関して最適化される。 第３Ａ図および第３Ｂ図に示した実施形態では、本発明の低抵抗相互接続部３ １はＭ４層に形成される。上記で論じたように、回路のインダクタンスは主とし て、回路によって形成されるループの寸法に依存する。したがって、相互接続部 ３１用の専用電流戻り経路をＭ３層に形成することができるが、この実施形態の Ｍ３層の相互接続線は、第３Ａ図に示したようにＭ４層上の当該の低抵抗相互接 続部３１に垂直に設置される。低抵抗相互接続部３１とＭ３層に形成された専用 電流戻り経路とで形成されるループは大きく、したがって高いインダクタンスを 有する。 したがって、この実施形態の専用電流戻り経路３２は、Ｍ４層の相互接続線に 平行な相互接続線を有するＭ２層に形成される。前述の実施形態と同様に、相互 接続部３１と専用電流戻り経路３２は長さがほぼ同じである。専用電流戻り経路 ３２の一端は、グラウンドに結合された他の導電層へ延びるビアを通してグラウ ンドに結合されるか、あるいは直接接地源に結合することによってグラウンドに 結合されるように構成される。同様に、相互接続部３１の一端は、信号源から直 接信号を受け取るか、あるいは信号源に結合されたビアによって信号を受け取る ように結合される。このように、低抵抗相互接続部３１と専用電流戻り経路３２ は、信号が相互接続部３１を介して送られるときに使用する低抵抗連続経路と、 電流がグラウンドに戻るときに通る既知の制御された経路とを形成する。 第３Ｂ図は、相互接続部３１および専用電流戻り経路３２を異なる視野から示 したものであり、第３Ｂ図の断面は相互接続部３１の幅に沿った図である。図の ように、Ｍ４層は、低抵抗相互接続部３１だけでなく、相互接続部３７など他の 金属線を含むことができる。第３Ｂ図を参照するとわかるように、低抵抗相互接 続部３１とその専用電流戻り経路３２は方向が平行であるだけでなく、形成され る回路ループの寸法を最小限に抑え、したがって、回路のインダクタンスを最小 限に抑え制御するように集積回路デバイス内で整列するように構成される。 一実施形態では、第３Ａ図および第３Ｂ図の相互接続部とその専用電流戻り経 路との間の間隔は約３ｍｍである。本発明の相互接続部は比較的幅が広く、一実 施形態では約１２０ｍｍであり、したがって、すべての最も近くにある金属線へ の相互接続キャパシタンスは比較的大きな値に維持される。相互接続部３１を臨 界減衰に近づくように構成すると、相互接続部の面積と、相互接続部が他の金属 線に近接していることのために与えられる相互接続部３１のキャパシタンスは回 路の誘導リアクタンスを相殺し、そのため、相互接続部３１を含む回路のインダ クタンスを比較的大きくすることができ、その面積を厳密に制御する必要がなく なる。さらに、一実施形態の専用電流戻り経路３２の幅を対応する相互接続部３ １の幅よりも狭くし、それによって専用電流戻り経路の抵抗を増大させ、回路の 誘導効果をさらに相殺することができる。 一例を挙げると、Ｍ４層上の相互接続部３１とＭ２層上の専用電流戻り経路３ ２との間の間隔が約３ｍｍであり、直交するＭ３層が約１ｍｍ離れている場合、 酸化誘導体を用いた場合は、相互接続部３１と専用電流戻り経路３２で形成され る回路のインダクタンスが約０．３８ｎＨ／ｃｍであり、キャパシタンスが約４ ４ｐＦ／ｃｍである。臨界減衰に達する抵抗値はＲ＝ＳＱＲＴ（０．３８ｎＨ／ ０．０４４ｎＦ）＝２．９４ｏｈｍ／ｃｍである。相互接続部と専用電流戻り経 路が、比抵抗が約３ｍｏｈｍ／ｃｍであるアルミニウムで形成され、相互接続部 ３１と専用電流戻り経路３２の長さがそれぞれ１ｃｍであると仮定した場合、抵 抗は約４オームである。したがってこの回路はＲＣ主体であり、臨界減衰に近く 、減結合キャパシタンスはほとんどまたは全くない。埋め込み接地平面内の専用電流戻り経路 第４Ａ図および第４Ｂ図は、本発明の相互接続部および専用電流戻り経路の他 の実施形態を示す。前述の実施形態と同様に、この実施形態については、集積回 路デバイスの一部の断面に関して説明する。当該の相互接続部は、有効幅が大き く有効抵抗が低い電力バスや、クロック・トランクや、信号バスなどの低抵抗相 互接続部である。 第４Ａ図の集積回路デバイスは、上記で第３Ａ図および第３Ｂ図を参照して説 明したデバイスと類似しており、複数の金属層を含む。この例は４つの金属層Ｍ １、Ｍ２、Ｍ３、Ｍ４を含むが、第４Ａ図および第４Ｂ図にはＭ３金属層および Ｍ４金属層のみが示されている。他の実施形態では異なる数の金属層を含めるこ とができる。この例では、低抵抗相互接続部４１は、第４Ａ図の相互接続部４２ など他の相互接続部と共にＭ４層に形成される。第４Ａ図の集積回路デバイスは 、Ｍ４層の相互接続部４１および他の相互接続部４２に直交するように設置され た相互接続部を有するＭ３層も含む。Ｍ３層およびＭ４層は、半導体ウェハなど の基板４３上に形成され、絶縁層４４と、たとえば、アクティブなデバイスおよ びその他の絶縁層を含むことのできる１つまたは複数の他の層（図示せず）とに よって分離される。基板４３の裏側は、上記で第２Ａ図を参照して論じたように 接地平面４５で覆われる。 この実施形態ではまた、前述のように、低抵抗相互接続部４１の一端が信号源 に結合されるように構成され、専用電流戻り経路４６がグラウンドに結合される ように構成される。また、前述の実施形態と同様に、相互接続部４１と専用電流 戻り経路４６は、互いに平行に、かつほぼ同じ長さを有するように形成される。 しかし、第４Ａ図および第４Ｂ図に示した実施形態では、専用電流戻り経路４ ６は、相互接続部４１のすぐ下に埋め込まれた平面として形成される。当業者に は、本発明の専用電流戻り経路を相互接続部４１のすぐ上に形成することもでき 、相互接続部４１と専用電流戻り経路４６との間の離隔距離が、使用中の特定の プロセスによって規定される限界内の所望の信号特性を与えるように設計者によ って選択できる距離であることが理解されよう。 第４Ａ図に示したように、本発明の専用電流戻り経路４６を形成する埋め込み 平面は実際には、この例ではＭ４層とＭ３層との間に形成される。このように、 相互接続部４１とその専用電流戻り経路４６を互いに非常に近接した位置に配置 し、それによって、低抵抗相互接続部４１と専用電流戻り経路４６で形成される 回路ループの寸法を最小限に抑えることができる。このように、専用電流戻り経 路を備えていない既存の集積回路デバイス上の低抵抗相互接続部と比べて、回路 の誘導リアクタンスを大幅に低減することができる。この構成では、金属の厚さ と、相互接続部４１と専用電流戻り経路４６との間の層の厚さを制御することが できるので、できるだけ臨界減衰に近づけるための追加の融通性および制御が設 計者に与えられる。さらに、このように相互接続部４１用の専用電流戻り経路４ ６を形成することによって、相互接続部４１および専用電流戻り経路４６が埋め 込み減結合キャパシタとして働き、誘導時定数をさらに相殺して臨界減衰に近づ ける。最後に、金属層同士の間を含めて所望の場所に本発明の専用電流戻り経路 を埋め込むことができるので、この構成は、１つの相互接続部層内の追加の空間 を占有せずに専用電流戻り経路を設けることができるという利点を与える。 本発明の埋め込み平面専用電流戻り経路４６は、任意の数のプロセスを使用し て形成することができ、あるいは接地平面を使用する他の構成の一部であっても よい。そのような埋め込み平面を形成する１つの手法は、１９９５年１２月５日 に発行され本出願人に譲渡された「Ｃａｐａｃｉｔｏｒ Ｆａｂｒｉｃａｔｅｄ ｏｎ ａ Ｓｕｂｓｔｒａｔｅ Ｃｏｎｔａｉｎｉｎｇ Ｅｌｅｃｔｒｏｎｉ ｃ Ｃｉｒｃｕｉｔｒｙ」と題する米国特許第５４７２９００号で開示されてい る。この特許は、いくつかの追加のマスキング・ステップを使用して半導体基板 上に埋め込み平面を形成する方法を教示している。開示された発明によれば、誘 電層上に第１の導電層が堆積される。引用した特許では、この第１の導電層はキ ャパシタの第１のプレートを形成する。ただし、同様なプロセスを使用して本発 明の埋め込み接地平面を形成することができる。第１の導電層上に薄い絶縁層が 堆積され、その後で、第２の導電層、たとえば、この場合は本発明の相互接続部 が堆積される。次いで、一実施形態では単一のマスキング層を使用して、すべて の絶縁層および導電層を通過するビアがパターン化され、ブランケット誘電体が 堆積され異方性エッチングされ、ビア用の側壁絶縁体が形成される。次いで、金 属層が堆積され、埋め込み接地平面の下方の金属層とより高いレベルの金属層と が相互接続される。このように、追加のマスキング・ステップを必要とせずにこ の構造を形成することができる。相互接続部４１および埋め込み接地平面電流戻 り経路４６をそれぞれ、電源およびグラウンドに接続するには１つないし２つの 追加のマスキング・ステップが必要である。 動作にあたっては、一例として電力バスを使用した場合、相互接続部４１の幅 は約１２０ｍｍでよく、厚さは約１．７ｍｍでよい。第４Ｂ図に示した絶縁層４ ７は幅が約１２０ｍｍであり厚さが約１ｍｍである。上記の寸法を有するこの例 の相互接続部４１と専用電流戻り経路４６で形成されるループは、インダクタン スが約０．１９ｎＨ／ｃｍであり、キャパシタンスが約４４ｐＦ／ｃｍであり、 抵抗が約４ｏｈｍ／ｃｍであることが計算によってわかっている（相互接続部お よび専用電流戻り経路がアルミニウムで形成され、誘電層がシリコンダイオキサ イドで形成されるものと仮定する）。この場合、ＲＣ時定数は約０．１８ｎｓで あり、誘導Ｌ／Ｒ時定数は０．０５ｎｓである。したがって、この回路は臨界減 衰に非常に近く、同時に、発振しないようにわずかにＲＣ支配される。 したがって、本発明は、集積回路デバイス相互接続部のインダクタンスを制御 する方法および装置を提供する。当業者には、上記の説明を読んだ後に多数の変 更および修正が思いつくであろうが、図を介して示し説明した特定の実施形態が 本発明を制限するものとみなされるものではないことを理解されたい。したがっ て、様々な実施形態の詳細の引用は、それ自体が本発明の基本とみなされる特徴 のみを記載した請求の範囲を制限するものではない。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１０年７月１０日（１９９８．７．１０） 【補正内容】補正請求の範囲 １．半導体基板上に堆積された第１の絶縁層と、 第１の絶縁層上に堆積され、第１の経路に沿って延びる相互接続部と、 グラウンドに結合されるように構成された一端を有し、第１の絶縁層上に堆積 され、第１の経路に平行な第２のパターン化経路に沿って延び、相互接続部を介 して送られる信号用のグラウンドへの所定の経路を形成する専用電流戻り経路と を備えることを特徴とする集積回路デバイス。 ２．相互接続部が電力バスであることを特徴とする請求項１に記載の集積回路 デバイス。 ３．相互接続部がクロック・トランクであることを特徴とする請求項１に記載 の集積回路デバイス。 ４．相互接続部が、複数の信号経路を含む信号バスであることを特徴とする請 求項１に記載の集積回路デバイス。 ５．相互接続部が、第１の絶縁層上に堆積された第１の金属層に形成され、第 １の金属層が、第１の方向へ延びる第１の金属線を有し、専用電流戻り経路が第 ２の金属層に形成され、第２の金属層が、第１の金属線に平行な第２の金属線を 有し、第１の金属層上に堆積された第２の絶縁層によって第１の金属層から分離 されることを特徴とする請求項１に記載の集積回路デバイス。 ６．相互接続部と専用電流戻り経路が、集積回路デバイスの同じ金属層に形成 されることを特徴とする請求項１に記載の集積回路デバイス。 ７．相互接続部が集積回路デバイスの第１の金属層に形成され、専用電流戻り 経路が集積回路デバイス内の選択領域に埋め込まれることを特徴とする請求項１ に記載の集積回路デバイス。 ８．半導体集積回路相互接続部のインダクタンスを制御する方法であって、 基板上に絶縁層を形成するステップと、 信号を受け取るように構成された相互接続部を絶縁層上に形成するステップと 、相互接続部に平行な専用電流戻り経路を形成するステップとを含むことを特 徴とする方法。 ９．相互接続部が電力バスであることを特徴とする請求項８に記載の方法。 １０．相互接続部がクロック・トランクであることを特徴とする請求項８に記 載の方法。 １１．相互接続部が信号バスであることを特徴とする請求項８に記載の方法。 １２．相互接続部を形成するステップと専用電流戻り経路を形成するステップ が、第１の金属層を形成するステップで同時に実行されることを特徴とする請求 項８に記載の方法。 １３．専用電流戻り経路を形成するステップが第１の金属層を形成することに よって実行され、相互接続部を形成するステップが、第１の金属層上に絶縁層を 形成し絶縁層上に第２の金属層を形成することによって実行されることを特徴と する請求項８に記載の方法。 １４．専用電流戻り経路を形成するステップが、相互接続部に平行な埋め込み 接地平面を形成することによって実行されることを特徴とする請求項８に記載の 方法。 １５．選択領域が、第１の金属層に隣接する絶縁層にあることを特徴とする請 求項７に記載の集積回路デバイス。 １６．半導体基板上に形成された半導体デバイスであって、 半導体基板上に形成された第１の絶縁層と、 第１の金属層上に堆積され、信号を受け取りかつ送るように構成され、第１の 経路に沿って延びる相互接続部と、 第１の金属層に形成され、第１の経路に平行な第２のパターン化経路に沿って 延び、信号をグラウンドに戻すための所定の経路を形成するようにグラウンドに 結合されるように構成された専用電流戻り経路とを備えることを特徴とする半導 体デバイス。 １７．相互接続部が、複数の信号経路を含む信号バス、クロック・トランク、 電力バスのうちの１つであることを特徴とする請求項１６に記載の半導体デバイ ス。 １８．絶縁層によって分離された第１の金属層と第２の金属層とを含む半導体 デバイスであって、 第１の金属層および第２の金属層のうちの一方に形成され、信号を受け取りか つ送るように構成された相互接続部と、 第１の金属層および第２の金属層うちの他方に形成され、相互接続部に平行で あり、かつ信号用のグラウンドへの所定の経路を形成するようにグラウンドに結 合されるように構成された専用電流戻り経路とを備えることを特徴とする半導体 デバイス。 １９．相互接続部が、複数の信号経路を含む信号バス、クロック・トランク、 電力バスのうちの１つであることを特徴とする請求項１８に記載の半導体デバイ ス。 ２０．半導体基板上に形成された集積回路デバイスであって、 半導体基板上に形成された第１の絶縁層と、 第１の絶縁層上に形成され、第１の経路に沿って延び信号を受け取るように構 成された相互接続部を含む、第１の金属層と、 第１の金属層上に形成された第２の絶縁層と、 第１の絶縁層と第２の絶縁層のうちの一方に埋め込まれ、第１の経路に平行な 第２のパターン化経路に沿って延び、信号用のグランドへの所定の経路を形成す るようにグラウンドに結合されるように構成された専用電流戻り経路とを備える ことを特徴とする集積回路デバイス。 ２１．相互接続部が、複数の信号経路を含む信号バス、クロック・トランク、 電力バスのうちの１つであることを特徴とする請求項１８に記載の集積回路デバ イス。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＣＺ，ＤＥ，ＤＥ，ＤＫ，Ｄ Ｋ，ＥＥ，ＥＥ，ＥＳ，ＦＩ，ＦＩ，ＧＢ，ＧＥ，ＧＨ ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ， ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，Ｍ Ｄ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ， ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，Ｖ Ｎ，ＹＵ

Claims (1)

1. 【特許請求の範囲】 １．基板上に堆積された第１の絶縁層と、 第１の絶縁層上に堆積され、第１の経路に沿って延びる相互接続部と、 グラウンドに結合されるように構成された一端を有し、第１の絶縁層上に相互 接続部に平行に堆積された専用電流戻り経路とを備えることを特徴とする集積回 路デバイス。 ２．相互接続部が電力バスであることを特徴とする請求項１に記載の集積回路 デバイス。 ３．相互接続部がクロック・トランクであることを特徴とする請求項１に記載 の集積回路デバイス。 ４．相互接続部が、複数の信号経路を含む信号バスであることを特徴とする請 求項１に記載の集積回路デバイス。 ５．相互接続部が、第１の絶縁層上に堆積された第１の金属層に形成され、第 １の金属層が、第１の方向へ延びる第１の金属線を有し、専用電流戻り経路が第 ２の金属層に形成され、第２の金属層が、第１の金属に平行な第２の金属線を有 し、第１の金属層上に堆積された第２の絶縁層によって第１の金属層から分離さ れることを特徴とする請求項１に記載の集積回路デバイス。 ６．相互接続部と専用電流戻り経路が、集積回路デバイスの同じ金属層に形成 されることを特徴とする請求項１に記載の集積回路デバイス。 ７．第１の相互接続部が集積回路デバイスの第１の金属層に形成され、専用電 流戻り経路が集積回路デバイス内の選択領域に埋め込まれることを特徴とする請 求項１に記載の集積回路デバイス。 ８．半導体集積回路相互接続部のインダクタンスを制御する方法であって、 基板上に絶縁層を形成するステップと、 信号を受け取るように構成された相互接続部を絶縁層上に形成するステップと 、 相互接続部に平行な専用電流戻り経路を形成するステップとを含むことを特徴 とする方法。 ９．相互接続部が電力バスであることを特徴とする請求項８に記載の方法。 １０．相互接続部がクロック・トランクであることを特徴とする請求項８に記 載の方法。 １１．相互接続部が信号バスであることを特徴とする請求項８に記載の方法。 １２．相互接続部を形成するステップと専用電流戻り経路を形成するステップ が、第１の金属層を形成するステップで同時に実行されることを特徴とする請求 項８に記載の方法。 １３．専用電流戻り経路を形成するステップが第１の金属層を形成することに よって実行され、相互接続部を形成するステップが、第１の金属層上に絶縁層を 形成し絶縁層上に第２の金属層を形成することによって実行されることを特徴と する請求項８に記載の方法。 １４．専用電流戻り経路を形成するステップが、相互接続部に平行な埋め込み 接地平面を形成することによって実行されることを特徴とする請求項８に記載の 方法。