JP2000516404A - 半導体装置の製造方法と洗浄方法、及びその洗浄剤 - Google Patents

半導体装置の製造方法と洗浄方法、及びその洗浄剤

Info

Publication number
JP2000516404A
JP2000516404A JP10529407A JP52940798A JP2000516404A JP 2000516404 A JP2000516404 A JP 2000516404A JP 10529407 A JP10529407 A JP 10529407A JP 52940798 A JP52940798 A JP 52940798A JP 2000516404 A JP2000516404 A JP 2000516404A
Authority
JP
Japan
Prior art keywords
layer
substance
cleaning
semiconductor device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP10529407A
Other languages
English (en)
Inventor
スジャン コルディック
ダーク マアルテン ノッター
コメリス アドリアナス ヘンリカス アントニウス ムツァース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2000516404A publication Critical patent/JP2000516404A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00Cleaning of wafers, substrates or parts of devices
    • H10P70/20Cleaning during device manufacture
    • H10P70/27Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • H10P70/277Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a planarisation of conductive layers
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D3/00Other compounding ingredients of detergent compositions covered in group C11D1/00
    • C11D3/39Organic or inorganic per-compounds
    • C11D3/3947Liquid compositions
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02Inorganic compounds
    • C11D7/04Water-soluble compounds
    • C11D7/08Acids
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40Chemomechanical polishing [CMP]
    • H10P52/403Chemomechanical polishing [CMP] of conductive or resistive materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00Cleaning of wafers, substrates or parts of devices
    • H10P70/20Cleaning during device manufacture
    • H10P70/27Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/037Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being on top of a main fill metal
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/049Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by diffusing alloying elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10Objects to be cleaned
    • C11D2111/14Hard surfaces
    • C11D2111/22Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Detergent Compositions (AREA)

Abstract

(57)【要約】 半導体トラックまたはヴィア(6)が、例えば、ICの製造においていわゆるダマシン(Damascene)プロセスによって有利に設けられる。良く使用される導電性物質(6)は、凹部(5)または絶縁層(4)の開口(5)内に設けられたアルミニウム銅合金(6)のような2種類の物質(7、8)を有する。まず、所望の物質(6)の厚い層を、絶縁層(4)と絶縁層内の凹部(5)の上に設ける。次いで、導電性物質(6)を、化学的−機械的研摩によって凹部(5)以外の部分から再び除去する。しかしながら、このことは、残存する導電性物質(6)の表面に望ましくない粗さを残す。本発明によると、そのようなプロセスで最初に、第一物質、例えば、アルミニウム、の第一層(7)を、絶縁層(4)と凹部(5)の上に設け、続いて、第一物質の第一層(7)の一部を化学エッチ液によって、望ましくは化学的−機械的研摩によって、除去し、第一層(7)よりも薄くかつ第二物質(例えば、銅)からなる第二層(8)を、第一物質の第一層(7)の残りの部分に設け、その後に第一物質の第一層(7)と第二物質の薄い第二層(8)の残存部分を、熱処理により互いに混ぜ合わせる。第一層(7)が単一物質からなるので、表面が粗くない導体トラックまたはヴィア(6)を得ることができる。本発明は、アルミニウムを有する物質の導体トラックまたはヴィア(6)を有するICを洗浄する方法と、この目的に適する洗浄剤にも関する。

Description

【発明の詳細な説明】 半導体装置の製造方法と洗浄方法、及びその洗浄剤 技術分野 本発明は、半導体基板と、pn接合を共に形成する少なくとも2つの半導体領域 とを有する半導体基体を有する半導体装置の製造方法であって、半導体基体を電 気的絶縁層により覆い、凹部を前記絶縁層の中に形成し、第一物質と第二物質と を有する導電性物質を前記絶縁層の前記凹部に設ける半導体装置の製造方法に関 する。 背景技術 このような方法は、例えば、化学的−機械的研摩によって、トラックの間また は半導体領域と導電トラックとの間に、いわゆるダマスシン(Damascene)プロ セスにより、導体トラックまたは導電接続体が設けられているIC(集積回路)を 平坦化するさいに使用される。ICの構成部品の寸法がますます小さくなる状況で 、このような製造方法は様々な条件を埋め込む必要が生じている。2種類の異な る物質の導電性物質を使用すると、例えば、得られる構造の機械的ストレスを可 能な限り低くすることができる。 このような製造方法は、米国国特許第4,944,836号により公知である。この米 国特許は、半導体基体が、第一半導体領域を有し、かつ、例えば、pn接合を形成 する目的で第二半導体領域を有している半導体拡散領域が存在するシリコン基板 によって形成されている半導体装置の製造方法(例えば、図3Aとカラム6、24〜53 行参照)を開示している。スパッタリングされた二酸化けい素の絶縁層が半導体 基体に設けられていて、この層内には開口(または、図2Aのような凹部)が設けら れている。開口は、この場合2種類の物質、銅およびアルミニウム、を有する導 電性物質により埋め込まれている。この目的のために、銅とアルミニウムの十分 に厚い層を、絶縁層と開口の上に設ける。次いで、その開口が銅とアルミニウム の合金を有する物質により完全に埋め込まれ、絶縁層の開口の外側には 何の物質も存在しなくなるまで、銅とアルミニウム層を化学的−機械的研摩によ って研磨する。この様にして、半導体トラック、またはいわゆるヴィアが形成さ れる。導電性物質を銅とアルミニウムから構成することは、得られる構造がほん のわずかな機械的ストレスしか持たないので、得られるICの信頼度と耐用年数を 大きく向上させる。 この既知の方法の欠点は、この方法では、化学的−機械的研摩の後に十分に平 坦な凹部を得ることができず、導電性物質を均等に埋め込むことができないない ことである。このことは、特に良く行われるように、埋め込まれた開口の上に導 電層または絶縁層をさらに設けなければならない場合に、歩留まりを低くすると 言う問題を発生させる。最悪の場合、前の工程で形成された導体トラックが、局 所的に切断されてしまう。別の欠点は、この方法の後に通常の洗浄剤により通常 行われる洗浄ステップが上述の問題を増大させることである。 発明の開示 本発明の目的は、上述の欠点が無く、上述の悪影響なしに半導体基体を洗浄す ることも可能である第一パラグラフで述べた種類の製造方法を提供することであ る。この目的に適する洗浄剤を提供することもその目的である。本発明によると 、第一パラグラフに記載した種類の製造方法がこの目的ために特徴とする点は、 最初に、第一物質の第一層を前記絶縁層とそこに設けられた前記凹部に設け、前 記第一物質の前記第一層の一部を化学エッチ液によって除去し、前記第一層に比 べて薄い第二物質の第二層を前記第一物質の前記第一層の残存部分の上に設け、 前記第一物質の前記第一層の残存部分と第二物質の前記第二薄膜層を熱処理によ って互いに混ぜ合わせる点である。本発明は、とりわけ、いくつかの物質からな る導電性物質を化学エッチ液によって、特に、化学的一機械的研摩による場合、 均質にかつ制御して除去することは、単一成分の(導電性)物質を除去する場合 より困難であるとの認識に基づいている。銅-アルミ合金、より一般的には、電 気化学列における異なった位置を占める2種類の金属の合金は、電気化学電池を 形成するので、銅の層又はアルミニウム層単体よりも腐食性が強い。構成物質の 分布が、常に非常に一様であるわけではない点は注記すべきである。まず、第一 物 質の厚い層を設け、次いで化学的に、より一般的には化学的−機械的に(主要)部 分を除去すれば、上述の問題を減少させるか、または防止することさえできる。 この後で第二物質の薄膜層を設けるとき、化学的−機械的研摩ステップ後に得ら れた平坦度は、影響を受けないかまたは少なくとも実質的には影響されずに良好 に保たれる。その後の熱処理により、最終的に、絶縁層の開口内に最も望ましい 組成の導電性物質が形成される。 本発明の好ましい製造方法の実施例では、前記第一物質にはアルミニウムが選 ばれ、前記第二物質には銅が選ばれる。この場合、厚いアルミニウム層を最初に 設け、化学的−機械的研摩を行い、次いで、薄い銅の層を設け、ベーキングによ ってこれを残存アルミニウムと混ぜ合わせる。第一物質にアルミニウムを選択す ることは、最終的な銅アルミ合金がほんの僅かな銅さえ含めば良い(例えば、重 量で0.1〜50%の銅)という事実に基づいている。このことは、厚いアルミニウム 層を薄い銅の層に混ぜ合わせることによって最終的に所望の組成を得ることを可 能にする。さらに、希硝酸のような化学エッチ液と、二酸化けい素と酸化アルミ ニウム粒子を含むスラリーを使用するこのエッチ液に基づく化学的−機械的な除 去プロセスを使用することにより、アルミニウムとの組み合わせで、化学的−機 械的研摩プロセスの後に得られる構造が顕著な平坦度と滑らかさを示す。また、 銅を最後に設けるという事実は、また、銅を可能な限り半導体領域に侵入させな いと言う重要な利点をもたらす。半導体領域に侵入する銅の原子は、これらの領 域の良好な動作に著しく有害となる。 本発明の方法の場合、第一層の(主要)部分を除去するためには化学的−機械的 研摩を利用することが望ましい。第一に、第一物質の第一層の厚みは、絶縁層内 の凹部または開口が、少なくとも完全に埋め込まれるように選択され、かつ再び 除去される第一物質の第一層の部分は、第一物質の第一層が絶縁層の凹部以外か ら完全に除去される程度の大きさであることが望ましい。この方法により、例え ば、規定通りの導体トラックまたはヴィアを形成することができる。第二に、第 二物質の薄膜層は、第一物質の第一層の残存部分が存在するこれらの位置のみに 選択的に設けるのが望ましい。これにより、導体トラックまたはヴィアを規定通 りの寸法に形成することができる。また、このことは、第二層が、例えば、銅を 有する場合、半導体領域が銅により汚染される危険性を最小にすると言う重要な 利点を有する。半導体基板と、pn接合を共に形成しかつ絶縁層とアルミニウムを 有する物質の導電層により覆われている少なくとも2つの半導体領域を有する半 導体基体とを有する半導体装置を洗浄するのに特に適した方法は、オゾンの水溶 液と弗化水素の鉱酸による洗浄である。このような製造方法は、化学的−機械的 研摩プロセスの後に良い洗浄結果を与える。このような洗浄工程は、例えば、19 96年11月9日に発行されたヨーロッパ特許第0.731.495号により公知である。し かしながら、この場合、上述したように通常の洗浄剤より高い反応度のために、 受け入れがたい程表面が粗されたり、場合によってはアルミニウムを有する物質 が除去されてしまうことさえ起こる。オゾンにより酸化されない別の鉱酸を洗浄 剤に加えることにより、アルミニウムを有する物質の導電層を洗浄工程の間に不 動態化させる程度までその酸性度を調整することが可能になる。このような方法 は、ここのみならず、このような導体トラックの製造の初期の段階、すなわち、 必要なアルミニウム層を形成した後の段階、またはその厚みを化学的−機械的研 摩によって減少させた後の段階での洗浄にも顕著な結果を与えることが判明して いる。 洗浄剤の適切な酸性度は、2〜7のpH範囲にあるべきで、硫酸、硝酸、燐酸、お よびホウ酸が最も適切な鉱酸であることあることが判明している。その表面張力 を減少させる物質を、洗浄剤に加えるのも有利であろう。また、洗浄工程の間に 、半導体基体への超音波または望ましくはメガ音波エネルギーを加えることによ り、顕著な洗浄結果が得られる。 図面の簡単な説明 本発明を、以下に、実施例と添付の図面を参照してより詳細に説明する。 第1〜5図は、各製造段階での本発明の製造方法の実施例によって製造された半導 体装置の厚み方向に垂直な横断面図である。 これらの図は線図的に描かれていて、しかも縮尺通りではない。特に、厚み方 向の寸法は、明確化のために誇張されている。各図の対応する部分には、原則と して同一の参照番号が付されている。同じ導電型の半導体領域には、原則として 、 同じ方向のハッチングが付されている。 発明を実施するための最良の形態 第1〜5図は、各製造段階での本発明の製造方法の実施例によって製造された半 導体装置の厚み方向に垂直な横断面図である。半導体装置(ここでは、IC)の半 導体基体10の形成は、熱酸化による1μmの厚みをもつ二酸化けい素の絶縁層4 が設けられているn型シリコン基板1から始まる(第1図参照)。凹部5(ここで は開口5)は、写真製版とエッチングによってこの層4内に形成される。p型半 導体領域3は、半導体基体10内に形成され、例えば、イオン注入により、それ以 外の基板1の部分と共にpn接合を形成している。このpn接合は、MOS(Metal Oxid e Semiconductor)トランジスタの一部(例えば、ソース)を形成している。2種 類の異なった物質、ここでは2種類の金属、すなわちアルミニウム(重量で90%) と銅(重量で10%)を有する導電性物質6が、絶縁層4の開口5内に設けられる(第 5図参照)。本実施例の場合、窒化チタニウムを有するいわゆるバリヤー層9が 、コンタクトを形成する導電性物質6とコンタクトされる半導体領域3との間に 存在している。本発明の導電性物質6の形成は、以下のように行われる。先ず、 例えば、CVD(Chemical Vapor Deposition)により、第一物質の第一層7(ここ では、アルミニウム)を、絶縁層4とそこに設けられた開口5の上に設ける(第 2図参照)。第一層7の厚さは、本実施例の場合2μmに選択されているので、 第一層7は、絶縁層4より厚い。この実施例では、第一層7を設ける前に、窒化 チタニウムの薄いバリヤー層9を設ける。しかしこのことは本発明には重要でな い。次いで、アルミニウムの第一層7の部分を、化学エッチ液(ここでは硝酸を 含む希釈された水溶液)によって再び化学的に、除去する(第3図参照)。この間 に、研磨ディスクと二酸化けい素と酸化アルミニウム粒子のスラリーも使用され るので、実際には、化学的−機械的な方法で除去が行われる。本実施例の場合、 絶縁層4内の開口5のみがアルミニウムにより覆われていてかつ埋め込まれ、絶 縁層4上の開口5の外側にはアルミニウムがもはや存在しなくなるように、第一 層7を除去する。この結果、得られた絶縁層4の厚みは、約0.5μmとなる。前 述したスラリーを使用したために、半導体基体10の表面かつ特 に開口5内に存在するアルミニウムの表面は、特に平担でスムースな面を有して いる。さらに、アルミニウム7と絶縁層4は、正確に同一平面を形成している。 次いで、第二物質の第二層8(ここでは銅)を、本実施例の場合CVDにより、第 一層7に設ける(第4図参照)。第二層8の厚さは、約0.015μmで、これは、第 一層7のそれよりかなり薄い。このことは、絶縁層4内の開口5内に存在する物 質7,8が、絶縁層4と実際上同一平面を形成していることを意味する。また、銅 の第二層8の平坦度と滑らかさも顕著である。本実施例の場合、第二層8は、選 択的に堆積させる。これは、薄膜層8が絶縁層4上には形成されないことを意味 する。このことは、単に簡単さのみならず、半導体基体10が銅により汚染される 危険度を低くするという利点をももたらす。最後に、開口内の2種類の物質7、8 を適切な熱処理によって混ぜ合わせる。この結果、所望のアルミニウム-銅合金 が、開口5の内部に形成される。適切な熱処理は、例えば、300〜550℃の温度( 本実施例の場合450℃)で半導体基体10を焼成することである。 この方法によって顕著な性質をもつ導体トラックまたはヴィア6を有する半導 体装置が、得られる。上述したアルミニウム銅の合金を使用したため、得られた 半導体装置には、全くまたは実質上全くエレクトロマイグレーションが発生しな いので、この装置の信頼性は高くかつ長寿命である。他方、堆積したアルミニウ ム層7と堆積した銅の層8の顕著な表面性状が、化学的−機械的研摩プロセスの 後にそして当該層7,8が混ぜられる焼成プロセスの後でさえ保持されるので、こ れらの最後に述べた2つの性質とプロセスの歩留まりは、さらに大幅に改善され る。導電性物質6と絶縁層4の共通表面性が優秀であるので、その後にさらに別 の絶縁層または導電層を設けても、平らで滑らかな面が得られる。このような平 らで滑らかな面は、その後の写真製版プロセスに必要である。本発明は、ヴィア 6が、現状のICでは、例えば、0.2x0.2μm2でなければならないと言う寸法を 微小化させている状況では重要である。本発明の重要性は、これらの寸法がさら に減少するにつれて増加するだろう。 アルミニウム7の第一層を設け、研摩によりバルク減少させた後でかつ銅の第 二薄膜層8を選択的に設けかつそれをアルミニウムの第一層7と混ぜ合わせた後 に、半導体基体10を、オゾンの水溶液と弗化水素の鉱酸を有する洗浄剤により 顕著に洗浄させることができる。本発明によると、物質6,7を不動態化させるた め、洗浄中弗化水素以外の鉱酸によって酸性度を洗浄剤に与えると、アルミニウ ムを有する層6,7の平坦度と滑らかさを維持する点で最も良い結果が得られる。 これにより、アルミニウムを有する物質6,7の洗浄剤に対する反応度は、実質的 に抑圧されるので、当該物質6,7は、全くまたは少なくとも実質的に全く攻撃さ れなかった。本実施例の場合、選択される他方の鉱酸は硝酸であり、選択される 酸性度はpH=4に対応している。最も良い結果が、本実施例のように、石鹸のよ うな表面活性剤も洗浄剤に加え、かつ超音波または本実施例のようにメガ音波エ ネルギーも洗浄工程の間に半導体基体10に供給するときに、得られる。 半導体基体10の詳細は、簡単化のために省略した。これら省略されたものは、 基板1の金属配線と、絶縁層4の上に存在するかもしれない別の絶縁層または導 電層と、開口5内の導電性物質6と、当該ICの一部を形成するダイオードまたは トランジスタの別のpn接合である。本発明の製造方法のこれらの必要なステップ は、通常の方法で実行される通常のステップに対応している。 多くの変更が本発明の範囲内で当業者にとって可能なので、本発明は、実施例 に限定されない。実施例における上述したもの以外の組成と厚みを様々な領域ま たは層に選ぶことができる。第一および第二物質に対しては、アルミニウムとバ ナジウムまたはチタニウムのような電気化学列で互いに十分離れている他の金属 を、選んでも良い。また、3個以上の金属の組合せも可能である。上述したよう に、第一および第二物質が両方とも金属である必要はない。第一物質には、例え ば、多結晶または単結晶のシリコンを、そして第二物質には、例えば、金属コバ ルトを選択しても良い。この場合、けい化コバルトは熱処理で得られる。 第一および第二層を設けるために、代替の、例えば、スパッタリングテクニッ クを使用しても良い。また、銅をアルミニウムの上に電解的に設けても良いし、 または液相から無電解的に設けても良い。また、例えば、多層配線を得るために 、本発明の方法を半導体装置の製造において複数回使用することも可能である。 そのとき、図面の半導体領域2と3が、それぞれ、例えば、絶縁層と導体トラッ クを有していても良い。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ムツァース コメリス アドリアナス ヘ ンリカス アントニウス オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン 6 【要約の続き】 らなるので、表面が粗くない導体トラックまたはヴィア (6)を得ることができる。本発明は、アルミニウムを有 する物質の導体トラックまたはヴィア(6)を有するICを 洗浄する方法と、この目的に適する洗浄剤にも関する。

Claims (1)

  1. 【特許請求の範囲】 1. 半導体基板(1)と、pn接合を共に形成する少なくとも2つの半導体領域(2,3 )とを有する半導体基体(10)を有する半導体装置の製造方法であって、半導体 基体(10)を電気的絶縁層(4)により覆い、凹部(5)を前記絶縁層(4)の中に形成 し、第一物質と第二物質とを有する導電性物質を前記絶縁層(4)の前記凹部(5) に設ける製造方法において、最初に、第一物質の第一層(7)を前記絶縁層(4)と そこに設けられた前記凹部(5)に設け、前記第一物質の前記第一層(7)の一部を 化学エッチ液によって除去し、次いで、前記第一層(7)に比べて薄い第二物質 の第二層(8)を前記第一物質の前記第一層(7)の残存部分の上に設け、前記第一 物質の前記第一層(7)の残存部分と第二物質の前記第二薄膜層を熱処理によっ て互いに混ぜ合わせることを特徴とする半導体装置の製造方法。 2. 前記第一物質にはアルミニウムを選び、前記第二物質には銅を選んだこと を特徴とする請求項1に記載の半導体装置の製造方法。 3. 前記第一物質の前記第一層(7)の部分を除去することが、化学的−機械的研 磨により行われることを特徴とする請求項1または2に記載の半導体装置の製 造方法。 4. 前記絶縁層(4)内の前記凹部(5)が少なくとも上まで埋め込まれるように、 前記第一物質の前記第一層(7)の厚みを選択し、かつ前記第一物質の前記第一 層(7)の再び除去される前記部分を、前記第一物質の前記第一層(7)が前記絶縁 層(4)内の前記凹部(5)の外側から完全に除去されることが可能となる程度の大 きさにすることを特徴とする請求項1、2または3の何れかに記載の半導体装 置の製造方法。 5. 前記第二物質の薄い前記第二層(8)を、前記第一物質の前記第一層(7)の前 記残存部が存在している領域のみに選択的に設けることを特徴とする請求項1 、2、3、または4に記載の半導体装置の製造方法。 6. 前記凹部(5)が貫通する開口(5)を有していることを特徴とする前項何れか の請求項に記載の半導体装置の製造方法。 7. 半導体基板(1)と、pn接合を共に形成しかつその表面に絶縁層(4)とアルミ ニウムを有する物質の導電層(6,7)が存在している少なくとも2つの半導体領 域(2,3)を有する半導体基体(10)とを有する半導体装置の洗浄方法であって、 オゾンの水溶液と弗化水素の鉱酸とを洗浄剤に選択する洗浄方法において、前 記洗浄工程の間にアルミニウムを有する前記物質の前記導電層(6,7)が不動態 化されるように、前記洗浄剤の酸性度を、オゾンにより酸化されない他の鉱酸 を加えることにより調整することを特徴とする半導体装置の洗浄方法。 8. 前記洗浄剤のpH値を2〜7の範囲の値とし、当該他の鉱酸として、硫酸、硝 酸、燐酸、またはホウ酸を選択することを特徴とする請求項7に記載の半導装 置の洗浄方法。 9. 前記洗浄剤に物質を加えることによりその表面張力を低下させ、かつ前記 洗浄工程の間に超音波、望ましくはメガ音波エネルギを前記半導体基体(10)に 供給することを特徴とする請求項7または8に記載の半導体装置の洗浄方法。 10.オゾンの水溶液と弗化水素の鉱酸とを有する請求項7〜9の何れかに記載の 方法での使用に適する洗浄剤において、前記洗浄剤が、弗化水素以外の鉱酸も 有し、2〜7の範囲のpHに対応する酸性度を有し、かつ、望ましくは、前記表 面張力を低下させる物質も含んでいることを特徴とする洗浄剤。
JP10529407A 1997-06-06 1998-04-16 半導体装置の製造方法と洗浄方法、及びその洗浄剤 Ceased JP2000516404A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP97201720 1997-06-06
EP97201720.6 1997-06-06
PCT/IB1998/000567 WO1998056038A1 (en) 1997-06-06 1998-04-16 Method of manufacturing a semiconductor device, method of cleaning such a device, and cleaning agent for this purpose

Publications (1)

Publication Number Publication Date
JP2000516404A true JP2000516404A (ja) 2000-12-05

Family

ID=8228416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10529407A Ceased JP2000516404A (ja) 1997-06-06 1998-04-16 半導体装置の製造方法と洗浄方法、及びその洗浄剤

Country Status (4)

Country Link
EP (2) EP1655769A3 (ja)
JP (1) JP2000516404A (ja)
DE (1) DE69836000T2 (ja)
WO (1) WO1998056038A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US5256565A (en) * 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
JP2839615B2 (ja) * 1990-01-24 1998-12-16 株式会社東芝 半導体基板の洗浄液及び半導体装置の製造方法
US5575885A (en) * 1993-12-14 1996-11-19 Kabushiki Kaisha Toshiba Copper-based metal polishing solution and method for manufacturing semiconductor device
US5670425A (en) * 1995-11-09 1997-09-23 Lsi Logic Corporation Process for making integrated circuit structure comprising local area interconnects formed over semiconductor substrate by selective deposition on seed layer in patterned trench

Also Published As

Publication number Publication date
EP1655769A3 (en) 2006-05-31
EP0929909B1 (en) 2006-09-27
DE69836000D1 (de) 2006-11-09
EP1655769A2 (en) 2006-05-10
DE69836000T2 (de) 2007-06-14
WO1998056038A1 (en) 1998-12-10
EP0929909A1 (en) 1999-07-21

Similar Documents

Publication Publication Date Title
US6958547B2 (en) Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs
US6627539B1 (en) Method of forming dual-damascene interconnect structures employing low-k dielectric materials
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
US7215024B2 (en) Barrier-less integration with copper alloy
US6245663B1 (en) IC interconnect structures and methods for making same
US7319071B2 (en) Methods for forming a metallic damascene structure
JP3116897B2 (ja) 微細配線形成方法
US20040121583A1 (en) Method for forming capping barrier layer over copper feature
JP2000156406A (ja) 半導体装置およびその製造方法
US6251771B1 (en) Hydrogen passivation of chemical-mechanically polished copper-containing layers
WO2006112202A1 (ja) 半導体装置及びその製造方法
JP2000252278A (ja) 半導体装置およびその製造方法
JP2001053077A (ja) 半導体集積回路装置およびその製造方法
JP2001160590A (ja) 配線の形成方法及び半導体装置の製造方法
JPH021925A (ja) 電気接続体の製造方法
JP2000516404A (ja) 半導体装置の製造方法と洗浄方法、及びその洗浄剤
JP3282496B2 (ja) 半導体装置の製造方法
JPH11283981A (ja) 半導体装置およびその製造方法
JP2001345324A (ja) 半導体装置の製造方法
US6995089B2 (en) Method to remove copper without pattern density effect
JPH11312655A (ja) Cu合金膜の形成方法および半導体装置の製造方法
JPH0669205A (ja) 半導体装置の製造方法
JP2001210644A (ja) 半導体装置及び半導体装置の製造方法
JP2003017467A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
TW460969B (en) A method for reducing the cracks resulted from CMP of low-K material

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050426

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050722

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20051026

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081014

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090302

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20091102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208