JPH11283981A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11283981A JPH11283981A JP8340098A JP8340098A JPH11283981A JP H11283981 A JPH11283981 A JP H11283981A JP 8340098 A JP8340098 A JP 8340098A JP 8340098 A JP8340098 A JP 8340098A JP H11283981 A JPH11283981 A JP H11283981A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- metal
- transition metal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 密着性が良好でプロセス中の膜剥がれが生じ
ることがなく、しかもエレクトロマイグレーション耐性
が良好なＣｕ系配線を得ることができる半導体装置およ
びその製造方法を提供する。 【解決手段】 Ｃｕの拡散防止膜、例えばＴｉＮ膜３、
半導体または金属からなる膜、例えばＳｉ膜４、遷移金
属膜、例えばＴｉ膜およびＣｕ膜を基板上に順次形成
し、これらの膜を配線形状にパターニングした後、熱処
理を行うことにより、半導体または金属からなる膜と遷
移金属膜とを反応させて半導体または金属と遷移金属と
からなる膜、例えばＴｉＳｉx 膜７を形成するととも
に、遷移金属膜から遷移金属をＣｕ膜に微量拡散させて
Ｃｕ−Ｔｉ膜８を形成し、配線を形成する。
ることがなく、しかもエレクトロマイグレーション耐性
が良好なＣｕ系配線を得ることができる半導体装置およ
びその製造方法を提供する。 【解決手段】 Ｃｕの拡散防止膜、例えばＴｉＮ膜３、
半導体または金属からなる膜、例えばＳｉ膜４、遷移金
属膜、例えばＴｉ膜およびＣｕ膜を基板上に順次形成
し、これらの膜を配線形状にパターニングした後、熱処
理を行うことにより、半導体または金属からなる膜と遷
移金属膜とを反応させて半導体または金属と遷移金属と
からなる膜、例えばＴｉＳｉx 膜７を形成するととも
に、遷移金属膜から遷移金属をＣｕ膜に微量拡散させて
Ｃｕ−Ｔｉ膜８を形成し、配線を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、配線材料としてＣｕ系の
材料を用いる半導体装置に適用して好適なものである。
びその製造方法に関し、特に、配線材料としてＣｕ系の
材料を用いる半導体装置に適用して好適なものである。
【０００２】
【従来の技術】ＵＬＳＩ（Ultra Large Scale Integrat
ed-Circuit）のような高集積化の進んだ半導体装置で
は、処理速度の高速化と、消費電力の増大によって深刻
化するエレクトロマイグレーションに対する高い耐性と
がともに要求される。
ed-Circuit）のような高集積化の進んだ半導体装置で
は、処理速度の高速化と、消費電力の増大によって深刻
化するエレクトロマイグレーションに対する高い耐性と
がともに要求される。
【０００３】従来、ＬＳＩの配線材料としてはＡｌ合金
（Ａｌ−０．５％Ｃｕ、Ａｌ−１％Ｓｉ−０．５％Ｃｕ
など）がもっぱら用いられてきたが、ＬＳＩの高速化を
さらに進めるためには、配線材料として、より比抵抗の
低いＣｕやＡｇなどを用いる必要がある。特に、Ｃｕは
比抵抗が１．８μΩｃｍと低く、ＬＳＩの高速化に有利
な上に、エレクトロマイグレーション耐性がＡｌ合金に
比べて一桁程度高いため、Ａｌ合金に替わる次世代の配
線材料として期待されている。
（Ａｌ−０．５％Ｃｕ、Ａｌ−１％Ｓｉ−０．５％Ｃｕ
など）がもっぱら用いられてきたが、ＬＳＩの高速化を
さらに進めるためには、配線材料として、より比抵抗の
低いＣｕやＡｇなどを用いる必要がある。特に、Ｃｕは
比抵抗が１．８μΩｃｍと低く、ＬＳＩの高速化に有利
な上に、エレクトロマイグレーション耐性がＡｌ合金に
比べて一桁程度高いため、Ａｌ合金に替わる次世代の配
線材料として期待されている。
【０００４】しかしながら、Ｃｕ膜はＴｉＮ膜などの拡
散防止膜（バリアメタル）との密着性が悪いため、プロ
セス中に膜剥がれが生じてしまうという問題があり、Ｌ
ＳＩの歩留まり低下や半導体製造装置内のパーティクル
の増加などの不都合が生じていた。
散防止膜（バリアメタル）との密着性が悪いため、プロ
セス中に膜剥がれが生じてしまうという問題があり、Ｌ
ＳＩの歩留まり低下や半導体製造装置内のパーティクル
の増加などの不都合が生じていた。
【０００５】Ｃｕ膜の密着性を高めるために、Ｃｕと反
応しやすい金属、例えばＴｉをＴｉＮ膜などの拡散防止
膜とＣｕ膜との間に挿入することが考えられる。しかし
ながら、単純に拡散防止膜とＣｕ膜との間にＴｉ膜を挿
入する構造では、十分な密着性を得るためには十分な膜
厚のＴｉ膜を形成する必要があり、この場合、Ｃｕ膜中
に相当な量のＴｉが拡散により混入し、配線の抵抗が上
昇してしまうという問題が生じる。
応しやすい金属、例えばＴｉをＴｉＮ膜などの拡散防止
膜とＣｕ膜との間に挿入することが考えられる。しかし
ながら、単純に拡散防止膜とＣｕ膜との間にＴｉ膜を挿
入する構造では、十分な密着性を得るためには十分な膜
厚のＴｉ膜を形成する必要があり、この場合、Ｃｕ膜中
に相当な量のＴｉが拡散により混入し、配線の抵抗が上
昇してしまうという問題が生じる。
【０００６】そのため、Ｃｕ膜の密着性を確保しつつ、
このＣｕ膜への不純物の過度の混入による配線の抵抗の
上昇が極力抑制されるような半導体装置の製造方法が要
求されている。
このＣｕ膜への不純物の過度の混入による配線の抵抗の
上昇が極力抑制されるような半導体装置の製造方法が要
求されている。
【０００７】
【発明が解決しようとする課題】以上説明したように、
今後のＵＬＳＩでは、処理速度の高速化のために抵抗の
低い配線が必要であり、さらに、消費電力の増大によ
り、許容電流密度が高い配線が必要になってくる。Ｃｕ
配線の使用はＵＬＳＩの高速化と高い信頼性とを両立す
る方策として有効であるが、その実現のためにはＣｕ膜
の密着性の改善が要求される。
今後のＵＬＳＩでは、処理速度の高速化のために抵抗の
低い配線が必要であり、さらに、消費電力の増大によ
り、許容電流密度が高い配線が必要になってくる。Ｃｕ
配線の使用はＵＬＳＩの高速化と高い信頼性とを両立す
る方策として有効であるが、その実現のためにはＣｕ膜
の密着性の改善が要求される。
【０００８】したがって、この発明の目的は、密着性が
良好でプロセス中の膜剥がれが生じることがなく、しか
もエレクトロマイグレーション耐性が良好なＣｕ系配線
を有する半導体装置およびその製造方法を提供すること
にある。
良好でプロセス中の膜剥がれが生じることがなく、しか
もエレクトロマイグレーション耐性が良好なＣｕ系配線
を有する半導体装置およびその製造方法を提供すること
にある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明による半導体装置は、Ｃｕの
拡散防止膜、半導体または金属からなる膜、半導体また
は金属と遷移金属とからなる膜およびＣｕと遷移金属と
の合金膜が順次積層された構造の配線および／または電
極を有することを特徴とするものである。
に、この発明の第１の発明による半導体装置は、Ｃｕの
拡散防止膜、半導体または金属からなる膜、半導体また
は金属と遷移金属とからなる膜およびＣｕと遷移金属と
の合金膜が順次積層された構造の配線および／または電
極を有することを特徴とするものである。
【００１０】この発明の第２の発明による半導体装置
は、Ｃｕの拡散防止膜、半導体または金属と遷移金属と
からなる膜およびＣｕと遷移金属との合金膜が順次積層
された構造の配線および／または電極を有することを特
徴とするものである。
は、Ｃｕの拡散防止膜、半導体または金属と遷移金属と
からなる膜およびＣｕと遷移金属との合金膜が順次積層
された構造の配線および／または電極を有することを特
徴とするものである。
【００１１】この発明の第３の発明による半導体装置の
製造方法は、Ｃｕの拡散防止膜、半導体または金属から
なる膜、遷移金属膜およびＣｕ膜を基板上に順次形成す
る工程と、熱処理を行うことにより、半導体または金属
からなる膜と遷移金属膜とを反応させて半導体または金
属と遷移金属とからなる膜を形成するとともに、遷移金
属膜からＣｕ膜に遷移金属を拡散させる工程とを有する
ことを特徴とするものである。
製造方法は、Ｃｕの拡散防止膜、半導体または金属から
なる膜、遷移金属膜およびＣｕ膜を基板上に順次形成す
る工程と、熱処理を行うことにより、半導体または金属
からなる膜と遷移金属膜とを反応させて半導体または金
属と遷移金属とからなる膜を形成するとともに、遷移金
属膜からＣｕ膜に遷移金属を拡散させる工程とを有する
ことを特徴とするものである。
【００１２】この発明において、拡散防止膜は、Ｃｕの
拡散を防止することができるものであれば、基本的には
どのようなものであってもよいが、例えば、ＴｉＮ、Ｔ
ｉＮ／Ｔｉなどからなる。また、半導体または金属は、
遷移金属との反応によりＣｕ系の膜の密着性が良好な膜
を形成することができるものであれば、基本的にはどの
ようなものであってもよいが、例えば、Ｓｉ、Ｇｅ、Ｓ
ｉＧｅ、Ａｌなどである。この半導体または金属からな
る膜の膜厚は、必要に応じて選ぶことができるが、一般
的には５ｎｍ以上１００ｎｍ以下であり、好適には５ｎ
ｍ以上５０ｎｍ以下である。また、遷移金属は、Ｃｕ膜
に拡散させたときにそのエレクトロマイグレーション耐
性の向上を図ることができるものであればよく、例えば
Ｔｉ、Ｚｒ、Ｔａ、Ｗ、Ｈｆ、Ｍｏ、Ｎｉ、Ｚｎ、Ｍ
ｇ、Ｃｏなどである。Ｃｕ膜へのこれらの遷移金属の拡
散量は、通常、重量％で数％程度もしくはそれ以下で十
分なエレクトロマイグレーション耐性の向上を図ること
ができる。また、半導体または金属と遷移金属とからな
る膜は、例えばＴｉ、Ｚｒ、Ｔａ、Ｗ、Ｈｆ、Ｍｏ、Ｎ
ｉ、Ｚｎ、Ｍｇ、Ｃｏなどのシリサイドからなる膜や、
Ａｌとこれらの遷移金属との合金、例えばＡｌ−Ｔｉか
らなる膜などである。
拡散を防止することができるものであれば、基本的には
どのようなものであってもよいが、例えば、ＴｉＮ、Ｔ
ｉＮ／Ｔｉなどからなる。また、半導体または金属は、
遷移金属との反応によりＣｕ系の膜の密着性が良好な膜
を形成することができるものであれば、基本的にはどの
ようなものであってもよいが、例えば、Ｓｉ、Ｇｅ、Ｓ
ｉＧｅ、Ａｌなどである。この半導体または金属からな
る膜の膜厚は、必要に応じて選ぶことができるが、一般
的には５ｎｍ以上１００ｎｍ以下であり、好適には５ｎ
ｍ以上５０ｎｍ以下である。また、遷移金属は、Ｃｕ膜
に拡散させたときにそのエレクトロマイグレーション耐
性の向上を図ることができるものであればよく、例えば
Ｔｉ、Ｚｒ、Ｔａ、Ｗ、Ｈｆ、Ｍｏ、Ｎｉ、Ｚｎ、Ｍ
ｇ、Ｃｏなどである。Ｃｕ膜へのこれらの遷移金属の拡
散量は、通常、重量％で数％程度もしくはそれ以下で十
分なエレクトロマイグレーション耐性の向上を図ること
ができる。また、半導体または金属と遷移金属とからな
る膜は、例えばＴｉ、Ｚｒ、Ｔａ、Ｗ、Ｈｆ、Ｍｏ、Ｎ
ｉ、Ｚｎ、Ｍｇ、Ｃｏなどのシリサイドからなる膜や、
Ａｌとこれらの遷移金属との合金、例えばＡｌ−Ｔｉか
らなる膜などである。
【００１３】この発明の第３の発明において、熱処理
は、不活性ガス（Ａｒガス、Ｎ2 ガスなど）、還元性ガ
ス、真空などのいずれの雰囲気で行ってもよい。また、
熱処理の温度および時間は、半導体または金属からなる
膜と遷移金属膜との反応によりＣｕ系の膜の良好な密着
性が得られる必要十分な膜厚の半導体または金属と遷移
金属とからなる膜を形成することができ、かつ、Ｃｕ膜
への遷移金属の拡散量をこのＣｕ膜の抵抗の上昇を実用
上問題とならない程度に抑えながら、エレクトロマイグ
レーション耐性の十分な向上を図ることができる量の遷
移金属をＣｕ膜に拡散させることができる温度および時
間に選ばれる。熱処理温度は、半導体または金属からな
る膜が例えばＳｉ膜である場合、一般的には３００℃以
上６００℃以下であり、好適には３００℃以上５００℃
以下である。また、熱処理温度は、層間絶縁膜として低
誘電率の膜（低誘電膜）を用いる場合、その耐熱温度
（一般的には４００℃程度）以下に抑える必要がある。
さらに、この熱処理は、遷移金属膜との反応により半導
体または金属からなる膜の一部が消費された時点で停止
してもよいし、この半導体または金属からなる膜が完全
に消費されるまで行ってもよい。
は、不活性ガス（Ａｒガス、Ｎ2 ガスなど）、還元性ガ
ス、真空などのいずれの雰囲気で行ってもよい。また、
熱処理の温度および時間は、半導体または金属からなる
膜と遷移金属膜との反応によりＣｕ系の膜の良好な密着
性が得られる必要十分な膜厚の半導体または金属と遷移
金属とからなる膜を形成することができ、かつ、Ｃｕ膜
への遷移金属の拡散量をこのＣｕ膜の抵抗の上昇を実用
上問題とならない程度に抑えながら、エレクトロマイグ
レーション耐性の十分な向上を図ることができる量の遷
移金属をＣｕ膜に拡散させることができる温度および時
間に選ばれる。熱処理温度は、半導体または金属からな
る膜が例えばＳｉ膜である場合、一般的には３００℃以
上６００℃以下であり、好適には３００℃以上５００℃
以下である。また、熱処理温度は、層間絶縁膜として低
誘電率の膜（低誘電膜）を用いる場合、その耐熱温度
（一般的には４００℃程度）以下に抑える必要がある。
さらに、この熱処理は、遷移金属膜との反応により半導
体または金属からなる膜の一部が消費された時点で停止
してもよいし、この半導体または金属からなる膜が完全
に消費されるまで行ってもよい。
【００１４】上述のように構成されたこの発明の第１ま
たは第２の発明においては、Ｃｕと遷移金属との合金膜
は密着性が良好な、半導体または金属と遷移金属とから
なる膜上に積層されていることにより、プロセス中に膜
剥がれが生じるのを防止することができる。また、Ｃｕ
と遷移金属との合金膜は、その中の遷移金属の存在によ
り良好なエレクトロマイグレーション耐性を有する。
たは第２の発明においては、Ｃｕと遷移金属との合金膜
は密着性が良好な、半導体または金属と遷移金属とから
なる膜上に積層されていることにより、プロセス中に膜
剥がれが生じるのを防止することができる。また、Ｃｕ
と遷移金属との合金膜は、その中の遷移金属の存在によ
り良好なエレクトロマイグレーション耐性を有する。
【００１５】上述のように構成されたこの発明の第３の
発明においては、熱処理を行うことにより、半導体また
は金属からなる膜と遷移金属膜とを反応させて半導体ま
たは金属と遷移金属とからなる膜を形成するとともに、
遷移金属膜からＣｕ膜に遷移金属を拡散させるようにし
ているので、Ｃｕと遷移金属との合金膜が密着性が良好
な、半導体または金属と遷移金属とからなる膜上に形成
された構造になり、プロセス中に膜剥がれが生じるのを
防止することができるとともに、Ｃｕ膜に遷移金属が拡
散されることによりエレクトロマイグレーション耐性の
向上を図ることができる。
発明においては、熱処理を行うことにより、半導体また
は金属からなる膜と遷移金属膜とを反応させて半導体ま
たは金属と遷移金属とからなる膜を形成するとともに、
遷移金属膜からＣｕ膜に遷移金属を拡散させるようにし
ているので、Ｃｕと遷移金属との合金膜が密着性が良好
な、半導体または金属と遷移金属とからなる膜上に形成
された構造になり、プロセス中に膜剥がれが生じるのを
防止することができるとともに、Ｃｕ膜に遷移金属が拡
散されることによりエレクトロマイグレーション耐性の
向上を図ることができる。
【００１６】ここで、Ｃｕ膜に遷移金属が入ることによ
るエレクトロマイグレーション耐性の向上は次のような
メカニズムによる。すなわち、Ｃｕ膜に遷移金属が入る
と、このＣｕ膜の結晶粒界にＣｕとこの遷移金属との化
合物（合金）が形成される。この化合物はＣｕの粒界拡
散を阻止する役割を果たす。Ｃｕのエレクトロマイグレ
ーション現象は粒界拡散に支配されていることから、こ
の粒界拡散が阻止されることでＣｕのエレクトロマイグ
レーション耐性は向上する。
るエレクトロマイグレーション耐性の向上は次のような
メカニズムによる。すなわち、Ｃｕ膜に遷移金属が入る
と、このＣｕ膜の結晶粒界にＣｕとこの遷移金属との化
合物（合金）が形成される。この化合物はＣｕの粒界拡
散を阻止する役割を果たす。Ｃｕのエレクトロマイグレ
ーション現象は粒界拡散に支配されていることから、こ
の粒界拡散が阻止されることでＣｕのエレクトロマイグ
レーション耐性は向上する。
【００１７】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００１８】図１および図２はこの発明の第１の実施形
態によるＬＳＩの製造方法を示し、特にその配線形成工
程を示す。
態によるＬＳＩの製造方法を示し、特にその配線形成工
程を示す。
【００１９】この第１の実施形態においては、まず、図
１に示すように、通常のＬＳＩ製造工程によってあらか
じめトランジスタなどの素子（図示せず）が形成された
Ｓｉ基板のような半導体基板１上にＣＶＤ法や熱酸化法
などによりＳｉＯ2 膜のような層間絶縁膜２を形成した
後、この層間絶縁膜２の所定部分をエッチング除去して
コンタクトホール（図示せず）を形成する。次に、例え
ばスパッタリング法により、基板全面にＴｉＮ膜３、Ｓ
ｉ膜４、Ｔｉ膜５および配線主材料となるＣｕ膜６を順
次形成する。これらの膜の膜厚の一例を挙げると、Ｔｉ
Ｎ膜３は５０ｎｍ、Ｓｉ膜４は２０ｎｍ、Ｔｉ膜５は３
０ｎｍ、Ｃｕ膜６は５００ｎｍである。また、これらの
膜の形成条件の一例を挙げると次の通りである。すなわ
ち、ＴｉＮ膜３の形成には、プロセスガスとしてＡｒと
Ｎ2 との混合ガスを用い、それらの流量をそれぞれ６０
ＳＣＣＭおよび１２０ＳＣＣＭとし、圧力を０．９Ｐ
ａ、ＤＣ電力を８ｋＷ、温度を１５０℃とする。Ｓｉ膜
４の形成には、プロセスガスとしてＡｒガスを用い、そ
の流量を１２０ＳＣＣＭとし、圧力を０．６７Ｐａ、Ｄ
Ｃ電力を３ｋＷ、温度を１５０℃とする。Ｔｉ膜５の形
成には、プロセスガスとしてＡｒガスを用い、その流量
を１２０ＳＣＣＭとし、圧力を０．６７Ｐａ、ＤＣ電力
を４ｋＷ、温度を１５０℃とする。Ｃｕ膜６の形成に
は、プロセスガスとしてＡｒガスを用い、その流量を１
２０ＳＣＣＭとし、圧力を０．６７Ｐａ、ＤＣ電力を１
２ｋＷ、温度を１５０℃とする。
１に示すように、通常のＬＳＩ製造工程によってあらか
じめトランジスタなどの素子（図示せず）が形成された
Ｓｉ基板のような半導体基板１上にＣＶＤ法や熱酸化法
などによりＳｉＯ2 膜のような層間絶縁膜２を形成した
後、この層間絶縁膜２の所定部分をエッチング除去して
コンタクトホール（図示せず）を形成する。次に、例え
ばスパッタリング法により、基板全面にＴｉＮ膜３、Ｓ
ｉ膜４、Ｔｉ膜５および配線主材料となるＣｕ膜６を順
次形成する。これらの膜の膜厚の一例を挙げると、Ｔｉ
Ｎ膜３は５０ｎｍ、Ｓｉ膜４は２０ｎｍ、Ｔｉ膜５は３
０ｎｍ、Ｃｕ膜６は５００ｎｍである。また、これらの
膜の形成条件の一例を挙げると次の通りである。すなわ
ち、ＴｉＮ膜３の形成には、プロセスガスとしてＡｒと
Ｎ2 との混合ガスを用い、それらの流量をそれぞれ６０
ＳＣＣＭおよび１２０ＳＣＣＭとし、圧力を０．９Ｐ
ａ、ＤＣ電力を８ｋＷ、温度を１５０℃とする。Ｓｉ膜
４の形成には、プロセスガスとしてＡｒガスを用い、そ
の流量を１２０ＳＣＣＭとし、圧力を０．６７Ｐａ、Ｄ
Ｃ電力を３ｋＷ、温度を１５０℃とする。Ｔｉ膜５の形
成には、プロセスガスとしてＡｒガスを用い、その流量
を１２０ＳＣＣＭとし、圧力を０．６７Ｐａ、ＤＣ電力
を４ｋＷ、温度を１５０℃とする。Ｃｕ膜６の形成に
は、プロセスガスとしてＡｒガスを用い、その流量を１
２０ＳＣＣＭとし、圧力を０．６７Ｐａ、ＤＣ電力を１
２ｋＷ、温度を１５０℃とする。
【００２０】次に、ＴｉＮ膜３、Ｓｉ膜４、Ｔｉ膜５お
よびＣｕ膜６を例えば反応性イオンエッチング（ＲＩ
Ｅ）法により所望の配線形状にパターニングする。この
ＲＩＥ法によるエッチングの条件の一例を挙げると、エ
ッチングガスとしてＳｉＣｌ4とＮ2 との混合ガスを用
い、それらの流量をそれぞれ１０ＳＣＣＭおよび１００
ＳＣＣＭとし、圧力を２６Ｐａ、ＲＦ電力を５００Ｗ、
温度を３００℃とする。
よびＣｕ膜６を例えば反応性イオンエッチング（ＲＩ
Ｅ）法により所望の配線形状にパターニングする。この
ＲＩＥ法によるエッチングの条件の一例を挙げると、エ
ッチングガスとしてＳｉＣｌ4とＮ2 との混合ガスを用
い、それらの流量をそれぞれ１０ＳＣＣＭおよび１００
ＳＣＣＭとし、圧力を２６Ｐａ、ＲＦ電力を５００Ｗ、
温度を３００℃とする。
【００２１】次に、半導体基板１を熱処理することによ
り、図２に示すように、Ｓｉ膜４とＴｉ膜５とを反応さ
せてＴｉＳｉx 膜７を形成するとともに、Ｔｉ膜５から
ＴｉをＣｕ膜６に微量拡散させてＣｕ−Ｔｉ膜８を形成
する。この熱処理の条件の一例を挙げると、雰囲気ガス
として例えばＡｒとＨ2 との混合ガスを用い、温度を３
５０℃、時間を６０分間とする。ここで、ＴｉＳｉx 膜
７の膜厚は例えば約４０ｎｍである。また、Ｃｕ−Ｔｉ
膜８中のＴｉ含有量は重量％で例えば約０．５％程度で
ある。以上により、ＴｉＮ膜３、Ｓｉ膜４、ＴｉＳｉx
膜７およびＣｕ−Ｔｉ膜８からなる配線が形成される。
この配線を構成する各膜の間の密着性は十分に良好であ
る。
り、図２に示すように、Ｓｉ膜４とＴｉ膜５とを反応さ
せてＴｉＳｉx 膜７を形成するとともに、Ｔｉ膜５から
ＴｉをＣｕ膜６に微量拡散させてＣｕ−Ｔｉ膜８を形成
する。この熱処理の条件の一例を挙げると、雰囲気ガス
として例えばＡｒとＨ2 との混合ガスを用い、温度を３
５０℃、時間を６０分間とする。ここで、ＴｉＳｉx 膜
７の膜厚は例えば約４０ｎｍである。また、Ｃｕ−Ｔｉ
膜８中のＴｉ含有量は重量％で例えば約０．５％程度で
ある。以上により、ＴｉＮ膜３、Ｓｉ膜４、ＴｉＳｉx
膜７およびＣｕ−Ｔｉ膜８からなる配線が形成される。
この配線を構成する各膜の間の密着性は十分に良好であ
る。
【００２２】この後、通常のＬＳＩ製造工程により、層
間絶縁膜や配線保護膜などの形成工程を経て、目的とす
るＬＳＩが完成する。
間絶縁膜や配線保護膜などの形成工程を経て、目的とす
るＬＳＩが完成する。
【００２３】以上のように、この第１の実施形態によれ
ば、配線の主材料であるＣｕ−Ｔｉ膜８は密着性が十分
に良好なＴｉＳｉx 膜７上に形成されていることによ
り、プロセス中にＣｕ−Ｔｉ膜８の膜剥がれが生じるの
を防止することができる。同様に、配線を構成する他の
膜の密着性も十分に良好であることにより、これらの膜
の膜剥がれも防止することができる。また、Ｃｕ−Ｔｉ
膜８はＣｕ膜に比べてエレクトロマイグレーション耐性
が高く、したがって配線の信頼性の向上を図ることがで
きる。以上により、信頼性が高く、高速動作可能な高性
能のＬＳＩを高歩留まりで実現することができる。
ば、配線の主材料であるＣｕ−Ｔｉ膜８は密着性が十分
に良好なＴｉＳｉx 膜７上に形成されていることによ
り、プロセス中にＣｕ−Ｔｉ膜８の膜剥がれが生じるの
を防止することができる。同様に、配線を構成する他の
膜の密着性も十分に良好であることにより、これらの膜
の膜剥がれも防止することができる。また、Ｃｕ−Ｔｉ
膜８はＣｕ膜に比べてエレクトロマイグレーション耐性
が高く、したがって配線の信頼性の向上を図ることがで
きる。以上により、信頼性が高く、高速動作可能な高性
能のＬＳＩを高歩留まりで実現することができる。
【００２４】図３〜図５はこの発明の第２の実施形態に
よるＬＳＩの製造方法を示し、特にその配線形成工程を
示す。この第２の実施形態は、配線の形成と接続孔の埋
め込みとを同時に行う、いわゆるデュアルダマシン（Du
al Damascene）法を用いる例である。
よるＬＳＩの製造方法を示し、特にその配線形成工程を
示す。この第２の実施形態は、配線の形成と接続孔の埋
め込みとを同時に行う、いわゆるデュアルダマシン（Du
al Damascene）法を用いる例である。
【００２５】この第２の実施形態においては、まず、図
３に示すように、通常のＬＳＩ製造工程によりあらかじ
めトランジスタなどの素子（図示せず）が形成されたＳ
ｉ基板のような半導体基板１１上にＣＶＤ法や熱酸化法
などによりＳｉＯ2 膜のような層間絶縁膜１２を形成し
た後、この層間絶縁膜１２の所定部分をエッチング除去
してコンタクトホール（図示せず）を形成する。次に、
この層間絶縁膜１２上に第１層目の配線を形成する。こ
の第１層目の配線は、例えば、拡散防止膜としてのＴｉ
Ｎ／Ｔｉ膜１３、配線主材料であるＣｕ膜１４およびリ
ソグラフィー工程で必要な反射防止膜としてのＴｉＮ膜
１５が順次積層された構造を有する。次に、この第１層
目の配線上にＣＶＤ法などによりＳｉＯ2 膜のような層
間絶縁膜１６を形成した後、この層間絶縁膜１６の所定
部分をエッチング除去して配線溝１７および第１層目の
配線に達する接続孔１８を形成する。
３に示すように、通常のＬＳＩ製造工程によりあらかじ
めトランジスタなどの素子（図示せず）が形成されたＳ
ｉ基板のような半導体基板１１上にＣＶＤ法や熱酸化法
などによりＳｉＯ2 膜のような層間絶縁膜１２を形成し
た後、この層間絶縁膜１２の所定部分をエッチング除去
してコンタクトホール（図示せず）を形成する。次に、
この層間絶縁膜１２上に第１層目の配線を形成する。こ
の第１層目の配線は、例えば、拡散防止膜としてのＴｉ
Ｎ／Ｔｉ膜１３、配線主材料であるＣｕ膜１４およびリ
ソグラフィー工程で必要な反射防止膜としてのＴｉＮ膜
１５が順次積層された構造を有する。次に、この第１層
目の配線上にＣＶＤ法などによりＳｉＯ2 膜のような層
間絶縁膜１６を形成した後、この層間絶縁膜１６の所定
部分をエッチング除去して配線溝１７および第１層目の
配線に達する接続孔１８を形成する。
【００２６】次に、例えばスパッタリング法により、基
板全面に拡散防止層としてのＴｉＮ膜１９、Ｓｉ膜２０
およびＴｉ膜２１を順次形成する。これらの膜の膜厚お
よび形成条件は、第１の実施形態と同様である。次に、
Ｔｉ膜２１上に配線主材料となるＣｕ膜２２を形成す
る。このＣｕ膜２２の形成においては、まず、例えばス
パッタリング法により基板全面に膜厚５０ｎｍのＣｕ膜
を形成した後、このＣｕ膜をシードレイヤーとしてその
上に電解めっき法によりＣｕ膜を厚く、例えば膜厚１．
５μｍ形成する。シードレイヤーとしてのＣｕ膜の形成
条件は第１の実施形態と同様である。また、電解めっき
法によるＣｕ膜の形成条件の一例を挙げると、めっき液
としてＣｕＳＯ4 （５Ｈ2 Ｏ）を用い、液温を３０℃、
電圧を１０Ｖ、電流密度を２０Ａ／ｄｍ2 とし、陽極板
としてＣｕ板を用いる。
板全面に拡散防止層としてのＴｉＮ膜１９、Ｓｉ膜２０
およびＴｉ膜２１を順次形成する。これらの膜の膜厚お
よび形成条件は、第１の実施形態と同様である。次に、
Ｔｉ膜２１上に配線主材料となるＣｕ膜２２を形成す
る。このＣｕ膜２２の形成においては、まず、例えばス
パッタリング法により基板全面に膜厚５０ｎｍのＣｕ膜
を形成した後、このＣｕ膜をシードレイヤーとしてその
上に電解めっき法によりＣｕ膜を厚く、例えば膜厚１．
５μｍ形成する。シードレイヤーとしてのＣｕ膜の形成
条件は第１の実施形態と同様である。また、電解めっき
法によるＣｕ膜の形成条件の一例を挙げると、めっき液
としてＣｕＳＯ4 （５Ｈ2 Ｏ）を用い、液温を３０℃、
電圧を１０Ｖ、電流密度を２０Ａ／ｄｍ2 とし、陽極板
としてＣｕ板を用いる。
【００２７】次に、例えば化学機械研磨（ＣＭＰ）法に
より、Ｃｕ膜２２、Ｔｉ膜２１、Ｓｉ膜２０およびＴｉ
Ｎ膜１９を研磨し、図４に示すように、配線溝１７の部
分のみにこれらの膜を残す。
より、Ｃｕ膜２２、Ｔｉ膜２１、Ｓｉ膜２０およびＴｉ
Ｎ膜１９を研磨し、図４に示すように、配線溝１７の部
分のみにこれらの膜を残す。
【００２８】次に、半導体基板１１を熱処理することに
より、図５に示すように、Ｓｉ膜２０とＴｉ膜２１とを
反応させてＴｉＳｉx 膜２３を形成するとともに、Ｔｉ
膜２１からＴｉをＣｕ膜２２に微量拡散させてＣｕ−Ｔ
ｉ膜２４を形成する。この熱処理の条件は第１の実施形
態と同様である。ここで、ＴｉＳｉx 膜２３の膜厚は例
えば約４０ｎｍである。また、Ｃｕ−Ｔｉ膜２４中のＴ
ｉ含有量は重量％で例えば約０．５％程度である。この
熱処理は、一般に高アスペクト比の接続孔１８の部分の
Ｃｕ−Ｔｉ膜２４に生じやすいマイクロボイドの消滅に
も効果がある。さらに、この熱処理により、Ｃｕ−Ｔｉ
膜２４の結晶粒の粒径が増大する。この粒径の増大は、
エレクトロマイグレーション耐性の向上に効果がある。
以上により、ＴｉＮ膜１９、Ｓｉ膜２０、ＴｉＳｉx 膜
２３およびＣｕ−Ｔｉ膜２４からなる第２層目の配線が
溝配線として形成される。この第２層目の配線を構成す
る各膜の間の密着性は十分に良好である。
より、図５に示すように、Ｓｉ膜２０とＴｉ膜２１とを
反応させてＴｉＳｉx 膜２３を形成するとともに、Ｔｉ
膜２１からＴｉをＣｕ膜２２に微量拡散させてＣｕ−Ｔ
ｉ膜２４を形成する。この熱処理の条件は第１の実施形
態と同様である。ここで、ＴｉＳｉx 膜２３の膜厚は例
えば約４０ｎｍである。また、Ｃｕ−Ｔｉ膜２４中のＴ
ｉ含有量は重量％で例えば約０．５％程度である。この
熱処理は、一般に高アスペクト比の接続孔１８の部分の
Ｃｕ−Ｔｉ膜２４に生じやすいマイクロボイドの消滅に
も効果がある。さらに、この熱処理により、Ｃｕ−Ｔｉ
膜２４の結晶粒の粒径が増大する。この粒径の増大は、
エレクトロマイグレーション耐性の向上に効果がある。
以上により、ＴｉＮ膜１９、Ｓｉ膜２０、ＴｉＳｉx 膜
２３およびＣｕ−Ｔｉ膜２４からなる第２層目の配線が
溝配線として形成される。この第２層目の配線を構成す
る各膜の間の密着性は十分に良好である。
【００２９】この後、通常のＬＳＩ製造工程により、配
線保護膜やボンディングパッドのコンタクト用の開口な
どの形成工程を経て、目的とするＬＳＩが完成する。
線保護膜やボンディングパッドのコンタクト用の開口な
どの形成工程を経て、目的とするＬＳＩが完成する。
【００３０】以上のように、この第２の実施形態によれ
ば、Ｃｕ−Ｔｉ膜２４を配線主材料とする第２層目の配
線を、接続孔１８の内部および配線溝１７の内部に完全
に埋め込まれた構造のデュアルダマシン配線として形成
することができるとともに、このデュアルダマシン配線
の配線主材料であるＣｕ−Ｔｉ膜２４は密着性が良好な
ＴｉＳｉx 膜２３上に形成されることによりプロセス中
の膜剥がれを防止することができ、また、Ｃｕ−Ｔｉ膜
２４はエレクトロマイグレーション耐性が良好であるこ
とにより、信頼性が高いデュアルダマシン配線を得るこ
とができる。以上により、信頼性が高く、高速動作可能
な高性能のＬＳＩを高歩留まりで実現することができ
る。
ば、Ｃｕ−Ｔｉ膜２４を配線主材料とする第２層目の配
線を、接続孔１８の内部および配線溝１７の内部に完全
に埋め込まれた構造のデュアルダマシン配線として形成
することができるとともに、このデュアルダマシン配線
の配線主材料であるＣｕ−Ｔｉ膜２４は密着性が良好な
ＴｉＳｉx 膜２３上に形成されることによりプロセス中
の膜剥がれを防止することができ、また、Ｃｕ−Ｔｉ膜
２４はエレクトロマイグレーション耐性が良好であるこ
とにより、信頼性が高いデュアルダマシン配線を得るこ
とができる。以上により、信頼性が高く、高速動作可能
な高性能のＬＳＩを高歩留まりで実現することができ
る。
【００３１】図６および図７はこの発明の第３の実施形
態によるＬＳＩの製造方法を示し、特にその配線形成工
程を示す。
態によるＬＳＩの製造方法を示し、特にその配線形成工
程を示す。
【００３２】この第３の実施形態においては、まず、図
６に示すように、通常のＬＳＩ製造工程によってあらか
じめトランジスタなどの素子（図示せず）が形成された
Ｓｉ基板のような半導体基板３１上にＣＶＤ法や熱酸化
法などによりＳｉＯ2 膜のような層間絶縁膜３２を形成
した後、この層間絶縁膜３２の所定部分をエッチング除
去してコンタクトホール（図示せず）を形成する。次
に、例えばスパッタリング法により、基板全面にＴｉＮ
膜３３、Ａｌ膜３４、Ｔｉ膜３５および配線主材料とな
るＣｕ膜３６を順次形成する。これらの膜の膜厚の一例
を挙げると、ＴｉＮ膜３３は５０ｎｍ、Ａｌ膜３４は
ｎｍ、Ｔｉ膜３５は３０ｎｍ、Ｃｕ膜３６は５００ｎ
ｍである。また、これらの膜の形成条件の一例を挙げる
と、ＴｉＮ膜３３、Ｔｉ膜３５およびＣｕ膜３６につい
ては第１の実施形態と同様であり、Ａｌ膜３４について
は、プロセスガスとしてＡｒガスを用い、その流量をＳ
ＣＣＭとし、圧力を Ｐａ、ＤＣ電力を ｋＷ、温度
を ℃とする。
６に示すように、通常のＬＳＩ製造工程によってあらか
じめトランジスタなどの素子（図示せず）が形成された
Ｓｉ基板のような半導体基板３１上にＣＶＤ法や熱酸化
法などによりＳｉＯ2 膜のような層間絶縁膜３２を形成
した後、この層間絶縁膜３２の所定部分をエッチング除
去してコンタクトホール（図示せず）を形成する。次
に、例えばスパッタリング法により、基板全面にＴｉＮ
膜３３、Ａｌ膜３４、Ｔｉ膜３５および配線主材料とな
るＣｕ膜３６を順次形成する。これらの膜の膜厚の一例
を挙げると、ＴｉＮ膜３３は５０ｎｍ、Ａｌ膜３４は
ｎｍ、Ｔｉ膜３５は３０ｎｍ、Ｃｕ膜３６は５００ｎ
ｍである。また、これらの膜の形成条件の一例を挙げる
と、ＴｉＮ膜３３、Ｔｉ膜３５およびＣｕ膜３６につい
ては第１の実施形態と同様であり、Ａｌ膜３４について
は、プロセスガスとしてＡｒガスを用い、その流量をＳ
ＣＣＭとし、圧力を Ｐａ、ＤＣ電力を ｋＷ、温度
を ℃とする。
【００３３】次に、ＴｉＮ膜３３、Ａｌ膜３４、Ｔｉ膜
３５およびＣｕ膜３６を例えばＲＩＥ法により所望の配
線形状にパターニングする。このＲＩＥ法によるエッチ
ングの条件は第１の実施形態と同様である。
３５およびＣｕ膜３６を例えばＲＩＥ法により所望の配
線形状にパターニングする。このＲＩＥ法によるエッチ
ングの条件は第１の実施形態と同様である。
【００３４】次に、半導体基板２１を熱処理することに
より、図７に示すように、Ａｌ膜３４とＴｉ膜３５とを
反応させてＡｌ−Ｔｉ膜３７を形成するとともに、Ｔｉ
膜３５からＴｉをＣｕ膜３６に微量拡散させてＣｕ−Ｔ
ｉ膜３８を形成する。この熱処理の条件は第１の実施形
態と同様である。ここで、Ａｌ−Ｔｉ膜３７の膜厚は例
えば約 ｎｍである。また、Ｃｕ−Ｔｉ膜３８中のＴ
ｉ含有量は重量％で例えば約０．５％程度である。以上
により、ＴｉＮ膜３３、Ａｌ−Ｔｉ膜３７およびＣｕ−
Ｔｉ膜３８からなる配線が形成される。この配線を構成
する各膜の間の密着性は十分に良好である。
より、図７に示すように、Ａｌ膜３４とＴｉ膜３５とを
反応させてＡｌ−Ｔｉ膜３７を形成するとともに、Ｔｉ
膜３５からＴｉをＣｕ膜３６に微量拡散させてＣｕ−Ｔ
ｉ膜３８を形成する。この熱処理の条件は第１の実施形
態と同様である。ここで、Ａｌ−Ｔｉ膜３７の膜厚は例
えば約 ｎｍである。また、Ｃｕ−Ｔｉ膜３８中のＴ
ｉ含有量は重量％で例えば約０．５％程度である。以上
により、ＴｉＮ膜３３、Ａｌ−Ｔｉ膜３７およびＣｕ−
Ｔｉ膜３８からなる配線が形成される。この配線を構成
する各膜の間の密着性は十分に良好である。
【００３５】この後、通常のＬＳＩ製造工程により、層
間絶縁膜や配線保護膜などの形成工程を経て、目的とす
るＬＳＩが完成する。
間絶縁膜や配線保護膜などの形成工程を経て、目的とす
るＬＳＩが完成する。
【００３６】以上のように、この第３の実施形態によれ
ば、配線の主材料であるＣｕ−Ｔｉ膜３８は密着性が良
好なＡｌ−Ｔｉ膜３７上に形成されていることにより、
プロセス中にＣｕ−Ｔｉ膜３８の膜剥がれが生じるのを
防止することができる。同様に、配線を構成する他の膜
の膜剥がれも防止することができる。また、Ｃｕ−Ｔｉ
膜３８はＣｕ膜に比べてエレクトロマイグレーション耐
性が高く、したがって配線の信頼性の向上を図ることが
できる。以上により、信頼性が高く、高速動作可能な高
性能のＬＳＩを高歩留まりで実現することができる。
ば、配線の主材料であるＣｕ−Ｔｉ膜３８は密着性が良
好なＡｌ−Ｔｉ膜３７上に形成されていることにより、
プロセス中にＣｕ−Ｔｉ膜３８の膜剥がれが生じるのを
防止することができる。同様に、配線を構成する他の膜
の膜剥がれも防止することができる。また、Ｃｕ−Ｔｉ
膜３８はＣｕ膜に比べてエレクトロマイグレーション耐
性が高く、したがって配線の信頼性の向上を図ることが
できる。以上により、信頼性が高く、高速動作可能な高
性能のＬＳＩを高歩留まりで実現することができる。
【００３７】図８〜図１０はこの発明の第４の実施形態
によるＬＳＩの製造方法を示し、特にその配線形成工程
を示す。この第４の実施形態は、配線の形成と接続孔の
埋め込みとを同時に行うデュアルダマシン法を用いる例
である。
によるＬＳＩの製造方法を示し、特にその配線形成工程
を示す。この第４の実施形態は、配線の形成と接続孔の
埋め込みとを同時に行うデュアルダマシン法を用いる例
である。
【００３８】この第４の実施形態においては、まず、図
８に示すように、通常のＬＳＩ製造工程によりあらかじ
めトランジスタなどの素子（図示せず）が形成されたＳ
ｉ基板のような半導体基板４１上にＣＶＤ法や熱酸化法
などによりＳｉＯ2 膜のような層間絶縁膜４２を形成し
た後、この層間絶縁膜４２の所定部分をエッチング除去
してコンタクトホール（図示せず）を形成する。次に、
この層間絶縁膜４２上に第１層目の配線を形成する。こ
の第１層目の配線は、例えば、拡散防止膜としてのＴｉ
Ｎ／Ｔｉ膜４３、配線主材料であるＣｕ膜４４およびリ
ソグラフィー工程で必要な反射防止膜としてのＴｉＮ膜
４５が順次積層された構造を有する。次に、この第１層
目の配線上にＣＶＤ法などによりＳｉＯ2 膜のような層
間絶縁膜４６を形成した後、この層間絶縁膜４６の所定
部分をエッチング除去して配線溝４７および第１層目の
配線に達する接続孔４８を形成する。
８に示すように、通常のＬＳＩ製造工程によりあらかじ
めトランジスタなどの素子（図示せず）が形成されたＳ
ｉ基板のような半導体基板４１上にＣＶＤ法や熱酸化法
などによりＳｉＯ2 膜のような層間絶縁膜４２を形成し
た後、この層間絶縁膜４２の所定部分をエッチング除去
してコンタクトホール（図示せず）を形成する。次に、
この層間絶縁膜４２上に第１層目の配線を形成する。こ
の第１層目の配線は、例えば、拡散防止膜としてのＴｉ
Ｎ／Ｔｉ膜４３、配線主材料であるＣｕ膜４４およびリ
ソグラフィー工程で必要な反射防止膜としてのＴｉＮ膜
４５が順次積層された構造を有する。次に、この第１層
目の配線上にＣＶＤ法などによりＳｉＯ2 膜のような層
間絶縁膜４６を形成した後、この層間絶縁膜４６の所定
部分をエッチング除去して配線溝４７および第１層目の
配線に達する接続孔４８を形成する。
【００３９】次に、例えばスパッタリング法により、基
板全面に拡散防止膜としてのＴｉＮ膜４９、Ａｌ膜５０
およびＴｉ膜５１を順次形成する。これらの膜の膜厚お
よび形成条件は、第１の実施形態と同様である。次に、
Ｔｉ膜５１上に配線主材料となるＣｕ膜５２を形成す
る。このＣｕ膜５２の形成においては、まず、例えばス
パッタリング法により基板全面に膜厚５０ｎｍのＣｕ膜
を形成した後、このＣｕ膜をシードレイヤーとしてその
上に電解めっき法によりＣｕ膜を厚く、例えば膜厚１．
５μｍ形成する。シードレイヤーとしてのＣｕ膜の形成
条件は第１の実施形態と同様である。また、電解めっき
法によるＣｕ膜の形成条件は第１の実施形態と同様であ
る。
板全面に拡散防止膜としてのＴｉＮ膜４９、Ａｌ膜５０
およびＴｉ膜５１を順次形成する。これらの膜の膜厚お
よび形成条件は、第１の実施形態と同様である。次に、
Ｔｉ膜５１上に配線主材料となるＣｕ膜５２を形成す
る。このＣｕ膜５２の形成においては、まず、例えばス
パッタリング法により基板全面に膜厚５０ｎｍのＣｕ膜
を形成した後、このＣｕ膜をシードレイヤーとしてその
上に電解めっき法によりＣｕ膜を厚く、例えば膜厚１．
５μｍ形成する。シードレイヤーとしてのＣｕ膜の形成
条件は第１の実施形態と同様である。また、電解めっき
法によるＣｕ膜の形成条件は第１の実施形態と同様であ
る。
【００４０】次に、例えばＣＭＰ法により、Ｃｕ膜５
２、Ｔｉ膜５１、Ａｌ膜５０およびＴｉＮ膜４９を研磨
し、図９に示すように、配線溝４７の部分のみにこれら
の膜を残す。
２、Ｔｉ膜５１、Ａｌ膜５０およびＴｉＮ膜４９を研磨
し、図９に示すように、配線溝４７の部分のみにこれら
の膜を残す。
【００４１】次に、半導体基板４１を熱処理することに
より、図１０に示すように、Ａｌ膜５０とＴｉ膜５１と
を反応させてＡｌ−Ｔｉ膜５３を形成するとともに、Ｔ
ｉ膜５１からＴｉをＣｕ膜５２に拡散させてＣｕ−Ｔｉ
膜５４を形成する。この熱処理の条件は第１の実施形態
と同様である。ここで、Ａｌ−Ｔｉ膜５３の膜厚は例え
ば約２０ｎｍである。また、Ｃｕ−Ｔｉ膜５４中のＴｉ
含有量は重量％で例えば約０．５％程度である。この熱
処理は、一般に高アスペクト比の接続孔４８の部分のＣ
ｕ−Ｔｉ膜５４に生じやすいマイクロボイドの消滅にも
効果がある。さらに、この熱処理によりＣｕ−Ｔｉ膜５
４の結晶粒の粒径が増大する。この粒径の増大は、エレ
クトロマイグレーション耐性の向上に効果がある。以上
により、ＴｉＮ膜４９、Ａｌ−Ｔｉ膜５３およびＣｕ−
Ｔｉ膜５４からなる第２層目の配線が溝配線として形成
される。この第２層目の配線を構成する各膜の間の密着
性は十分に良好である。
より、図１０に示すように、Ａｌ膜５０とＴｉ膜５１と
を反応させてＡｌ−Ｔｉ膜５３を形成するとともに、Ｔ
ｉ膜５１からＴｉをＣｕ膜５２に拡散させてＣｕ−Ｔｉ
膜５４を形成する。この熱処理の条件は第１の実施形態
と同様である。ここで、Ａｌ−Ｔｉ膜５３の膜厚は例え
ば約２０ｎｍである。また、Ｃｕ−Ｔｉ膜５４中のＴｉ
含有量は重量％で例えば約０．５％程度である。この熱
処理は、一般に高アスペクト比の接続孔４８の部分のＣ
ｕ−Ｔｉ膜５４に生じやすいマイクロボイドの消滅にも
効果がある。さらに、この熱処理によりＣｕ−Ｔｉ膜５
４の結晶粒の粒径が増大する。この粒径の増大は、エレ
クトロマイグレーション耐性の向上に効果がある。以上
により、ＴｉＮ膜４９、Ａｌ−Ｔｉ膜５３およびＣｕ−
Ｔｉ膜５４からなる第２層目の配線が溝配線として形成
される。この第２層目の配線を構成する各膜の間の密着
性は十分に良好である。
【００４２】この後、通常のＬＳＩ製造工程により、配
線保護膜やボンディングパッドのコンタクト用の開口な
どの形成工程を経て、目的とするＬＳＩが完成する。
線保護膜やボンディングパッドのコンタクト用の開口な
どの形成工程を経て、目的とするＬＳＩが完成する。
【００４３】以上のように、この第４の実施形態によれ
ば、Ｃｕ−Ｔｉ膜５４を配線主材料とする第２層目の配
線を、接続孔４８の内部および配線溝４７の内部に完全
に埋め込まれた構造のデュアルダマシン配線として形成
することができるとともに、このデュアルダマシン配線
の配線主材料であるＣｕ−Ｔｉ膜５４は密着性が良好な
Ａｌ−Ｔｉ膜５３上に形成されることによりプロセス中
の膜剥がれを防止することができ、また、Ｃｕ−Ｔｉ膜
５４はエレクトロマイグレーション耐性が良好であるこ
とにより、信頼性が良好なデュアルダマシン配線を得る
ことができる。以上により、信頼性が高く、高速動作可
能な高性能のＬＳＩを高歩留まりで実現することができ
る。
ば、Ｃｕ−Ｔｉ膜５４を配線主材料とする第２層目の配
線を、接続孔４８の内部および配線溝４７の内部に完全
に埋め込まれた構造のデュアルダマシン配線として形成
することができるとともに、このデュアルダマシン配線
の配線主材料であるＣｕ−Ｔｉ膜５４は密着性が良好な
Ａｌ−Ｔｉ膜５３上に形成されることによりプロセス中
の膜剥がれを防止することができ、また、Ｃｕ−Ｔｉ膜
５４はエレクトロマイグレーション耐性が良好であるこ
とにより、信頼性が良好なデュアルダマシン配線を得る
ことができる。以上により、信頼性が高く、高速動作可
能な高性能のＬＳＩを高歩留まりで実現することができ
る。
【００４４】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００４５】例えば、上述の第１、第２、第３および第
４の実施形態において挙げた数値、構造、基板、原料、
プロセスなどはあくまでも例に過ぎず、必要に応じて、
これらと異なる数値、構造、基板、原料、プロセスなど
を用いてもよい。
４の実施形態において挙げた数値、構造、基板、原料、
プロセスなどはあくまでも例に過ぎず、必要に応じて、
これらと異なる数値、構造、基板、原料、プロセスなど
を用いてもよい。
【００４６】具体的には、第１、第２、第３および第４
の実施形態において、スパッタリング法により形成した
各種の膜は、必要に応じて、ＣＶＤ法、めっき法、真空
蒸着法などにより形成してもよい。
の実施形態において、スパッタリング法により形成した
各種の膜は、必要に応じて、ＣＶＤ法、めっき法、真空
蒸着法などにより形成してもよい。
【００４７】
【発明の効果】以上説明したように、この発明による半
導体装置によれば、Ｃｕと遷移金属との合金膜が密着性
が良好な半導体または金属と遷移金属とからなる膜上に
積層された構造となっていることにより、プロセス中に
膜剥がれが生じるのを防止することができるとともに、
配線および／または電極のエレクトロマイグレーション
耐性の向上を図ることができる。
導体装置によれば、Ｃｕと遷移金属との合金膜が密着性
が良好な半導体または金属と遷移金属とからなる膜上に
積層された構造となっていることにより、プロセス中に
膜剥がれが生じるのを防止することができるとともに、
配線および／または電極のエレクトロマイグレーション
耐性の向上を図ることができる。
【００４８】また、この発明による半導体装置の製造方
法によれば、熱処理を行うことにより、半導体または金
属からなる膜と遷移金属膜とを反応させて半導体または
金属と遷移金属とからなる膜を形成するとともに、遷移
金属膜からＣｕ膜に遷移金属を拡散させるようにしてい
るので、Ｃｕと遷移金属との合金膜が密着性が良好な半
導体または金属と遷移金属とからなる膜上に形成される
ことにより、プロセス中に膜剥がれが生じるのを防止す
ることができるとともに、配線および／または電極のエ
レクトロマイグレーション耐性の向上を図ることができ
る。
法によれば、熱処理を行うことにより、半導体または金
属からなる膜と遷移金属膜とを反応させて半導体または
金属と遷移金属とからなる膜を形成するとともに、遷移
金属膜からＣｕ膜に遷移金属を拡散させるようにしてい
るので、Ｃｕと遷移金属との合金膜が密着性が良好な半
導体または金属と遷移金属とからなる膜上に形成される
ことにより、プロセス中に膜剥がれが生じるのを防止す
ることができるとともに、配線および／または電極のエ
レクトロマイグレーション耐性の向上を図ることができ
る。
【図１】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図２】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図３】この発明の第２の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図４】この発明の第２の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図５】この発明の第２の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図６】この発明の第３の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図７】この発明の第３の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図８】この発明の第４の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図９】この発明の第４の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図１０】この発明の第４の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
１、１１、３１、４１・・・半導体基板、３、１９、３
３、４９・・・ＴｉＮ膜、４、２０・・・Ｓｉ膜、５、
２１、３５、５１・・・Ｔｉ膜、６、２２、３６、５２
・・・Ｃｕ膜、７、２３・・・ＴｉＳｉx 膜、８、２
４、３８、５４・・・Ｃｕ−Ｔｉ膜、３７、５３・・・
Ａｌ−Ｔｉ膜
３、４９・・・ＴｉＮ膜、４、２０・・・Ｓｉ膜、５、
２１、３５、５１・・・Ｔｉ膜、６、２２、３６、５２
・・・Ｃｕ膜、７、２３・・・ＴｉＳｉx 膜、８、２
４、３８、５４・・・Ｃｕ−Ｔｉ膜、３７、５３・・・
Ａｌ−Ｔｉ膜
Claims (15)
- 【請求項１】 Ｃｕの拡散防止膜、半導体または金属か
らなる膜、上記半導体または金属と遷移金属とからなる
膜およびＣｕと遷移金属との合金膜が順次積層された構
造の配線および／または電極を有することを特徴とする
半導体装置。 - 【請求項２】 上記拡散防止膜はＴｉＮまたはＴｉＮ／
Ｔｉからなることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 上記半導体または金属はＳｉ、Ｇｅ、Ｓ
ｉＧｅまたはＡｌであることを特徴とする請求項１記載
の半導体装置。 - 【請求項４】 上記遷移金属はＴｉ、Ｚｒ、Ｔａ、Ｗ、
Ｈｆ、Ｍｏ、Ｎｉ、Ｚｎ、ＭｇまたはＣｏであることを
特徴とする請求項１記載の半導体装置。 - 【請求項５】 上記半導体または金属と遷移金属とから
なる膜は、Ｔｉ、Ｚｒ、Ｔａ、Ｗ、Ｈｆ、Ｍｏ、Ｎｉ、
Ｚｎ、ＭｇまたはＣｏのシリサイドからなる膜であるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項６】 Ｃｕの拡散防止膜、半導体または金属と
遷移金属とからなる膜およびＣｕと遷移金属との合金膜
が順次積層された構造の配線および／または電極を有す
ることを特徴とする半導体装置。 - 【請求項７】 上記拡散防止膜はＴｉＮまたはＴｉＮ／
Ｔｉからなることを特徴とする請求項６記載の半導体装
置。 - 【請求項８】 上記半導体または金属はＳｉ、Ｇｅ、Ｓ
ｉＧｅまたはＡｌであることを特徴とする請求項６記載
の半導体装置。 - 【請求項９】 上記遷移金属はＴｉ、Ｚｒ、Ｔａ、Ｗ、
Ｈｆ、Ｍｏ、Ｎｉ、Ｚｎ、ＭｇまたはＣｏであることを
特徴とする請求項６記載の半導体装置。 - 【請求項１０】 上記半導体または金属と遷移金属とか
らなる膜は、Ｔｉ、Ｚｒ、Ｔａ、Ｗ、Ｈｆ、Ｍｏ、Ｎ
ｉ、Ｚｎ、ＭｇまたはＣｏのシリサイドからなる膜であ
ることを特徴とする請求項６記載の半導体装置。 - 【請求項１１】 Ｃｕの拡散防止膜、半導体または金属
からなる膜、遷移金属膜およびＣｕ膜を基板上に順次形
成する工程と、 熱処理を行うことにより、上記半導体または金属からな
る膜と上記遷移金属膜とを反応させて上記半導体または
金属と遷移金属とからなる膜を形成するとともに、上記
遷移金属膜から上記Ｃｕ膜に遷移金属を拡散させる工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項１２】 上記拡散防止膜はＴｉＮまたはＴｉＮ
／Ｔｉからなることを特徴とする請求項１１記載の半導
体装置の製造方法。 - 【請求項１３】 上記半導体または金属はＳｉ、Ｇｅ、
ＳｉＧｅまたはＡｌであることを特徴とする請求項１１
記載の半導体装置の製造方法。 - 【請求項１４】 上記遷移金属膜はＴｉ、Ｚｒ、Ｔａ、
Ｗ、Ｈｆ、Ｍｏ、Ｎｉ、Ｚｎ、ＭｇまたはＣｏからなる
ことを特徴とする請求項１１記載の半導体装置の製造方
法。 - 【請求項１５】 上記半導体または金属と遷移金属とか
らなる膜は、Ｔｉ、Ｚｒ、Ｔａ、Ｗ、Ｈｆ、Ｍｏ、Ｎ
ｉ、Ｚｎ、ＭｇまたはＣｏのシリサイドからなる膜であ
ることを特徴とする請求項１１記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8340098A JPH11283981A (ja) | 1998-03-30 | 1998-03-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8340098A JPH11283981A (ja) | 1998-03-30 | 1998-03-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11283981A true JPH11283981A (ja) | 1999-10-15 |
Family
ID=13801390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8340098A Pending JPH11283981A (ja) | 1998-03-30 | 1998-03-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11283981A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003041145A1 (en) * | 2001-11-06 | 2003-05-15 | Ebara Corporation | Plating solution, semiconductor device and method for manufacturing the same |
| JP2006216787A (ja) * | 2005-02-03 | 2006-08-17 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2008010896A (ja) * | 2007-09-28 | 2008-01-17 | Seiko Epson Corp | 半導体集積回路の配線構造及び配線形成方法 |
| JP2008270250A (ja) * | 2007-04-16 | 2008-11-06 | Ibaraki Univ | 半導体集積回路装置及びその製造方法 |
| JP2012204501A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 半導体装置、電子デバイス、及び、半導体装置の製造方法 |
-
1998
- 1998-03-30 JP JP8340098A patent/JPH11283981A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003041145A1 (en) * | 2001-11-06 | 2003-05-15 | Ebara Corporation | Plating solution, semiconductor device and method for manufacturing the same |
| US7344986B2 (en) | 2001-11-06 | 2008-03-18 | Ebara Corporation | Plating solution, semiconductor device and method for manufacturing the same |
| JP2006216787A (ja) * | 2005-02-03 | 2006-08-17 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2008270250A (ja) * | 2007-04-16 | 2008-11-06 | Ibaraki Univ | 半導体集積回路装置及びその製造方法 |
| JP2008010896A (ja) * | 2007-09-28 | 2008-01-17 | Seiko Epson Corp | 半導体集積回路の配線構造及び配線形成方法 |
| JP2012204501A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 半導体装置、電子デバイス、及び、半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5939788A (en) | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper | |
| US6255733B1 (en) | Metal-alloy interconnections for integrated circuits | |
| US6958547B2 (en) | Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs | |
| US7679193B2 (en) | Use of AIN as cooper passivation layer and thermal conductor | |
| EP1346408B1 (en) | Method of electroless introduction of interconnect structures | |
| US6150270A (en) | Method for forming barrier layer for copper metallization | |
| US7468320B2 (en) | Reduced electromigration and stressed induced migration of copper wires by surface coating | |
| US20040004288A1 (en) | Semiconductor device and manufacturing method of the same | |
| CN100409437C (zh) | 多级互连结构及在IC晶片上形成Cu互连的方法 | |
| US6506668B1 (en) | Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability | |
| JP2000077411A (ja) | 半導体装置及びその製造方法 | |
| US7960276B2 (en) | Conductor-dielectric structure and method for fabricating | |
| JP3149846B2 (ja) | 半導体装置及びその製造方法 | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| JP2004506814A (ja) | スパッタリングターゲット | |
| US20100190335A1 (en) | Method of manufacturing semiconductor device | |
| US7666782B2 (en) | Wire structure and forming method of the same | |
| JP2004031866A (ja) | 半導体集積回路装置 | |
| JPWO2002037558A1 (ja) | 半導体装置及びその製造方法 | |
| JP2004342977A (ja) | 半導体装置の製造方法 | |
| JPH11312655A (ja) | Ｃｕ合金膜の形成方法および半導体装置の製造方法 | |
| JP2004289009A (ja) | 半導体装置の製造方法 | |
| JP4527393B2 (ja) | 半導体装置用Ｃｕ系合金配線及びその製造方法 | |
| US20040155348A1 (en) | Barrier structure for copper metallization and method for the manufacture thereof | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |