JP2000516773A - 集積回路パッケージ及びその製造方法 - Google Patents
集積回路パッケージ及びその製造方法Info
- Publication number
- JP2000516773A JP2000516773A JP11549402A JP54940299A JP2000516773A JP 2000516773 A JP2000516773 A JP 2000516773A JP 11549402 A JP11549402 A JP 11549402A JP 54940299 A JP54940299 A JP 54940299A JP 2000516773 A JP2000516773 A JP 2000516773A
- Authority
- JP
- Japan
- Prior art keywords
- bead
- package
- lid
- integrated circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/50—Encapsulations or containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/153—Containers comprising an insulating or insulated base having interconnections in passages through the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
- H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
- H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
- H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
集積回路用パッケージ(10)が、そのパッケージ(10)形成方法と共に記載される。パッケージは、概ね平坦な第1表面(201)を有する基板(200)を備え、その平坦な表面上に金属製のダイパッドが形成される。集積回路ダイ(100)は、金属製ダイパッドに取り付けられる。接着性ビード(300)が集積回路ダイの周囲をなし、金属製ダイパッドの露出した周辺部を覆う。概ね平坦な蓋部(401)がビードに圧入され、相互に結合される。接着材料がダイ上の、例えばボンディングパッドのような導電性構造体を覆い、腐食が生じるのを防ぐ。選択に応じて、パッケージは垂直な周辺側面を有する。パッケージの製造方法は、個々にパッケージを製造する方法、或いは同時に多数のパッケージを製造する方法を含む。同時に多数のパッケージを製造する場合、集積回路ダイは、基板材料からなる概ね平坦なシートにおいて物理的に結合された多数のパッケージ基板の各基板に載置される。接着性ビードが各ダイの周囲に塗着される。断面においては、ビードは中央をなす先端部及びその中央先端部の各側面に低い先端部を有する。蓋部材料からなるシートがビードに載置される。ビードが硬化した後、基板シート、蓋部シート及びビードを切断して、個々のパッケージが形成される。
Description
【発明の詳細な説明】
集積回路パッケージ及びその製造方法発明の分野
本発明は集積回路パッケージに関連し、より詳細には低コストの集積回路パッ
ケージに関連する。発明の背景
信頼性の高いパッケージを低コストで、しかも簡単に製造することが集積回路
をパッケージングする際の目標である。この目標は消去可能プログラマブル読出
し専用メモリ(「EPROM」)や電荷結合デバイス(「CCD」)等のパッケ
ージングでは顕著である。そのような各デバイスはダイ上に、水晶窓のような透
明なパッケージ表面を必要とし、その結果製造コストが増し、製造するのが困難
になる。
従来のEPROMデバイス用パッケージは例えば、セラミッタ製のベース部及
び対面する蓋部を備える。ベース部及び蓋部は中央に凹部を有する。ベース部及
び蓋部が対面して配置される際に、その凹部がダイ用の空洞領域を画定する。セ
ラミックのベース部及び蓋部はパッケージ側面を形成する。蓋部は開口部を有し
、その開口部内にガラス或いは水晶窓が嵌合される。導電性の金属製リードフレ
ームが、ベース部と蓋部との間に狭装される。リードフレームのリード線はパッ
ケージ側面を貫通し、空洞部内外に横方向に延在する。空洞部内部では、リード
線はボンディングワイヤによりダイに接続される。薄いフリットシールガラスか
らなる層が、ベース部及び蓋部をリードフレームに結合し、それによりベース部
及び蓋部を互いに結合する。
そのようなパッケージは、例えば2つの部品により構成される蓋部及
びパッケージの側面に及ぶリードフレームを必要とし、コストが上昇するという
不都合がある。ここに記載した内容及びそれ以外のコスト並びに製造上の問題は
、米国特許第5,043,004号及び第5,192,681号に記載されるパ
ッケージのような他のEPROM用パッケージにおいても問題となる。発明の概要
本発明は1つ或いはそれ以上の集積回路ダイの周囲を形成するパッケージ及び
そのパッケージの製造方法を含む。パッケージは例えば、SAWデバイス、EP
ROM及びCCDへの応用に有用である。
本発明の一実施例によるパッケージは、ダイが載置されるベース部となる絶縁
性基板、パッケージ側壁としてダイを包囲する無孔性の接着性ビード及び基板並
びにダイ上の中央をなし、基板及びダイから離隔してその上部を覆い、ビードに
圧入されてビードと相互に結合される蓋部を備える。
基板は概ね平坦な第1表面を有し、その表面上に少なくとも1つの集積回路ダ
イが載置され、またその第1表面と反対側をなす第2の表面を有する。基板上の
導電性の構造体及び基板を貫通する導電性のバイアにより、ダイと外部回路が電
気的に接続される。
無孔性の接着性ビードが基板の第1表面上に塗着される。ビードは集積回路ダ
イを包囲する。最初にビードは粘性を有するが、硬化して固化することができる
。ビードとしてエポキシ材料、或いはシリコーンのようなその等価材料又はその
混合物が用いられる。
表面弾性波(SAW)デバイスパッケージに適用する場合には、蓋部はプラス
チック或いはセラミックである。別法ではEPROM或いはCCDの場合には、
蓋部は、紫外光、可視光或いは赤外光のような選択さ
れた電磁放射に少なくとも部分的に透過性を有する。蓋部は、基板の第1表面及
び集積回路ダイに対面して、離隔してその上部を覆う第1表面を有する。蓋部の
第1表面の周辺部はビードに圧入され相互に結合される。
蓋部は、同様にビードに圧入して結合される周辺部に側部を有する。蓋部の側
部は、蓋部の第1並びにまた第2の表面に対して垂直をなすか、或いは別法では
傾斜した勾配を有する。側部の全部或いは一部がビードに圧入されて結合される
。
そのようなパッケージを製造する方法の一実施例は、上記のように、概ね平坦
な第1表面と第1表面上に少なくとも1つの導電性構造体とを有する基板を配設
する過程と基板の第1表面上に少なくとも1つの集積回路ダイを載置する過程と
からなる第1のステップを有する。集積回路ダイは、基板の第1表面上の1つ或
いはそれ以上の導電性構造体に電気的に接続される。エポキシのような粘性で硬
化可能な接着材料が基板の第1表面上に塗着され、集積回路ダイの周囲に無孔性
のビードを形成する。ビードは基板の第1表面の上側をなし、その高さは基板の
上側の集積回路ダイより高い位置まで延在する。
また蓋部も配設される。EPROM或いはCCDに適用する場合、蓋部の少な
くとも一部は電磁放射、例えば赤外光、紫外光或いは可視光に対して透過性を有
する。例えば平坦な一体型のほうけい酸ガラスが用いられる。
蓋部の第1表面が、基板の第1表面及び集積回路ダイに対面し、その上側の中
央をなし、さらに一定距離だけ離隔するように、ビードがまだ粘性を有する間に
蓋部がビードに載置される。蓋部の第1表面の周辺部は、ビードの上側表面と接
触する。その際蓋部は、例えば機械的に押圧することにより、ビードに圧入され
る。また蓋部の側部の全部或いは一
部もビードに圧入され、ビード材料が蓋部の側部の全部或いは一部と接触するよ
うになる。その後例えばパッケージを加熱することにより、パッケージを硬化す
る。
別の方法を用いる実施例では、粘性材料が基板の第1表面に塗着され、少なく
とも1つの不連続部、例えば隙間を残して、概ね集積回路の周囲に無孔性のビー
ドを形成する。その後、蓋部がビードに載置かつ圧入され、ビードを部分的に硬
化した後、追加の粘性接着材料がパッケージに加えられ、ビードの全ての隙間を
充填する。接着性ビードはエポキシ材料或いはその等価物であり、蓋部は平坦な
一体型のほうけい酸ガラス板である。
本パッケージの別の実施例は、基板の平坦な第1表面上の金属製ダイパッドに
取付けられる集積回路を備える。金属製ダイパッドは、集積回路ダイの全周辺部
を越えて横方向に延在する。またパッケージは、集積回路ダイ上をなすボンディ
ングパッドのような導電性構造体と、基板の第2の表面上をなす配線用ボールの
ような導電性構造体との間で電気信号を伝達するために基板を通過する導電路を
備える。ボンディングパッドを非導電性接着材料で覆い、腐食を防ぐ。基板の第
1表面上の接着性ビードは集積回路ダイを包囲し、金属製ダイパッドの周囲に渡
って金属製ダイパッドの周辺部を覆う。平坦な第1表面を有する蓋部は、集積回
路ダイの周囲をなす接着性ビードに載置かつ結合され、基板の第1表面及び集積
回路ダイの上側にビードにより支持される。選択により、パッケージは全パッケ
ージに渡る垂直な周辺側面を有する。
集積回路ダイに対するビードの位置付けは多様であってよい。一実施例では、
接着性ビードはダイの側面全体と接触し、集積回路ダイの全周囲に渡って集積回
路ダイの第1表面の周辺部を覆う。この実施例では、接着性ビードは、個々の接
着性コーティングではなく、集積回路ダイの
第1表面上の、例えばボンディングパッドのような導電性構造体を覆う。また接
着性ビードは、ボンディングパッドに取付けられるボンディングワイヤ或いは他
の種類の導電性構造体を覆うこともできる。
複数の集積回路ダイを同時に製造する方法も記載される。第1のステップは、
パッケージ基板を形成するのに適した絶縁性材料からなる概ね平坦な第1のシー
トを配設する過程を含む。基板材料からなる第1のシートは、マトリクス状に物
理的に連結された複数のパッケージ基板を有する。各パッケージ基板は、共通な
平面をなす平坦な第1表面を有する。第2のステップは、第1のシートの各パッ
ケージ基板の第1表面上に形成される金属製ダイパッドに、集積回路ダイを載置
する過程である。第3のステップは、各ダイ上の、例えばボンディングパッドの
ような導電性構造体を、各ダイのそれぞれのパッケージ基板を通過する導電路と
電気的に接続する過程である。第4のステップは、接着性ビードを、各集積回路
ダイ周囲の第1のシートの各パッケージ基板に塗着する過程である。ビードは、
ダイ周囲をなす金属製ダイパッド周辺部を覆う。断面形状において、接着性ビー
ドの一実施例は、中央先端部及びその中央先端部の各側面に低い先端部を有する
。第5のステップは、各パッケージ用の蓋部を形成するのに適した、プラスチッ
ク、セラミック或いはガラスのような材料からなる概ね平坦な第2のシートを配
設する過程である。第2のシートの面積は、集積回路ダイの全周囲をなす接着性
ビードを十分に覆うことができる大きさにしなければならない。第6のステップ
は、蓋部材料からなる第2のシートの第1表面を、各ダイの周囲をなす接着性ビ
ードに載置かつ押圧し、第2のシートの第1表面が、接着性ビードにより、第1
のシートのパッケージ基板の第1表面及び集積回路ダイの上側に支持されるよう
にする過程である。第7のステップはビードを硬化する過程である。最後に第8
のステップは、第1のシートの個々のパ
ッケージ基板を分離し、第2のシートを切断して、それぞれパッケージ基板、包
囲された集積回路ダイ及び蓋部を有する個々のパッケージを形成する過程である
。第8のステップは、各パッケージが同じ大きさで、しかも全パッケージ周囲に
垂直な周辺側面を有するように実行されるようになる。
各ダイ周囲に接着性ビードを塗着するステップの一実施例は、第1のシートの
隣接するパッケージ基板の隣接する集積回路ダイ間に1つのビードを塗着するこ
とである。第1のシート及び第2のシートの個々のパッケージ基板を分離するス
テップの間に、そのような1つのビードは2つの隣接するパッケージ間で分割さ
れる。
本発明のパッケージ及び方法の利点により、従来のEPROM、CCD或いは
類似のパッケージに比べて製造コストが著しく低減される。別の利点は製造を容
易にする点である。図面の簡単な説明
第1図は、パッケージの断面図である。
第2A図及び第2B図は、ビードに蓋部を載置する前の未完成のパッケージの
平面図である。
第3図は、蓋部の側部を示す蓋部の断面図である。
第4図は、ほうけい酸ガラスのシートを切断する切断工具の刃を示す。
第5図は、第1の別のパッケージの断面図である。
第6図は、ボンディングワイヤと集積回路ダイのボンディングパッドとの間の
接続部の断面図である。
第7図は、第2の別のパッケージの断面図である。
第8図は、各集積回路ダイのアレイ周囲に接着性ビードを塗着するステップの
前の未完成のパッケージのアレイの平面図である。
第9図は、パッケージのアレイを分離する前の未完成のパッケージのアレイの
断面図である。
第10図は、接着性ビードの断面図である。
第11図は、第10図の接着性ビードを形成するために接着性ビードを計量吐
出するカスタマイズされた先端部の5つのノズルの平面図である。
第12図は、第3の別のパッケージの断面図であり、第9図のアレイから切り
出したものである。
第13図は、第12図の複数のパッケージを組み立てる方法を示す流れ図であ
る。発明の詳細な説明
図面において、類似の構造体が2つ以上の図面に存在する場合、そのような各
図面の各類似の構造体に対して同じ符号が用いられる。
第1図は、本発明によるパッケージの一実施例の断面図を示す。パッケージ1
0の内にはパッケージ空洞部11が存在する。パッケージ空洞部11内には集積
回路ダイ100がある。別の実施例では、1つのパッケージに複数のダイが収容
される。
ダイ100は上側表面101及び下側表面102を有する。ダイ100は上側
表面101から下側表面102までの高さ、並びに幅、長さを有する。集積回路
ダイの典型的な大きさは、(0.03048±0.00762)×(0.508
〜1.27)×(0.508〜1.27)(H,W,L)cm((0.012±
0.003)×(0.200−0.500)×(0.200−0.500)(H
,W,L)インチ)であるが、ダイの大きさは多様である。
ダイ100はその上側表面101上に複数のボンディングパッド10
3を備える。これらのパッドはダイ100の内部電子部品(図示せず)に電気的
に接続される。特に、パッケージ110は、ダイ100のための保護用包囲体或
いはハウジング及びダイ100を外部回路に電気的に接続するための導体を提供
する。
第1図では、ダイ100は基板200に載置かつ取着され、基板200がパッ
ケージ10用のベース部を形成している。基板200は上側表面201及び下側
表面202を有する。基板200の上側表面201及び下側表面202のいずれ
も所与の面積及び周辺部を有する。
基板200は方形、矩形或いは円形のような種々の周辺形状を有することがで
きる。例えば第2A図では、基板は方形である。
基板200の上側表面201及び下側表面202のいずれも概ね平坦である。
例えば第1図の実施例では、基板200の上側表面201及び下側表面202の
いずれも平坦である。
基板200は、例えば積層体をなす絶縁性材料からなる。別法では、基板20
0はセラミック或いは絶縁された金属からなる。周知の発売元からの適切な積層
基板の例は、Mitsubishi−BT、Arlon 45N、Nellco
BTなどである。
ダイ100は、例えば、Alpha−Sem社(Switzerland)か
ら購入できるAlpha Sem 9006及びそれと等価な装置のような従来
のダイ取付装置(die attach machine)を用いて、基板20
0の上側表面201に載置される。また手作業で配置することも可能である。ダ
イ100は、Quantum Materials社(San Diego,C
alifornia)から購入できるQMI−595のような従来の接着用エポ
キシを用いて、上側表面201に取付けられる。
パッケージ10は、ダイ100を外部回路に電気的に接続するための
電気導体を備える。そのような接続を行うためにはいくつかの方法がある。例え
ば第1図では、基板200は、上側表面201と下側表面202との間に、基板
200を貫通する導電性バイア203を備える。明瞭に示すために、第1図では
そのようなバイアが2つだけ示されているが、一般にはそのようなバイアは必要
に応じて多数形成される。例えばバイアは、基板200を穴あけし、その穴に銅
のような金属をめっきすることにより形成することができる。
第1図では、基板200の上側表面201及び下側表面202上にさらに別の
導体が形成される。例えば、1つ或いはそれ以上の導電性金属配線が、上側表面
201上に形成されることもできる。明瞭に示すために、第1図では2つのみが
示されるが、必要に応じて多くの金属配線が表面201上に形成されてもよい。
そのような金属配線は銅から形成することができ、その場合銅貼り積層基板が用
いられる。別法では、セラミック基板が用いられる場合には、その金属配線はタ
ングステンから形成することができる。
第1図では各金属配線204は、第1の端部205において導電性バイア20
3に、また第2の端部206において導電性コンタクト207にそれぞれ電気的
に接続される。一実施例ではコンタタト207は層状の金からなり、別法ではニ
ッケル及び金からなる。
コンタクト207は導電性の金属製ボンディングワイヤ208により、ダイ1
00上のボンディングパッド103の1つに電気的に接続される。一例では、ボ
ンディングワイヤ208は金からなる。別法では、ボンディングワイヤの代わり
に、TAB(tape automated bonding)を用いて、ダイ
100が基板200上の導電性構造体に電気的に接続される。
また基板200の下側表面202は、ダイ100を外部回路に電気的
に接続するために1つ或いはそれ以上の導電性機構を備える。第1図の例では、
複数の導電性配線或いは金属配線209が基板200の下側表面202上に示さ
れる。明瞭に示すために、第1図には2つのそのような金属配線のみが示されて
いるが、必要なだけ多くの金属配線が存在してもよい。これらの金属配線として
銅が利用可能である。金属配線209は、第1の端部210においてバイア20
3に、またコンタクト207と同様に、第2の端部211においてコンタクト2
12にそれぞれ電気的に接続される。
基板200の下側表面202上の導電性機構は、外部回路(図示せず)と一致
させて接続するために、パターン化して配列される。例えば第1図では、はんだ
ボール213が基板200の下側表面202のコンタクト212上に形成される
。この配列はボールグリッドアレイ(「BGA」)パッケージを形成する。別の実施
例では、配線用はんだボール213を用いる代わりに、リードレスチップキャリ
ア(「LCC」)のように、コンタクト212が外部回路に対する電気的接続点
となる。別法では配線用はんだボールの代わりに、共晶はんだ或いはメタルチッ
プと共にワイヤリードを用いることもできる。
金属配線204及び209は、従来のように、例えば基板200上に形成され
た銅或いは他の導電性層をマスタしてエッチングすることにより形成されること
ができる。コンタタト207及び212は、電解めっき或いは無電解化学めっき
のような従来通りのプロセスを用いて形成されることができる。
(kimura)再度第1図の記載において、基板200の上側表面201上のダイ1
00に近接し外囲しているのが無孔性のビード300である。ビード300は基
板200の上側表面201と接着している下側部分301、蓋部400の外周部
および縁と圧入され結合されている上側部分
302、ダイ100と向かい合っている内側部分303、さらにダイ100と逆
方向に向いている外側部分304を有する。
ビード300は、接着性の材料から成る。ビード300の材料は、始めに基板
200に塗着され、蓋部400をビード300上に配置して、圧入する際には、
ある程度の粘性と流動性を有していなければならない。しかし、ビード300の
材料は、最終的にダイ100の周辺に固体のパッケージ側壁を形成するために、
自己硬化、加熱あるいは紫外線の作用によるような硬化性がなければならない。
一例として、ビード300は、カリフォルニア州City of Indust
ryのDexter/Hysol Corp.製のHysol 4451,43
23あるいは4328のようなエポキシ材料から成る。あるいは、Dow Co
rning Company製のシリコーンのような同等の材料がビード300
として利用できる。他の例としては、前記材料の混合物もまたビード300とし
て利用できる。
第2A図はビード300上に蓋部400を設置する前であって、基板200の
上側表面201上のダイ100を示す平面図である。ビード300は、ダイ10
0を外囲する連続的な、方形の無孔性のダムとして示されている。基板200の
上側表面201の内側部分214は、ビード300の内側に示され、基板200
の上側表面201の外側部分215は、ビードの外側に示されている。他の実施
例においては、基板200の外周をビード300の外側部分とより近接させるた
めに、基板200の外側部分215は形成(トリムまたはモールディングにより
)される。
第2B図は、他の実施例を示していて、集積回路ダイ100周りのビード30
0は、方形で形成され、概ね無孔性のダムではあるが完全ではないものである。
ビード300は、後述する間隙305によって示されるような不連続性を有する
。”間隙(gap)”という用語が一般的に使
用される。例えば、ビードの中に同等のキャビティがあることがある。間隙30
5の機能は、硬化する際にパッケージのキャビティからガスを逃がすようにする
ことである。ビード300はダイ100の周辺の大部分を外囲している。
ダイ100に対して無孔性のビードの経路は変更してもよい。例えば、第2A
図に示すような方形の代わりに、ダイ100に対するビードの経路を矩形や円形
にしてもよい。また、ビード300とダイ100の側面の距離もダイ100の大
きさやパッケージが必要とする大きさによって変更してもよい。
エポキシあるいは同等のビードは、注入器あるいはCamelot Comp
any製またはAsymtek Company製の従来型のエポキシダムライ
タ(epoxy dam writer)を使用して、基板200の上側表面2
01上に塗着し得る。
エポキシビードを最初に基板200の上側表面201上に塗着する際、エポキ
シの断面形状は、ダムライティングマシーン(dam writing mac
hine)から出てきたときにはほぼ円形である。用途によりビードの直径およ
び/または他の断面形状は変化するが、直径の例としては、約0.0762〜0
.1143cm(約0.030〜0.045インチ)である。第1図のビード3
00で示したように、粘性および流動性によりエポキシは、無孔性のドーム形の
ダムとして配置される。
ビード300を始めに上側表面201上に塗着して、ビード300上に蓋部を
配置する前の基板200の上側表面201上のビードの高さは、基板200の上
側表面201上のダイ100の高さおよびボンディングワイヤ208の高さより
高くすべきである。これは、例えば、注入器またはダムライティングマシーンか
ら出てくる際に、適切なビード材料の
量および/または断面の大きさを適正に選択することによって達成できる。
蓋部400はパッケージ10の頂部を形成する。第1図の実施例によれば、蓋
部400はパッケージ10の一番上の外表面を形成する上側表面401と、上側
表面401とダイ100に面し、それらと間隔をあけて中央に配置された下側表
面402を有する。蓋部400の上側表面401と下側表面402は共に面と外
周部を有する。蓋部400は外周に縁部403を有し、該縁部は上側表面401
と下側表面402の外周の間にある。
蓋部400の形状と大きさは、用途によって変化する。蓋部400は、概ね平
坦である。第1図の実施例において、蓋部400の上側表面401と下側表面4
02は平面である。あるいは、蓋部の上側表面および下側表面の一方または両方
が凹形でもよい。
蓋部400の外周形状は、例えば、方形、矩形、または円形でもよい。蓋部の
厚みは、集積回路の用途や蓋部400に用いる材料によって変化する。第1図の
実施例によれば、蓋部400の典型的な厚さとしては、約0.0508〜0.1
016cm(約0.02〜0.04インチ)である。
蓋部400の外周部の大きさは、例えば、パッケージ10中のダイの大きさを
反映して変更してもよい。例えば、方形の蓋部の典型的な大きさとしては、0.
762×0.762cm(0.300×0.300インチ)である。第1図、第
3図の実施例によれば、ビード300上に蓋部を配置する際に、蓋部の外周部が
ビード300の上側表面の側方の中心点と一致することで蓋部の大きさが決まる
。
蓋部400は、パッケージされたデバイスによって、種々の一般的な材料で形
成され得る。一実施例においては、蓋部を依然粘性を有する材
料であるビード300の上端に置いたときに、沈み込ませずにそのまま支持する
ために、蓋部400を著しく軽量にしている。
蓋部の材料の一部は、パッケージ10が必要とする機能によって選択される。
SAWデバイスのパッケージでは、蓋部はセラミック、プラスチック、またはそ
の他の適切な材質となる。EPROM、CCDまたは同様のデバイスにおいては
、選択した電磁放射が、パッケージを通してダイ表面へと選択的または連続的に
作用するデバイス機能が必要である。前記用途では、蓋部の全域または一部は、
パッケージされたデバイスが必要とする特有の種類、周波数および/または電磁
放射量に対して透過性の材料で形成されている。EPROMにおいて一例を挙げ
ると、消去可能なメモリー中に記憶されたデータの消去に光が使用される。
典型的なEPROMまたはCCDの用途において、蓋部400は全てまたは部
分的に赤外線、可視光線、または紫外線のような光を透過するが、ダイを照射す
る必要のない光に対しては、不透明テープのような不透明な材料によって保護さ
れる。
第1図の実施例によれば、蓋部400は一体の構造体であり、全てがガラスの
ように前記光線を透過する材料で形成されている。詳細には、蓋部400に厚さ
0.0508cm(0.02インチ)の平坦な1枚のほうけい酸ガラスが用いら
れる。あるいは、光学的純度の高い水晶、ダイヤモンド、サファイヤ等もまた、
蓋部の全域または一部に使用される。また、蓋部400はレンズでもよい。
第1図、第2A図に示すように、パッケージ10の組み立てにおいて、ビード
300に含まれるエポキシまたは他の材料が、ビードが硬化して固体の側壁とな
る前で、依然流動性を有する状態であるときに、蓋部400の下側表面402は
、ビード300の上側部分302上に配置され、かつ基板200の上側表面20
1とダイ100の上方で該上側表面と該
ダイ対して中央で向かい合っている。ビードが硬化する時間および硬化の過程は
、ビードとして選定した材料により変化する。
第1図、第2A図において、集積回路ダイ100周辺のビード300の全経路
において、蓋部400の下側表面402の外周部は、ビード300の上側部分3
02と一様に接触している。経路の例を第2A図、第2B図に示す。
ビード300の上側部分302上に蓋部400を配置する方法としては、Al
pha Sem 9006または同等のダイ取付装置を使用する。あるいは、手
作業による配置を行ってもよい。
ビード300上に蓋部400を配置する過程の後、ビード300が依然粘着性
をもった状態である間に、蓋部400はビード300中に圧入される。一実施例
によれば、前記圧入過程は機械プレスによって行われる。ビード300の上端に
蓋部400を配置した部分的に組み立てられたパッケージ10は、プレス機の平
行な板の間に置かれる。プレス機の底板は固定されており、上板が、2枚の板と
垂直な方向に移動する。基板200の下側表面202はプレス機の底板上に載っ
ている。プレス機の上板は底板方向に移動し、蓋部400の上側表面401と接
触する。プレス機の上板は、例えば、蓋部400とほぼ同一の大きさか、あるい
は異なる大きさでもよい。プレス機の上板はダム300の中に蓋部400を、例
えば、50gfの下方向の軽い力で押しつける。プレス機の上板と底板とは平行
であるため、前記加圧により蓋部400はダム300中に移動し、同時に蓋部4
00の上側表面401と基板200の下側表面202は平行となるよう調整され
る。プレス機上板の下方への加圧は、パッケージが要求する高さと等しい選択し
た距離で停止する。プレス機の板の間隔が目標距離に到達するとセンサーが感知
し、上板の下方への移動が停止する。蓋部と接触した後のプレス機上板の移動は
、パッケー
ジの用途により距離は変更されるが、例えば、0.01016cm(0.004
インチ)である。
上記のプレス機の動作は、プラスチック製QFP(plastic quad
flatpack packages)または他のリードフレームパッケージ
(lead frame packages)の製造時にトリムおよび成形過程
で使用する従来型の機械の動作と同様である。適切なプレス機を、前記プレス動
作を行う平行な板を有するトリムおよび成形機のようなものを改造して製作して
もよい。
前記のビード300中に蓋部400を圧入する過程において、依然流動性を有
するビード300が上方に移動して蓋部400の縁部403の全面または一部と
接触する。選定するビード300の材料としては、縁部403に流れ込む時点で
十分に粘着性を有するものでなければならないが、ビード300が完全に硬化す
るまで、基板200の上側表面201およびダイ100および/またはボンディ
ングワイヤ208上で蓋部を支持し、かつある距離を確保するための十分な厚み
が必要である。
配置および圧入過程において、ビード300の上端部302は、ビード300
の全経路に沿って、蓋部400の下側表面402の外周部404と接触および接
着する。前記接触および接着は、ダイ100の周辺のビード300全ての経路に
沿っている。経路の例を第2A図と第2B図に示す。第2B図の実施例を用いた
場合、蓋部は間隙部分においてはビード材料がないためにビードと接触しない。
第1図の実施例のような圧入過程において、ビード300は、蓋部400の下
側表面402の周辺部から始まり、蓋部400の上側表面401の周辺方向の縁
部403まで拡がり、少なくとも縁部403の下端部に接触および接着すること
が好ましい。あるいは、ビード300が蓋部400の縁部403全域において接
触および接着し、上昇して蓋部40
0の上側表面401の周辺部を包含してもよい。ビード材料が硬化してパッケー
ジが完成したとき、ビード300は、蓋部400の全周囲における外周部404
および蓋部400の縁部403の全域または一部と圧入され結合されていること
が好ましい。これにより、蓋部400とビード300の接着力が増す。
蓋部400をビード300に配置して蓋部400をビード300中に圧入した
後、ビード300の材料は硬化して固体となる。この硬化過程は、ビードの材料
の選定によって様々な方法で行うことができる。例えば、あるエポキシ材料は熱
あるいは紫外線の作用によって硬化する。ビード300が硬化することによって
、蓋部400はビード300に圧入され結合される。
第1図および第2A図の実施例において、ビード300はダイ100を外囲し
、パッケージ10の無孔性の側壁を形成している。ビード300は、基板200
の上側表面201上方で、蓋部400と接触し、該上側表面に対し間隔をあけ、
ある距離で固定する。ビード300は、ダイ100およびボンディングワイヤ2
08に対してもまた、上方に蓋部400との間隔をあけることが好ましい。
基板200と蓋部400の間隔、より詳細には、蓋部400の下側表面402
と基板200の上側表面201の間隔は、特有のデバイスの用途およびパッケー
ジが必要とする高さによって変更してもよい。これは例えば、ビード300の断
面の大きさおよび形状、ビード300の材料、ビード300が硬化する前のビー
ド300中への蓋部400の圧入量、あるいは、ビードの硬化過程の時間を調整
することによって行える。一例として、蓋部400の下側表面402と基板20
0の上側表面201間の最終的な距離はパッケージの用途により変化するが、約
0.0508〜0.1016cm(約0.02〜0.04インチ)の範囲である
。
他の実施例として、蓋部400がレンズの場合には、基板200と蓋部400の
間隔は他の用途より厳密な寸法となるのが適当である。
始め粘着性ダム材料は、基板200に塗着され硬化する前に、基板200の上
側表面201に沿っていくらか内側および外側へ拡がり安定するので、ビード3
00の内面303と外面304の幅は、特にエポキシ材料を使用した場合にはビ
ードの高さに従い変化する。圧入過程もまたダム300を拡げる要因となる。
第1図および第2A図に示すように、パッケージ10の完成によって、ダイ1
00は、基板200、ビード300および蓋部400に外囲された完全に閉じた
3次元のキャビティにある。
基板200はパッケージ10のベース部を形成し、蓋部400は、基板200
およびダイ100と向かい合って、該基板200および該ダイ100に対して上
方にある間隔をあけて中央に配置されてパッケージ10の上部を形成し、さらに
ビード300はダイ100の周辺部にパッケージ10の無孔性の側壁を形成して
いる。ビード300は、基板200と蓋部400の間にあって、それらを接続し
、そして好ましくは蓋部400の端部の全域または一部を圧入され結合されてい
るのがよい。
CCDのような用途においては、蓋部400はダイ100の上側表面101と
厳密に平行で、明らかな傾斜あるいは反りがないことが要求される。そのような
用途においては、第2B図に示すようなビードを使用する方法を利用してもよい
。エポキシまたは他の材料から成るビードが硬化する際には、キャビティ中の空
気または他の気体が膨張して漏れ出そうとする。第2B図に記載されるように、
ビード300中の間隙305は、膨張した空気または他の気体がキャビティ11
から漏出するための通気口を与え、こうして、ビート300が硬化する際に、キ
ャビティ中の空気または他の気体が、ビード300の下部あるいはビート300
を通過して漏出しようとするために起こる蓋部400の傾斜の可能性を回避また
は低減する。間隙305はその後、ダイを封入するために埋められる。あるいは
、間隙305はキャビティ11中に選択した不活性ガスや他の流体を導入するた
めの場所として役立つ。
第2B図の実施例を構築するにあたり、ビード300がダイ100の周辺部に
部分的に塗着されることを除いて、ビード300は前記のように基板200の上
側表面201上に塗着される。第2B図においては、ビード300の材料がない
間隙305で示される不連続部を除いて、ビード300は概ねダイ100の周辺
部を取り囲んでいる。第2A図の実施例において、ビード300の上端302に
キャビティを与えることで同様の不連続部が形成されることもある。一方、ビー
ド300の前記不連続部の大きさおよび位置は変更してもよく、ビード300上
に蓋部400を配置してビード300が硬化する前に、ビードが蓋部400を支
えるために、ダイ100(例えば、大部分)を十分に外囲しなければならない。
ビード300中に蓋部400を配置して圧入した後、ビード300は、部分的
あるいは完全に硬化する。次に、ビード材料がないビード300の間隙305(
あるいは、同様の凹部またはその他の不連続部)は、基板200と蓋部400間
の粘性、接着性を有する材料の塗着により埋められる。Hysol 403のよ
うなエポキシを使用した場合には、それ自体で粘着性があり、ビードを形成する
のに利用される。間隙305が埋まる前にビード300が部分的にしか硬化して
いない場合、パッケージ10のキャビティ11から漏出するいくらかの残留気体
は、ビード全体が完全に硬化するまでに間隙305を埋めようとして使用した依
然粘性を有する材料を通って気泡を発生する。
間隙305内における接着性材料の前記第2の塗着は、ダムライティ
ングマシーンまたは注入機によって行われる。あるいは、手作業によって行って
もよい。その後、前記のように、加えた接着性材料および/または全てのビード
は硬化して固体となる。第2B図に示したビード300の間隙305の埋没によ
り、ダイ100は基板200(ベース部として)、ビード300(ダイ100の
周辺の無孔性の側壁として)および蓋部400(基板200とダイ100に対し
て上方で向かい合うパッケージの上端として)が交差して画定された閉じた3次
元のキャビティに完全に封入される。
第2B図の実施例では、間隙305の埋没または閉鎖による最終的な封入の前
に、パッケージ10中に選択した不活性ガスまたは他の物質を導入するための場
所を備えている。例えば、間隙305が閉鎖された後にキャビティがアルゴンを
包含するように、間隙を通してパッケージ中にアルゴンのような不活性ガスが導
入される。例えば、この選択したガスを導入する過程は、第2B図のパッケージ
をアルゴン雰囲気に置いてアルゴンがキャビティに入るようにし、そこで間隙に
ビード材料の第2の塗着を行いパッケージ10のキャビティを閉鎖、すなわちア
ルゴン中で密閉することにより行われる。無論、前記のように第2A図の実施例
においても、パッケージをアルゴンガスを充満した密封容器のような制御雰囲気
中に置いて、ビード300上に蓋部400を配置することにより、不活性ガスあ
るいは選択した物質をパッケージ10中に導入してもよい。
蓋部400の縁部403の形状および向きは変更し得る。例えば、第1図にお
いて、蓋部400の縁部403は、平坦で蓋400の上側表面および下側表面に
対して概ね垂直となっている。
(yamara)或いは、蓋部400の側部403の全体または一部に舌状部、つまり
突起部を設けることができる。ビード300のなかに蓋部4
00を圧入する過程でこの舌状部の上にビード材料が流れることにより、蓋部4
00のビード300への固定および固着が容易になり、その結合が強化される。
第3図は蓋部400の側部の一例を示す。蓋部400の側部403は、上側部
分407と、突出した斜面をなす(傾斜した)下側部分406とを有することが
示されている。側部403の上側部分407は、蓋部400の上側表面401の
外周部から、蓋部400の上側表面401と下側表面402との間の或る距離に
位置する点、つまり図示されているような中間の点408まで延びている。側部
403の上側部分407は、蓋部400の上側表面401と下側表面402及び
基板200に対して概ね垂直である。側部403の下側部分406は、点408
から蓋部400の下側表面402の外周部まで延び、蓋部400の上側表面40
1、下側表面402およびキャビティ11に対して横方向外向きで、かつ斜め下
方向を向いている。側部403の下側部分406の傾斜角αは約30〜60°の
範囲であるが、さまざまな値をとり得る。
第3図の実施例では、ビード300上に蓋部400を設置した後、蓋部400
をビード300のなかに、重力を利用するか、或いは重力とともに機械プレスを
用いるかの何れかの手段で圧入する際に、この段階ではまだ流動性を有している
エポキシまたは他の材料からなるビード300が、上方に流動して、側部403
の傾斜した下側部分406により例示されている突出部の全体または一部分を覆
う。或いは、ビード300の材料が側部403の下側部分406の全体を覆った
上、側部403の上側部分407の全体または一部と接触し得る。このように側
部403に圧入され結合されたビード300の材料の一部が、硬化した時に蓋部
400とビード300との結合を強化することになる。
第3図の実施例に例示されているように結合を強化した形態を維持し
つつ、蓋部400の側部403の輪郭、大きさ、形状、あるいは傾斜角を変える
ことができる。例えば側部403は"L"字形でもよい。他の例としては、第3図
のように側部が上側の垂直な部分407と下側の傾斜した部分406とを有する
のでなく、側部403全体が傾斜した形状でもよい。
第3図の実施例では、蓋部400はその周囲全体にわたって第3図に示すよう
な断面形状の側部を有する。例えば、蓋部400が正方形または矩形の場合、4
辺全てが第3図に示すような側部の形状を有する。蓋部400が円形の場合、周
全体が第3図に示したような側部の形状を有する。あるいは、正方形の蓋部40
0の2辺が第3図に示すような側部を有し、他の2辺が第1図に示すような垂直
の側部を有していてもよい。
上述のように、EPROM、CCD、または同系統のデバイスの用途では、蓋
部400に1枚の平坦なほうけい酸ガラスを用いことができる。ほうけい酸ガラ
スは、例えば、縦10.16cm×横10.16cm(縦4インチ×横4インチ
)のサイズのような様々な大きさの板ガラスとして市販されている。パッケージ
10が必要とする大きさに応じて、ほうけい酸ガラスの板材を一定の大きさに切
断する必要がある。
パッケージ10の組立て方法の一例では、初めに、従来よりウエハを個別のダ
イに分割する際に使用されているような粘着紙上にほうけい酸ガラスシートを設
置する。次に、ウエハソー(wafer saw)でガラスシートを切断し、所
望の形状の蓋部を形成する。蓋部の清浄度を保つために、ほうけい酸ガラスを脱
イオン水のなかに浸漬した状態で切断してもよい。この切断又は成形過程の後、
ビード300の上部302上に蓋部400を設置するために、従来型のダイ取付
装置によって上記のように製作した蓋部400を各々粘着紙から取り上げる。
第3図の実施例のように、蓋部400の側部403の下側部分406
が、斜め下方向に傾斜した外側横向きの突出部を備えている場合、側部403を
形成するためにテーパ刃(傾斜刃)を備えた従来型のウエハソーを使用する。第
4図に、好適なほうけい酸ガラスシート501を切断しているテーパ刃500を
示す。蓋部400の側部403の上側部分407および下側部分406を形成す
る刃の部分が図示されている。上側部分407および下側部分406の長さは、
刃500に対してガラスシート501の位置を上下させることにより調整できる
。側部403の下側部分406の傾斜角は、刃501の傾斜を変えることで調整
できる。
上記の構造および方法を用いて、さまざまなサイズや形状を有するパッケージ
を形成することができる。例えば、縦5.08cm×横5.08cm(縦2イン
チ×横2インチ)の正方形のパッケージが必要な場合は、複数のパッケージを一
度に組み立てるのが最も経済的であることが多い。例えば、縦1.27cm×横
1.27cm(縦0.5インチ×横0.5インチ)の正方形パッケージのような
より小さいパッケージが必要な場合では、前述のように一枚の基板材料の上に複
数のパッケージを組み立て、その後基板を個別のパッケージに分割するのが最も
経済的であることが多い。他の実施例では、上述の工程に従って単体のパッケー
ジを組み立てるために、単一基板上に複数の集積回路ダイが配置される。
第5図は、本発明による別のパッケージ12の断面図である。集積回路ダイ1
00は、パッケージ12のキャビティ11内に設置される。ダイ100は、上側
表面101、上側表面101の反対側の下側表面102、及び上側表面101と
下側表面102の間の垂直な周辺側面104を有する。またダイ100は、その
上側表面101の外周部に沿った位置に複数の導電性ボンディングパッド103
も備えている。
パッケージ12に実装される集積回路ダイ100の型は、その用途に応じて異
なったものであり得る。限定を意図しない例として、ダイ10
0は、SAWデバイス又はEPROM集積回路ダイや、CCD又はCMOS撮像
用集積回路ダイであり得る。CCD又はCMOSデバイスの実施例では、ダイ1
00の上側表面11上にセンシングセル105が設けられる。
第5図の基板200は、例えば積層板やセラミックのような絶縁性材料で形成
される。基板200の上側表面201と反対側の下側表面202は、ともに概ね
平坦である。導電性バイア203は、基板200の上側表面201と下側表面2
02との間に延在している。バイア203は、ダイ100のボンディングパッド
103と、基板200の下側表面202上の例えば相互接続用はんだボール21
3のような導電性構造体との間で電気信号を伝える。
外周部を有する薄い金属製ダイパッド222は、基板200の上側表面201
上に形成される。金属製ダイパッド222は、金属配線204及び209の形成
に関連して前に説明したものと同一の、通常のマスクプロセス及びエッチングプ
ロセスによって形成される。金属製ダイパッド222は、例えば銅又は金めっき
した銅で形成され得る。金属製ダイパッド222の形状は、ダイ100の形状に
応じて決まり、矩形又は方形であり得る。
ダイ100は、例えば従来型のダイ取付装置(例えばAlpha Sem90
06ダイアタッチマシン)を用いて、金属製ダイパッド222の中央に取り付け
る。ダイ100の下側表面102には、従来型の接着性エポキシ(例えばQMI
595エポキシ)によって金属製ダイパッド222を接着する。
組み立て時、金属製ダイパッド222は、それがダイ100の下側表面102
より表面積が大きくなるような寸法に形成される。金属製ダイパッド222は、
それが基板200の上側表面201の上を横向きに延
在し、ダイ100の各周辺側面から外側に選択された距離だけ延び出すようなサ
イズに形成される。例えば金属製ダイパッド22は、ダイ100の各周辺側面1
04から外側に0.0254cm〜0.0508cm(0.010インチ〜0.
020インチ)の範囲の長さだけ横向きに延出する。金属製ダイパッド222が
ダイ100の各周辺側面104から横向きに延出することの利点は、金属製ダイ
パッド222によって外部の水分の基板200への侵入が遮断され、水分がキャ
ビティ11及びダイ100に達することがなくなる点である。
基板200は、熱伝達バイア220を備えている。この熱伝達バイア220は
基板200を貫通して延在しており、基板200の上側表面200から下側表面
202に熱を伝達する。これに対し、基板200の導電性バイア203は、ダイ
100に入出力される電気信号を伝える。
明示のため第5図には熱伝達バイアが4つだけ示されているが、より多くの数
のバイアが存在し得る。熱伝達バイア220は、基板200を穿孔し、穿孔した
ホールの内周面に例えば銅のような金属をめっきすることによって形成し得る。
基板200がセラミック製である場合、熱伝達バイア220は固体金属である。
放熱用金属層221は、基板200の下側表面上に形成される。熱伝達バイア
220は、金属製ダイパッド222と放熱用金属層221とを結合する。従って
、ダイ100で発生した熱は、ダイ100の下側表面102からダイパッド22
2に伝達され、更に熱伝達バイア220を伝わって放熱用金属層に達する。放熱
用金属層221は、前に説明した金属配線204及び209の形成のために用い
られたのと同じ従来型のマスクプロセス及びエッチングプロセスによって、基板
200の下側表面202上の形成することができる。放熱用金属層221のサイ
ズ及び形状はさまざまであり得、その用途に応じて決まる。例えば、放熱用金属
層221の形状は方形又は矩形であり得、ダイ100と同じ表面積を有するもの
であり得る。周知のように、金属はんだを用いて放熱用金属層221をプリント
回路基板に熱的に結合し、パッケージ12から熱を放散させることができる。
パッケージ12は、基板200の上側表面201及び下側表面202上に形成
された導電体を有する。これらの導電体には、基板200の上側表面201上に
形成された金属配線204と、下側表面202上に形成された金属配線209と
が含まれる。金属配線204及び209は、バイア203に電気的に接続されて
いる。第5図には示されていないが、第1図の接続部207及び209に類似の
導電性接続部が、金属配線204及び209のそれぞれの末端部に形成される。
第5図に示すように、相互接続用はんだボール213が、所望に応じて基板2
00の下側表面202上に形成される。相互接続用はんだボール213は、外部
の回路をパッケージ213に、つまりダイ100に物理的、電気的に接続するた
めのものである。
ボンディングワイヤ208は、ダイ100の各ボンディングパッド103を、
金属配線204上の導電性接続部に電気的に接続する。各ボンディングワイヤ2
08は、ダイ100のボンディングパッド103に接続された第1の末端部分2
16と、基板200の上側表面201上の金属配線204の導電性接続部に接続
された第2の末端部分217とを有する。
従って第5図のパッケージ12は、基板200の第2の表面202上の例えば
相互接続用はんだボール213のような導電性構造体によってパッケージ12に
接続された外部の回路と、ダイ100のボンディングパッド103との間で電気
信号を伝えるための、基板200を貫通する導電路を有する。第5図に例示され
た導電路には、ボンディングワイヤ
208、金属配線204及び209、及びバイア23が含まれる。
ダイ100の周辺側面104付近には、接着性ビード310が配設される。ビ
ード310は、基板200の上側表面上に形成される。ビード310はダイ10
0を完全に外囲し、ダイ100の4つの周辺側面104のそれぞれに接触してい
る。
ビード310は、基板200の上側表面201に接触している下側部分311
と、蓋部400の下側表面402の外周部404及び蓋部400の側部403と
が圧入して結合される上側部分312と、ダイ100の周辺側面104と接触す
る内側部分313と、ダイ100の反対側を向いた、パッケージ12の外側壁を
形成する外側部分314とを有する。第1図のビードと同様に、ビード310は
、蓋部400を、基板200の上側表面201及びダイ100の上側表面101
から上方向に選択された距離、例えば0.0508cm〜0.1016cm(0
.02インチ〜0.04インチ)だけ離隔する。第5図のビード310は、ダイ
100の上側表面101に接触していない。ビードの幅は、一例として約0.1
27cm〜0.254cm(約0.050インチ〜0.10インチ)の範囲であ
るが、用途によって異なり得る。
第1図のビード300と同様に、第5図のビード310は接着材料で形成され
ており、この接着材料は、基板200の上側表面201の上に初めに塗着された
ときに粘性及び流動性を有しているが、その後、例えば150℃で60分間加熱
することによって硬化し、ダイ100を外囲する固形のパッケージ側壁を形成す
る。ビード310は、基板200の上側表面201と蓋部400とに固着すると
ともに、蓋部400を、基板200の上側表面201及びダイ100の上側表面
101の上に支持する。
ビード310をダイ100の周りに塗着するために、従来型の精密ビ
−ドディスペンサを用いることができる。例えば、MRSI社(米国マサチュー
セッッ州Chelmsford)製のMRSI 175−3Sを用いることがで
きる。第5図のビード310用の材料は第1図のビード300用の材料と同じも
のであり、例えばHysol4451、4323、又は4328のようなエポキ
シ、シリコーン、エポキシとシリコーンの合物、又はビニルが含まれる。
ビード310の下側部分311は、上側表面201上で横向きに延在してダイ
100の周辺側面104の外部に延出している金属パッド222の外周部を覆っ
ている。ビード310の下側部分311は金属配線204も覆っている。ビード
310は、基板200の上側表面201を覆うとともに、金属製ダイパッド22
2の周囲全体にわたる金属製パッドの露出した外周部を覆うことによって、基板
200に侵入し得る外部の水分がキャビティ11及びチップ100へ到達しない
ようにすることを助けている。
またビード310は、各ボンディングワイヤ208の主要部にも接着し覆って
いる。詳述すると、ビード310は、各ボンディングワイヤ208の金属配線2
04に近い第2の末端部分217を覆っているが、ボンディングワイヤ208の
ボンディングパッド103に近い第1の末端部分216は覆っていない。
第1図のパッケージ10について前に説明したのと同様に、第5図のパッケー
ジ12は蓋部400を有しており、この蓋部はビード310に圧入され相互に結
合されている。蓋部400は、パッケージ12の上部をなす。蓋部400は、パ
ッケージ12の最外面を形成する平坦な上側表面401と、その裏側の平坦な下
側表面402とを有し、この下側表面402は、対向するチップ100の上側表
面101を中心におく位置でそこから上方に離隔されている。また蓋部400は
、上側表面401
と下側表面402との間の周辺側部403も有している。蓋部400の側部40
3は、第1図及び第3図に示すように、平坦であるか又は傾斜面を有する。下側
表面402の外周部404及びパッケージ12の周囲全体にわたる側部403の
縦方向の全体又は一部が、ビード310の上側部分312に圧入され相互に結合
される。
別の実施例では、蓋部400の面積がビード310で外囲された部分の面積よ
り大きい。このような実施例では、蓋部400がビード310の外側部分314
から外部に延出し、蓋部400の下側表面402のみがビート310に結合する
形態となる。
上述のように、蓋部400を形成するのに用いられる材料はその用途に応じて
変わってくる。SAWデバイス集積回路の用途では、蓋部400がプラスチック
、金属、又はセラミックで形成され得る。EPROM集積回路の用途や、CCD
又はCMOS撮像用チップ集積回路の用途では、蓋部400は、ほうけい酸ガラ
スのような光透過性の材料で形成され得る。
第6図は、ボンディングワイヤ208の第1の末端部分216と、ダイ100
のボンディングパッド103との間の導電接続部の一例の断面図である。ボンデ
ィングパッド103は、例えば厚みが約0.001mm(約10,000Å)の
小形の正方形のアルミニウム又はアルミニウム合金片である。ボールボンド21
8は、例えばアルミニウム又は金からなり、ボンディングワイヤ208の第1の
末端部分216とボンディングパッド103との間に、超音波ボンディング、或
いは超音波併用熱圧着ボンディングされる。ボールボンド218によるボンディ
ングワイヤ208とボンディングパッド103との結合は、例えばKNS社(米
国ペンシルバニア州Willow Grove)製のKNS1488又は147
2アタッチメントマシンのような、従来型のボンディングワイ
ヤ取付装置を用いて行うことができる。
第6図に示すように、コーティング219として図示されている相似被覆のた
めの接着材料は、各ボンディングパッド103及びボールボンド218を覆って
いる。別の実施例では、各ボンディングパッド103が覆われていれば、各ボー
ルボンド218の全高さまでコーティング219が覆っている必要はない。
接着性コーティング219の目的は、ボンディングパッド103を腐蝕から保
護するためである。コーティング219の材料は、初めに塗着されたとき或る程
度の接着性と相似被覆性を有しているべきであるが、固形の保護遮蔽膜がボンデ
ィングパッド103を覆うことになるように硬化可能なものであるべきである。
コーティング219は、ビード310と同種の材料で形成され、同じ方法で硬化
され得る。一例として、コーティング219用として選択される材料は、例えば
Hysol4323のようなエポキシ材料であり得る。
コーティング219のボンディングパッド103への塗着は、従来用いられて
いるニードルディスペンサ(needle dispenser)を用いて、各
ボンディングパッド103及びボールボンド218に選択された材料の液滴を適
用することによって行われ得る。或いは、ニードルディスペンサを用いて、各ボ
ンディングパッド103及びボールボンド218の部分、及びそれらの間に選択
された接着材料を連続した線状に塗着し得る。この方法を用いることにより、接
着材料の線が各ボンディングパッド103とボールボンド218を結合するとと
もに、それらを覆うことになる。その後の工程で、例えば150℃で60分間加
熱することにより、コーティング219を硬化させる。CCD又はCMOS撮像
素子の用途では、第5図のダイ100に例示されているように、コーティング2
19の選択や塗着において、コーティング219がセン
シングセル105に接触しないように注意を払わなければならないことがある。
第7図は、本発明による別の実施例のパッケージ13を示す。第5図のパッケ
ージと第7図のパッケージのただ一つの相違点は、集積回路ダイ100を外囲し
、パッケージ13の側壁を形成している接着性ビードの配置である。
第7図のビード320は、基板200の上側表面201上に形成されている。
ビード320はダイ100を完全に外囲するとともに、ダイ100の周囲全体にわ
たって各周辺側面104の全体に接触している。
第7図のビード320は、基板200の上側表面201に接触している下側部
分321と、蓋部400の外周部404及び端面403が圧入され結合される上
側部分322と、ダイ100の周辺側面104と接触しているとともに、ダイ1
00の周囲全体にわたってボンディングパッド103及びボールボンド218を
含むダイ100の上側表面101の外周部を覆っている内側部分323と、ダイ
100の反対側を向きパッケージ13の外周部の側壁を形成している外側部分3
24とを有する。(ogasawara)第1図のビード300のように、ビード320
が、基板200の上側表面201及びダイ100の上側表面の上に、選択された
距離(例、0.0508〜0.1016cm(0.02〜0.04インチ))を
保って蓋部400を支持する。加えて、第7図のビード320は、ボンディング
ワイヤ208を完全に覆う。
第7図のビード320の下側部分321が、金属製パッド222の一定部分を
覆う。その金属製パッド222は、ダイ100の側面104を超えて、基板20
0の上側表面201の上に横方向に延在する。ビード320の下側部分321は
、金属配線204も覆う。基板200の上側表面201はもちろん、金属製パッ
ド222の周辺部の露出した部分を
覆うことによって、ビード320が、基板200にしみ込む可能性がある外部水
滴がキャビティ11及びダイ100に到達するのを防ぐ。加えて、第7図のビー
ド320が、それぞれのボンディングパッド103及びボールボンド218を覆
い、それによりボンディングパッド103の腐食を防ぐ。
第1図のビード300及び第5図のビード310のように、第7図のビード3
20は接着材料からなり、その接着材料が基板200の上側表面201の上に初
めに適応されるときは、粘性があり、流動性を有する。しかし、150℃で60
分間加熱することなどにより硬化する。ビード320は一体型パッケージの側面
壁を形成し、その側面壁はダイ100を覆い、基板200及び蓋部400に接着
し、かつそれらを隔てる。
第1図のビード300及び第5図のビード310の接着材料の例及び上記の適
用方法が、第7図のビード320にも適用する。CCD、CMOSダイを適用す
る場合は、ダイ100によって例示されたように、センシングセル105に接触
するビード材料が接触しないようにするためにビード320の選択及び塗着に注
意が必要である。
第13図は、本発明に従う構造パッケージの別法のフローチャートである。第
13図のプロセスは、絶縁基板材料の平面シート上にパッケージのアレイを形成
することを含む。その平面シートは、マトリクス状に物理的に接続された複数の
パッケージ基板200を有する。続いて、アレイを切り離し個々のパッケージに
分離する。アレイの中のパッケージの数は、例えば、基板材料のシートのサイズ
及び集積回路ダイの領域によって異なり得る。
第13図の第1段階は、エポキシ積層板及びセラミックなどの絶縁材料からな
る概ね平面なシート223を設ける。その平面シート223は、たとえば、その
平面シート223上にマトリクス状に形成され、かつ物
理的に接合された4つのパッケージ基板200を備える。第8図は、平面シート
223上の4つのダイ100のそれぞれの周りに接着性ビードを載置する段階よ
り前の、不完全な4つのパッケージ14のアレイの側面図である。破線は、アレ
イ20の基板シート223の4つのパッケージ基板200の各上側表面201の
境界を表す。適用次第では、導電性金属の短絡バー(図示せず)が、各パッケー
ジ基板の周りに形成され得る。組み立て中は、短絡バーがダイに電気的に接続さ
れ、静電放電からダイを防ぐ。
第8図のシート223の各パッケージ基板200が、第5図及び第7図の基板
200のように共通の面の上側表面201、金属製ダイパッド222、及び金属
配線207を備える。加えて、図示されていないが、シート223の各パッケー
ジ基板200は、導電性スルーバイア203、共通の面の下側表面202、金属
配線209、接続点207及び214、随意選択の配線用はんだボール213を
備える。上記の通り、金属製ダイパッド222は、ダイ100の周囲全体を超え
て横方向に延在するように形成される。配線用はんだボール223は、アレイ2
0の4つの具体例のパッケージが分割される前または後のどちらかに形成され得
る。
第13図の第2段階は、ダイ100を第8図のシート223の各金属製パッド
222の上に載置し、接着する。特に、ダイ100の下側表面102は、例えば
エポキシにより金属製ダイパッド222に接着される。第8図において、各ダイ
100が、SAWデバイス,EPROM,CCD、CMOSデバイス集積回路ダ
イの中にセンシングセル105を備えるが、他のタイプのダイも使用可能である
。ダイ100を金属製パッド222に載置し、接着する具体的な方法は上記の通
りである。
ダイ13図の第3段階は、各集積回路ダイ100を第8図のシート223の各
パッケージ基板をとおるそれぞれの導電路に電気的に接続する
ことにより、この各集積回路ダイ100と各パッケージ基板200の反対側の第
2表面202上の導電構造体とを電気的に接続する。この段階は、金属配線20
4の各接続点と各ダイ100の各ボンディングパッド103との間をボンディン
グワイヤ208で接続することを含む。上記のKNS1488装置などの従来の
ボンディングワイヤ接続装置が、使用可能である。第13図の第4段階は、第6
図に示されているように、各ダイ100のボールボンド218及び各ボンディン
グパッド103を覆うために接着被覆219を塗着する。
第13図の第5段階は、第8図の各ダイ100の周辺のシート223の各基板
200の上側表面201上に接着材料からなるビードを塗着する。これは、以下
の手順によって達成可能である。各ダイ100付近及び各ダイの間に平行に列状
に接着材料からなるビードを塗着し、各ダイ100の付近及び各ダイ100の間
に平行に行状に、かつ前述の列状のビードを垂直方向に横切るように接着材料か
らなるビードを塗着することにより、ビード材料からなる列及び行の十字型パタ
ーンが各ダイ100の全ての面の周りの基板シート223上に塗着される。たと
えば、十字型ビードが、第8図の破線上に配置される。この方法により、1つの
ビードが、隣接する各パッケージ基板200及び近接する各ダイ100との間の
シート223部分に塗着される。十字型に交差するビードは融合して、アレイ2
0の各ダイ100の周りに連続したビードを形成する。
第9図は、第8図のアレイ20の断面図であり、各第100の周りの基板シー
ト223に接着性ビードが塗着され、次ぎに蓋部材料のシート410が、接着性
ビードの十字型パターン上の中心に配置されてから押圧された後のものである。
3つのビード325が、この断面図に示されている。第5図のビード310に類
似の第9図のビード325は、各ダイ100の各側部表面104に接触する。し
かし、ダイ100の上側表
面101を覆わない。ビード325は、各ボンディングワイヤの各第2端部21
7及び金属製パッド222の露出した部分を覆い、その金属製パッド222は各
ダイ100の各側部表面104を超えて、横方向に延在する。1つのビード32
5が、2つの隣接するパッケージ基板200と2つのダイ100とに共有される
。
ビード325用に選択される接着材料は、適用により異なる。第1図のビード
300と同様に、第9図のビード325の材料は、アレイ20のシート223の
基板200の各上側表面201の上に最初に塗着されるとき、粘性であり流動性
を有する接着材料(HYSOL4451エポキシなど)である、150℃で60
分間加熱することなどにより、後に硬化する。ビード325は、アレイ20の基
板シート223及び蓋部シート420の両方に接着する。
第8図におけるアレイ20の基板223上の各ダイ100の周りのビード32
5の位置及び載置は、適用により異なる。たとえば、各ダイ100の各側部表面
104にビードが接触するが、ダイ100の上側表面101を覆わないように、
第5図のラインに沿ってビードがシート223の各基板220の上側表面201
の上に配置され得る。別の方法では、ビードが各側面表面104と接触し各ダイ
100の上側表面101の周辺部分を覆うように、第7図の線に沿ってシート2
23の各基板200の上側表面201の上に配置され得る。このとき、各ダイ1
00はボンディングワイヤ108、ボンディングパッド103、及びボールボン
ド218を含む。もう1つの方法は、第1図の線に沿って、ビードが、シート2
23の各基板200の上側表面201上に配置され得る。このときビードは、各
ダイ100から横方向に選択された距離はなれる。
第10図は、蓋部材料(第9図参照)のシート410をビード材料の十字型パ
ターンの上に載置する前の段階である、アレイ20の接着性ビ
ード325の実施例の断面図である。特に、第10図のビード325は、上側部
分を備え、その上側部分は、ドーム型の中央の第1のピーク327と2つのやや
低いドーム型の第2ピータ328を備え、やや低いドーム型第2ピークは第1ピ
ーク327の両側に位置する。第10図に示される形でビードを載置する利点は
、蓋部材料のシート410がビードの上に圧力をかけて置かれたとき、シート4
20と接するビードの幅が、基板シート223の上にあるビードの幅と概ね同じ
になる。
第10図のビード325は、MRSI75−3S装置などの従来の精密ディス
ペンサを用いて載置される。このMRSI175−3S装置は、改良された計量
分配先端部を備える。第11図は、改良された計量分配先端部50の一例の正面
図である。第11図の5つの円は、ビード325の接着材料を計量分配するノズ
ルを表す。
第11図の計量分配先端部50は、中心にある中空な第1ノズル51を備える
。第1ノズル51のそれぞれの側部付近には、2つのやや小さい径の中空なノズ
ルが位置し、第2ノズル52及び第3ノズル53として示される。また、第1ノ
ズル51の付近のノズル52及び53の面に対して垂直な面には、第4ノズル5
4及び第5ノズル55が位置する。それぞれのノズルの直径は、第1ノズル51
よりやや小さい。下記の表は、XY座標及びノズル51〜55のサイズを示す。
ビード材料が第11図の先端部50から計量分配されるとき、ノズル51−5
5から出るときのビード材料の各吐出ビードの断面形状は円形である。接着ビー
ド材料吐出ノズル51−55からの平行なビードの流れは互いに融合し、第10
図のビード325の3つのピークを持つ形に落ち着く。ビード325の第1ピー
ク327及び第2ピーク328の両方のピークは、シート223の各基板200
の第1表面201より上にあり、第1表面201上のダイ100より高い。
第10図のビード325の第1ピーク32の高さは、アレイ20のシート22
3の各基板200の各第1表面201のより高く、第1表面201の上に位置す
る第2ピーク328の高さの約1.2〜2倍である。一例では、中心のピーク3
27の高さ(蓋部材料のシート410がビード325の上に圧着される前)が、
0.0762〜0.1270(0.030〜0.050インチ)であり、基板シ
ート223より上に位置する。一例では、第2ピーク328の高さ(蓋部材料の
シートがビード325の上に押圧される前)が、0.0508〜0.1016c
m(0.020〜0.040インチ)であり、基板シート223の上に位置する
。一例では、ビード325の幅は、約0.3048〜0.3810cm(約0.
120〜0.150インチ)である。
アレイ20(第9図参照)のシート223上の各ダイ100の周りの接着性ビ
ード材料の十字型パターンを適用する第5段階の後であるが、ビード325を硬
化する前の第13図の第6段階では、基板シート223の十字型ビード325の
上に、パッケージ蓋部に好適な材料からなる薄く、重量が軽い概ね平滑なシート
410が確実に配置される。この段階で、第10図のビード325の上側部分の
接着材料が、蓋部材料のシートと接着する。アレイ20が切り離されると、シー
ト410の蓋部材料が、アレイ20から形成される各4つの完全なパッケージ1
4の上に
蓋部400が形成される(第12図参照)。
上記の通り、第9図は、ビード325の上に蓋部材料のシート410を配置し
た後のアレイ20の断面図である。図示されているように、ビード325の材料
が、基板シート223を蓋部シート410と接続し、アレイ20の4つのそれぞ
れのダイ100の周りに密閉されたキャビティ11を形成する。
蓋部シート410の材料は、第1図、第5図、及び第7図の蓋部については上
記の通り、適用により異なる。たとえば、蓋部シート410には、セラミック、
プラスチック、金属またはガラスが可能である。蓋部シート410の面積は、全
ての集積回路ダイ100の周りの接着性ビード325を含むアレイ20のそれぞ
れの不完全なパッケージ14を覆うのに十分な大きさであり。シート410の材
料は、少なくても接着状態のビード325によって一次的に支持されるように、
十分な軽さが要求される。MRSI175−3S装置などの従来のピックアップ
及び載置をする装置が、第9図及び第10図のビード325の上に蓋部シート4
10を載置するのに使用され得る。シート410は重力により、ビード325の
上に安定する。随意選択により、シート410が、ビード325の接着性が増加
するように、上記のカスタム品のプレス機を用いてビード325の上に圧力を加
えられて配置される。ビードの接着性を高めるように、蓋部材料のシートがビー
ドを載置する前に加熱される。
第13図の第7段階では、第9図のビード325の材料を硬化する。上記の通
り、エポキシ材料がビード325に用いる場合、エポキシビード材料は、アレイ
20を150℃で60分間ベーキングすることによって硬化可能である。硬化後
、ビード325は、シート223の各パッケージ基板200の第1表面21、及
び各ダイ100の第1表面101の上にある蓋部シート410を支持する。
続いて、第13図の第8段階では、第9図のアレイ20の各パッケージ14を
分離する。シート223の物理的に接続されたパッケージ基板200が分離され
、蓋部シート400が分割されることにより、個々のパッケージ14が形成され
る。この段階は、KNS98410ソーなどの従来からあるウエハソーを用いて
、基板シート223、蓋部シート410及びビード325を垂直に切断すること
によって行われる。この切断動作中、ウエハが個々の集積回路に切断されるとき
にウエハを保持するのに用いられる接着性ウエハ固定テープが、蓋部シート41
0に適用可能であり、アレイ20を静止状態で保持するのに用いられる。アレイ
20は、ウエハテープがプラテンの上に位置するようにカッティング段階で反対
向きにされる。
アレイ20を切断する一方法は、第9図に示される平行なビード325の各列
の中心を通って平行垂直カットを行う。続いて、アレイ20を90度回転させ、
ビード325の各行の中心を通って平行垂直カットを行う。このビード325の
各行は、既に切断されているビード325の列を十字方向に横切る。この段階中
に、シート223の近接する各ダイ100間および各パッケージ基板200間に
共有される1つのビード325が、半分に分割され、ビードの一方の半分が第1
パッケージ14の側面壁を形成し、他方の半分が第2パッケージ14の側面壁を
形成する。加えて、蓋部シート410及び基板シート223の周辺縁部、並びに
ビード325周辺部(共有されていない)を含むアレイ200の周辺部分も、垂
直方向に切断される。これにより、各パッケージ14が同じサイズであり、パッ
ケージ14の全ての面が垂直となる。
第12図は、第9図のアレイ20から切り出された典型的なパッケージ14の
断面図である。第1図、第5図、及び第7図のパッケージのように、パッケージ
14が、ベース部として基板200、パッケージトッ
プとして蓋部400、キャビティ11及びダイ100の周りの側面壁として硬化
した接着性ビード329を備える。
パッケージ14は、その周囲全体が垂直側面で形成される。その垂直側面は、
全てのビード325、蓋部シート410及び基板223を垂直方向に切断するこ
とによって形成される。
第12図の各ビード329は、その中心で、第9図の1つのビード325を垂
直方向に分割することによって形成される。ビード329は、基板200の上側
表面に固着している下側部分330を備え、金属製ダイパッド222を覆う。上
側部分331は、蓋部400の下側表面402の周辺部分404に固着している
。内側部分332は、ダイ100の側部表面104と接触し、ボンディングワイ
ヤ208の第2端部217を覆う。垂直な外側部分333は、アレイ20からパ
ッケージ14に切断する段階により形成される。ビード329の外側部分333
は、パッケージ14のまっすぐ且つ垂直な側面壁を形成する。ビード329の幅
の一例は、約0.1270〜0.1778cm(約0.050〜0.070イン
チ)の範囲である。
第1図のビード300のように、ビード329は、基板200の上側表面20
1及びダイ100の上に距離(例、約0.0508〜0.1016cm(約0.
02〜0.04インチ))を保って、蓋部400の下側表面401を支持し、ダ
イ100の周りに、一体型パッケージの側面壁を形成する。さらに、第5図のビ
ード310のように、第13図のビード329の内側部分332が、ダイ100
の側部表面104と接触し、各ボンディングワイヤ208の第2端部217を覆
う。第1図、第5図、第7図のそれぞれのパッケージ10,12,13とは異な
り、蓋部400は、ビード325の中に圧入されないで、むしろビード329の
上側部分331の上に載置される。蓋部400の縁部403は、ビード32
9の中にはない。
第7図のパッケージ13のラインに沿ったパッケージ14の別実施例において
は、ビード329の内側部分332が、側部表面104及びダイ100の上側表
面101の周囲全体を覆い、さらにボンディングパッド103、各ボンディング
ワイヤ208の全ても覆う。
上記の別の好適な実施例は、本発明の単なる例であり、種々の変更が可能であ
ることを当業者は理解するであろう。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 パンクザク、アンソニー・イー
アメリカ合衆国カリフォルニア州94086・
サニーベイル・アパートメント エイチ
206・サウスフェアオークス 655
【要約の続き】
部材料からなるシートがビードに載置される。ビードが
硬化した後、基板シート、蓋部シート及びビードを切断
して、個々のパッケージが形成される。
Claims (1)
- 【特許請求の範囲】 1.集積回路ダイを含むパッケージであって、 第1表面、該表面の反対側の第2表面、および前記第1表面上とその周辺の第 1の導電性構造体を有する集積回路ダイと、 概ね平坦な第1表面、および第2の導電性構造体を支持する前記第1表面の反 対側の第2表面を有する基板と、 前記集積回路ダイの第1の導電性構造体と前記基板の第2表面上の第2の導電 性構造体との間で電気信号を伝達するための、前記基板を貫通した導電路と、 前記基板の第1表面上に外周部を有し、前記集積回路の第2表面が載置され、 かつ前記集積回路ダイの全周縁部を越えて側方に延在する金属製ダイパッドと、 前記基板の第1表面上において、前記集積回路ダイを外囲し、前記金属製ダイ パッドの全外周部を覆っている接着性ビードと、 概ね平坦な第1表面を有する蓋部とを有し、 前記蓋部が集積回路ダイの周囲において接着性ビードと結合され、該蓋部の第 1表面が前記基板の第1表面および集積回路ダイの上方において前記ビードによ って支持されていることを特徴とするパッケージ。 2.所定の接着材料が前記の第1の導電性構造体を覆っていることを特徴とする 請求項1に記載のパッケージ。 3.前記蓋部が、外周部、前記第1表面の反対側の第2表面、および前記第1表 面と第2表面の間の縁部を有し、該蓋部の全周における前記縁部の少なくとも一 部が前記ビードに対して圧入し結合されていることを特徴とする請求項1に記載 のパッケージ。 4.前記パッケージが全周において垂直な側面を有することを特徴とする請求項 1に記載のパッケージ。 5.前記接着性ビードが少なくとも約0.127cm(0.050インチ)の幅 を有し、前記蓋部が平坦な一体の構造体であることを特徴とする請求項1に記載 のパッケージ。 6.前記蓋部がプラスチックであることを特徴とする請求項5に記載のパッケー ジ。 7.前記蓋部がセラミックであることを特徴とする請求項5に記載のパッケージ 。 8.前記蓋部が光に対して透過性を有することを特徴とする請求項5に記載のパ ッケージ。 9.前記蓋部が金属製であることを特徴とする請求項5に記載のパッケージ。 10.集積回路ダイを含むパッケージであって、 第1表面、該表面の反対側の第2表面、および前記第1表面上とその周辺の第 1の導電性構造体を有する集積回路ダイと、 概ね平坦な第1表面、および第2の導電性構造体を支持する前記第1表面の反 対側の第2表面を有する基板と、 前記集積回路ダイの第1の導電性構造体と前記基板の第2表面上の第2の導電 性構造体との間で電気信号を伝達するための、前記基板を貫通した導電路と、 前記基板の第1表面上において、前記集積回路ダイを外囲し、前記の第1の導 電性構造体および前記集積回路ダイの第1表面の全外周部を覆う接着性ビードと 、 概ね平坦な第1表面を有する蓋部とを有し、 前記蓋部が集積回路ダイの周辺において接着性ビードと結合され、該蓋部の第 1表面が前記基板の第1表面および集積回路ダイの上方において前記ビードによ って支持されていることを特徴とするパッケージ。 11.前記蓋部が、外周部、前記第1表面の反対側の第2表面、および前記第1 表面と第2表面の間の縁部を有し、該蓋部の全周における前記縁部の少なくとも 一部が前記ビードに対して圧入し結合されていることを特徴とする請求項10に 記載のパッケージ。 12.前記パッケージが全周において垂直な側面を有することを特徴とする請求 項10に記載のパッケージ。 13.金属製ダイパッドが前記基板の第1表面上に外周部を有するパッケージで あって、 前記集積回路の第2表面が前記金属性ダイパッド上に載置され、 該ダイパッドが前記集積回路ダイの全周縁部を越えて側方に延在し、 前記接着性ビードが前記金属製ダイパッドの全外周部を覆っていることを特徴 とする請求項10に記載のパッケージ。 14.前記接着性ビードが少なくとも約0.127cm(0.050インチ)の 幅を有し、前記蓋部が平坦な一体の構造体であることを特徴とする請求項10に 記載のパッケージ。 15.前記蓋部がプラスチックであることを特徴とする請求項14に記載のパッ ケージ。 16.前記蓋部がセラミックであることを特徴とする請求項14に記載のパッケ ージ。 17.前記蓋部が金属製であることを特徴とする請求項14に記載のパッケージ 。 18.前記蓋部が光に対して透過性を有することを特徴とする請求項14に記載 のパッケージ。 19.集積回路を含むパッケージの製造方法であって、 外周部を有する集積回路を準備する過程と、 概ね平坦な第1表面、該表面上に外周部を有する金属製ダイパッド、 および自身を貫通する導電路を有する前記基板を準備する過程と、 前記集積回路ダイを前記金属製ダイパッド上に載置する過程と、 前記集積回路ダイを前記金属製ダイパッド上に載置する際に、前記集積回路ダ イの全周縁部を越えて側方に延在する寸法となるように、該金属製ダイパッドを 形成する過程と、 前記基板を貫通する導電路に前記集積回路ダイを電気的に接続する過程と、 前記集積回路ダイの周辺において、粘性を有する第1の接着材料を前記基板の 第1表面上に塗着し、該接着性ビードが前記金属製ダイパッドの全外周部を覆う 過程と、 概ね平坦な第1表面を有する蓋部を準備する過程と、 前記基板の第1表面および集積回路ダイの上方において、前記蓋部の第1表面 が前記接着性ビードによって支持されるように、該蓋部の第1表面を該集積回路 ダイの周辺のビードに載置する過程と、 前記接着性ビードを硬化させる過程とを有することを特徴とするパッケージの 製造方法。 20.前記集積回路が、前記蓋部の第1表面に対向する第1表面および該表面上 の第1の導電性構造体を有し、前記製造方法が粘性を有する第2の接着材料で前 記第1の導電性構造体を覆って該接着材料を硬化させる過程を含むことを特徴と する請求項19に記載の製造方法。 21.前記蓋部が、第1表面の反対側の第2表面、および該蓋部の全周において 第1表面と第2表面との間にある周縁部を含み、前記製造方法が前記蓋部および 前記縁部の少なくとも一部を接着性ビード中に圧入する過程を含むことを特徴と する請求項19に記載の製造方法。 22.前記集積回路が前記蓋部の第1表面に対向する第1表面と、該表面上の第 1の導電性構造体とを有し、 粘性を有する接着材料のビードを塗着する前記過程が、前記第1の導電性構造 体および前記集積回路ダイの第1表面の全外周部が前記ビードによって覆われる ことを含むことを特徴とする請求項19に記載の製造方法。 23.各々が所定の集積回路ダイを含む複数の集積回路パッケージの製造方法で あって、 物理的に結合した複数のパッケージ基板が共通の平面上に平坦な第1表面を有 しており、該基板を含んだ絶縁材からなる平坦な第1の板状部材を準備する過程 と、 前記の各パッケージ基板の第1表面上に集積回路ダイを載置する過程と、 前記の各集積回路ダイを各々のパッケージ基板を貫通した導電路に電気的に接 続する過程と、 前記の各集積回路ダイの周辺において、接着材料のビードを前記の各パッケー ジ基板の第1表面上に塗着する過程と、 各々のパッケージの蓋部を形成するための材料であって、平坦な第1表面、お よび全集積回路ダイの周辺において少なくとも前記接着性ビードを塗着するのに 十分な領域を有する第2の板状部材を準備する過程と、 前記第1の板状部材のパッケージ基板の全ての第1表面および前記の全ての集 積回路ダイの上方において、前記第2の板状部材の第1表面が前記接着性ビード によって支持されるように、前記の全ての集積回路ダイの周辺において前記第2 の板状部材の第1表面を接着性ビード上に載置する過程と、 前記の全ての集積回路ダイの周辺において前記接着性ビードを硬化させる過程 と、 個々のパッケージがパッケージ基板および密閉された集積回路ダイを 有し、かつ蓋部が形成されるように、第1の板状部材の基板および第2の板状部 材を単体のパッケージに分割する過程とを有することを特徴とするパッケージの 製造方法。 24.粘性を有する接着材料のビードを塗着する前記過程が、単一のビードを前 記第1の板状部材の各パッケージ基板の隣接した集積回路ダイの間に塗着するこ とを含み、前記第1の板状部材および第2の板状部材を個々のパッケージ基板に 分割する過程が、2個のパッケージの間の単一のビードを分割することを含むこ とを特徴とする請求項23に記載の製造方法。 25.前記の各パッケージの大きさが同一であり、該パッケージ全体が周囲に垂 直な側面を有することを特徴とする請求項24に記載の製造方法。 26.前記の各集積回路ダイの周囲において、粘性を有する接着材料のビードを 前記第1の板状部材の各パッケージ基板の第1表面上に塗着する過程が、中央の 第1の先端部およびより短い2つの第2の先端部を有するビードの形成を含むこ とを特徴とする請求項25に記載の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/050,666 US6117705A (en) | 1997-04-18 | 1998-03-30 | Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate |
| US09/050,666 | 1998-03-30 | ||
| PCT/US1999/005364 WO1999050904A1 (en) | 1998-03-30 | 1999-03-11 | Integrated circuit package and method of making |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000516773A true JP2000516773A (ja) | 2000-12-12 |
Family
ID=21966643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11549402A Pending JP2000516773A (ja) | 1998-03-30 | 1999-03-11 | 集積回路パッケージ及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6117705A (ja) |
| EP (1) | EP0985230A1 (ja) |
| JP (1) | JP2000516773A (ja) |
| KR (1) | KR20010012828A (ja) |
| CA (1) | CA2290587A1 (ja) |
| WO (1) | WO1999050904A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004031939A (ja) * | 2002-06-26 | 2004-01-29 | Agilent Technol Inc | 撮像装置およびその製造方法 |
Families Citing this family (178)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6730541B2 (en) * | 1997-11-20 | 2004-05-04 | Texas Instruments Incorporated | Wafer-scale assembly of chip-size packages |
| KR100266693B1 (ko) | 1998-05-30 | 2000-09-15 | 김영환 | 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법 |
| US6092281A (en) | 1998-08-28 | 2000-07-25 | Amkor Technology, Inc. | Electromagnetic interference shield driver and method |
| US6084297A (en) * | 1998-09-03 | 2000-07-04 | Micron Technology, Inc. | Cavity ball grid array apparatus |
| JP4803855B2 (ja) * | 1999-02-09 | 2011-10-26 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US6566745B1 (en) * | 1999-03-29 | 2003-05-20 | Imec Vzw | Image sensor ball grid array package and the fabrication thereof |
| TW413874B (en) * | 1999-04-12 | 2000-12-01 | Siliconware Precision Industries Co Ltd | BGA semiconductor package having exposed heat dissipation layer and its manufacturing method |
| US6274927B1 (en) | 1999-06-03 | 2001-08-14 | Amkor Technology, Inc. | Plastic package for an optical integrated circuit device and method of making |
| JP3339473B2 (ja) * | 1999-08-26 | 2002-10-28 | 日本電気株式会社 | パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法 |
| FR2798000B1 (fr) * | 1999-08-27 | 2002-04-05 | St Microelectronics Sa | Procede de mise en boitier d'une puce a capteurs en particulier optiques et dispositif semi-conducteur ou boitier renfermant une telle puce |
| US6448635B1 (en) | 1999-08-30 | 2002-09-10 | Amkor Technology, Inc. | Surface acoustical wave flip chip |
| JP2001118967A (ja) * | 1999-10-19 | 2001-04-27 | Sanyo Electric Co Ltd | 固体撮像素子のパッケージ構造 |
| FR2800909B1 (fr) * | 1999-11-04 | 2003-08-22 | St Microelectronics Sa | Boitier semi-conducteur optique et procede de fabrication d'un tel boitier |
| US6841412B1 (en) * | 1999-11-05 | 2005-01-11 | Texas Instruments Incorporated | Encapsulation for particle entrapment |
| US6949822B2 (en) * | 2000-03-17 | 2005-09-27 | International Rectifier Corporation | Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance |
| US6426284B1 (en) * | 2000-03-20 | 2002-07-30 | Illinois Tool Works Inc. | Method of manufacturing wire bond pad |
| US6444499B1 (en) * | 2000-03-30 | 2002-09-03 | Amkor Technology, Inc. | Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components |
| US6525405B1 (en) * | 2000-03-30 | 2003-02-25 | Alphatec Holding Company Limited | Leadless semiconductor product packaging apparatus having a window lid and method for packaging |
| JP4403631B2 (ja) * | 2000-04-24 | 2010-01-27 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 |
| US6541310B1 (en) * | 2000-07-24 | 2003-04-01 | Siliconware Precision Industries Co., Ltd. | Method of fabricating a thin and fine ball-grid array package with embedded heat spreader |
| US6507104B2 (en) * | 2000-09-07 | 2003-01-14 | Siliconware Precision Industries Co., Ltd. | Semiconductor package with embedded heat-dissipating device |
| JP4565727B2 (ja) * | 2000-10-10 | 2010-10-20 | 三洋電機株式会社 | 半導体装置の製造方法 |
| TW466785B (en) * | 2000-10-11 | 2001-12-01 | Ultratera Corp | Thin-type photosensitive semiconductor device |
| US6960824B1 (en) * | 2000-11-15 | 2005-11-01 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless chip carrier |
| US6867493B2 (en) * | 2000-11-15 | 2005-03-15 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless multi-die carrier |
| US8623709B1 (en) | 2000-11-28 | 2014-01-07 | Knowles Electronics, Llc | Methods of manufacture of top port surface mount silicon condenser microphone packages |
| US7434305B2 (en) | 2000-11-28 | 2008-10-14 | Knowles Electronics, Llc. | Method of manufacturing a microphone |
| US6564454B1 (en) | 2000-12-28 | 2003-05-20 | Amkor Technology, Inc. | Method of making and stacking a semiconductor package |
| CN2457740Y (zh) * | 2001-01-09 | 2001-10-31 | 台湾沛晶股份有限公司 | 集成电路晶片的构装 |
| KR20020074073A (ko) * | 2001-03-16 | 2002-09-28 | 엘지전자 주식회사 | 아이씨 방열구조 |
| US6551345B2 (en) * | 2001-04-26 | 2003-04-22 | Alfred E. Mann Foundation For Scientific Research | Protection apparatus for implantable medical device |
| US20030204218A1 (en) * | 2001-04-26 | 2003-10-30 | Vogel Martin J. | Protection apparatus for implantable medical device |
| JP4468609B2 (ja) * | 2001-05-21 | 2010-05-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6429513B1 (en) | 2001-05-25 | 2002-08-06 | Amkor Technology, Inc. | Active heat sink for cooling a semiconductor chip |
| US7015072B2 (en) | 2001-07-11 | 2006-03-21 | Asat Limited | Method of manufacturing an enhanced thermal dissipation integrated circuit package |
| US6734552B2 (en) | 2001-07-11 | 2004-05-11 | Asat Limited | Enhanced thermal dissipation integrated circuit package |
| US6511866B1 (en) * | 2001-07-12 | 2003-01-28 | Rjr Polymers, Inc. | Use of diverse materials in air-cavity packaging of electronic devices |
| US6790710B2 (en) * | 2002-01-31 | 2004-09-14 | Asat Limited | Method of manufacturing an integrated circuit package |
| US6861720B1 (en) | 2001-08-29 | 2005-03-01 | Amkor Technology, Inc. | Placement template and method for placing optical dies |
| US6603183B1 (en) * | 2001-09-04 | 2003-08-05 | Amkor Technology, Inc. | Quick sealing glass-lidded package |
| US6759266B1 (en) * | 2001-09-04 | 2004-07-06 | Amkor Technology, Inc. | Quick sealing glass-lidded package fabrication method |
| US6470594B1 (en) * | 2001-09-21 | 2002-10-29 | Eastman Kodak Company | Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps |
| JP4000507B2 (ja) | 2001-10-04 | 2007-10-31 | ソニー株式会社 | 固体撮像装置の製造方法 |
| US6630661B1 (en) * | 2001-12-12 | 2003-10-07 | Amkor Technology, Inc. | Sensor module with integrated discrete components mounted on a window |
| US6784534B1 (en) | 2002-02-06 | 2004-08-31 | Amkor Technology, Inc. | Thin integrated circuit package having an optically transparent window |
| SG121707A1 (en) | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
| SG111935A1 (en) | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
| US6745462B2 (en) * | 2002-03-07 | 2004-06-08 | Kulicke & Soffa Industries, Inc. | Method and apparatus for reducing deformation of encapsulant in semiconductor device encapsulation by stencil printing |
| TW544894B (en) * | 2002-04-10 | 2003-08-01 | Siliconware Precision Industries Co Ltd | Chip carrier with dam bar |
| US6908791B2 (en) * | 2002-04-29 | 2005-06-21 | Texas Instruments Incorporated | MEMS device wafer-level package |
| US7138711B2 (en) * | 2002-06-17 | 2006-11-21 | Micron Technology, Inc. | Intrinsic thermal enhancement for FBGA package |
| US6906403B2 (en) * | 2002-06-04 | 2005-06-14 | Micron Technology, Inc. | Sealed electronic device packages with transparent coverings |
| US6940154B2 (en) * | 2002-06-24 | 2005-09-06 | Asat Limited | Integrated circuit package and method of manufacturing the integrated circuit package |
| JP4443865B2 (ja) * | 2002-06-24 | 2010-03-31 | 富士フイルム株式会社 | 固体撮像装置およびその製造方法 |
| US20040037044A1 (en) * | 2002-08-21 | 2004-02-26 | Alexander Cook | Heat sink for surface mounted power devices |
| US6900531B2 (en) * | 2002-10-25 | 2005-05-31 | Freescale Semiconductor, Inc. | Image sensor device |
| ITMI20022467A1 (it) * | 2002-11-20 | 2004-05-21 | St Microelectronics Srl | Processo per realizzare un transistore di selezione di byte per |
| US7164192B2 (en) * | 2003-02-10 | 2007-01-16 | Skyworks Solutions, Inc. | Semiconductor die package with reduced inductance and reduced die attach flow out |
| US6815254B2 (en) * | 2003-03-10 | 2004-11-09 | Freescale Semiconductor, Inc. | Semiconductor package with multiple sides having package contacts |
| JP4381714B2 (ja) * | 2003-04-16 | 2009-12-09 | Okiセミコンダクタ株式会社 | 表面弾性波デバイス、表面弾性波装置、及び表面弾性波デバイスの製造方法 |
| US8896397B2 (en) * | 2003-04-16 | 2014-11-25 | Intellectual Ventures Fund 77 Llc | Surface acoustic wave device and method of adjusting LC component of surface acoustic wave device |
| FR2854495B1 (fr) * | 2003-04-29 | 2005-12-02 | St Microelectronics Sa | Procede de fabrication d'un boitier semi-conducteur et boitier semi-conducteur a grille. |
| EP1625627A2 (de) * | 2003-05-19 | 2006-02-15 | X-FAB Semiconductor Foundries AG | Herstellen eines in kunststoff eingekapselten optoelektronischen bauelementes und zugehörige verfahren |
| US7919787B2 (en) * | 2003-06-27 | 2011-04-05 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Semiconductor device with a light emitting semiconductor die |
| US7279355B2 (en) * | 2003-06-27 | 2007-10-09 | Avago Technologies Ecbuip (Singapore) Pte Ltd | Method for fabricating a packaging device for semiconductor die and semiconductor device incorporating same |
| US7256486B2 (en) * | 2003-06-27 | 2007-08-14 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Packaging device for semiconductor die, semiconductor device incorporating same and method of making same |
| US6913952B2 (en) * | 2003-07-03 | 2005-07-05 | Micron Technology, Inc. | Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages |
| US7372153B2 (en) * | 2003-10-07 | 2008-05-13 | Taiwan Semiconductor Manufacturing Co., Ltd | Integrated circuit package bond pad having plurality of conductive members |
| DE10348620A1 (de) * | 2003-10-15 | 2005-06-02 | Infineon Technologies Ag | Halbleitermodul mit Gehäusedurchkontakten |
| US6905910B1 (en) | 2004-01-06 | 2005-06-14 | Freescale Semiconductor, Inc. | Method of packaging an optical sensor |
| US20050230821A1 (en) * | 2004-04-15 | 2005-10-20 | Kheng Lee T | Semiconductor packages, and methods of forming semiconductor packages |
| US20050266592A1 (en) * | 2004-05-28 | 2005-12-01 | Intersil Americas, Inc. | Method of fabricating an encapsulated chip and chip produced thereby |
| US20060043513A1 (en) * | 2004-09-02 | 2006-03-02 | Deok-Hoon Kim | Method of making camera module in wafer level |
| US7183657B2 (en) * | 2004-09-23 | 2007-02-27 | Texas Instruments Incorporated | Semiconductor device having resin anti-bleed feature |
| US20060071305A1 (en) * | 2004-09-24 | 2006-04-06 | Kai-Kuang Ho | Electrical package structure including chip with polymer thereon |
| TWI321342B (en) * | 2004-11-05 | 2010-03-01 | Altus Technology Inc | An integrate circuit chip encapsulation and the method of manufacturing it |
| KR100498708B1 (ko) * | 2004-11-08 | 2005-07-01 | 옵토팩 주식회사 | 반도체 소자용 전자패키지 및 그 패키징 방법 |
| US7196406B2 (en) * | 2004-11-22 | 2007-03-27 | Infineon Technologies Ag | ESD protection apparatus for an electrical device |
| US7273767B2 (en) * | 2004-12-31 | 2007-09-25 | Carsem (M) Sdn. Bhd. | Method of manufacturing a cavity package |
| US20060197201A1 (en) * | 2005-02-23 | 2006-09-07 | Hsin Chung H | Image sensor structure |
| EP1713126A1 (en) * | 2005-04-14 | 2006-10-18 | Shih-Hsien Tseng | Image pickup device and a manufacturing method thereof |
| US7745897B2 (en) * | 2005-05-27 | 2010-06-29 | Aptina Imaging Corporation | Methods for packaging an image sensor and a packaged image sensor |
| DE102005025465B4 (de) * | 2005-05-31 | 2008-02-21 | Infineon Technologies Ag | Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben |
| US8022532B2 (en) * | 2005-06-06 | 2011-09-20 | Rohm Co., Ltd. | Interposer and semiconductor device |
| US20070000592A1 (en) * | 2005-06-29 | 2007-01-04 | Intel Corporation | Apparatus and method to operate on one or more attach sites in die package assembly |
| US7268428B2 (en) * | 2005-07-19 | 2007-09-11 | International Business Machines Corporation | Thermal paste containment for semiconductor modules |
| US7550319B2 (en) * | 2005-09-01 | 2009-06-23 | E. I. Du Pont De Nemours And Company | Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof |
| GB2433665B (en) * | 2005-12-20 | 2009-09-23 | Kingpak Tech Inc | An image sensor module structure |
| CN100454505C (zh) * | 2006-01-25 | 2009-01-21 | 矽品精密工业股份有限公司 | 半导体装置及其制法 |
| CN101026208B (zh) * | 2006-02-24 | 2011-05-11 | 华宏光电子(深圳)有限公司 | 发光二极管及其制作方法 |
| DE102006014247B4 (de) * | 2006-03-28 | 2019-10-24 | Robert Bosch Gmbh | Bildaufnahmesystem und Verfahren zu dessen Herstellung |
| US20080203512A1 (en) * | 2006-06-07 | 2008-08-28 | Hon Hai Precision Industry Co., Ltd. | Image sensor chip package |
| JP5270349B2 (ja) * | 2006-08-25 | 2013-08-21 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
| WO2008023826A1 (en) * | 2006-08-25 | 2008-02-28 | Sanyo Electric Co., Ltd. | Semiconductor device and its manufacturing method |
| WO2008023827A1 (en) * | 2006-08-25 | 2008-02-28 | Sanyo Electric Co., Ltd. | Semiconductor device |
| TW200814275A (en) * | 2006-09-06 | 2008-03-16 | Advanced Semiconductor Eng | Chip carrier with a signal collection tape and manufacturing method thereof |
| US7772107B2 (en) * | 2006-10-03 | 2010-08-10 | Sandisk Corporation | Methods of forming a single layer substrate for high capacity memory cards |
| US7808013B2 (en) * | 2006-10-31 | 2010-10-05 | Cree, Inc. | Integrated heat spreaders for light emitting devices (LEDs) and related assemblies |
| WO2008053849A1 (fr) * | 2006-11-02 | 2008-05-08 | Toppan Printing Co., Ltd. | Périphérique d'imagerie à l'état condensécondensé et procédé de fabrication correspondant |
| US7675131B2 (en) * | 2007-04-05 | 2010-03-09 | Micron Technology, Inc. | Flip-chip image sensor packages and methods of fabricating the same |
| US20080251866A1 (en) * | 2007-04-10 | 2008-10-16 | Honeywell International Inc. | Low-stress hermetic die attach |
| TWI348230B (en) * | 2007-08-08 | 2011-09-01 | Huga Optotech Inc | Semiconductor light-emitting device with high heat-dissipation efficiency and method of fabricating the same |
| US8536692B2 (en) * | 2007-12-12 | 2013-09-17 | Stats Chippac Ltd. | Mountable integrated circuit package system with mountable integrated circuit die |
| US7781261B2 (en) * | 2007-12-12 | 2010-08-24 | Stats Chippac Ltd. | Integrated circuit package system with offset stacking and anti-flash structure |
| US7985628B2 (en) * | 2007-12-12 | 2011-07-26 | Stats Chippac Ltd. | Integrated circuit package system with interconnect lock |
| US8084849B2 (en) * | 2007-12-12 | 2011-12-27 | Stats Chippac Ltd. | Integrated circuit package system with offset stacking |
| US20090243069A1 (en) * | 2008-03-26 | 2009-10-01 | Zigmund Ramirez Camacho | Integrated circuit package system with redistribution |
| US20090256222A1 (en) * | 2008-04-14 | 2009-10-15 | Impac Technology Co., Ltd. | Packaging method of image sensing device |
| US9293385B2 (en) * | 2008-07-30 | 2016-03-22 | Stats Chippac Ltd. | RDL patterning with package on package system |
| US7936033B2 (en) * | 2008-12-29 | 2011-05-03 | Texas Instruments Incorporated | Micro-optical device packaging system |
| US8405115B2 (en) * | 2009-01-28 | 2013-03-26 | Maxim Integrated Products, Inc. | Light sensor using wafer-level packaging |
| US8759713B2 (en) * | 2009-06-14 | 2014-06-24 | Terepac Corporation | Methods for interconnecting bonding pads between components |
| US8987030B2 (en) * | 2009-08-13 | 2015-03-24 | Knowles Electronics, Llc | MEMS package and a method for manufacturing the same |
| US9399574B2 (en) | 2009-08-13 | 2016-07-26 | Knowles Electronics Llc | MEMS package and a method for manufacturing the same |
| DE102009042479A1 (de) * | 2009-09-24 | 2011-03-31 | Msg Lithoglas Ag | Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug |
| CN102130280A (zh) * | 2010-12-31 | 2011-07-20 | 浙江名芯半导体科技有限公司 | 一种led封装焊点结构及工艺 |
| DE112012003103T5 (de) * | 2011-07-25 | 2014-04-30 | Interplex Industries, Inc. | Hermetisches Schaltungsgehäuse ohne Leitungsrahmen |
| US9374643B2 (en) | 2011-11-04 | 2016-06-21 | Knowles Electronics, Llc | Embedded dielectric as a barrier in an acoustic device and method of manufacture |
| US9078063B2 (en) | 2012-08-10 | 2015-07-07 | Knowles Electronics, Llc | Microphone assembly with barrier to prevent contaminant infiltration |
| US9263377B2 (en) | 2012-11-08 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | POP structures with dams encircling air gaps and methods for forming the same |
| US9583414B2 (en) | 2013-10-31 | 2017-02-28 | Qorvo Us, Inc. | Silicon-on-plastic semiconductor device and method of making the same |
| US9812350B2 (en) | 2013-03-06 | 2017-11-07 | Qorvo Us, Inc. | Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer |
| US9478473B2 (en) * | 2013-05-21 | 2016-10-25 | Globalfoundries Inc. | Fabricating a microelectronics lid using sol-gel processing |
| US9093563B2 (en) | 2013-07-11 | 2015-07-28 | International Business Machines Corporation | Electronic module assembly with patterned adhesive array |
| US20150189204A1 (en) * | 2013-12-27 | 2015-07-02 | Optiz, Inc. | Semiconductor Device On Cover Substrate And Method Of Making Same |
| US10042488B2 (en) * | 2014-04-04 | 2018-08-07 | Synaptics Incorporated | Through silicon vias for backside connection |
| US9824951B2 (en) | 2014-09-12 | 2017-11-21 | Qorvo Us, Inc. | Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same |
| US10085352B2 (en) | 2014-10-01 | 2018-09-25 | Qorvo Us, Inc. | Method for manufacturing an integrated circuit package |
| US10121718B2 (en) | 2014-11-03 | 2018-11-06 | Qorvo Us, Inc. | Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer |
| US9960145B2 (en) | 2015-03-25 | 2018-05-01 | Qorvo Us, Inc. | Flip chip module with enhanced properties |
| US9613831B2 (en) | 2015-03-25 | 2017-04-04 | Qorvo Us, Inc. | Encapsulated dies with enhanced thermal performance |
| US9728510B2 (en) | 2015-04-10 | 2017-08-08 | Analog Devices, Inc. | Cavity package with composite substrate |
| US20160343604A1 (en) | 2015-05-22 | 2016-11-24 | Rf Micro Devices, Inc. | Substrate structure with embedded layer for post-processing silicon handle elimination |
| US9794661B2 (en) | 2015-08-07 | 2017-10-17 | Knowles Electronics, Llc | Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package |
| US10276495B2 (en) | 2015-09-11 | 2019-04-30 | Qorvo Us, Inc. | Backside semiconductor die trimming |
| US10083894B2 (en) * | 2015-12-17 | 2018-09-25 | International Business Machines Corporation | Integrated die paddle structures for bottom terminated components |
| US10020405B2 (en) | 2016-01-19 | 2018-07-10 | Qorvo Us, Inc. | Microelectronics package with integrated sensors |
| US10062583B2 (en) | 2016-05-09 | 2018-08-28 | Qorvo Us, Inc. | Microelectronics package with inductive element and magnetically enhanced mold compound component |
| US10784149B2 (en) | 2016-05-20 | 2020-09-22 | Qorvo Us, Inc. | Air-cavity module with enhanced device isolation |
| US10773952B2 (en) | 2016-05-20 | 2020-09-15 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
| US10468329B2 (en) | 2016-07-18 | 2019-11-05 | Qorvo Us, Inc. | Thermally enhanced semiconductor package having field effect transistors with back-gate feature |
| US10103080B2 (en) | 2016-06-10 | 2018-10-16 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with thermal additive and process for making the same |
| SG11201901193UA (en) | 2016-08-12 | 2019-03-28 | Qorvo Us Inc | Wafer-level package with enhanced performance |
| CN116884928A (zh) | 2016-08-12 | 2023-10-13 | Qorvo美国公司 | 具有增强性能的晶片级封装 |
| WO2018031999A1 (en) | 2016-08-12 | 2018-02-15 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
| US10109502B2 (en) | 2016-09-12 | 2018-10-23 | Qorvo Us, Inc. | Semiconductor package with reduced parasitic coupling effects and process for making the same |
| US10090339B2 (en) | 2016-10-21 | 2018-10-02 | Qorvo Us, Inc. | Radio frequency (RF) switch |
| US10749518B2 (en) | 2016-11-18 | 2020-08-18 | Qorvo Us, Inc. | Stacked field-effect transistor switch |
| US10068831B2 (en) | 2016-12-09 | 2018-09-04 | Qorvo Us, Inc. | Thermally enhanced semiconductor package and process for making the same |
| US10490471B2 (en) | 2017-07-06 | 2019-11-26 | Qorvo Us, Inc. | Wafer-level packaging for enhanced performance |
| US10784233B2 (en) | 2017-09-05 | 2020-09-22 | Qorvo Us, Inc. | Microelectronics package with self-aligned stacked-die assembly |
| US10366972B2 (en) | 2017-09-05 | 2019-07-30 | Qorvo Us, Inc. | Microelectronics package with self-aligned stacked-die assembly |
| US11152363B2 (en) | 2018-03-28 | 2021-10-19 | Qorvo Us, Inc. | Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process |
| WO2019195428A1 (en) | 2018-04-04 | 2019-10-10 | Qorvo Us, Inc. | Gallium-nitride-based module with enhanced electrical performance and process for making the same |
| US12046505B2 (en) | 2018-04-20 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation |
| US10804246B2 (en) | 2018-06-11 | 2020-10-13 | Qorvo Us, Inc. | Microelectronics package with vertically stacked dies |
| EP3818558A1 (en) | 2018-07-02 | 2021-05-12 | Qorvo US, Inc. | Rf semiconductor device and manufacturing method thereof |
| CN110958506A (zh) | 2018-09-27 | 2020-04-03 | 北京小米移动软件有限公司 | 麦克风模组、电子设备 |
| US10964554B2 (en) | 2018-10-10 | 2021-03-30 | Qorvo Us, Inc. | Wafer-level fan-out package with enhanced performance |
| US11069590B2 (en) | 2018-10-10 | 2021-07-20 | Qorvo Us, Inc. | Wafer-level fan-out package with enhanced performance |
| US11646242B2 (en) | 2018-11-29 | 2023-05-09 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with at least one heat extractor and process for making the same |
| WO2020153983A1 (en) | 2019-01-23 | 2020-07-30 | Qorvo Us, Inc. | Rf semiconductor device and manufacturing method thereof |
| US11387157B2 (en) | 2019-01-23 | 2022-07-12 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US12057374B2 (en) | 2019-01-23 | 2024-08-06 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US12125825B2 (en) | 2019-01-23 | 2024-10-22 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US12046483B2 (en) | 2019-01-23 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US12046570B2 (en) | 2019-01-23 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US11935799B2 (en) * | 2019-06-25 | 2024-03-19 | Intel Corporation | Integrated circuit package lids with polymer features |
| US11164804B2 (en) | 2019-07-23 | 2021-11-02 | International Business Machines Corporation | Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste |
| US11258229B2 (en) | 2019-08-16 | 2022-02-22 | Cisco Technology, Inc. | Thermal gel application on electronic and optical components |
| US12074086B2 (en) | 2019-11-01 | 2024-08-27 | Qorvo Us, Inc. | RF devices with nanotube particles for enhanced performance and methods of forming the same |
| US11646289B2 (en) | 2019-12-02 | 2023-05-09 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US11923238B2 (en) | 2019-12-12 | 2024-03-05 | Qorvo Us, Inc. | Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive |
| US12129168B2 (en) | 2019-12-23 | 2024-10-29 | Qorvo Us, Inc. | Microelectronics package with vertically stacked MEMS device and controller device |
| US11658083B2 (en) | 2020-12-09 | 2023-05-23 | Texas Instruments Incorporated | Film covers for sensor packages |
| CN116583949A (zh) | 2020-12-11 | 2023-08-11 | Qorvo美国公司 | 多级3d堆叠式封装和其形成方法 |
| WO2022186857A1 (en) | 2021-03-05 | 2022-09-09 | Qorvo Us, Inc. | Selective etching process for si-ge and doped epitaxial silicon |
| US11729915B1 (en) | 2022-03-22 | 2023-08-15 | Tactotek Oy | Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1081411A (en) * | 1975-12-24 | 1980-07-15 | Philipp W.H. Schuessler | Method for hermetically sealing an electronic circuit package |
| FR2524707B1 (fr) * | 1982-04-01 | 1985-05-31 | Cit Alcatel | Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus |
| JPS629639A (ja) * | 1985-07-05 | 1987-01-17 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JPS6297355A (ja) * | 1985-10-23 | 1987-05-06 | Toshiba Corp | 気密封止型半導体装置 |
| DE3817600C2 (de) * | 1987-05-26 | 1994-06-23 | Matsushita Electric Works Ltd | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis |
| US4890383A (en) * | 1988-01-15 | 1990-01-02 | Simens Corporate Research & Support, Inc. | Method for producing displays and modular components |
| US5230759A (en) * | 1989-10-20 | 1993-07-27 | Fujitsu Limited | Process for sealing a semiconductor device |
| US5105260A (en) * | 1989-10-31 | 1992-04-14 | Sgs-Thomson Microelectronics, Inc. | Rf transistor package with nickel oxide barrier |
| US5103292A (en) * | 1989-11-29 | 1992-04-07 | Olin Corporation | Metal pin grid array package |
| US5278429A (en) * | 1989-12-19 | 1994-01-11 | Fujitsu Limited | Semiconductor device having improved adhesive structure and method of producing same |
| US5250470A (en) * | 1989-12-22 | 1993-10-05 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device with corrosion resistant leads |
| US5001829A (en) * | 1990-01-02 | 1991-03-26 | General Electric Company | Method for connecting a leadless chip carrier to a substrate |
| US5043004A (en) * | 1990-08-29 | 1991-08-27 | Kyocera America, Inc. | Method for making a ceramic lid for hermetic sealing of an EPROM circuit |
| US5192681A (en) * | 1990-08-31 | 1993-03-09 | Texas Instruments Incorporated | Low cost erasable programmable read only memory package |
| US5241133A (en) * | 1990-12-21 | 1993-08-31 | Motorola, Inc. | Leadless pad array chip carrier |
| JPH04360576A (ja) * | 1991-06-07 | 1992-12-14 | Nec Corp | 固体撮像装置 |
| US5102829A (en) * | 1991-07-22 | 1992-04-07 | At&T Bell Laboratories | Plastic pin grid array package |
| US5422615A (en) * | 1992-09-14 | 1995-06-06 | Hitachi, Ltd. | High frequency circuit device |
| US5336931A (en) * | 1993-09-03 | 1994-08-09 | Motorola, Inc. | Anchoring method for flow formed integrated circuit covers |
| JPH07111254A (ja) * | 1993-10-12 | 1995-04-25 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| JPH07221217A (ja) * | 1993-12-10 | 1995-08-18 | Sumitomo Kinzoku Ceramics:Kk | 半導体パッケージ用リッドおよび半導体パッケージ |
| JPH07169872A (ja) * | 1993-12-13 | 1995-07-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| DE69527473T2 (de) * | 1994-05-09 | 2003-03-20 | Nec Corp., Tokio/Tokyo | Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren |
| US5436203A (en) * | 1994-07-05 | 1995-07-25 | Motorola, Inc. | Shielded liquid encapsulated semiconductor device and method for making the same |
| JPH08213498A (ja) * | 1995-02-07 | 1996-08-20 | Sumitomo Kinzoku Electro Device:Kk | セラミック製パッケージ |
| US5641713A (en) * | 1995-03-23 | 1997-06-24 | Texas Instruments Incorporated | Process for forming a room temperature seal between a base cavity and a lid using an organic sealant and a metal seal ring |
| US5801074A (en) * | 1996-02-20 | 1998-09-01 | Kim; Jong Tae | Method of making an air tight cavity in an assembly package |
| US5742007A (en) * | 1996-08-05 | 1998-04-21 | Motorola, Inc. | Electronic device package and method for forming the same |
| US5776798A (en) | 1996-09-04 | 1998-07-07 | Motorola, Inc. | Semiconductor package and method thereof |
| US6034429A (en) | 1997-04-18 | 2000-03-07 | Amkor Technology, Inc. | Integrated circuit package |
-
1998
- 1998-03-30 US US09/050,666 patent/US6117705A/en not_active Expired - Lifetime
-
1999
- 1999-03-11 EP EP99911330A patent/EP0985230A1/en not_active Withdrawn
- 1999-03-11 KR KR1019997010792A patent/KR20010012828A/ko not_active Ceased
- 1999-03-11 WO PCT/US1999/005364 patent/WO1999050904A1/en not_active Ceased
- 1999-03-11 CA CA002290587A patent/CA2290587A1/en not_active Abandoned
- 1999-03-11 JP JP11549402A patent/JP2000516773A/ja active Pending
- 1999-11-09 US US09/437,574 patent/US6268654B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004031939A (ja) * | 2002-06-26 | 2004-01-29 | Agilent Technol Inc | 撮像装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6268654B1 (en) | 2001-07-31 |
| EP0985230A1 (en) | 2000-03-15 |
| WO1999050904A1 (en) | 1999-10-07 |
| US6117705A (en) | 2000-09-12 |
| CA2290587A1 (en) | 1999-10-07 |
| KR20010012828A (ko) | 2001-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6268654B1 (en) | Integrated circuit package having adhesive bead supporting planar lid above planar substrate | |
| US6900531B2 (en) | Image sensor device | |
| US6034429A (en) | Integrated circuit package | |
| US6020629A (en) | Stacked semiconductor package and method of fabrication | |
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| US6143588A (en) | Method of making an integrated circuit package employing a transparent encapsulant | |
| US5087961A (en) | Semiconductor device package | |
| US20080191227A1 (en) | Surface-Mount Type Optical Semiconductor Device and Method For Manufacturing Same | |
| US20050206014A1 (en) | Semiconductor device and method of manufacturing the same | |
| WO2001043518A1 (en) | Chip package with molded underfill | |
| JP2002110718A (ja) | 半導体装置の製造方法 | |
| JP2007053335A (ja) | 半導体装置およびその製造方法 | |
| JP2004528729A (ja) | 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法 | |
| US7122407B2 (en) | Method for fabricating window ball grid array semiconductor package | |
| US8866296B2 (en) | Semiconductor device comprising thin-film terminal with deformed portion | |
| US6959489B2 (en) | Methods of making microelectronic packages | |
| US6650005B2 (en) | Micro BGA package | |
| KR101678969B1 (ko) | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 | |
| JPH0897399A (ja) | 半導体チップ及びその製造方法、半導体装置及びその製造方法並に半導体装置の実装構造 | |
| KR100247632B1 (ko) | 칩 스케일 패키지 및 그의 제조방법 | |
| CN1901211A (zh) | 半导体器件及其制造方法 | |
| JP4453009B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04280459A (ja) | 樹脂封止型半導体装置 | |
| JP2003086736A (ja) | 半導体装置用基板および半導体装置 |