JP2000516800A

JP2000516800A - スイッチト―モード電源

Info

Publication number: JP2000516800A
Application number: JP10529425A
Authority: JP
Inventors: フベルタスコルネリスミールマンス
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1997-06-13
Filing date: 1998-04-20
Publication date: 2000-12-12
Also published as: DE69836954D1; US6157179A; EP0934623B1; EP0934623A1; WO1998057417A1

Abstract

(57)【要約】本発明は、特に低出力電力を供給するのに適しているスイッチドモード電源に関するものである。スイッチドモード電源は先ず、第１期間（Ｔ１）中コンデンサ（Ｃ）を入力電圧（Ｖ_in）により周期的に充電し、次いで、コンデンサ（Ｃ）とインダクタンス（Ｌ）とから成る共振回路を形成して、前記第１期間（Ｔ１）とは分離している第２期間（Ｔ２）中に前記コンデンサ（Ｃ）における電荷が整流器を介して負荷（Ｚ）へと転送されるようにする。

Description

【発明の詳細な説明】スイッチト−モード電源本発明は請求の範囲１の前文に記載したようなスイッチト−モード電源に関するものである。本発明は、斯種のスイッチト−モード電源を具えている表示装置にも関するものである。斯種のスイッチト−モード電源は、回路の或る部分を待機モードにてアクティブにしなければならない装置に待機電力を供給するのに特に適している。既知の非スイッチト−モード電源には、一次巻線がＡＣ幹線に接続される変成器が用いられている。二次巻線は、安定化した後に、待機モードにてアクティブにしなければならないテレビジョン受信機における回路に低電力を供給するのに適している低電圧を供給する。高い幹線電圧を低い幹線周波数にて低い待機電圧に変換するのに好適な斯種の変成器は非常にかさばるものである。このような非スイッチト−モード電源は、幹線電圧が大きな範囲にわたって変化する場合に、安定化損が極めて高くなるために、効率が非常に低い。追加のメインのスイッチト−モード電源は、受信機の通常の動作状態の期間中大電力を供給するのに利用することができる。このメインのスイッチト−モード電源は任意の既知のタイプのものとすることができる。こうしたメインのスイッチト−モード電源はいずれも共通に、幹線からのエネルギーをインダクタにおける磁界を介して負荷に伝達するようにしている。かさばるインダクタをなくすためには、メインのスイッチト−モード電源のスイッチング周波数を高く選定しなければならない。メインのスイッチト−モード電源を低い待機電力発生用に用いることも既知である。高い出力電力を供給すべく設計される斯様なメインのスイッチト−モード電源は、低い出力電力を供給する場合に低効率で作動する。この原因の大部分は、システムにおけるコンポーネントでのスイッチング損及び無負荷損によって生じている。低負荷では、こうした無負荷損が比較的高くなる。スイッチング損はスイッチング周波数にかなり依存する。従って、待機モードにてメインのスイッチト−モード電源のスイッチング周波数を下げることによって効率の改善を図ることができることを確かめた。しかし、スイッチング周波数は、スイッチト−モード電源により発生されるノイズによるユーザのいらだちをなくすために、最高可聴周波数以上の周波数としなければならない。これに対し、スイッチング周波数を極めて低くするには、インダクタを極めて大きくしなければならず、これでは変える意味がない。テレビジョン装置に小さな待機電力を供給するのに別個のスイッチト−モード電源を用いることも既知である。このような別個のスイッチト−モード電源は、低電力を高効率で供給するように最適化することができる。しかし、上述したのと同じ理由で、スイッチング周波数は可聴ノイズをなくすか、又は大き過ぎる誘導性の回路部品をなくすために、最高の可聴周波数以上の周波数に選定しなければならない。こうした最適化した別個のスイッチト−モード電源は、メインのスイッチト−モード電源よりも低電力を供給するのに良好な効率を呈するけれども、その効率にはまだ改善の余地がある。別個のスイッチト−モード電源としては、フライバックコンバータがよく用いられる。このようなフライバックコンバータはＡＣ幹線電圧を受電する入力端子を具えている。ＡＣ幹線電圧を受電する入力端子間には整流回路と平滑コンデンサとの直列回路が配置される。平滑コンデンサの両端にはインダクタとトランジスタの主電流通路との直列回路が接続される。エネルギーは、トランジスタのオン状態の期間中にインダクタに蓄積される。インダクタにおけるエネルギーは、トランジスタのオフ状態の期間中に整流ダイオードを経て負荷へと伝達される。制御回路は、可聴ノイズをなくすのに十分な高さに選定した周波数でスイッチングトランジスタを切り換えるべくこのトランジスタを制御する。大抵の場合には、消散スナバ回路をインダクタと並列に配置して、回路における電圧のあまりに急峻な変動や、あまりに高過ぎる電圧をなくすようにしている。高いスイッチング周波数及び消散スナバ回路は既知の別個のスイッチト−モード電源の効率を最高とするのを損ねている。本発明の目的は、効率を改善したスイッチト−モード電源を提供することにある。このために、本発明の第１見地では、請求の範囲１に記載したようなスイッチト−モード電源を提供する。本発明の第２見地では斯様なスイッチト−モード電源を具えている、請求の範囲９に記載したような表示装置を提供する。第１期間においては、キャパシタンスが入力電圧を受電する充電回路を介して充電される。入力電圧はＤＣ電圧か、単相又は二相の整流したＡＣ幹線電圧か、非正弦波状のＡＣ電圧とすることができる。整流したＡＣ幹線電圧は平滑化する必要がない。入力電圧をＤＣ電圧とする場合には、充電回路における可制御スイッチング素子を制御して、第１期間中ＤＣ入力電圧をキャパシタンスに結合させる別個の発振器を用いることができる。整流したＡＣ幹線（又はＡＣ−）入力電圧を用いる場合には、充電回路を別個の発振器によって制御される可制御スイッチング素子で構成することができる。充電回路は、入力電圧とキャパシタンスとの間に結合される単相又は２相の整流回路で構成することもできる。後者の場合には、キャパシタンスは、ＡＣ幹線電圧の極性及び振幅が整流回路を導通させる第１期間中に充電されるようになる。このようにして、キャパシタンスに電荷を低損失で蓄積することができる。充電周期の繰返し周波数は自由に選択することができ、これは、インダクタンスとは異なり、キャパシタンスは可聴ノイズを発生しないからである。かさばるインダクタを必要とせず、インダクタでの極めて大きな電流をなくし、整流したＡＣ幹線入力電圧の繰返し周波数を用いてキャパシタンスを充電することもできる。キャパシタンスを充電した第１期間後には、キャパシタンスを完全に、又は部分的に負荷へと放電させなければならない。このために、キャパシタンスとインダクタンスとを含む直列又は並列共振回路を形成すべくスイッチング素子を配置する。このようにして、本発明による低電力スイッチト−モード電源はキャパシタンスの共振で電荷を低損失で負荷へと転送する。回路は共振動作をするので、急峻な信号転換部をなくす消散スナバ回路は必要でなくなる。共振周波数はコンデンサの充電動作の繰返し周波数に無関係に選択することができる。従って、高い共振周波数を選択して、小さなインダクタンスを得ることができる。負荷へのコンデンサの電荷転送にとっては、電荷の実際の転送を共振周期の１／２以下に抑えれば十分である。本発明の好適例では、キャパシタンスを整流幹線電圧の繰返し周波数で充電し、且つキャパシタンスを（最高可聴周波数以上の）遙かに高い共振周波数で放電させる。本発明の有利な好適例は従属請求項に記載した通りである。請求の範囲２に記載したような本発明の好適例では、第１期間中にキャパシタンスを充電するのに整流した幹線電圧を用いる。このようにすることの利点は、ＡＣ幹線の入力電圧とキャパシタンス間の電圧との電圧差が、整流回路が導通する瞬時に極めて低くなるため、大電流が存在しなくなることにある。このために、充電期間中にインダクタがキャパシタンスと直列に配置されても、小電流が可聴ノイズを生じることはない。さらに、ＡＣ幹線電圧が、キャパシタンス間に発生する電圧の極性に相当する極性を有すると共に、コンデンサ間の電圧よりも高い値を有している場合には、単相整流回路はキャパシタンスに電流を供給するだけである。２相整流器は、ＡＣ幹線電圧がキャパシタンスにおける電圧よりも大きい限り、ＡＣ幹線電圧の極性に無関係にキャパシタンスを充電することができる。キャパシタンスは、第２期間と第１期間とを分離させるので、第１期間である充電期間中に放電することはない。通常の動作状態においては、第１期間はＡＣ幹線電圧がその最大振幅に達する際に確実に終了する。従って、制御回路はＡＣ幹線電圧を入力情報として用いることにより第２期間を決めることができる。このことからして、スイッチング素子は別個の発振信号の代わりに幹線電圧を用いて制御されるから、簡単な制御回路を用いることができる。請求の範囲３に記載したような本発明の例では、キャパシタンスを単相整流回路を介して充電する。このようにすると、ＡＣ幹線電圧が第１極性を有するＡＣ幹線電圧の半周期部分の期間中に電流がキャパシタンスヘ供給される。次の半周期中には、ＡＣ幹線電圧が第１極性とは反対の第２極性を有し、整流回路が非導通になる。制御回路は、ＡＣ幹線電圧の第２極性に基づいて第２期間を特定する。このような検出は極めて簡単である。請求の範囲４に記載したような本発明の例では、スイッチング素子をサイリスタとする。サイリスタはこの回路に幾つかを利点を持たらす。エネルギーは、低い幹線周波数に等しい繰返し周波数で転送されるだけであるので、高い共振周波数の期間中の共振回路におけるピーク電流は高くなるが、サイリスタにて消費されるエネルギーは極めて小さい。従って、小形で、安価なサイリスタ（例えば、ＴＯ９２又はＳＭＤパッケージにおけるもの）を用いることができる。第２の利点は、サイリスタによって必要とされるトリガ電流が低い（例えば、２０μＡ）ことにある。請求の範囲５に記載したような本発明による例では、スイッチング素子の主端子を入力端子の一方に結合させて、スイッチング素子を簡単な回路でオン−オフ制御することができる。請求の範囲６に記載したような本発明の例では、並列安定器（例えば、ツェナーダイオード）を出力端子間に結合させて、負荷に供給される出力電圧を安定化させる。負荷に転送され得るエネルギー量は、キャパシタンスに蓄積される電荷量によって制限される。この電荷量は、負荷が必要とする最大電力よりもほんの少しだけ多めの電力を供給できるように選択することができる。この方法では簡単な手段で、しかも消散もなく、安定化が得られる。請求の範囲７に記載したような本発明の例では、可制御スイッチング素子がキャパシタンスを充電させることができる時間によって第１期間を決定する。この方法では、第１期間を変えることによって、キャパシタンスに蓄積される電荷量を制御することができる。請求の範囲８に記載したような本発明の例では、コンデンサに蓄積される電荷量を制御して、入力電圧又は負荷の変動を補償する。本発明のこうした要点及び他の要点を以下添付図面を参照して説明することにより明らかにする。図面中：図１は本発明によるスイッチト−モード電源の基本回路図を示し、図２は、入力電圧をＤＣ電圧とする本発明によるスイッチト−モード電源の基本回路図を示し、図３は本発明によるスイッチト−モード電源の好適実施例の基本回路図を示し、図４Ａ〜図４Ｄは、図３の回路図の動作を幹線周波数に対して説明する波形図を示し、図５Ａ〜図５Ｆは、図３の回路図の動作を共振周波数に対して説明する波形図を示し、図６は本発明によるスイッチト−モード電源の好適実施例の詳細な回路図を示し、図７Ａ〜図７Ｃは、本発明によるスイッチト−モード電源の他の実施例の基本回路図を示し、図８は、キャパシタンスの充電期間を制御する本発明によるスイッチト−モード電源の実施例の回路図を示し、図９は図８に示したような回路に発生する信号の波形図を示し、図１０は本発明によるスイッチト−モード電源を具えている表示装置を示す。図１は本発明によるスイッチト−モード電源の基本回路図を示す。このスイッチト−モード電源回路は入力電圧Ｖ_inを受電する入力端子１，２と、負荷ＺにＤＣ出力電圧Ｖ_outを供給する出力端子３，４とを具えている。入力電圧Ｖ_inを受電する入力端子１，２には充電回路５を結合させる。この充電回路５の出力端子はコンデンサＣに接続して、このコンデンサＣに第１期間Ｔ１の期間中電荷を周期的に蓄積する。コンデンサＣの両端間にはインダクタＬと、スイッチング素子Ｓと、整流器６と、負荷Ｚとの直列回路を結合させる。整流器６をダイオードとして示してあるが、これは整流するのに好適な他の任意の素子（例えば、サイリスタ）とすることができる。出力端子３と４との間には平滑コンデンサＣ２を配置する。制御回路７はスイッチング素子Ｓの制御入力端子に制御信号Ｃｓを供給して、スイッチング素子Ｓのオン−オフ状態を制御する。スイッチング素子Ｓは第２期間Ｔ２の期間中周期的にオン状態になる。図１によるスイッチト−モード電源の動作を、例えば幹線電圧とするＡＣ（交流）入力電圧Ｖ_inに基づいて説明する。充電回路５は、整流した電圧をコンデンサＣへ供給する既知の単相又は二相整流回路で構成することができる。従って、コンデンサＣは、ＡＣ入力電圧の値が、このコンデンサＣ間の電圧よりも高くなる第１期間Ｔ１の期間中充電される。この充電期間後にスイッチング素子Ｓは第２期間Ｔ２の期間中閉じる。この際、コンデンサＣ及びインダクタＬが共振回路を形成し、コンデンサＣにおけるエネルギーは整流器６を経て負荷Ｚへと転送される。制御回路７はＡＣ入力電圧Ｖ_inに基づいて第２期間Ｔ２を決めることができ、このような制御回路７の詳細な例を図６に示してある。制御回路７は、コンデンサＣの電圧Ｖｃを検知して、入力電圧Ｖ_inが最大値に達した後の所定の遅延時間をもって第２期間Ｔ２を開始させるようにすることもできる。入力端子１，２から出力端子３，４へのエネルギーの伝達は、コンデンサＣに蓄積される電荷によってほぼ決定される。第１期間Ｔ１と第２期間Ｔ２は分離させて、第１期間Ｔ１にコンデンサＣにエネルギーを十分に蓄えることができ、且つコンデンサＣに蓄えられたエネルギーを第２期間Ｔ２の期間中に負荷Ｚへ伝達することができる共振回路Ｌ，Ｃを得ることができるようにしなければならない。図２も本発明によるスイッチト−モード電源の基本回路図を示す。ここに、図１における参照番号と同じ番号の素子は同じ機能を有する。図２に示した例のスイッチト−モード電源では、入力電圧Ｖ_inをＤＣ（直流）電圧とする。図２のインダクタＬは、第１期間Ｔ１の期間中はコンデンサＣと直列に配置される。インダクタＬはコンデンサＣの充電サイクルの（あまり高くない）繰返し周波数にて低いインピーダンスを有し、コンデンサＣの充電電流は充電サイクルの終りに極め低くなる。このために、インダクタＬに流れる電流、従って、インダクタＬに蓄積される磁気エネルギーは充電サイクル（Ｔ１）の終りに極めて低くなる。この際の充電回路５は、入力端子１とノードＮ１との間に配置される可制御スイッチＳ２で構成する。コンデンサＣはノードＮ１とノードＮ２との間に配置する。整流器６はノードＮ２と出力端子３との間に配置する。スイッチング素子ＳはノードＮ１と入力端子２との間に配置する。インダクタＬはノードＮ２と入力端子２との間に配置する。コンデンサＣは可制御スイッチＳ２のオン時間中充電される。この際の制御回路７は、パルス発生器７２に供給される繰返し発振信号を発生する発振器７１を具えている。パルス発生器７２は可制御スイッチＳ２へ制御信号Ｃｓ２を供給すると共にスイッチング素子Ｓへ制御信号Ｃｓを供給する。パルス発生器７２はリセット可能なカウンタで構成することができ、しかも上述したように作動させることができる。第１カウンタは開始時点からの発振信号の第１予定サイクル数を計数することによって第１期間Ｔ１を決定する。制御信号Ｃｓ２は開始時点に可制御スイッチＳ２を閉じており、第１カウンタの計数値が第１予定数に達する瞬時に可制御スイッチＳ２を開く。第２カウンタは、第１カウンタが第１予定数に達する瞬時によってトリガされる発振信号の第２予定サイクル数を計数し始める。第２期間Ｔ２は第２カウンタの計数開始時点から、この第２カウンタの計数値が第２予定数に達するまでの期間である。スイッチング素子Ｓは第２期間Ｔ２の期間中は閉じている。第１カウンタの計数開始時点は、第２カウンタが第２予定数に達する時点によって決定される。パルス発生器７２は多くの種々方法で構成することができ、第１及び第２期間Ｔ１，Ｔ２を、スイッチング素子Ｓ及び可制御スイッチＳ２が双方共に開く期間が生じるように選択することができる。図３は本発明によるスイッチト−モード電源の好適実施例の基本回路図を示す。図１におけるものと同じ参照番号を有する素子は同じような機能を有している。この際の入力電圧Ｖ_inはＡＣ幹線電圧とする。整流ダイオードとする充電回路５と、コンデンサＣと、インダクタＬとの直列回路を入力端子１と２との間に配置する。スイッチング素子ＳはコンデンサＣとインダクタＬとの直列回路間に配置する。整流器６はコンデンサＣとインダクタＬとの接続点と、出力端子３との間に配置する。コンデンサＣは、ＡＣ幹線電圧が適当な極性の振幅を有する際の第１期間中整流ダイオード５を経て充電される。スイッチング素子Ｓはこの第１期間中は開いている。インダクタＬのインダクタンスを小さく選定してあるために、このインダクタＬ間の電圧はコンデンサＣの充電期間中は小さい。整流器６は第１期間中は非導通である。第１期間後にはスイッチング素子Ｓが閉じる。コンデンサＣとインダクタＬは並列共振回路を形成する。コンデンサＣにおけるエネルギーはインダクタＬへと伝達される。全てのエネルギーがインダクタＬへ伝達された時点に、コンデンサＣ間の電圧がゼロとなり、インダクタＬにおける電流が最大となる。インダクタＬにおける電流はコンデンサＣを逆極性で充電し始め、整流器６が導通し始め、インダクタＬにおけるエネルギーが負荷Ｚへと伝達される。整流ダイオード５は第１期間以外は非導通である。図３に示したような本発明によるスイッチト−モード電源の実施例の動作を図４Ａ〜図４Ｄ及び図５Ａ〜図５Ｆに示した波形図についてもっと詳細に説明する。図４Ａ〜図４Ｄは、図３の回路図の動作を低いＡＣ幹線周波数に関連づけたマクロの時間スケールで示したものである。図４Ａは、幹線の周波数が５０又は６０Ｈｚで、対応する周期がＴのＡＣ幹線の入力電圧Ｖ_inを示す。このＡＣ幹線入力電圧Ｖ_inの最大値Ｖ_in,mは瞬時Ｔ／４におけるＡＣ幹線入力電圧Ｖ_inの正極性の期間中に生じる。図４ＢはコンデンサＣ間の電圧Ｖｃを示す。整流ダイオード５は（コンデンサＣ間の電圧がゼロで、整流ダイオード５が理想的なものであるとすると）瞬時０の時点に導通し始め、瞬時Ｔ／４の時点にて導通を停止する。コンデンサＣ間の電圧ＶｃはＡＣ幹線入力電圧Ｖ_inに追従し、コンデンサＣは瞬時Ｔ／４におけるＡＣ幹線入力電圧Ｖ_inのピーク値Ｖ_in,mにまで充電される。コンデンサＣはこのピーク電圧Ｖ_in,mを、スイッチング素子Ｓが閉じる時点ｔ１まで維持する。コンデンサＣにおける電荷は、このコンデンサＣとインダクタＬとによって形成される共振回路が幹線周波数に対して高い共振周波数を有するので、ｔ１後に短時間で負荷Ｚへと転送される。図４ＣはコンデンサＣに流れる電流Ｉｃを示す。コンデンサＣの充電は比較的高い電流で始まる。充電電流Ｉｃは、コンデンサＣ間の電圧ＶｃがＡＣ幹線電圧のピーク値Ｖ_in,mに近づくにつれて小さくなる。図４Ｄは共振相の期間中にスイッチング素子Ｓに流れる電流を示す。スイッチング素子Ｓが閉じる瞬時ｔ１付近の各波形を図５Ａ〜図５Ｆにかなり拡大して示してある。図５Ａ〜図５Ｆは図３の回路図の動作を、負荷ＺへのコンデンサＣにおける電荷の転送中のこの回路の共振特性を示すのに適した時間スケールにて示したものである。図５Ａはスイッチング素子Ｓに供給される制御信号Ｃｓを示す。スイッチング素子Ｓはｔ１の時点にて閉じる。図５ＢはコンデンサＣ間の電圧Ｖｃを示す。図５ＣはインダクタＬ間の電圧Ｖ１を示す。図５Ｄはスイッチング素子Ｓ及びコンデンサＣをそれぞれ流れる電流Ｉｓ及びＩｃを示す。図５ＥはインダクタＬを流れる電流Ｉ１を示す。図５Ｆは整流器６を経て平滑コンデンサＣ２及び負荷Ｚに流れる電流を示す。コンデンサＣにおける電圧は、このコンデンサＣが完全に充電されている場合における瞬時ｔ１にはＡＣ幹線電圧Ｖ_inのピーク値Ｖ_in,mに等しい。インダクタＬ間の電圧Ｖ１は瞬時ｔ１の直前までゼロであり、スイッチング素子Ｓが閉じる瞬時ｔ１にて−Ｖ_in,mにジャンプする。この瞬時には、スイッチング素子Ｓが閉じて、コンデンサＣとインダクタＬとの共振回路が発振し始める。そして、コンデンサＣの電圧Ｖｃは低下し、インダクタＬ間の電圧Ｖ１が増大し、スイッチング素子Ｓ、コンデンサＣ及びインダクタＬをそれぞれ流れる電流Ｉｓ，Ｉｃ及びＩ１は、コンデンサＣが瞬時ｔ２にて完全に放電されるまで増大する。そして、インダクタＬを流れる電流Ｉ１は、整流ダイオード６が瞬時ｔ３に導通し始めるまでコンデンサＣを逆極性で充電し始める。コンデンサＣ及びインダクタＬ間のそれぞれの電圧Ｖｃ及びＶ１は平滑コンデンサＣ２におけるＤＣ出力電圧Ｖ_out に等しくなる。コンデンサＣ及びスイッチング素子Ｓにそれぞれ流れる電流Ｉｃ及びＩｓはゼロとなる。インダクタＬ及び整流ダイオード６をそれぞれ流れる電流Ｉ１及びＩｄは、瞬時ｔ４にてゼロとなるまで低下する。図６は、図３に示したような本発明によるスイッチト−モード電源の好適実施例の詳細な回路図を示す。スイッチング素子Ｓはサイリスタとし、このサイリスタの陽極を整流ダイオード５の陰極に接続する。制御回路７はｎｐｎトランジスタＴ１を具えており、このトランジスタのコレクタをサイリスタＳのゲートに接続し、エミッタを入力端子２に接続し、ベースを抵抗Ｒ１を経て入力端子１に接続する。ダイオードＤ１はトランジスタＴ１のベースに接続される陰極と、入力端子２に接続される陽極とを有している。サイリスタＳのゲートは抵抗Ｒ２を経て整流ダイオード５の陰極と、コンデンサＣ１経てサイリスタＳの陰極とに接続する。ダイオードＤ１は、ＡＣ幹線の入力電圧Ｖ_inが正極性を有している（入力端子１における電圧が入力端子２における電圧よりも高い）限り、非導通状態にある。この際、トランジスタＴ１は導通し、サイリスタＳは非導通状態にある。コンデンサＣは整流ダイオード５を経て充電される。整流ダイオード５はＡＣ幹線の入力電圧Ｖ_inがピーク値Ｖ_in,mに達した後に導通を停止する。ダイオードＤ１はＡＣ幹線入力電圧Ｖ_inの極性が変わった後に導通し始める。従って、トランジスタＴ１の導通が停止し、サイリスタＳがトリガされて、導通するようになる。これにより、コンデンサＣの共振放電が開始する。ツェナーダイオードＺｄは、出力電圧Ｖ_outを安定化するために出力端子３と４との間に配置する。サイリスタＳが永久短絡する場合に、回路を開いて安全を図るために、整流ダイオード５に直列に特別の安全抵抗Ｒ３を配置する。ダイオードＤ２は、スイッチ−オフ時におけるサイリスタＳ間の負電圧ステップを抑圧するためにサイリスタＳの陽極と陰極との間に逆並列に配置する。このようにして、斯かる負電圧パルスが幹線電圧に帰還することによって生ずる幹線妨害を防止する。コンデンサＣ１は、サイリスタが導通する時点を遅らせる。従って、出力端子３と４との間にたとえ短絡があっても、ＡＣ幹線電圧の極性が変わるまで整流ダイオード５を導通させることにより、サイリスタＳと整流ダイオード５は同時には導通しなくなる。使用する各回路部品の実際の値は：Ｃ＝１００ｎＦ、Ｌ＝１００μＨ、Ｒ１＝Ｒ２＝１００ＭΩ、Ｒ３＝１００Ω、Ｃ１＝２２０ｎＦとする。図７Ａ〜図７Ｃは本発明によるスイッチト−モード電源の他の実施例の基本回路図を示す。ここでは、図１，図２，図３及び図６に示したような充電回路５及びスイッチング素子Ｓを２位置スイッチ５，Ｓにより図式的に示してある。図７Ａの例では、２位置スイッチ５，Ｓが第１位置にある場合に、コンデンサＣとインダクタＬとの直列回路が入力端子１と２との間に接続されて、コンデンサＣが充電される。２位置スイッチ５，Ｓの別の位置では、コンデンサＣと、インダクタＬと、整流器６と、平滑コンデンサＣ２との直列回路が直列共振回路を形成し、コンデンサＣにおける電荷が整流器６を経て出力端子３へと転送され、平滑コンデンサＣ２及び負荷ｚへ電流を供給する。整流器６の陰極は平滑コンデンサＣ２に接続し、負荷Ｚは出力端子３と４との間に配置する。入力端子２と出力端子４は相互接続する。図７Ｂの例では、２位置スイッチ５，Ｓが第１位置にある場合に、コンデンサＣが入力端子１と２との間に配置されて、コンデンサＣが充電される。インダクタＬは、２位置スイッチ５，Ｓが第２位置にある場合に、コンデンサＣと２位置スイッチ５，Ｓとの直列回路に並列に配置される。整流器６は、２位置スイッチ５，Ｓに接続されるインダクタＬの一端と、出力端子３との間に配置する。平滑コンデンサＣ２及び負荷Ｚは出力端子３と４との間に接続する。整流ダイオード６の陽極は平滑コンデンサＣ２に接続する。入力端子２と出力端子４は相互接続する。２位置スイッチ５，Ｓが第２位置に切り換わった瞬時にコンデンサＣとインダクタＬとが並列共振回路を形成する。この際、先ずコンデンサＣにおけるエネルギーが高い共振周波数でインダクタＬへと伝達される。次いで、このインダクタにおける大部分のエネルギーが整流器６を経て平滑コンデンサＣ２及び負荷Ｚへと転送される。こうして、２位置スイッチ５，Ｓが第１位置にある第１期間Ｔ１の期間中にコンデンサＣに蓄積されたエネルギーが、２位置スイッチ５，Ｓが第２位置にある第２期間Ｔ２の期間中に負荷Ｚへと伝達される。出力電圧Ｖ_ou _t の平均値が一定となる安定状態においては、コンデンサＣに蓄積されたエネルギーに等しいエネルギーが負荷Ｚによって引き出される。図７Ｃの例では、２位置スイッチ５，Ｓの第１位置にて、コンデンサＣとインダクタＬとの直列回路が入力端子１と２との間に接続されて、コンデンサＣが充電される。２位置スイッチ５，Ｓの第２位置では、コンデンサＣとインダクタＬとが並列共振回路を成すように配置される。整流器６は、コンデンサＣとインダクタＬとの接続点に接続される陰極と、出力端子３に接続される陽極とを有している。平滑コンデンサＣ２及び負荷Ｚは出力端子３と４との間に接続する。入力端子２と出力端子４は相互接続する。図７Ｃの回路は、２位置スイッチ５，Ｓが第２位置にある場合には、図７Ｂの回路と同じとなり、従って同じように機能する。図８は、コンデンサＣの充電期間を制御する本発明によるスイッチト−モード電源の実施例の回路図を示す。このスイッチト−モード電源回路は、入力電圧Ｖ_inを受電する入力端子１，２と、DC出力電圧Ｖ_out、を負荷Ｚに供給する出力端子３，４とを具えている。充電回路５は入力端子１，２に結合されて、入力電圧Ｖ_inを受電する。コンデンサＣとインダクタＬの一次巻線Ｌ１との直列回路を充電回路５の出力端子と入力端子２との間に接続する。充電回路５は整流回路Ｄと可制御スイッチング素子Ｓ２との直列回路を具えている。スイッチング素子ＳをコンデンサＣと一次巻線Ｌ１との直列回路に並列に接続する。平滑コンデンサＣ２と負荷Ｚとの並列回路を整流器６を経てインダクタＬの二次巻線Ｌ２の両端に接続する。制御回路７は演算増幅器７３を具えており、この増幅器の反転入力端子は出力電圧Ｖ_outを受電し、非反転入力端子は基準電圧Ｖ_refを受電し、出力端子は比較器７４の非反転入力端子に接続する。比較器７４の反転入力端子はタップ回路７５を経てタップ入力電圧ｋＶ_inを受電し、比較器７４の出力端子は可制御スイッチング素子Ｓ２の制御入力端子に制御信号Ｃｓ２を供給する。ドライバ回路７５は比較器７４の出力端子に接続される入力端子と、スイッチング素子Ｓに制御信号Ｃｓを供給する出力端子とを有している。制御回路の基本動作は前述したものと同じである。コンデンサＣは、整流回路Ｄと可制御スイッチング素子Ｓ２との直列回路がコンデンサＣに通電する第１期間Ｔ１の期間中充電される。この充電期間後にスイッチング素子Ｓが閉じて、コンデンサＣとインダクタンスＬとで共振回路が形成されて、コンデンサＣの電荷を負荷Ｚに転送する。この例では、インダクタンスＬを変成器とする。このようにすることの利点は、幹線電圧と出力電圧Ｖ_outとが分離されることにある。制御回路７は可制御スイッチング素子Ｓ２とスイッチング素子Ｓとを制御する。制御回路７の動作を図９Ａ〜図９Ｃにつきもっと詳しく説明する。図９Ａ〜図９Ｃは図８に示したような回路にて発生する信号の波形を示す。図９Ａはタップ入力電圧ｋＶ_inを半正弦波として示し、且つ演算増幅器７３の出力端子に現われる誤差信号Ｖｅを真っ直ぐな破線として示したものである。図９Ｂはスイッチング素子Ｓ２に供給される制御信号Ｃｓ２を示し、図９ＣはコンデンサＣにおける電圧Ｖｃを示している。回路は、出力電圧Ｖ_outが所望値を呈する安定状態にあるものとする。出力電圧Ｖ_outを所望値に保つためには、コンデンサＣの充電と放電との完全な１サイクル中におけるコンデンサＣに蓄積されるエネルギー量と、負荷Ｚによって引き出されるエネルギー量とを等しくしなければならない。コンデンサＣに蓄積される電荷量は第１期間Ｔ１の長さに依存し、この第１期間は、整流回路Ｄと可制御スイッチＳ２とが共に導通している時間によって決まる。通常の動作中には、整流回路Ｄが瞬時ｔ１からｔ４まで導通する。第１期間Ｔ１は、瞬時ｔ１とｔ４との間の瞬時ｔ３にて制御スイッチＳ２を開くことによって制御することができる。演算増幅器７３は出力電圧Ｖ_outと基準電圧Ｖ_refとの差の目安となる誤差信号Ｖｅを供給する。比較器７４は誤差信号Ｖｅをタップ入力電圧ｋＶ_inと比較して、制御信号Ｃｓ２を供給する。誤差電圧Ｖｅがタップ入力電圧ｋＶ_inよりも高い限り、制御信号Ｃｓ２は高くて、可制御スイッチング素子Ｓ２が導通する。誤差電圧Ｖｅがタップ入力電圧ｋＶ_inよりも低くなる瞬時ｔ３からｔ５までの期間中は、制御信号Ｃｓ２が低くなり、可制御スイッチング素子Ｓ２が非導通になる。可制御スイッチング素子Ｓ２及び整流回路Ｄは双方共にｔ１〜ｔ３の期間中導通する。従って、コンデンサＣが充電される第１期間Ｔ１は、ｔ１からｔ３までとなる。図９Ｃに示すように、コンデンサＣの電圧Ｖｃは第１期間Ｔ１の期間中は増大し、その後スイッチＳが閉じるまで一定値Ｖｃ，ｎに留まる。このコンデンサＣにおける一定値の電圧Ｖｃ，ｎは、コンデンサＣの放電期間中に負荷Ｚによって引き出される電流を供給するのに必要とされるコンデンサＣにおける電荷量に相当する。負荷Ｚが、コンデンサＣに蓄積されるエネルギーよりもずっと少ないエネルギーしか引き出さない場合には、出力電圧Ｖ_outが増大する。従って、誤差電圧Ｖｅが減少し、可制御スイッチング素子Ｓ２の導通期間ｔ１〜ｔ３が短くなる。これにより、コンデンサＣに蓄積される電荷量が低下し、安定状態に達することになる。ＡＣ幹線入力電圧Ｖ_inの振幅が（図９Ａに破線の半正弦波で示すように）増大する場合には、可制御スイッチング素子Ｓ２の導通期間がｔ１〜ｔ３からｔ１〜ｔ２に減少する。タップ入力電圧ｋＶ_inの代わりに、比較器７４の反転入力端子は、幹線周波数にトリガされる固定の反復波形（例えば、正弦又はのこぎり波形）の電圧を受電するようにすることもできる。この場合にも入力電圧Ｖ_inの変動は、出力電圧Ｖ_out がそれ相当に変化するので補償される。図６について述べたように、ドライバ回路７５及び制御スイッチング素子Ｓは省くことができる。図８に示した回路は、タップ入力電圧ｋＶ_inが誤差電圧Ｖｅに等しくなる瞬時ｔ５（図９Ａ参照）におけるタップ入力電圧ｋＶ_inの立下り縁の期間中に可制御スイッチング素子Ｓ２がスイッチ・オンするように構成することができる。この場合に、可制御スイッチング素子Ｓ２をサイリスタとする場合には、このサイリスタを、入力電圧Ｖ_inがゼロレベルを交差する瞬時ｔ６にスイッチ・オフさせるようにする。図１０は本発明によるスイッチト−モード電源を具えている表示装置を示す。信号処理回路Ｓｐｃは、位置情報及びビデオ情報を包含している入り表示情報Ｉｄｉを受信する。信号処理回路Ｓｐｃは、位置情報に応答して、これに対応するビデオ情報をディスプレイデバイスＣＲＴに表示させなければならない位置を決定するための周知の同期回路を具えることができる。信号処理回路Ｓｐｃは、ビデオ情報を処理して、ディスプレイデバイスＣＲＴを駆動させるのに好適な駆動信号Ｄｓを得るための周知のビデオ処理回路も具えることができる。ディスプレイデバイスＣＲＴは、例えば陰極線管か、液晶ディスプレイ又はプラズマディスプレイの如きマトリックスディスプレイとする。表示装置はさらに、信号処理回路Ｓｐｃによって行われる処理を調整するためのユーザコマンドＵｃを受信するコマンド回路μＰも具えている。コマンド回路μＰは赤外線受光器と、リモコンによって送られるユーザコマンドを受信して、検出するマイクロコンピュータとで構成することができる。ユーザが信号処理回路Ｓｐｃの設定値を変えることを望む場合、例えば、他の放送チャンネルを選択したい場合には、リモコンを起動させて、コマンド回路μＰが信号処理回路Ｓｐｃに所望な放送チャンネルを選択すべく命令するようにする。主電源Ａは信号処理回路Ｓｐｃに電力を供給する。本発明によるスイッチト−モード電源Ｂは、その出力電圧Ｖ_outをコマンド回路 μＰに供給する。双方の電源Ａ，Ｂは幹線から入力電圧Ｖ_inを受電する。表示装置の通常の動作中は、全ての回路が附勢される。表示装置の低電力消費状態においては、主電源Ａが不作動となり、本発明によるスイッチト−モード電源Ｂが起動する。コマンド回路μＰの少なくとも一部を本発明によるスイッチト−モード電源により附勢して、ユーザコマンドＵｃを依然受信できて、要求がある場合に、表示装置を通常の動作モードに切り換え得るようにする。本発明を好適実施例につき説明したが、本発明は上述した原理内での変更が当業者に明らかであることからして、本発明は好適実施例のみに限定されるものでなく、斯様な変更を加え得るものとする。インダクタＬは、その位置に一次巻線を配置する変成器と置き換えることができる。変成器は少なくとも１つの二次巻線を有しており、この二次巻線に整流素子６を介して負荷Ｚを接続する。全てのスイッチＳ，Ｓ２は、例えば、バイポーラ又は電界効果トランジスタ、サイリスタ、或いはＩＧＢＴの如き、適当な半導体素子とすることができる。全ての整流素子５，６，Ｄは、例えば、ダイオード又はサイリスタの如き適当な半導体素子で構成することができる。請求の範囲における参照符号は請求の範囲を限定するものと解釈すべきではない。

Claims

【特許請求の範囲】１．入力電圧（Ｖ_in）受電用の入力端子（１，２）及びＤＣ出力電圧（Ｖ_out）を負荷（Ｚ）に供給する出力端子（３，４）と；キャパシタンス（Ｃ）及びインダクタンス（Ｌ）と；入力電圧（Ｖ_in）を受電し、キャパシタンス（Ｃ）に結合されて、第１期間（Ｔ１）中キャパシタンス(Ｃ)に電荷を周期的に蓄積する充電手段（５）と；インダクタンス（Ｌ）と出力端子（３，４）の一方との間に結合されて、ＤＣ出力電圧（Ｖ_out）を供給する整流手段（６）と；インダクタンス（Ｌ）に結合されたスイッチング素子（Ｓ）と；スイッチング素子（Ｓ）をオン又はオフ状態に制御し、該スイッチング素子（Ｓ）が第２期間（Ｔ２）中に周期的にオン状態となるようにする制御回路（７）と；を具えているスイッチドモード電源回路において、キャパシタンス（Ｃ）、インダクタンス（Ｌ）及びスイッチング素子（Ｓ）を、スイッチング素子（Ｓ）のオン状態において、キャパシタンス（Ｃ）に蓄積された電荷を前記整流手段（６）を経て負荷（Ｚ）へ転送する共振回路を形成すべく配置し、前記第１（Ｔ１）及び第２期間（Ｔ２）を分離させて、入力端子（１，２）から出力端子（３，４）へのエネルギーの転送量が、キャパシタンス（Ｃ）に蓄積される電荷量によってほぼ決定されるようにしたことを特徴とするスイッチドモード電源回路。２．前記入力電圧（Ｖ_in）をＡＣ幹線電圧とし、前記充電回路（５）を第１期間（Ｔ１）中前記キャパシタンス（Ｃ）に電流を供給する単相又は二相の整流回路で構成し、且つ前記制御回路（７）を、ＡＣ幹線電圧を受電して、該ＡＣ幹線電圧に応答して第２期間（Ｔ２）を決定するのに適合させるようにしたことを特徴とする請求の範囲１に記載のスイッチドモード電源回路。３．前記充電回路（５）が、ＡＣ幹線電圧の第１極性の少なくとも一部分の期間中前記キャパシタンス（Ｃ）に電流を供給する単相整流回路を具え、且つ前記制御回路（７）が、ＡＣ幹線電圧の他の極性を検出して、ＡＣ幹線電圧が他の極性を有する期間の少なくとも一部分の期間中アクティブとなる制御信号（Ｃｓ）を発生する電圧検出手段（Ｒ１，Ｄ１，Ｔ１）を具え、前記アクティブとなる制御信号（Ｃｓ）が第２期間（Ｔ２）を決定するようにしたことを特徴とする請求の範囲２に記載のスイッチドモード電源回路。４．前記スイッチング素子（Ｓ）をサイリスタとし、該サイリスタが導通する場合に、該サイリスタの主電流通路が前記インダクタンス（Ｌ）及びキャパシタンス（Ｃ）と共に共振回路を形成すべく配置され、且つ前記サイリスタの制御入力端子（ｇ）が、前記電圧検出手段（Ｒ１，Ｄ１，Ｔ１）の制御信号（Ｃｓ）を受信すべく結合されて、前記サイリスタを第２期間（Ｔ２）中導通状態に持たらすようにしたことを特徴とする請求の範囲３に記載のスイッチドモード電源回路。５．前記キャパシタンス（Ｃ）とインダクタンス（Ｌ）との直列回路を前記充電回路（５）を経て前記入力端子（１，２）に結合させ、前記整流手段（６）を前記インダクタンス（Ｌ）の一端と前記出力端子（３，４）のうちの一方の出力端子との間に結合させ、且つ前記スイッチング素子（Ｓ）を前記キャパシタンス（Ｃ）と前記インダクタンス（Ｌ）との直列回路の両端間に結合させたことを特徴とする請求の範囲１に記載のスイッチドモード電源回路。６．前記出力端子（３，４）間に並列安定器（Ｚ）を結合させたことを特徴とする請求の範囲１に記載のスイッチドモード電源回路。７．前記充電回路（５）が、前記入力端子（１，２）の少なくとも一方と前記キャパシタンス（Ｃ）との間に配置される可制御スイッチング素子（Ｓ２）を具え、且つ前記制御回路（７）が、前記第１期間（Ｔ１）中前記可制御スイッチング素子（Ｓ２）に別の制御信号（Ｃｓ２）を供給して、前記キャパシタンス（Ｃ）を充電し得る状態に前記可制御スイッチング素子（Ｓ２）を制御し、且つ前記第１期間（Ｔ１）以外は前記キャパシタンス（Ｃ）を前記少なくとも一方の入力端子（１，２）から切り離すようにしたことを特徴とする請求の範囲１に記載のスイッチドモード電源回路。８．前記制御回路（７）が、前記入力電圧（Ｖ_in）か、出力電圧（Ｖ_out）か、前記キャパシタンス(Ｃ)間の電圧（Ｖｃ）を基準信号（Ｖ_ref）と比較して、前記入力電圧（Ｖ_in）又は負荷（Ｚ）の変動の影響を低下させるために前記第１期間（Ｔ１）を制御する比較手段（７３）を具えていることを特徴とする請求の範囲７に記載のスイッチドモード電源回路。９．入り表示情報（Ｉｄｉ）を表示するディスプレイデバイス（ＣＲＴ）と、前記入り表示情報（Ｉｄｉ）を処理して、前記ディスプレイデバイス（ＣＲＴ）を駆動させるのに適した表示信号（Ｄｓ）を得るための信号処理回路（Ｓｐｃ）と、ユーザコマンド（Ｕｃ）を受信し、前記信号処理回路（Ｓｐｃ）によって行われる処理を調整するコマンド回路（ｕｐ）と、前記信号処理回路（Ｓｐｃ）の少なくとも一部分に電力を供給する主電源（Ａ）とを具え、且つ入力電圧（Ｖ_in）受電用の入力端子（１，２）及びＤＣ出力電圧（Ｖ_out）を負荷（Ｚ）に供給する出力端子（３，４）と；キャパシタンス（Ｃ）及びインダクタンス（Ｌ）と；入力電圧（Ｖ_in）を受電し、キャパシタンス（Ｃ）に結合されて、第１期間（Ｔ１）中キャパシタンス(Ｃ)に電荷を周期的に蓄積する充電手段（５）と；インダクタンス（Ｌ）と出力端子（３，４）の一方との間に結合されて、ＤＣ出力電圧（Ｖ_out）を供給する整流手段（６）と；インダクタンス（Ｌ）に結合されたスイッチング素子（Ｓ）と；スイッチング素子（Ｓ）をオン又はオフ状態に制御し、該スイッチング素子（Ｓ）が第２期間（Ｔ２）中に周期的にオン状態となるようにする制御回路（７）と；を具えているスイッチドモード電源回路(Ｂ)を具えている表示装置において、キャパシタンス（Ｃ）、インダクタンス（Ｌ）及びスイッチング素子（Ｓ）を、スイッチング素子（Ｓ）のオン状態において、キャパシタンス（Ｃ）に蓄積された電荷を前記整流手段（６）を経て負荷（Ｚ）へ転送する共振回路を形成すべく配置し、前記第１（Ｔ１）及び第２期間（Ｔ２）を分離させて、入力端子（１，２）から出力端子（３，４）へのエネルギーの転送量が、キャパシタンス（Ｃ）に蓄積される電荷量によってほぼ決定されるようにしたことを特徴とする表示装置。