JP2001069404A

JP2001069404A - 光電変換装置

Info

Publication number: JP2001069404A
Application number: JP24209599A
Authority: JP
Inventors: Yuichiro Yamashita; 雄一郎山下; Tetsunobu Kouchi; 哲伸光地; Takumi Hiyama; 拓己樋山; Tomoya Yoneda; 智也米田; Toru Koizumi; 徹小泉; Katsuto Sakurai; 克仁櫻井; Toshitake Ueno; 勇武上野; Shigetoshi Sugawa; 成利須川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-08-27
Filing date: 1999-08-27
Publication date: 2001-03-16

Abstract

(57)【要約】【課題】主にＣＭＯＳ型イメージセンサの各画素毎に
能動素子を用いた場合の能動素子の製造上及び動作上の
バラツキを吸収し、均一なイメージセンサを得ることを
課題とする。【解決手段】光励起によって発生したキャリアの蓄積
に応じて抵抗を変化させる手段と、前記蓄積されたキャ
リアをリセットするリセット手段とを含むことで構成さ
れる受光素子を複数配列した光電変換装置において、前
記キャリアを読み出す電流の経路を遮断する手段と遮断
する手段と直列に接続した回路とを二つ以上並列に接続
した第一の回路と、制御端子への入力に応じて自身の抵
抗を変化させられる第二の回路と、該第一の回路と該第
二の回路に流れる電流の和を一定にする手段と、該第一
の回路と該第二の回路それぞれに接続される負荷と、該
負荷に生ずる電圧を、その電圧出力自身に負帰還がかか
るように前記第二の回路の制御端子に入力する手段とを
備えたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、能動型の画素によ
って構成される光電変換装置に関し、特に高精度な読み
出しを実現可能な光電変換装置に関する。

【０００２】

【従来の技術】近年、光励起されたキャリアを能動素子
で増幅する、増幅型のイメージセンサが研究されてい
る。図１０は、ＭＯＳトランジスタを増幅回路として用
いた従来のＣＭＯＳ型のイメージセンサである。光を受
けたフォトゲートＸ０１で光励起された電荷は蓄積さ
れ、読み出し時に転送トランジスタＸ０２をオンするこ
とでフローティングディフュージョン（ＦＤ）Ｘ０３に
転送され、ＦＤＸ０３の電圧が選択パルスＸにより選択
スイッチＸ０６をオンしてソースフォロアＸ０４を介し
て増幅されて読み出される。受光素子のリセットはリセ
ットスイッチＸ０５を用いて行われる。リセット時には
リセット電圧（ここではＶＤＤ）がリセットスイッチＸ
０５を介してフローティングディフュージョンに入力さ
れる。

【０００３】これらを基本単位とした画素Ｘ０７を、行
方向、列方向にならべることでイメージセンサを構成し
ている。

【０００４】

【発明が解決しようとする課題】しかしながら、問題と
なるのは、ソースフォロアＸ０４のゲインばらつきであ
る。たとえばトランジスタのゲート長のばらつきによる
しきい値の入力電圧依存性ばらつき、酸化膜厚のばらつ
き、不純物濃度のばらつきによる基板バイアス効果の影
響のばらつきなどのため、受光素子ごとにソースフォロ
アのゲインにある程度の差をもつ。電力増幅するソース
フォロワは電圧の全帰還回路であって、ＦＤＸ０３の電
圧をほぼ同電位でソース出力することができるので、通
常のドレイン側から読み出す方式よりはゲインのばらつ
きの発生度合いは少ないが、読み出される画像信号は視
認による解像度合いが高いので、バラツキは極力抑えな
ければならない。

【０００５】また、上述したように受光素子ごとにゲイ
ンのばらつきがあるイメージセンサが実際にどのような
問題を持つかというと、光が当たったときの輝度のムラ
として現れる。同じ光が当たったとしても増幅回路のゲ
インが異なるせいで出力に差が生まれてしまい、それが
輝度差になってしまうのである。

【０００６】一方、ＣＣＤ型イメージセンサは、光励起
されたキャリアをそのままバケツリレー方式で転送し、
最終段のソースフォロアでシリアル読み出ししていた。
アンプがセンサに一つで、同一のアンプを介してしか読
み出さないため、ばらつきの問題は生じない。このゲイ
ンばらつきは、ＣＭＯＳ型イメージセンサに代表される
ような、各画素毎に能動素子を用いたイメージセンサに
固有の問題点である。

【０００７】本発明は、主にＣＭＯＳ型イメージセンサ
の各画素毎に能動素子を用いた場合の能動素子の製造上
及び動作上のバラツキを吸収し、均一なイメージセンサ
を得ることを課題とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、本発明の光電変換装置は、光励起によって発生した
キャリアの蓄積に応じて抵抗を変化させる手段と、前記
蓄積されたキャリアをリセットするリセット手段とを含
むことで構成される受光素子を複数配列した光電変換装
置において、前記キャリアを読み出す電流の経路を遮断
する手段と該受光素子とを直列に接続した回路を二つ以
上並列に接続した第一の回路と、制御端子への入力に応
じて自身の抵抗を変化させられる第二の回路と、該第一
の回路と該第二の回路に流れる電流の和を一定にする手
段と、該第一の回路と該第二の回路それぞれに接続され
る負荷と、該負荷に生ずる電圧を、その電圧出力自身に
負帰還がかかるように第二の回路の制御端子に入力する
手段とを備えたことを特徴とする。

【０００９】また、光励起によって発生したキャリアの
蓄積に応じて抵抗を変化させる手段と、前記蓄積された
キャリアをリセットするリセット手段とを含むことで構
成される受光素子を複数配列した光電変換装置の駆動方
法において、第一の回路は前記キャリアを読み出す電流
の経路を遮断する手段と該受光素子を、直列に接続した
回路を二つ以上並列に接続し、第二の回路は制御端子へ
の入力に応じて自身の抵抗を変化し、該第一の回路と該
第二の回路に流れる電流の和を定電流源により一定に
し、該第一の回路と該第二の回路のそれぞれに負荷を接
続し、該負荷に生ずる電圧を、その電圧出力自身に負帰
還がかかるように前記第二の回路の前記制御端子に入力
することを特徴とする。

【００１０】また、本発明は、複数組のフォトダイオー
ドと電荷転送用トランジスタを有し、且つ前記電荷転送
用トランジスタが接続される共通のフローティングディ
フュージョン部及び前記フローティングディフュージョ
ン部をリセットするリセット手段とで構成される受光素
子部を有する光電変換装置において、前記受光素子部は
前記フローティングディフュージョン部の電圧に応じて
抵抗を変化させる手段をあわせて有し、前記抵抗を変化
させる手段と、電流経路を遮断する手段を直列に接続し
た第一の回路を２つ以上並列に接続した第二の回路と、
制御端子への入力に応じて自身の抵抗を変化させられる
第三の回路と、前記第２と前記第３の回路に流れる電流
の和を一定にする手段と、前記第２と前記第３の回路に
それぞれ直列に接続される負荷と、前記負荷にかかる電
圧信号もしくは電流信号の差を電圧信号として取り出す
手段と、その電圧を帰還率の絶対値βで前記第三の回路
の制御端子へ入力することにより負の帰還が形成される
帰還部とから構成されることを特徴とする。

【００１１】［作用］上記構成により、光励気されたキ
ャリアが蓄積されることで生じた電圧を、高いゲインを
持つ差動増幅器に負帰還をかける原理を用いることで、
一定のゲインで出力することができる。またトランジス
タの特性の温度ドリフトなどの影響もほぼ受けない。ま
た、複数の受光素子に対して一つの読み出し用帰還回路
を設けることで面積上のペナルティーも少ない。

【００１２】

【発明の実施の形態】［第１の実施形態］本発明の第１
の実施形態を図１を用いて説明する。図において、光電
変換装置は、光電変換手段Ａ０１と、およびその光電変
換手段で励起されたキャリアによって生じる電圧を制御
端子に入力することで抵抗を変化させる可変抵抗Ａ０２
と、励起されたキャリアをリセットするリセット手段Ａ
０３とからなる一受光素子と、電流の経路を遮断する選
択スイッチＡ０４を直列に接続したものを一つの画素Ａ
０５とし、それらを並列に接続した回路をＡ０６とす
る。また、各回路単位の選択スイッチに、説明の便宜上
Ａ５１，Ａ５２と番号をつける。

【００１３】ここで、光電変換手段Ａ０１として、たと
えばフォトダイオード、フォトゲートなどが挙げられる
が、その他の構成でもよい。

【００１４】また、ここで受光素子を構成する要素とし
て光電変換手段の光電変換素子、および可変抵抗の二つ
を挙げているが、これは説明の便宜上の為で、たとえば
フォトトランジスタなど、光電変換手段と可変抵抗を一
素子で受け持つような構成でも本発明の効果には変わり
はない。

【００１５】可変抵抗は、制御端子に印加される電圧が
上昇するほど抵抗が下がる特性を持つものとする。ただ
しこの特性に限定されず、制御端子に印加される電圧が
下降するほど抵抗が下がる特性を持つものを用いて構成
したい際は、電源電圧と接地電圧を入れ替えた構成にす
れば良い。

【００１６】また可変抵抗の実現手段としては、バイポ
ーラトランジスタ、ＭＯＳトランジスタ、ＪＦＥＴなど
が挙げられるが、その他の構成でもよい。

【００１７】また、ここで並列に接続する個数に限定は
なく、二つ以上であればいくつでも同等の効果を得られ
る。

【００１８】つぎに、光電変換装置は、画素Ａ０５を並
列に接続した第一の回路とする回路Ａ０６と第二の回路
とする可変抵抗Ａ０７を共通の定電流源Ａ０８に接続
し、もう一方の端子にはそれぞれ負荷Ａ０９，Ａ１０を
接続している。

【００１９】定電流源Ａ０８にはたとえばＭＯＳトラン
ジスタのゲートに定バイアスをかけたものを用いればよ
い。

【００２０】上記負荷Ａ０９，Ａ１０にはたとえば抵抗
等の受動負荷、もしくはＭＯＳトランジスタなどで構成
される能動負荷を用いる。その他の構成でもよい。

【００２１】負荷Ａ１０と可変抵抗Ａ０７を接続する端
子Ａ１１を、光電変換装置の出力端子とする。その出力
の電圧を可変抵抗Ａ０７の抵抗制御端子に接続する。

【００２２】以下、この光電変換装置による回路の動作
を、図１に基づき説明する。

【００２３】まず光電変換手段Ａ０１をリセット手段Ａ
０３によりリセットして、被写体の光を入射し、光電変
換手段Ａ０１の光電変換によるキャリアを蓄積する。各
受光素子を構成する可変抵抗Ａ０２の制御端子には入射
光量に応じた電圧が発生する。所定の蓄積時間が経過し
た後、蓄積を終了する。

【００２４】つぎに、選択スイッチＡ０４，Ａ５１，Ａ
５２の内、選択スイッチＡ０４のみをＯＮ状態にする。
その時の本回路の動作は、回路Ａ０６側に電流が多く流
れると、定電流源Ａ０８により、可変抵抗Ａ０７に流れ
る電流が減り、出力端子Ａ１１の電圧は上昇の傾向を示
す。つまりこの回路は回路Ａ０６の電流の経路と、可変
抵抗Ａ０７の電流の経路の、電流の流れやすさに依存す
る差動増幅器と等価となる。

【００２５】つまり本回路は、反転入力端子が出力に短
絡され、非反転入力端子を可変抵抗の制御端子とするよ
うな差動増幅器（演算増幅器）となり、その回路構成は
ボルテージフォロアと同様になっている。つまり光電変
換の結果の電圧がボルテージフォロアを介して出力され
る。上記の差動の増幅率が十分高ければ、光電変換の結
果の電圧が１倍のゲインで読み出され、ゲインばらつき
の影響を受けない。

【００２６】このような原理でまず一つめの画素の出力
を得た後、選択スイッチのオン信号を順次シフトさせて
いき他の画素の蓄積結果を出力していく。

【００２７】ここで、蓄積終了のタイミングと選択スイ
ッチオンのタイミングの時間的前後関係であるが、上記
の例に限定はされない。たとえばすべての選択スイッチ
をオンした状態で光を入射してキャリアを蓄積してもよ
い。

【００２８】また、選択スイッチＡ０４，Ａ５１，Ａ５
２のオンする順番であるが、上記には順次シフトする例
を示したが、順次シフトさせていくことに限定されな
い。たとえば読み出したい画素の選択スイッチのみをオ
ンするようなタイミングでも良い。

【００２９】またこの構成ではライン状の光電変換装置
となっているが、図１の回路を一つのコラムとして、そ
れを複数ならべることでエリアセンサを構築することが
できる。またその駆動方法は、例えば複数コラムのＡ０
６に当たる画素をすべて読み出した後、つぎにＡ０７に
当たる画素をすべて読み出す。つまりＡ０６に当たる画
素の集合を水平方向として、水平方向にスキャンしなが
らそのアドレスを一つずつ増やしていくという、従来の
エリア型の読み出し方法を用いれば良い。

【００３０】［第２の実施形態］（ダミースイッチ無
し）つぎに、第２の実施形態による光電変換装置を図２
を用いて説明する。図２において、フォトダイオードＢ
０１のカソードはＭＯＳトランジスタＢ０２のゲートと
共通のフローティングゲートに接続され、フォトダイオ
ードＢ０１で光励起されたキャリアで生じた電圧がその
フローティングゲートに印加される。

【００３１】またそのノードはリセットトランジスタＢ
０３を介してリセット電圧端子Ｂ０４に接続されてい
る。トランジスタＢ０２のドレイン側には選択用スイッ
チトランジスタＢ０５が接続され、これらが一つの画素
Ｂ０６を構成している。

【００３２】同様の構成の画素Ｂ０７，Ｂ０８，Ｂ０９
が並列に接続され、それらはそれぞれ選択用スイッチト
ランジスタＢ１０，Ｂ１１，Ｂ１２を有している。それ
ら画素の集合をＢ１３とする。つぎに、ＭＯＳトランジ
スタＢ１４と画素集合Ｂ１３は共通の定電流源Ｂ１５、
およびカレントミラー回路Ｂ１６に接続される。端子Ｂ
１７は出力端子であり、その端子はトランジスタＢ１４
のゲート電圧に入力されている。

【００３３】つぎに、図２に示すこの光電変換装置の動
作を説明する。

【００３４】まず選択スイッチ用トランジスタＢ０５，
Ｂ１０，Ｂ１１，Ｂ１２がすべてオフしている状態で、
フォトダイオードＢ０１で受光し、光に応じた電圧を各
画素を構成しているトランジスタＢ０２のゲートに発生
させる。つぎに選択用スイッチトランジスタＢ０５，Ｂ
１０，Ｂ１１，Ｂ１２のうちＢ０５のみをオン状態に
し、実施形態１と同様に、等価的な差動増幅器（演算増
幅器）を構成する。並列に接続された画素の、ただ一つ
のスイッチをＯＮさせることで、トランジスタＢ０２の
ゲートに印加されている電圧、つまり光電変換の結果の
電圧値が上述したボルテージフォロアを介して出力端子
Ｂ１７に出力される。

【００３５】画素の選択スイッチをＢ０５がＯＮの状態
からＢ１０，Ｂ１１，Ｂ１２をＯＮと、排他的に切り替
えていくことで、画素Ｂ０７，Ｂ０８，Ｂ０９の光電変
換結果の電圧値を出力端子Ｂ１７にゲイン１倍で出力す
ることができる。

【００３６】このようにして、ＭＯＳトランジスタのし
きい値のゲート・ソース間電圧依存性ばらつきや、電流
駆動能力の差によるゲインばらつきの影響を受けずに一
定のゲインで読み出すことが実現できる。

【００３７】［第３の実施形態］（ダミースイッチあ
り）本発明による第３の実施形態を、図３を用いて説明す
る。第２の実施形態と共通の部分には同一の番号を付記
している。

【００３８】図２と異なる点は、出力ノードＢ１７と可
変抵抗Ａ０７のトランジスタＢ１４の間に、常に電源電
圧ＶｄｄにゲートをバイアスされたＭＯＳトランジスタ
Ｃ０１が接続されていることである。このＭＯＳトラン
ジスタＣ０１をダミースイッチと称する。その他の回路
構成は図２と同一である。

【００３９】つぎに本光電変換装置の動作原理を図３を
用いて説明する。

【００４０】まず、光電変換のフォトダイオードＢ０
１、および各画素の光電変換値の読み出しは第２の実施
形態と同様である。ただし、第２の実施形態では、複数
画素の回路Ｂ１３の電流の経路は例えばＭＯＳトランジ
スタＢ０２，Ｂ０５が直列に二段、トランジスタＢ１４
の電流の経路はＭＯＳトランジスタＢ１４が直列に一
段、と、二つの電流の経路にアンバランスが生じてお
り、実際の出力には光電変換の結果の電圧値にある程度
のオフセット電圧が加えられた値が出力される。そのも
のの値を読み出したい際には、二つの電流の経路でアン
バランスをなくす必要がある。

【００４１】そのために、トランジスタＣ０１を常時Ｏ
Ｎ状態（つまりゲートにＶｄｄが印加されている状態）
にしておくことで、両経路のバランスを保つことができ
る。このバランスを取ることにより、光電変換の結果の
電圧値のオフセット電圧を抑圧することができる。

【００４２】［第４の実施形態］本発明の第４の実施形
態を、図４を用いて説明する。回路の構成は第３の実施
形態とまったく同じである。説明の都合上、各画素のフ
ローティング・ディフュージョンＤＦを有するＭＯＳト
ランジスタに番号Ｄ０１，Ｄ０２，Ｄ０３を、またそれ
らのトランジスタの共通ソース電極をＤ０４と番号を振
っている。

【００４３】異なるのは選択スイッチの駆動方法で、第
３の実施形態では排他的に一つのみをＯＮしていた。今
回の実施形態では光電変換後、すべての選択スイッチＢ
０５，Ｂ１０，Ｂ１１，Ｂ１２を同時にＯＮする。

【００４４】すべてをＯＮした際の、動作原理を説明す
る。画素Ｂ０６，Ｂ０７，Ｂ０８，Ｂ０９は、すべて選
択されており、どの画素の値がＢ１７に出力されるか
は、各画素のもつ、光電変換の結果を受けるトランジス
タ（画素Ｂ０６内における、トランジスタＢ０２）の導
通状態に依存する。

【００４５】ここで、トランジスタＢ０２，Ｄ０１〜Ｄ
０３、およびソース電極Ｄ０４に注目すると、それらは
ソースフォロアを構成しており、各トランジスタのゲー
ト電極に入力された光電変換された電圧がほぼしきい値
の値分、電圧降下してノードＤ０４に出力される。

【００４６】画素Ｂ０６〜Ｂ０９の中で、たとえば画素
Ｂ０６の光電変換の結果の電圧値が最大値を示していた
としよう。その値はソースフォロアを介してＤ０４に出
力される。その時トランジスタＤ０１〜Ｄ０３の状態を
考えると、それらのトランジスタのゲート・ソース間電
圧は必ずしきい値より低い為にオフ状態となっている。
つまり画素Ｂ０７〜Ｂ０９の電流経路は、トランジスタ
Ｄ０１〜Ｄ０３がオフしている為に遮断され、画素Ｂ０
６のみが選択されている状態と同じになる。つまりこの
ときこの回路は画素の集合のもつ値のうち、最大値のみ
を出力する回路となっている。

【００４７】このようにして最大値出力を実現できた。
また、本回路はＮＭＯＳを主とする回路（つまりＮＭＯ
Ｓを入力トランジスタとする演算増幅器構成）を採用し
ており、もし最小値出力を実現したい際は、その構成を
ＰＭＯＳを主とする回路（ＰＭＯＳを入力トランジスタ
とする演算増幅器構成）とすれば良い。

【００４８】また、最大値、最小値を同時に検出したい
場合は、フォトダイオードで光電変換された結果を、Ｎ
ＭＯＳおよびＰＭＯＳのゲートに接続し、ＮＭＯＳおよ
びＰＭＯＳ両方に入力し、それらをＮＭＯＳおよびＰＭ
ＯＳ構成の（等価的）差動増幅器で２系統出力してやれ
ば良い。

【００４９】［第５の実施形態］（オペアンプ＝差動＋
ソースフォロア構成）本発明による第５の実施形態を、図５を用いて説明す
る。図３、図４と共通の部位には同一の番号を付記して
ある。図３の出力端子Ｂ１７に対応する端子がＥ０１で
あり、それが次の段のソースフォロア用トランジスタＥ
０２のゲートに接続されている。ソースフォロア用トラ
ンジスタＥ０２のソース端子は、電流源Ｂ１５のゲート
と接続して定電流源を構成するトランジスタＥ０４のド
レインに接続されており、その接続点Ｅ０３は可変抵抗
のＭＯＳトランジスタＢ１４のゲートに接続されると共
に、出力ノードＥ０３となる。

【００５０】なお、ソースフォロア用トランジスタＥ０
２はソースフォロワによる電力増幅回路であり、ノード
Ｅ０１とノードＥ０３とはほぼ同一電位であり、ＭＯＳ
トランジスタＢ１４のゲートに負帰還回路を構成してい
るので、可変抵抗値の制御と共にノイズ除去、利得の直
線性等が補償される。また、製造上ソースフォロア用ト
ランジスタＥ０２はＭＯＳタイプが好ましいが、他能動
素子など、いかなる素子を用いてもよい。

【００５１】本実施形態が、演算増幅器の負帰還を用い
ているので、光電変換の結果にさまざまな処理をした上
で、出力することを特徴としていることが明らかであ
る。

【００５２】［第６の実施形態］本発明による第６の実
施形態を、図６を用いて説明する。図５と共通の部位に
は同一の番号を付記してある。図６と図５との相違点
は、出力ノードＥ０３とＭＯＳトランジスタＢ１４のゲ
ート間に帰還抵抗Ｆ０１を設け、ＭＯＳトランジスタＢ
１４のゲートと接地点間にバイアス抵抗Ｆ０２を設けて
いることである。負帰還用トランジスタＥ０２のソース
出力から、抵抗Ｆ０１，Ｆ０２を介してＭＯＳトランジ
スタＢ１４のゲートに負帰還している。なお、抵抗Ｆ０
１，Ｆ０２には、受動回路ばかりでなく、能動回路を用
いてもよい。

【００５３】本光電変換装置の帰還回路は、第５の実施
形態による全面的な負帰還回路ではなく、所定範囲の負
帰還回路を抵抗Ｆ０１，Ｆ０２によって構成しており、
例えば出力ノードＥ０３に生じるオフセット量を補正で
きることである。

【００５４】本実施形態が、演算増幅器の負帰還を用い
ているので、光電変換の結果にさまざまな処理をした上
で、出力することを特徴としていることが明らかであ
る。

【００５５】［第７の実施形態］本発明による第７の実
施形態を、図７を用いて説明する。図７において、図５
との相違点は、画素の構成が異なっており、画素のフォ
トダイオードとソースフォロワトランジスタのゲートの
浮遊拡散層ＦＤに転送スイッチを設けている点である。

【００５６】フォトダイオードＧ０１は転送トランジス
タＧ０２のドレインに接続され、Ｇ０２のソースはトラ
ンジスタＧ０３のゲートＧ０４に接続されている。

【００５７】ソースフォロワトランジスタＧ０３のゲー
トＧ０４にはリセットスイッチＧ０５が接続され、その
ゲート端子Ｇ０６でＯＮ／ＯＦＦを制御することで、ソ
ースフォロワトランジスタのゲートＧ０４のノードをリ
セットすることができる。選択用スイッチトランジスタ
Ｇ０７がトランジスタＧ０３と直列に接続され、これら
が一つの画素Ｇ０８を構成している。画素Ｇ０８と同一
の構成の画素Ｇ０９，Ｇ１０，Ｇ１１を並列に接続し、
説明の便宜上それぞれの転送トランジスタ、および選択
用トランジスタにＧ１２，Ｇ１３，Ｇ１４，Ｇ１５，Ｇ
１６，Ｇ１７と番号を付記する。またリセットトランジ
スタにもＧ１８，Ｇ１９，Ｇ２０と番号を付記する。

【００５８】また、等価的な差動増幅器を構成する為の
もう一方の電流経路を構成するトランジスタとしてＧ１
８、両経路の電流の流れやすさをバランスさせる為のト
ランジスタＧ１９が共通の定電流源トランジスタＧ２
０、カレントミラー回路Ｇ２１に接続される。Ｇ１９の
ドレイン端子は次段のソースフォロアを構成するトラン
ジスタＧ２２のゲートに接続され、ソースフォロアの出
力つまり出力端子Ｇ２３はトランジスタＧ１８のゲート
に負の帰還がかかるように接続されている。

【００５９】本回路の動作を説明する。まず１番目に、
画素内のフォトダイオードをリセットする。各画素の転
送スイッチＧ０２，Ｇ１２，Ｇ１３，Ｇ１４をＯＮした
状態で、リセットスイッチＧ０６，Ｇ１８，Ｇ１９，Ｇ
２０をＯＮし、各画素フォトダイオードＧ０１をリセッ
トする。その後、転送スイッチをＯＦＦし、リセットス
イッチをＯＦＦする。ここで、スイッチは転送スイッ
チ、リセットスイッチ共に一括でＯＮ／ＯＦＦさせても
良いし、各画素ごとにＯＮ／ＯＦＦさせても良い。ま
た、リセットスイッチはＯＮのままでもよい。その順序
はどのような蓄積制御を行うかという仕様によって決定
される。

【００６０】また、リセット電圧、画素の濃度プロファ
イルを適切に設定することで、フォトダイオードを完全
に空乏化させることが、必須ではないが好ましい。これ
は後程説明するリセットノイズ除去を考慮してのことで
ある。

【００６１】２番目に、入射光をうけて受光電荷の蓄積
を行う。蓄積された結果はフォトダイオードのカソード
に電荷（電圧）として貯えられる。つぎに読み出しを行
う。まず、画素Ｇ０８について操作を行う。

【００６２】３番目に、ノードＧ０４をリセットする。
リセットトランジスタＧ０６をＯＮすることでＧ０４の
ノードをリセットし、次にＯＦＦすることでその値をホ
ールドする。つぎに選択スイッチＧ０７をＯＮし、その
値をノードＧ２３に出力する。この値はリセット時の電
圧として後程活用される。

【００６３】４番目に、フォトダイオードに蓄積された
光電変換の結果を読み出す。まず選択スイッチＧ０７を
ＯＦＦにする。つぎに転送スイッチＧ０２をＯＮし、フ
ォトダイオードＧ０１のカソード側に蓄積された電荷を
ノードＧ０４に転送する。このとき、リセットの電圧、
画素の濃度プロファイルを適切に設定し、フォトダイオ
ード内の電荷をすべてＧ０４のノードに転送することが
好ましい。また、リセットの電圧は、飽和光量がフォト
ダイオードに入射され、飽和電荷がフォトダイオードに
蓄積されたとしても、その電荷がすべてＧ０４に転送さ
れるような電圧にすることが望ましい。このようにして
転送された電荷に応じた電圧がＧ０４に発生し、その値
を転送スイッチＧ０２をＯＮすることでノードＧ２３に
出力する。この値は信号電圧となる。

【００６４】以降、画素Ｇ０９，Ｇ１０，Ｇ１１につい
て、順番に上記の３番目と４番目の動作を繰り返してい
き、読み出しを行う。

【００６５】ここで、選択スイッチ、転送スイッチ、リ
セットスイッチのＯＮ／ＯＦＦのタイミングの具体例を
示したが、あくまで一例である。等価的なボルテージフ
ォロアを介してリセット時の電圧、および信号電圧を順
番に読み出すことに特徴があり、その順番には大きく影
響されないことは明らかである。

【００６６】［第８の実施形態］本発明による第８の実
施形態においては、リセットノイズの除去方法について
述べる。実施形態５、および実施形態７を例に出し、リ
セット時のノイズ除去について説明する。

【００６７】ここで言うリセット時のノイズというの
は、リセットトランジスタＢ０３，Ｇ０５などを用いて
画素をリセットしたとき、その電圧に計上される熱雑音
（ｋＴＣノイズ）である。その値はランダムで毎回異な
ることから、高いＳ／Ｎを確保したい際には除去するこ
とが望ましい。

【００６８】まず実施形態５においては、たとえば図８
のようなタイミングで駆動すればよい。画素Ｂ０６，Ｂ
０７，Ｂ０８，Ｂ０９を順にリセットしながら、選択ス
イッチを順にＯＮしていきそのときのリセット電圧を読
み出す。その値をフレームメモリ、もしくはアナログメ
モリに保持する。アナログメモリはたとえば容量と高い
ＯＦＦ抵抗をもつスイッチを用いて作れば良い。つぎ
に、一定期間の蓄積終了後、各画素に蓄積された光電変
換結果の信号電圧を選択スイッチを順にオンすることで
読み出す。

【００６９】各画素の蓄積は、はじめのリセット電圧を
蓄積の開始点として行われ、光電変換結果後に読み出さ
れる信号電圧は、「正味の信号電圧＋はじめのリセット
電圧」となっている。ランダムノイズを含んだはじめの
リセット電圧を、読み出された信号電圧から毎回引き算
することで、ランダムノイズを除去した（ただし光ショ
ットノイズは残る）正味の信号電圧を読むことができ
る。

【００７０】本発明においては信号電圧はボルテージフ
ォロアを介して高精度に読み出される為、従来以上に正
味の信号電圧を正確に読み出すことができる。

【００７１】また、タイミングは図８に限定されない。
たとえば図８ではある画素の読み出しと、その次の画素
のリセットを同時に行っているが、時間的にずらしても
よい。このことは、本実施形態の特徴が、ボルテージフ
ォロア（もしくは負帰還を用いた非反転増幅器）を介し
てリセット時の電圧、および信号電圧を読み出し、それ
らの値を引き算することでランダムノイズの影響をより
低減することにあることからも明らかである。

【００７２】つぎに実施形態７においては、たとえば図
９のようなタイミングで駆動すればよい。

【００７３】はじめに一括してフォトダイオードをリセ
ットした後、一定期間蓄積を行う。つぎに画素Ｇ０８に
ついてリセットを行い、つぎに選択トランジスタＧ０７
をＯＮしてそのリセット電圧を読み出す。つぎに一旦選
択トランジスタＧ０７をＯＦＦしたのち転送トランジス
タＧ０２をＯＮして信号をノードＧ０４へと転送する。
転送した後選択トランジスタＧ０７を再度ＯＮして信号
電圧を読み出す。この動作を各画素について繰り返す。
この方式においては、リセットと信号の読み出しの時間
の間隔が短くできることにより、ランダムノイズである
１／ｆノイズが除去できることが利点となる。また、図
８の方式のように、全画素のリセット電圧を記憶する必
要もなく、各画素についてリセット電圧を信号電圧から
引いた後はそのリセット電圧を廃棄して次の画素のリセ
ット電圧を読めば良いことから、同時刻に必要となるア
ナログメモリは少なくできる。

【００７４】また、タイミングは図９に限定されない。
このことは、本実施形態の特徴がボルテージフォロア
（もしくは負帰還を用いた非反転増幅器）を介してリセ
ット時の電圧、および信号電圧を読み出し、それらの値
を引き算することでランダムノイズの影響をより低減す
ることにあることからも明らかである。

【００７５】このようにして、ボルテージフォロア、も
しくは負帰還を用いた非反転増幅回路による光電変換後
の信号電圧読み出しと、信号電圧からリセット電圧を引
くことを組み合わせることで、さらに高精度な正味の信
号電圧読み出しを実現できる。

【００７６】上記各実施形態によるフォトダイオードを
含む画素は、上述したように、ラインセンサーであって
も、エリアセンサーであってもよく、また、主にＣＭＯ
Ｓプロセスによるセンサーの例を示しているが、ＣＭＯ
ＳプロセスのＣＭＯＳセンサーばかりでなく、ＣＣＤの
出力部に、画素間のバラツキではなく、ＣＣＤセンサー
と他のＣＣＤセンサーとのバラツキ防止に本発明を適用
しても有効である。

【００７７】［第９の実施形態］図１０は第９の実施形
態を説明する図面である。フォトダイオード２０１と電
荷転送スイッチ２０２で一画素２０３を構成しており、
また画素２０３と同様の構成で画素２０４〜２０６が配
列されている。画素２０３〜２０６は共通のフローティ
ングディフュージョン部２０７に接続され、それをリセ
ットするリセットスイッチ２０８、フローティングディ
フュージョン部２０７の電圧に応じて抵抗値、すなわち
流す電流の値を変化させる為のＭＯＳトランジスタ２０
９、ＭＯＳトランジスタ２０９に流れる電流を遮断する
ための選択スイッチトランジスタ２１０で４画素共通化
されたユニット２１１を構成している。

【００７８】ユニット２１１と同様の構成のユニットが
ユニット２１２，２１３のようにｎ個並列に接続されて
おり、各ユニット２１１−２１３．の選択スイッチ端子
を２１４，２１５，２１６、ユニットの並列集合体を２
１７とする。ユニットの並列集合体２１７は一方を定電
流源２１８、他方を負荷となるトランジスタ２１９に繋
がれている。もう一方にはＭＯＳトランジスタ２２０、
ゲートが常に定電位に固定されているトランジスタ２２
１、負荷トランジスタ２２２が繋がれており、ＭＯＳト
ランジスタ２２１はユニット２１１のＭＯＳトランジス
タ２０９のソースと共通の定電流源２１８に接続されて
いる。またトランジスタ２１９と２２２は図１０のよう
なカレント・ミラー状の接続になっている。トランジス
タ２２２のドレインはソースフォロア２２３に入力さ
れ、ソースフォロア２２３の出力が本光センサ回路２２
４の出力２２５となっている。また出力２２５は抵抗２
２６（抵抗値Ｒ１）、２２７（抵抗値Ｒ２）と図のよう
な負帰還ループとなる接続になりながらトランジスタ２
２０のゲートヘ帰還されている。

【００７９】つぎに本回路の動作を説明する。一般的な
動作においては、選択スイッチはｎ個のユニットのうち
ただ一つのユニットの選択スイッチがＯＮするように動
作する。たとえば２１４，２１５，２１６のうち、２１
４にのみＨＩレベルの電圧が入力される。この時点でそ
の他のユニット２１２，２１３は電気的に無視できる。
ただしここでは寄生容量成分は考慮していない。

【００８０】また、トランジスタ２２１のゲートは常に
ＨＩレベルの電圧に固定されており、ＭＯＳトランジス
タ２１０，２２１は電気的に見えなくなる。ただし、こ
こで本来はそれら２つのトランジスタが飽和領域にある
場合に生ずるドレイン・ソース間に閾値分の電圧降下も
考慮しなくてはならないが、説明の際には無視できると
した。

【００８１】ここで、本センサ回路２２４は等価的に、
ＭＯＳトランジスタ２０９のゲートを正転入力、ＭＯＳ
トランジスタ２２０のゲートを反転入力とし、帰還率β
＝Ｒ１／（Ｒ１＋Ｒ２）で負の帰還がかけられた演算増
幅器を用いた非反転増幅器によって、ユニット２１１の
フローティングディフュージョン部２０７の電圧を増幅
して出力するセンサ回路となっている。また、選択スイ
ッチ２１５，２１６を排他的にＯＮさせて行く事で、そ
れぞれユニット２１２，２１３のフローティングディフ
ユージョン部２０７の電圧を増幅するセンサ回路とみな
すことが出来る。上述の第一の実施形態との違いは、増
幅器の構成である。

【００８２】第２乃至第８の実施形態等では、フローテ
ィングディフュージョン（ＦＤ）部２０７をそのまま増
幅器の入力端子に接続しており、一つのフローティング
ディフュージョン部２０７に必ず一つの増幅器を必要と
している。そのために、増幅器を演算増幅器で構成しよ
うとした場合に１フローティングディフュージョン部２
０７に対する増幅器の規模がどうしても大きくなってし
まう。今回は、演算増幅器の正転入力側を構成する差動
段に並列に共通画素ユニットを組み込み、それらを選択
スイッチを用いて選択することで複数のフローティング
ディフュージョン部２０７に対して実質的に一つの演算
増幅器しか必要としない構成を実現できた。帰還率βの
設定、つまり非反転増幅器のゲイン設定であるが、第１
の実施形態と同様の考え方で設定すれば良い。

【００８３】また、本第９の実施形態において、等価的
な演算増幅器は差動段の入力がＮＭＯＳで構成されてい
るが、これには限定されない。たとえばトランジスタ２
０９などをＰＭＯＳで構成、もしくは接合（Junction)
ＦＥＴなど、他の絶縁ゲート型トランジスタで構成して
も良い。

【００８４】また、演算増幅器の構成は図のような差動
段・プラス・ソースフォロアという簡単な構造に限ら
ず、たとえば高いオープンループゲインが必要な時は差
動段・プラス・ゲインアップ用アンプ＋ソースフォロ
ア、広いダイナミックレンジが必要な時は入力段がＮＭ
ＯＳ＋ＰＭＯＳで構成されるRail-to-Rail演算増幅器な
ど、用途に応じて従来の技術を取り入れてもよい。

【００８５】これは、本発明が、複数のフローティング
・ディフュージョンで等価的に一つの演算増幅器を共通
に用いるということで、等価的なＣＦＤ（キャリア・フ
ローティング・ディフュージョン）の低減という第１の
実施形態の効果に加えて、第１の実施形態で問題となる
ことのある、アンプ間のゲインばらつきを解消する効果
を得ることが目的であって、その目的は演算増幅器の種
類によらないことからも明らかである。

【００８６】また、並列に接続されるユニットの数ｎに
も原理的に制限はない。回路規模、回路動作速度、画素
数などを考慮して決定される設計事項である。

【００８７】また、選択トランジスタ２１０はＭＯＳト
ランジスタ２０９と負荷トランジスタ２１９の間に接続
されているが、この例には限定されない。ＭＯＳトラン
ジスタ２０９と定電流源２１８の間に接続されても良
い。電流を遮断するという役割においては、どちらでも
良いことは明らかであり、どちらに配置することは使用
するプロセスに応じたトランジスタの特性を考慮した際
の設計事項である。

【００８８】また、トランジスタ２２０のサイズは、ト
ランジスタ２０９と同一にすることが望ましい。これ
は、差動段における正転側と反転側での電流のアンバラ
ンスを解消する為である。ただし、そのアンバランスを
考慮した上で設計を行うならば、必ずしも同一のサイズ
とすることはない。

【００８９】また、トランジスタ２２１のサイズは、選
択トランジスタ２１０と同一にすることが望ましい。こ
れは、選択トランジスタ２１０が存在することによる差
動段における正転側と反転側での電流のアンバランスを
解消する為である。ただし、そのアンバランスを考慮し
た上で設計を行うならば、必ずしも同一のサイズとする
ことはない。また、本回路をエリアセンサに応用する際
は、本センサユニット２２４を一つのコラムとし、これ
らを並列に並べることでＸ−Ｙの２次元マトリックス状
に画素を配置すれば良い。

【００９０】また、コラムごとに一つの演算増幅器が必
要となり、コラムごとのゲインばらつきを考慮する必要
があるが、抵抗２２６，２２７はコラムごとに一つずつ
用意すれば良いことから、ある程度面積に余裕を持って
精度よく構成でき、なおかつ帰還率βは抵抗の絶対値で
はなく相対比で決まることからも、原理的にコラムごと
のゲインばらつきは無視できる。たとえ無視できないと
しても、ゲイン補正は第１の実施形態のように画素ごと
に行う必要はなく、列ごとに行えば良いことから、シス
テム的な負荷はある程度低減できる。

【００９１】［第１０の実施形態］第１０の実施形態は
第９の実施形態における、等価的な演算増幅器の構造を
変更したものの一例である。第９の実施形態では、負荷
２１９のドレインに、各ユニット２１４，２１５，２１
６の選択スイッチが接続されると共にその選択スイッチ
のドレイン側の容量が寄生容量として付加される。一
方、その負荷２１９のドレインは負荷２２２のゲートを
制御しており、そのゲート電圧によって差動増幅されて
いる。負荷２１９のドレインに大きな容量がぶら下がる
ことで、演算増幅器自身の周波数特性が悪化し、動作ス
ピードの低下、および、最悪の場合発振してしまうこと
もありえる。第１０の実施形態においては、フォールデ
ッド・カスコード（Fo1ded Cascode）オペアンプ構造を
用いて、第９の実施形態に生じうる問題を解決してい
る。以降、図を用いて説明する。

【００９２】図１１は、第１０の実施形態の光電変換装
置を説明した図面である。図１０と同一の部位には同一
の番号を付している。並列ユニット２１７は、定電流源
２１８に接続され、また他方を負荷トランジスタ２１９
に接続されている。また、ＭＯＳトランジスタ２２０の
ゲート端子は、出力端子３０１から帰還率βの負のフィ
ードバックループが形成されるように接続されている。
トランジスタ２１９，２２２は実施例２ではカレントミ
ラー状の構成となっていたが、本回路ではゲートにバイ
アス電圧を入力された電流源となっており、またＭＯＳ
トランジスタ３０２，３０３，３０４で形成される一連
のパスは、そのバイアス電圧を供給する為のカレントミ
ラー回路３０５を構成している。

【００９３】また、カレントミラー用ＭＯＳトランジス
タ２１９，２２２のドレインから繋がるノード３０６，
３０７は、ゲートにバイアス電圧を入力されたゲート接
地のトランジスタ３０８，３０９をそれぞれ介して、ト
ランジスタ３１０，３１１に接続され、それらトランジ
スタ３１０，３１１はカレントミラー構成となってい
る。

【００９４】つぎに本回路の動作を説明する。選択スイ
ッチが排他的にＯＮされ、等価的な差動段がユニット２
１１を構成しているＭＯＳトランジスタ２０９、および
２２０から構成されているとする。２０９のゲートに入
力されている電圧と２２０のゲートに入力されている電
圧に差が生じると、それはそれら二つのトランジスタを
流れる電流に差を生じる。ただし本回路構成では定電流
源２１８から二つのトランジスタから流れ出る電流は一
定、かつ電源側に繋がる電流源を構成するトランジスタ
２１９，２２２のために二つのトランジスタに流れ込も
うとする電流は一定という、二つの制約から、差動対に
生じた電流のアンバランスはノード３０６，３０７に流
れていく。このとき、ノード３０６，３０７の電圧は、
ゲート接地のトランジスタ３０８，３０９のためにほぼ
一定に固定され、電流量のみが変化する。さてノード３
０６，３０７に流れる電流に差が生まれるが、トランジ
スタ３１１，３１２はカレントミラーの構成となってお
り３０６，３０７に流れる電流に差が生じたことを、ト
ランジスタ３１２の動作点を抵抗性領域側に移動するよ
うにそのドレイン電圧、つまり出力端子３０１の電圧を
変化させる事でその電流の差を解決しようとする。その
電圧を２２０のゲートに入力することで負の帰還がかか
り、非反転増幅器が構成できる。

【００９５】この第１０の実施形態は、第９の実施形態
と比較した本回路のメリットは、ノード３０６の電圧が
大きくゆれないということである。ノード３０６には画
素の寄生容量がぶら下がり、その値は無視できないほど
大きいが、ノード３０６の電圧振幅が小さいことから、
寄生容量の影響は殆ど無視できる。ノード３０６，３０
７では電流で信号を伝え、出力３０１で始めて電圧に変
換するという考え方である。

【００９６】本発明においては、第９の実施形態にフォ
ールディング・カスコード（Fo1dedCascode）オペアン
プの構造を更に導入することで、周波数特性の改善とい
う効果が得られた。

【００９７】フォールディング・カスコード（Fo1ded C
ascode）オペアンプの構成は本実施形態には限定されな
い。たとえば様々なバイアス設定方法、およびカレント
ミラー回路の構成方法などがあるが、どの方法を用いて
も良い。差の信号を電流という形で伝播していき、最後
に電圧に変換することで本実施例の効果が得られている
ことからも明らかである。

【００９８】また、本発明の回路図について、ＭＯＳト
ランジスタの基板側の電位をどこに接続するかを一貫し
て省略してきた。ここでまとめて説明すると、ＮＭＯＳ
は基準電位のマイナス電位が接地電位のＶＳＳ，ＰＭＯ
Ｓはプラス電源のＶＤＤへ接続するようにすれば良い。
ただしこれに限定されることはなく、回路のダイナミッ
クレンジなどを考慮した際の動作上、基板バイアス効果
による閾値上昇が問題となるようなＭＯＳトランジスタ
がある場合は、基板電位をそのトランジスタのソースと
接続すれば良い。ただしソースにそのＭＯＳトランジス
タのあるウェルの容量が付加されることから、動作速度
を考えた上での設計上の最適化が必要となることは言う
までもない。

【００９９】

【発明の効果】以上説明したように、本発明によれば、
光電変換の値を負帰還を用いた非反転増幅器によって精
度よく読み出すことができる。非反転増幅器は、複数の
画素に対して共通化できる為、チップ設計時の面積的な
ペナルティーも少なくすることができる。また、信号電
圧からリセット時の電圧を引くことによって、その精度
を更に向上させることができる。

【図面の簡単な説明】

【図１】本発明による光電変換装置のブロック図であ
る。

【図２】本発明による光電変換装置の回路図である。

【図３】本発明による光電変換装置の回路図である。

【図４】本発明による光電変換装置の回路図である。

【図５】本発明による光電変換装置の回路図である。

【図６】本発明による光電変換装置の回路図である。

【図７】本発明による光電変換装置の回路図である。

【図８】本発明による第５の実施形態の回路図を採用し
た際の、第８の実施形態を説明する図である。

【図９】本発明による第７の実施形態の回路図を採用し
た際の、第８の実施形態を説明する図である。

【図１０】本発明による光電変換装置の回路図である。

【図１１】本発明による光電変換装置の回路図である。

【図１２】従来例を説明する図である。

【符号の説明】

Ａ０１光電変換手段Ａ０２可変抵抗Ａ０３リセット手段Ａ０４画素選択スイッチＡ０５画素Ａ０６画素センサーＡ０７可変抵抗Ａ０８定電流源Ａ０９負荷Ａ１０負荷Ａ１１出力ノード（出力端子）Ｂ０１，Ｇ０１フォトダイオード（光電変換手段）Ｂ０２，Ｇ０３ソースフォロワ用ＭＯＳトランジスタ
（可変抵抗）Ｂ０３，Ｇ０５リセットＭＯＳトランジスタ（リセッ
ト手段）Ｂ０４リセット電位ノードＢ０５，Ｂ１０，Ｂ１１，Ｂ１２転送スイッチＢ０６，Ｂ０７，Ｂ０８，Ｂ０９画素Ｂ１３センサーＢ１４可変抵抗Ｂ１５，Ｅ０４定電流源Ｂ１６カレントミラー回路（負荷）Ｂ１７，Ｅ０３出力ノード（出力端子）Ｃ０１ダミースイッチＤ０１，Ｄ０２，Ｄ０３画素Ｅ０２出力ＭＯＳトランジスタＦ０１，Ｆ０２抵抗

───────────────────────────────────────────────────── フロントページの続き (72)発明者樋山拓己東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者米田智也東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者小泉徹東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者櫻井克仁東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者上野勇武東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者須川成利東京都大田区下丸子３丁目30番２号キヤノン株式会社内Ｆターム(参考） 4M118 AA05 AA06 AB10 BA14 CA02 CA14 DB01 DD09 DD10 DD12 FA06 5C024 AA01 CA14 CA31 FA01 GA01 GA31 GA41 HA10 5F049 MA01 MA11 NA20 NB03 RA02 UA20

Claims

【特許請求の範囲】

【請求項１】光励起によって発生したキャリアの蓄積
に応じて抵抗を変化させる手段と、前記蓄積されたキャ
リアをリセットするリセット手段とを含む受光素子を複
数配列した光電変換装置において、前記キャリアを読み出す電流の経路を遮断する手段と該
受光素子を、直列に接続した回路を二つ以上並列に接続
した第一の回路と、制御端子への入力に応じて自身の抵抗を変化させられる
第二の回路と、該第一の回路と該第二の回路に流れる電流の和を一定に
する手段と、該第一の回路と該第二の回路のそれぞれに接続される負
荷と、該負荷に生ずる電圧を、その電圧出力自身に負帰還がか
かるように前記第二の回路の前記制御端子に入力する手
段と、を備えたことを特徴とする光電変換装置。
【請求項２】上記並列に接続される電流の経路を遮断
する手段は、同時に一つのみ導通することを特徴とする
請求項１記載の光電変換装置。
【請求項３】上記並列に接続される電流の経路を遮断
する手段は、同時にすべて導通することを特徴とする請
求項１記載の光電変換装置。
【請求項４】上記第二の回路の制御端子に入力される
帰還された電圧を出力とし、前記リセット手段のリセッ
ト後の前記出力、および前記キャリア蓄積後の前記出力
の差分をとることを特徴とした請求項１記載の光電変換
装置。
【請求項５】光励起により発生したキャリアを蓄積す
る半導体領域と、該半導体領域に蓄積されるキャリアを
電圧として絶縁ゲート型トランジスタのゲートに伝達す
る手段と、該半導体領域に蓄積されるキャリアをリセッ
トするリセット手段と、を含んで構成される受光素子を
複数配列した光電変換装置において、電流の経路を遮断する手段を該絶縁ゲート型トランジス
タのソース端子もしくはドレイン端子の一方に直列に接
続した回路を、二つ以上並列に接続した第Ａの回路と、第Ｂの絶縁ゲート型トランジスタと、前記第Ａの回路と前記第Ｂの絶縁ゲート型トランジスタ
に接続される共通の電流源と、前記第Ａの回路と前記第Ｂのトランジスタと、電源との
間にそれぞれ接続される二つの負荷と、該負荷に生ずる電圧を、その電圧出力自身に負帰還がか
かるように前記第Ｂの絶縁ゲート型トランジスタのゲー
トに入力する手段と、を備えたことを特徴とする光電変
換装置。
【請求項６】上記並列に接続される電流の経路を遮断
する手段は、同時に一つのみ導通することを特徴とする
請求項５記載の光電変換装置。
【請求項７】上記並列に接続される電流の経路を遮断
する手段は、同時にすべて導通することを特徴とする請
求項５記載の光電変換装置。
【請求項８】上記第Ｂの回路のゲート端子に入力され
る帰還された電圧を出力とし、前記リセット手段によるリセット後の該出力、および前
記キャリア蓄積後の該出力の差分をとることを特徴とし
た請求項５記載の光電変換装置。
【請求項９】光励起により発生したキャリアを蓄積す
る半導体領域と、該半導体領域に蓄積されるキャリアを
電圧として絶縁ゲート型トランジスタのゲートに伝達す
る手段と、該半導体領域に蓄積されるキャリアをリセッ
トするリセット手段と、を含むことで構成される受光素
子を複数配列した光電変換装置において、電流の経路を遮断する手段を該絶縁ゲート型トランジス
タのソース端子もしくはドレイン端子の一方に直列に接
続した回路を、二つ以上並列に接続した第Ａの回路と、電流の経路を遮断する手段を第Ｂの絶縁ゲート型トラン
ジスタのソース端子もしくはドレイン端子の一方に接続
した第Ｃの回路と、前記第Ａの回路と前記第Ｃの回路に共通に接続される電
流源と、前記第Ａの回路と前記第Ｃの回路と、電源との間にそれ
ぞれ接続される二つの負荷と、該負荷に生ずる電圧を、その電圧出力自身に負帰還がか
かるように前記第Ｂの絶縁ゲート型トランジスタのゲー
トに入力することで構成された光電変換装置。
【請求項１０】上記回路Ａを構成する電流の経路を遮
断する手段は、同時に一つのみ導通し、上記回路Ｃを構
成する電流の経路を遮断する手段は常に導通しているこ
とを特徴とする請求項９記載の光電変換装置。
【請求項１１】上記回路Ａを構成する電流の経路を遮
断する手段は同時にすべて導通し、上記回路Ｃを構成す
る電流の経路を遮断する手段は常に導通していることを
特徴とする請求項９記載の光電変換装置。
【請求項１２】上記第Ｃの回路の制御端子に入力され
る帰還された電圧を出力とし、前記リセット手段によるリセット後の該出力、および前
記キャリア蓄積後の該出力の差分をとることを特徴とし
た請求項９記載の光電変換装置。
【請求項１３】複数組のフォトダイオードと電荷転送
用トランジスタを有し、且つ前記電荷転送用トランジス
タが接続される共通のフローティングディフュージョン
部及び前記フローティングディフュージョン部をリセッ
トするリセット手段とで構成される受光素子部を有する
光電変換装置において、前記受光素子部は前記フローティングディフュージョン
部の電圧に応じて抵抗を変化させる手段をあわせて有
し、前記抵抗を変化させる手段と、電流経路を遮断する
手段を直列に接続した第一の回路を２つ以上並列に接続
した第二の回路と、制御端子への入力に応じて自身の抵
抗を変化させられる第三の回路と、前記第２と前記第３
の回路に流れる電流の和を一定にする手段と、前記第２
と前記第３の回路にそれぞれ直列に接続される負荷と、
前記負荷にかかる電圧信号もしくは電流信号の差を電圧
信号として取り出す手段と、その電圧を帰還率の絶対値
βで前記第三の回路の制御端子へ入力することにより負
の帰還が形成される帰還部とから構成されることを特徴
とする光電変換装置。
【請求項１４】前記帰還率の絶対値βは１以下である
ことを特徴とする請求項１３に記載の光電変換装置。
【請求項１５】前記帰還率の絶対値βは可変であるこ
とを特徴とする請求項１３に記載の光電変換装置。
【請求項１６】前記抵抗を変化させる手段、および、
前記制御端子への入力に応じて自身の抵抗を変化させら
れる前記第三の回路は、絶縁ゲート型トランジスタから
それぞれ構成され、前記共通のフローティングディフュ
ージョン部、および前記制御端子は、それぞれ前記絶縁
ゲート型トランジスタのゲートに接続されていることを
特徴とする請求項１３に記載の光電変換装置。