JP2001237112A - Manufacturing method of resistor - Google Patents
Manufacturing method of resistorInfo
- Publication number
- JP2001237112A JP2001237112A JP2000043913A JP2000043913A JP2001237112A JP 2001237112 A JP2001237112 A JP 2001237112A JP 2000043913 A JP2000043913 A JP 2000043913A JP 2000043913 A JP2000043913 A JP 2000043913A JP 2001237112 A JP2001237112 A JP 2001237112A
- Authority
- JP
- Japan
- Prior art keywords
- shaped
- layers
- pairs
- sheet
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【課題】 シート状の絶縁基板にスリット状の第1の分
割部を形成する場合、バリが発生することはなく、これ
により、抵抗器上面を平滑にできて実装効率を高めるこ
とができる抵抗器の製造方法を提供することを目的とす
る。
【解決手段】 複数対の金属層22と、この金属層22
に電気的に接続される複数対の上面電極層23と、この
上面電極層23に電気的に接続される複数の抵抗層24
を上面に形成したシート状の絶縁基板21における前記
複数対の金属層22のみに、この複数対の金属層22を
分離してシート状の絶縁基板21を複数の短冊状基板2
1bに分割するためのスリット状の第1の分割部30を
形成したものである。
(57) [Problem] To form a slit-shaped first divided portion on a sheet-shaped insulating substrate, no burrs are generated, and thereby, the upper surface of the resistor can be smoothed and the mounting efficiency can be improved. It is an object of the present invention to provide a method of manufacturing a resistor that can be increased. SOLUTION: A plurality of pairs of metal layers 22 are provided.
And a plurality of resistive layers 24 electrically connected to the upper surface electrode layer 23.
Is formed only on the plurality of pairs of metal layers 22 in the sheet-like insulating substrate 21 having the upper surface formed thereon.
A slit-shaped first dividing portion 30 for dividing into 1b is formed.
Description
【0001】[0001]
【発明の属する技術分野】本発明は抵抗器の製造方法に
関するものであり、特に微細な抵抗器の製造方法に関す
るものである。The present invention relates to a method for manufacturing a resistor, and more particularly to a method for manufacturing a fine resistor.
【0002】[0002]
【従来の技術】従来のこの種の抵抗器としては、特開平
4−102302号公報に開示されたものが知られてい
る。2. Description of the Related Art As a conventional resistor of this type, a resistor disclosed in Japanese Patent Application Laid-Open No. 4-102302 is known.
【0003】以下、従来の抵抗器およびその製造方法に
ついて、図面を参照しながら説明する。A conventional resistor and a method for manufacturing the same will be described below with reference to the drawings.
【0004】図12は従来の抵抗器の断面図である。FIG. 12 is a sectional view of a conventional resistor.
【0005】図12において、1はアルミナ等の磁器か
らなる絶縁性を有する個片状基板である。2は前記個片
状基板1の上面の左右両端部に設けられた一対の第1の
上面電極層である。3は一対の第1の上面電極層2に一
部が重なるように前記個片状基板1の上面に設けられた
抵抗層である。4は抵抗層3の全体のみを覆うように設
けられた第1の保護層である。5は抵抗値を修正するた
めに抵抗層3および第1の保護層4に設けられたトリミ
ング溝である。6は第1の保護層4の上面のみに設けら
れた第2の保護層である。7は一対の第1の上面電極層
2の上面に位置して前記個片状基板1の幅一杯まで延び
るように設けられた一対の第2の上面電極層である。8
は前記個片状基板1の両側面に設けられた一対の側面電
極層である。9,10は一対の第2の上面電極層7およ
び一対の側面電極層8の表面に設けられた一対のニッケ
ルめっき層および一対のはんだめっき層である。この場
合、はんだめっき層10は第2の保護層6よりも低く設
けられているものである。[0005] In FIG. 12, reference numeral 1 denotes an insulating individual substrate made of porcelain such as alumina. Reference numeral 2 denotes a pair of first upper electrode layers provided on both right and left ends of the upper surface of the individual substrate 1. Reference numeral 3 denotes a resistance layer provided on the upper surface of the individual substrate 1 so as to partially overlap the pair of first upper electrode layers 2. Reference numeral 4 denotes a first protective layer provided so as to cover only the entire resistive layer 3. Reference numeral 5 denotes a trimming groove provided in the resistance layer 3 and the first protection layer 4 for correcting the resistance value. Reference numeral 6 denotes a second protective layer provided only on the upper surface of the first protective layer 4. Reference numeral 7 denotes a pair of second upper electrode layers provided on the upper surfaces of the pair of first upper electrode layers 2 so as to extend to the full width of the individual substrate 1. 8
Are a pair of side electrode layers provided on both side surfaces of the individual substrate 1. Reference numerals 9 and 10 denote a pair of nickel plating layers and a pair of solder plating layers provided on the surfaces of the pair of second upper electrode layers 7 and the pair of side electrode layers 8, respectively. In this case, the solder plating layer 10 is provided lower than the second protective layer 6.
【0006】以上のように構成された従来の抵抗器につ
いて、次にその製造方法を図面を参照しながら説明す
る。Next, a method of manufacturing the conventional resistor having the above-described structure will be described with reference to the drawings.
【0007】図13(a)〜(f)は従来の抵抗器の製
造方法を示す工程図である。FIGS. 13A to 13F are process diagrams showing a conventional method for manufacturing a resistor.
【0008】まず、図13(a)に示すように、絶縁性
を有する個片状基板1の上面の左右両端部に、一対の第
1の上面電極層2を塗着形成する。First, as shown in FIG. 13A, a pair of first upper surface electrode layers 2 are formed by coating on the left and right ends of the upper surface of an individual substrate 1 having an insulating property.
【0009】次に、図13(b)に示すように、一対の
第1の上面電極層2に一部が重なるように前記個片状基
板1の上面に抵抗層3を塗着形成する。Next, as shown in FIG. 13B, a resistive layer 3 is formed on the upper surface of the individual substrate 1 so as to partially overlap the pair of first upper electrode layers 2.
【0010】次に、図13(c)に示すように、抵抗層
3の全体のみを覆うように第1の保護層4を塗着形成し
た後、抵抗層3における全抵抗値が所定の抵抗値の範囲
内に入るようにレーザ等により抵抗層3および第1の保
護層4にトリミング溝5を施す。Next, as shown in FIG. 13C, after a first protective layer 4 is formed by coating so as to cover only the entire resistive layer 3, the total resistance of the resistive layer 3 is reduced to a predetermined value. A trimming groove 5 is formed in the resistance layer 3 and the first protection layer 4 by a laser or the like so as to fall within the range of the value.
【0011】次に、図13(d)に示すように、第1の
保護層4の上面のみに第2の保護層6を塗着形成する。Next, as shown in FIG. 13D, a second protective layer 6 is formed by coating only on the upper surface of the first protective layer 4.
【0012】次に、図13(e)に示すように、一対の
第1の上面電極層2の上面に位置して前記個片状基板1
の幅一杯まで延びるように一対の第2の上面電極層7を
塗着形成する。Next, as shown in FIG. 13E, the individual substrate 1 is located on the upper surfaces of the pair of first upper electrode layers 2.
A pair of second upper electrode layers 7 is formed by coating so as to extend to the full width of the upper electrode layer.
【0013】次に、図13(f)に示すように、一対の
第1の上面電極層2および前記個片状基板1の左右両端
の側面に一対の第1、第2の上面電極層2,7と電気的
に接続されるように一対の側面電極層8を塗着形成す
る。Next, as shown in FIG. 13F, a pair of first upper surface electrode layers 2 and a pair of first and second upper surface electrode layers 2 are provided on the right and left side surfaces of the individual substrate 1. , 7 are coated with a pair of side electrode layers 8 so as to be electrically connected.
【0014】最後に、一対の第2の上面電極層7および
一対の側面電極層8の表面にニッケルめっきを施した
後、はんだめっきを施すことにより、一対のニッケルめ
っき層9と、一対のはんだめっき層10を形成して従来
の抵抗器を製造していた。Finally, the surfaces of the pair of second upper electrode layers 7 and the pair of side electrode layers 8 are nickel-plated and then plated with solder to form a pair of nickel plating layers 9 and a pair of solder layers. The conventional resistor was manufactured by forming the plating layer 10.
【0015】また、上記した抵抗器も非常に小形化され
てきており、近年では長さ0.6mm×幅0.3mm×厚み
0.25mmという非常に小形の抵抗器も製造されるよう
になってきた。Further, the above-mentioned resistors have also been extremely miniaturized. In recent years, very small resistors having a length of 0.6 mm, a width of 0.3 mm and a thickness of 0.25 mm have been manufactured. Have been.
【0016】[0016]
【発明が解決しようとする課題】上記した従来の構成お
よび製造方法で長さ0.6mm×幅0.3mm×厚み0.2
5mmという非常に小形の抵抗器を製造しようとした場合
の課題について説明する。According to the above-mentioned conventional configuration and manufacturing method, the length is 0.6 mm × the width 0.3 mm × the thickness 0.2.
The problem when manufacturing a very small resistor of 5 mm will be described.
【0017】従来におけるアルミナ等の磁器からなるシ
ート状の絶縁基板は、基板分割溝をシート状の絶縁基板
の焼成前にあらかじめ形成し、そしてこの絶縁基板を焼
成することにより製造している。このため、シート状の
絶縁基板にあらかじめ形成された基板分割溝は、シート
状の絶縁基板の微妙な組成バラツキや、シート状の絶縁
基板の焼成時の微妙な温度バラツキにより寸法バラツキ
が発生するものである(この寸法バラツキは、約100
mm×100mmのシート状の絶縁基板では約0.5mm程度
にも達する。)。A conventional sheet-like insulating substrate made of porcelain such as alumina is manufactured by forming a substrate dividing groove in advance before firing the sheet-like insulating substrate, and firing the insulating substrate. For this reason, the substrate division groove formed in advance on the sheet-shaped insulating substrate has a dimensional variation due to a delicate variation in the composition of the sheet-shaped insulating substrate or a delicate variation in the temperature during firing of the sheet-shaped insulating substrate. (This dimensional variation is about 100
With a sheet-shaped insulating substrate of mm × 100 mm, it reaches about 0.5 mm. ).
【0018】このような寸法バラツキを有するシート状
の絶縁基板を用いて、非常に微細な抵抗器を製造する場
合には、個片状基板の寸法を縦方向と横方向のそれぞれ
に非常に細かい寸法ランクに分類し、そしてそれぞれの
寸法ランクに相当する上面電極層2、抵抗層3、保護層
4等のスクリーン印刷マスクをそろえる必要があるとと
もに、個片状基板の寸法ランクに応じてマスクを交換す
る必要があるもので、その結果、非常に工程が煩雑にな
るという課題を有していた(寸法ランクを0.05mm刻
みで分類する場合には縦方向、横方向合わせて、それぞ
れ25ランクで縦横合計約600ランク以上の寸法分類
が必要となる。)。When a very fine resistor is manufactured using a sheet-shaped insulating substrate having such a dimensional variation, the dimensions of the individual substrate are made extremely fine in both the vertical and horizontal directions. It is necessary to classify into the dimensional ranks and prepare screen printing masks corresponding to the respective dimensional ranks, such as the upper electrode layer 2, the resistive layer 3, the protective layer 4, and the like. It has to be replaced, and as a result, there is a problem that the process becomes very complicated (when the dimensional rank is classified in 0.05 mm increments, 25 ranks each in the vertical and horizontal directions) Therefore, a total of about 600 ranks in vertical and horizontal dimensions is required.)
【0019】上記従来の課題を解決するために、本発明
者らは、シート状の絶縁基板の上面に複数対の上面電極
層を形成する工程と、前記複数対の上面電極層に一部が
重なるように複数の抵抗層を形成する工程と、前記複数
の抵抗層における前記複数対の上面電極層間の抵抗値を
調整するためにトリミングを行う工程と、少なくとも前
記複数の抵抗層を覆うように複数の保護層を形成する工
程とを実施したシート状の絶縁基板に、前記複数対の上
面電極層を分離して複数の短冊状基板に分割するための
スリット状の第1の分割部を複数形成し、その後、この
スリット状の第1の分割部が複数形成された状態のシー
ト状の絶縁基板における前記複数のスリット状の第1の
分割部の内面にニッケルまたはニッケル系合金による複
数対の側面電極層を形成し、その後、複数対の側面電極
層を覆うように複数対のはんだ層を形成し、その後、前
記シート状の絶縁基板における複数の短冊状基板に、前
記複数の抵抗層が個々に分離されて個片状基板に分割さ
れるように前記スリット状の第1の分割部と直交する方
向に複数の第2の分割部を形成した抵抗器の製造方法を
開発した。この製造方法の開発ポイントは、シート状の
絶縁基板の状態で一括して側面電極層を形成することが
できるようにするために、シート状の絶縁基板に、複数
対の上面電極層を分離して複数の短冊状基板に分割する
ためのスリット状の第1の分割部を複数形成するように
した点である。In order to solve the above-mentioned conventional problems, the present inventors have formed a step of forming a plurality of pairs of upper electrode layers on the upper surface of a sheet-shaped insulating substrate, and partially forming the plurality of pairs of upper electrode layers. A step of forming a plurality of resistance layers so as to overlap, a step of performing trimming to adjust a resistance value between the plurality of pairs of upper electrode layers in the plurality of resistance layers, and a step of covering at least the plurality of resistance layers. A plurality of slit-shaped first divisions for separating the plurality of pairs of upper electrode layers and dividing the plurality of upper electrode layers into a plurality of strip-shaped substrates on the sheet-shaped insulating substrate having been subjected to the steps of forming a plurality of protective layers. After that, a plurality of pairs of nickel or a nickel-based alloy are formed on the inner surfaces of the plurality of slit-shaped first divided portions in the sheet-shaped insulating substrate in a state where the plurality of slit-shaped first divided portions are formed. Side electrode layer Forming, then, forming a plurality of pairs of solder layers so as to cover the plurality of pairs of side electrode layers, and then, on the plurality of strip-shaped substrates in the sheet-shaped insulating substrate, the plurality of resistance layers are individually separated. A method for manufacturing a resistor has been developed in which a plurality of second divided portions are formed in a direction orthogonal to the slit-shaped first divided portion so as to be divided into individual pieces. The point of development of this manufacturing method is to separate a plurality of pairs of upper electrode layers on a sheet-like insulating substrate so that side electrode layers can be formed collectively in the state of a sheet-like insulating substrate. In this case, a plurality of slit-shaped first divisions for dividing the substrate into a plurality of strip-shaped substrates are formed.
【0020】しかしながら、上記開発内容においては、
ダイシング工法で第1の分割部を形成した場合に、上面
電極層のダイシングされた部分において、大きなバリが
発生し、これにより、抵抗器上面が平滑にならずに実装
効率が高められないという課題を有していた。However, in the above development contents,
When the first divided portion is formed by the dicing method, large burrs are generated in the diced portion of the upper electrode layer, so that the upper surface of the resistor is not smooth and the mounting efficiency is not improved. Had.
【0021】本発明は上記開発内容の課題を解決するも
ので、シート状の絶縁基板にスリット状の第1の分割部
を形成する場合、バリが発生することはなく、これによ
り、抵抗器上面を平滑にできて実装効率を高めることが
できる抵抗器の製造方法を提供することを目的とするも
のである。The present invention solves the problems of the above-mentioned development contents. When the slit-shaped first divided portion is formed on the sheet-like insulating substrate, no burrs are generated, and thereby, the upper surface of the resistor is formed. It is an object of the present invention to provide a method for manufacturing a resistor which can smoothen the resistance and improve the mounting efficiency.
【0022】[0022]
【課題を解決するための手段】上記目的を達成するため
に本発明の抵抗器は、シート状の絶縁基板の上面に複数
対の金属層を形成する工程と、前記シート状の絶縁基板
の上面に前記金属層と電気的に接続される複数対の上面
電極層と複数の抵抗層を両者が電気的に接続されるよう
に形成する工程と、前記複数の抵抗層における前記複数
対の上面電極層間の抵抗値を調整するためにトリミング
を行う工程と、少なくとも前記複数の抵抗層を覆うよう
に複数の保護層を形成する工程とを実施したシート状の
絶縁基板における前記複数対の金属層のみに、この複数
対の金属層を分離してシート状の絶縁基板を複数の短冊
状基板に分割するためのスリット状の第1の分割部を複
数形成し、その後、このスリット状の第1の分割部が複
数形成された状態のシート状の絶縁基板における前記複
数のスリット状の第1の分割部の内面にニッケルまたは
ニッケル系合金による複数対の側面電極層を形成し、そ
の後、複数対の側面電極層を覆うように複数対のはんだ
層を形成し、その後、前記シート状の絶縁基板における
複数の短冊状基板に、前記複数の抵抗層が個々に分離さ
れて個片状基板に分割されるように前記スリット状の第
1の分割部と直交する方向に複数の第2の分割部を形成
したもので、この製造方法によれば、シート状の絶縁基
板にスリット状の第1の分割部を形成する場合、バリが
発生することはなく、これにより、抵抗器上面を平滑に
できて実装効率を高めることができるものである。In order to achieve the above object, a resistor according to the present invention comprises a step of forming a plurality of pairs of metal layers on an upper surface of a sheet-like insulating substrate; Forming a plurality of pairs of upper surface electrode layers and a plurality of resistance layers electrically connected to the metal layer so that both are electrically connected to each other; and forming the plurality of pairs of upper surface electrodes in the plurality of resistance layers. Only the plurality of pairs of metal layers in a sheet-shaped insulating substrate that has been subjected to a step of performing trimming to adjust a resistance value between layers and a step of forming a plurality of protective layers so as to cover at least the plurality of resistance layers In addition, a plurality of slit-shaped first divided portions for separating the plurality of pairs of metal layers and dividing the sheet-shaped insulating substrate into a plurality of strip-shaped substrates are formed, and thereafter, the slit-shaped first divided portions are formed. A state in which multiple divisions are formed A plurality of pairs of side electrode layers made of nickel or a nickel-based alloy are formed on inner surfaces of the plurality of slit-shaped first divided portions of the sheet-shaped insulating substrate, and then a plurality of pairs are formed so as to cover the plurality of pairs of side electrode layers. Is formed on the plurality of strip-shaped substrates in the sheet-shaped insulating substrate, and the plurality of resistive layers are individually separated from each other so as to be divided into individual substrates. According to this manufacturing method, when the slit-shaped first divided portion is formed on the sheet-shaped insulating substrate, burrs are generated. Therefore, the upper surface of the resistor can be smoothed and the mounting efficiency can be improved.
【0023】[0023]
【発明の実施の形態】本発明の請求項1に記載の発明
は、シート状の絶縁基板の上面に複数対の金属層を形成
する工程と、前記シート状の絶縁基板の上面に前記金属
層と電気的に接続される複数対の上面電極層と複数の抵
抗層を両者が電気的に接続されるように形成する工程
と、前記複数の抵抗層における前記複数対の上面電極層
間の抵抗値を調整するためにトリミングを行う工程と、
少なくとも前記複数の抵抗層を覆うように複数の保護層
を形成する工程とを実施したシート状の絶縁基板におけ
る前記複数対の金属層のみに、この複数対の金属層を分
離してシート状の絶縁基板を複数の短冊状基板に分割す
るためのスリット状の第1の分割部を複数形成し、その
後、このスリット状の第1の分割部が複数形成された状
態のシート状の絶縁基板における前記複数のスリット状
の第1の分割部の内面にニッケルまたはニッケル系合金
による複数対の側面電極層を形成し、その後、複数対の
側面電極層を覆うように複数対のはんだ層を形成し、そ
の後、前記シート状の絶縁基板における複数の短冊状基
板に、前記複数の抵抗層が個々に分離されて個片状基板
に分割されるように前記スリット状の第1の分割部と直
交する方向に複数の第2の分割部を形成したもので、こ
の製造方法によれば、シート状の絶縁基板の上面に形成
された複数対の金属層と複数対の上面電極層が電気的に
接続されるように構成しているため、一対の上面電極層
間の抵抗値を調整するためのトリミング時の抵抗値測定
においては、当該の上面電極層の他に隣接する金属層も
使用でき、これにより、特に微細な抵抗器の場合にはト
リミング用の検針を上面電極に容易に接触させることが
でき、また、シート状の絶縁基板にスリット状の第1の
分割部を形成する場合、金属層のみが切断されて上面電
極層は切断されないため、バリが発生することはなく、
これにより、抵抗器上面を平滑にできるため、実装効率
を高めることができるという作用を有するものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS According to a first aspect of the present invention, there is provided a method for forming a plurality of pairs of metal layers on an upper surface of a sheet-like insulating substrate, and the step of forming the metal layer on the upper surface of the sheet-like insulating substrate. Forming a plurality of pairs of upper electrode layers and a plurality of resistance layers electrically connected to each other, and a resistance value between the plurality of upper electrode layers in the plurality of resistance layers. Performing trimming to adjust the
A step of forming a plurality of protective layers so as to cover at least the plurality of resistance layers; and only the plurality of pairs of metal layers in the sheet-shaped insulating substrate, in which the plurality of pairs of metal layers are separated from each other. A plurality of slit-shaped first divided portions for dividing the insulating substrate into a plurality of strip-shaped substrates are formed, and then, a plurality of slit-shaped first divided portions are formed in the sheet-shaped insulating substrate. A plurality of pairs of side electrode layers made of nickel or a nickel-based alloy are formed on the inner surface of the plurality of slit-shaped first divided portions, and then a plurality of pairs of solder layers are formed so as to cover the plurality of pairs of side electrode layers. Then, on the plurality of strip-shaped substrates in the sheet-shaped insulating substrate, the plurality of resistive layers are orthogonal to the slit-shaped first divided portions such that the plurality of resistive layers are individually separated and divided into individual substrates. Multiple in direction According to this manufacturing method, a plurality of pairs of metal layers formed on the upper surface of the sheet-shaped insulating substrate and a plurality of pairs of upper surface electrode layers are electrically connected. In the resistance value measurement at the time of trimming for adjusting the resistance value between the pair of upper electrode layers, the adjacent metal layer can be used in addition to the upper electrode layer. In the case of a resistor, the probe for trimming can be easily brought into contact with the upper surface electrode, and when the slit-shaped first division is formed on the sheet-shaped insulating substrate, only the metal layer is cut off. Since the top electrode layer is not cut, no burrs occur,
As a result, the upper surface of the resistor can be smoothed, so that the mounting efficiency can be improved.
【0024】請求項2に記載の発明は、シート状の絶縁
基板の上面に複数対の金属層を形成する工程と、前記シ
ート状の絶縁基板の上面に前記金属層と電気的に接続さ
れる複数対の上面電極層と複数の抵抗層を両者が電気的
に接続されるように形成する工程と、前記複数の抵抗層
における前記複数対の上面電極層間の抵抗値を調整する
ためにトリミングを行う工程と、前記トリミングを行っ
たシート状の絶縁基板における前記複数対の金属層のみ
に、この複数対の金属層を分離してシート状の絶縁基板
を複数の短冊状基板に分割するためのスリット状の第1
の分割部を複数形成する工程と、少なくとも前記複数の
抵抗層を覆うように複数の保護層を形成する工程と、前
記スリット状の第1の分割部が複数形成された状態のシ
ート状の絶縁基板における前記複数のスリット状の第1
の分割部の内面にニッケルまたはニッケル系合金による
複数対の側面電極層を形成する工程と、前記複数対の側
面電極層を覆うように複数対のはんだ層を形成する工程
と、前記シート状の絶縁基板における複数の短冊状基板
に、前記複数の抵抗層が個々に分離されて個片状基板に
分割されるように前記スリット状の第1の分割部と直交
する方向に複数の第2の分割部を形成する工程とを備え
たもので、この製造方法によれば、シート状の絶縁基板
の上面に形成される複数対の金属層と複数対の上面電極
層が電気的に接続されるように構成しているため、一対
の上面電極層間の抵抗値を調整するためのトリミング時
の抵抗値測定においては、当該の上面電極層の他に隣接
する金属層も使用でき、これにより、特に微細な抵抗器
の場合にはトリミング用の検針を上面電極に容易に接触
させることができ、また、シート状の絶縁基板にスリッ
ト状の第1の分割部を形成する場合、金属層のみが切断
されて上面電極層は切断されないため、バリが発生する
ことはなく、これにより、抵抗器上面を平滑にできるた
め、実装効率を高めることができるという作用を有する
ものである。According to a second aspect of the present invention, a plurality of pairs of metal layers are formed on the upper surface of the sheet-shaped insulating substrate, and the upper surface of the sheet-shaped insulating substrate is electrically connected to the metal layer. Forming a plurality of pairs of upper electrode layers and a plurality of resistance layers so that they are electrically connected to each other; and performing trimming to adjust a resistance value between the plurality of pairs of upper electrode layers in the plurality of resistance layers. Performing the step of separating the sheet-like insulating substrate into a plurality of strip-like substrates by separating the plurality of pairs of metal layers only into the plurality of pairs of metal layers in the trimmed sheet-like insulating substrate. Slit-shaped first
Forming a plurality of divided portions, forming a plurality of protective layers so as to cover at least the plurality of resistive layers, and forming a sheet-shaped insulating member in which a plurality of slit-shaped first divided portions are formed. A plurality of first slits on the substrate;
Forming a plurality of pairs of side electrode layers of nickel or a nickel-based alloy on the inner surface of the divided portion; forming a plurality of pairs of solder layers so as to cover the plurality of pairs of side electrode layers; In a plurality of strip-shaped substrates in an insulating substrate, a plurality of second layers are arranged in a direction orthogonal to the slit-shaped first divided portion so that the plurality of resistance layers are individually separated and divided into individual substrates. According to this manufacturing method, a plurality of pairs of metal layers formed on the upper surface of the sheet-shaped insulating substrate and a plurality of pairs of upper surface electrode layers are electrically connected. With such a configuration, in the resistance value measurement at the time of trimming for adjusting the resistance value between the pair of upper electrode layers, an adjacent metal layer can be used in addition to the upper electrode layer. Trim for fine resistors In the case where the slit-shaped first divided portion is formed on the sheet-shaped insulating substrate, only the metal layer is cut, and the upper electrode layer is not cut. Therefore, no burrs are generated, and thereby, the upper surface of the resistor can be smoothed, so that the mounting efficiency can be improved.
【0025】請求項3に記載の発明は、請求項1または
2に記載の複数対の側面電極層の厚みを1〜15μmの
厚みにしたもので、この製造方法によれば、非常に寸法
精度の高いものが得られるという作用を有するものであ
る。According to a third aspect of the present invention, the thickness of the plurality of pairs of side electrode layers according to the first or second aspect is set to a thickness of 1 to 15 μm. This has the effect that a material having a high value can be obtained.
【0026】請求項4に記載の発明は、請求項1または
2に記載の複数対のはんだ層をスズあるいはスズ合金系
の材料で構成したもので、この製造方法によれば、リフ
ローはんだ付け時に安定したはんだ付けができるという
作用を有するものである。According to a fourth aspect of the present invention, a plurality of pairs of solder layers according to the first or second aspect are made of a tin or tin alloy-based material. This has the effect that stable soldering can be performed.
【0027】請求項5に記載の発明は、請求項1または
2に記載の複数対の金属層を金系の材料で構成するとと
もに、上面電極層を銀系の材料で構成し、さらに複数の
抵抗層を酸化ルテニウム系の材料で構成したもので、こ
の製造方法によれば、耐熱性および耐久性に優れた抵抗
特性を確保できるという作用を有するものである。According to a fifth aspect of the present invention, the plurality of pairs of metal layers according to the first or second aspect are made of a gold-based material, and the upper electrode layer is made of a silver-based material. The resistance layer is made of a ruthenium oxide-based material. According to this manufacturing method, the resistance layer has an effect of securing resistance characteristics excellent in heat resistance and durability.
【0028】請求項6に記載の発明は、請求項1または
2に記載の保護層を、抵抗層を覆うガラス層からなる第
1の保護層と、この第1の保護層を覆う樹脂を主成分と
する第2の保護層で構成したもので、この製造方法によ
れば、ガラス層からなる第1の保護層でレーザートリミ
ング時のクラックの発生を防止することができるため、
電流雑音を小さくできるとともに、樹脂を主成分とする
第2の保護層で抵抗層全体が覆われているため、耐湿性
に優れた抵抗特性を確保できるという作用を有するもの
である。According to a sixth aspect of the present invention, the protective layer according to the first or second aspect comprises a first protective layer made of a glass layer covering the resistance layer, and a resin covering the first protective layer. According to this manufacturing method, cracks can be prevented from occurring at the time of laser trimming with the first protective layer made of a glass layer.
Since the current noise can be reduced and the entire resistive layer is covered with the second protective layer mainly composed of a resin, it has an effect of securing a resistance characteristic excellent in moisture resistance.
【0029】請求項7に記載の発明は、請求項1または
2に記載の複数のスリット状の第1の分割部を、シート
状の絶縁基板を上下方向に貫通する貫通孔で形成したも
ので、この製造方法によれば、スリット状の第1の分割
部が貫通孔となっているため、シート状の絶縁基板に側
面電極層を形成した場合、貫通孔となっているスリット
状の第1の分割部の内面全体に側面電極層を形成するこ
とができるという作用を有するものである。According to a seventh aspect of the present invention, the plurality of slit-like first divided portions according to the first or second aspect are formed by through holes vertically penetrating a sheet-like insulating substrate. According to this manufacturing method, since the slit-shaped first divided portion is formed as a through hole, when the side surface electrode layer is formed on the sheet-shaped insulating substrate, the slit-shaped first slit formed as the through hole is formed. Has a function that a side electrode layer can be formed on the entire inner surface of the divided portion.
【0030】請求項8に記載の発明は、請求項1または
2に記載の複数のスリット状の第1の分割部をダイシン
グにより形成したもので、この製造方法によれば、個片
状基板の寸法分類が不要なシート状の絶縁基板を用いて
いるため、従来のような個片状基板の寸法分類は不要と
なり、これにより、従来のようなマスク交換による工程
の煩雑さをなくすることができるとともに、ダイシング
も半導体等で一般的なダイシング設備を用いて容易に行
うことができるという作用を有するものである。According to an eighth aspect of the present invention, the plurality of slit-shaped first divided portions according to the first or second aspect are formed by dicing. Since a sheet-shaped insulating substrate that does not require dimensional classification is used, it is not necessary to classify the size of individual substrates as in the conventional case, and this eliminates the need for conventional mask replacement process. In addition to this, the dicing has an effect that dicing can be easily performed using a general dicing facility using a semiconductor or the like.
【0031】請求項9に記載の発明は、請求項1または
2に記載の複数の第2の分割部をダイシングにより形成
したもので、この製造方法によれば、個片状基板の寸法
分類が不要なシート状の絶縁基板を用いているため、従
来のような個片状基板毎の寸法分類は不要となり、これ
により、従来のようなマスク交換による工程の煩雑さを
なくすることができるとともに、ダイシングも半導体等
で一般的なダイシング設備を用いて容易に行うことがで
きるという作用を有するものである。According to a ninth aspect of the present invention, the plurality of second divided portions according to the first or second aspect are formed by dicing. According to this manufacturing method, the size classification of the individual substrate is determined. Since an unnecessary sheet-shaped insulating substrate is used, it is not necessary to classify the size of each individual substrate as in the conventional case, and thus it is possible to eliminate the complicated process of the conventional mask replacement process. Also, dicing has an effect that it can be easily performed by using a general dicing facility with a semiconductor or the like.
【0032】請求項10に記載の発明は、請求項1また
は2に記載の複数の第2の分割部をシート状の絶縁基板
に薄肉部を残して切断することにより形成したもので、
この製造方法によれば、第2の分割部を形成する毎に個
片化されるのではなく、2段階で個片化されるという作
用を有するものである。According to a tenth aspect of the present invention, the plurality of second divided portions according to the first or second aspect are formed by cutting a sheet-shaped insulating substrate while leaving a thin portion.
According to this manufacturing method, an individual piece is formed in two stages instead of being individualized each time the second divided portion is formed.
【0033】請求項11に記載の発明は、請求項10に
記載の薄肉部をシート状の絶縁基板の裏面側に残したも
ので、この製造方法によれば、第2の分割部を形成する
毎に個片化されるのではなく、2段階で個片化されると
いう作用を有するものである。According to an eleventh aspect of the present invention, the thin portion according to the tenth aspect is left on the back side of the sheet-shaped insulating substrate. According to this manufacturing method, the second divided portion is formed. Instead of being singulated every time, it has the effect of being singulated in two stages.
【0034】請求項12に記載の発明は、請求項1また
は2に記載のシート状の絶縁基板の端部に不要領域部を
形成し、かつ複数のスリット状の第1の分割部および複
数の第2の分割部は前記不要領域部には形成しないよう
にしたもので、この製造方法によれば、複数のスリット
状の第1の分割部を形成した後も複数の短冊状基板は不
要領域部につながっているため、シート状の絶縁基板が
複数の短冊状基板に細かく分離されるということはな
く、したがって、複数のスリット状の第1の分割部を形
成した後も、不要領域部を有するシート状の絶縁基板の
状態で後工程を行うことができるため、工法設計が簡略
化できるという作用を有するとともに、複数の第2の分
割部を形成すると、この複数の第2の分割部を形成する
毎に、個片状基板に切断分割され、そして個片化された
製品は不要領域部から分離されるため、不要領域部と製
品とを後で選別するという工程を別個に設けるという必
要もないという作用を有するものである。According to a twelfth aspect of the present invention, an unnecessary region is formed at an end of the sheet-shaped insulating substrate according to the first or second aspect, and a plurality of slit-shaped first divided portions and a plurality of slit-shaped first divided portions are provided. The second division is not formed in the unnecessary area. According to this manufacturing method, even after the plurality of slit-shaped first divisions are formed, the plurality of strip-shaped substrates remain in the unnecessary area. Since the sheet-shaped insulating substrate is not separated into a plurality of strip-shaped substrates, the unnecessary region portion is not removed even after the plurality of slit-shaped first divided portions are formed. Since the post-process can be performed in the state of the sheet-shaped insulating substrate having the structure, the method has an effect of simplifying the method design, and when a plurality of second divided portions are formed, the plurality of second divided portions are formed. Each time it is formed, Are sectional division, and singulated products are those having an effect of no need of unnecessary to be separated from the region part, separately provide a step that later sorting and unnecessary area portion and products.
【0035】請求項13に記載の発明は、請求項1また
は2に記載の複数対の側面電極層および複数対のはんだ
層をシート状の絶縁基板の状態で形成するようにしたも
ので、この製造方法によれば、側面電極層を形成する場
合、シート状の絶縁基板に形成することができ、または
んだ層を電気めっき工法により形成する場合には電位差
を小さくすることができるため、安定したはんだ層を形
成できるという作用を有するものである。According to a thirteenth aspect of the present invention, a plurality of pairs of side electrode layers and a plurality of pairs of solder layers according to the first or second aspect are formed in a sheet-like insulating substrate. According to the manufacturing method, when the side electrode layer is formed, it can be formed on a sheet-like insulating substrate, or when the solder layer is formed by an electroplating method, the potential difference can be reduced, so that a stable This has the function of forming a solder layer.
【0036】以下、本発明の一実施の形態における抵抗
器の製造方法について、図面を参照しながら説明する。Hereinafter, a method of manufacturing a resistor according to an embodiment of the present invention will be described with reference to the drawings.
【0037】図1は本発明の一実施の形態における抵抗
器の断面図である。FIG. 1 is a sectional view of a resistor according to an embodiment of the present invention.
【0038】図1において、11は焼成済みの96%純
度のアルミナからなるシート状の絶縁基板をスリット状
の第1の分割部とこの第1の分割部に直交関係にある第
2の分割部で分割することにより個片化された個片状基
板である。12は個片状基板11の上面に形成された金
を主成分とする一対の金属層である。13は一対の金属
層12に一部が重なるように個片状基板11の上面に形
成された銀を主成分とする一対の上面電極層である。1
4は一対の上面電極層13に一部が重なるように個片状
基板11の上面に形成された酸化ルテニウム系の抵抗層
である。15は抵抗層14の上面に形成されたプリコー
トガラス層からなる第1の保護層である。16は一対の
上面電極層13間の抵抗層14の抵抗値を修正するため
に設けられたトリミング溝である。17はプリコートガ
ラス層からなる第1の保護層15を覆うように形成され
た樹脂を主成分とする第2の保護層である。18は一対
の上面電極層13の一部に重なるとともに、個片状基板
11の両側面および裏面の両端部を覆うように形成され
たニッケルからなる一対の側面電極層である。19は一
対の側面電極層18および一対の上面電極層13の一部
を覆うように形成されたスズからなるはんだ層である。In FIG. 1, reference numeral 11 denotes a slit-shaped sheet-like insulating substrate made of baked alumina having a purity of 96%, and a slit-shaped first divided portion and a second divided portion orthogonal to the first divided portion. This is a singulated substrate that has been singulated by dividing the substrate. Reference numeral 12 denotes a pair of metal layers mainly formed of gold and formed on the upper surface of the individual substrate 11. Reference numeral 13 denotes a pair of upper electrode layers mainly composed of silver formed on the upper surface of the individual substrate 11 so as to partially overlap the pair of metal layers 12. 1
Reference numeral 4 denotes a ruthenium oxide-based resistance layer formed on the upper surface of the individual substrate 11 so as to partially overlap the pair of upper electrode layers 13. Reference numeral 15 denotes a first protective layer formed of a pre-coated glass layer formed on the upper surface of the resistance layer 14. Reference numeral 16 denotes a trimming groove provided for correcting the resistance value of the resistance layer 14 between the pair of upper electrode layers 13. Reference numeral 17 denotes a second protective layer mainly composed of resin and formed so as to cover the first protective layer 15 made of a pre-coated glass layer. Reference numeral 18 denotes a pair of side electrode layers made of nickel which overlap with a part of the pair of upper electrode layers 13 and cover both side surfaces of the individual substrate 11 and both end portions of the back surface. Reference numeral 19 denotes a solder layer made of tin formed so as to cover a part of the pair of side electrode layers 18 and a part of the pair of upper electrode layers 13.
【0039】以上のように構成された本発明の一実施の
形態における抵抗器について、次にその製造方法を図面
を参照しながら説明する。Next, a description will be given of a method of manufacturing the resistor having the above-described configuration according to an embodiment of the present invention with reference to the drawings.
【0040】図2は本発明の一実施の形態における抵抗
器を製造する場合に用いられるシート状の絶縁基板の全
周囲の端部に不要領域部を形成した状態を示す上面図、
図3(a)〜(f)、図4(a)〜(f)、図5(a)
〜(d)、図6(a)〜(d)、図7(a)〜(c)お
よび図8(a)〜(c)は本発明の一実施の形態におけ
る抵抗器の製造方法を示す工程図である。FIG. 2 is a top view showing a state in which an unnecessary region is formed at the entire peripheral edge of a sheet-like insulating substrate used in manufacturing a resistor according to an embodiment of the present invention.
3 (a) to 3 (f), FIGS. 4 (a) to 4 (f), FIG. 5 (a)
6 (a) to 6 (d), FIGS. 7 (a) to 7 (c), and FIGS. 8 (a) to 8 (c) show a method of manufacturing a resistor according to an embodiment of the present invention. It is a process drawing.
【0041】まず、図2、図3(a)、図4(a)に示
すように、焼成済みの96%純度のアルミナからなる厚
み0.2mmの絶縁性を有するシート状の絶縁基板21を
準備する。この場合、シート状の絶縁基板21は、図2
に示すように、全周囲の端部に最終的には製品とならな
い不要領域部21aを有しているものである。そしてこ
の不要領域部21aは略ロ字状に構成されているもので
ある。First, as shown in FIGS. 2, 3 (a) and 4 (a), a sheet-like insulating substrate 21 made of fired 96% purity alumina and having a thickness of 0.2 mm and having insulating properties is prepared. prepare. In this case, the sheet-like insulating substrate 21 is formed as shown in FIG.
As shown in (1), an unnecessary area portion 21a which does not become a product at the end of the entire periphery is provided. The unnecessary area 21a is formed in a substantially rectangular shape.
【0042】次に、図2、図3(b)、図4(b)に示
すように、シート状の絶縁基板21の上面に複数の第1
の分割部を跨ぐようにしてスクリーン印刷工法により金
を主成分とする複数対の金属層22を形成し、ピーク温
度850℃の焼成プロファイルで焼成することにより、
金属層22を安定な膜とした。Next, as shown in FIGS. 2, 3 (b) and 4 (b), a plurality of first
By forming a plurality of pairs of metal layers 22 containing gold as a main component by a screen printing method so as to straddle the divided portion of the above, and baking with a baking profile having a peak temperature of 850 ° C.
The metal layer 22 was a stable film.
【0043】次に、図2、図3(c)、図4(c)に示
すように、シート状の絶縁基板21の上面に前記複数対
の金属層22と電気的に接続されるようにスクリーン印
刷工法により銀を主成分とする複数対の上面電極層23
を形成し、ピーク温度850℃の焼成プロファイルで焼
成することにより、上面電極層23を安定な膜とした。Next, as shown in FIG. 2, FIG. 3 (c), and FIG. 4 (c), the upper surface of the sheet-shaped insulating substrate 21 is electrically connected to the plurality of pairs of metal layers 22. Pair of upper electrode layers 23 mainly composed of silver by screen printing
Was formed and baked with a baking profile having a peak temperature of 850 ° C., whereby the upper electrode layer 23 was made a stable film.
【0044】次に、図2、図3(d)、図4(d)に示
すように、複数対の上面電極層23を跨ぐように、スク
リーン印刷工法により酸化ルテニウム系の複数の抵抗層
24を形成し、ピーク温度850℃の焼成プロファイル
で焼成することにより、抵抗層24を安定な膜とした。Next, as shown in FIG. 2, FIG. 3 (d), and FIG. 4 (d), a plurality of ruthenium oxide-based resistance layers 24 are screen-printed so as to straddle a plurality of pairs of upper electrode layers 23. Was formed and baked with a baking profile having a peak temperature of 850 ° C., whereby the resistance layer 24 was made a stable film.
【0045】次に、図3(e)、図4(e)に示すよう
に、複数の抵抗層24を覆うように、スクリーン印刷工
法により複数のプリコートガラス層からなる第1の保護
層25を形成し、ピーク温度600℃の焼成プロファイ
ルで焼成することにより、プリコートガラス層からなる
第1の保護層25を安定な膜とした。Next, as shown in FIGS. 3E and 4E, a first protective layer 25 made of a plurality of pre-coated glass layers is formed by a screen printing method so as to cover the plurality of resistance layers 24. The first protective layer 25 made of a pre-coated glass layer was formed into a stable film by firing and firing with a firing profile at a peak temperature of 600 ° C.
【0046】次に、図3(f)、図4(f)に示すよう
に、複数対の上面電極層23間の抵抗層24の抵抗値を
一定の値に調整するために、レーザートリミング工法に
よりトリミングを行い、複数のトリミング溝26を形成
した。Next, as shown in FIGS. 3F and 4F, in order to adjust the resistance value of the resistance layer 24 between the plural pairs of upper electrode layers 23 to a constant value, a laser trimming method is used. , And a plurality of trimming grooves 26 were formed.
【0047】次に、図5(a)、図6(a)に示すよう
に、図面上の縦方向に並ぶ複数のプリコートガラス層か
らなる第1の保護層25を覆うように、スクリーン印刷
工法により樹脂を主成分とする複数の第2の保護層27
を形成し、ピーク温度200℃の硬化プロファイルで硬
化することにより、第2の保護層27を安定な膜とし
た。Next, as shown in FIGS. 5A and 6A, a screen printing method is used to cover the first protective layer 25 composed of a plurality of pre-coated glass layers arranged in the vertical direction on the drawing. A plurality of second protective layers 27 mainly composed of resin
Was formed and was cured with a curing profile at a peak temperature of 200 ° C., so that the second protective layer 27 was a stable film.
【0048】次に、図5(b)、図6(b)に示すよう
に、複数の第2の保護層27を覆うように、スクリーン
印刷工法により複数の第1レジスト層28を形成し、紫
外線硬化により第1レジスト層28を安定な膜とした。
さらにスクリーン印刷工法により、シート状の絶縁基板
21の裏面上に複数の第2レジスト層29を形成し、紫
外線硬化により第2レジスト層29を安定な膜とした。Next, as shown in FIGS. 5B and 6B, a plurality of first resist layers 28 are formed by a screen printing method so as to cover the plurality of second protective layers 27. The first resist layer 28 was made a stable film by ultraviolet curing.
Further, a plurality of second resist layers 29 were formed on the back surface of the sheet-shaped insulating substrate 21 by a screen printing method, and the second resist layer 29 was made into a stable film by ultraviolet curing.
【0049】次に、図2、図5(c)、図6(c)に示
すように、第1レジスト層28および第2レジスト層2
9を形成したシート状の絶縁基板21の全周囲の端部に
形成された不要領域部21aを除いて、複数対の金属層
22のみを分離して複数の短冊状基板21bに分割する
ためのスリット状の第1の分割部30をダイシング工法
により複数形成する。この場合、複数のスリット状の第
1の分割部30は700μmピッチで形成されており、
かつこのスリット状の第1の分割部30の幅は120μ
m幅となっている。また前記複数のスリット状の第1の
分割部30は、シート状の絶縁基板21を上下方向に貫
通する貫通孔で形成されているものである。そしてまた
前記シート状の絶縁基板21は、不要領域部21aを除
いてダイシング工法により複数のスリット状の第1の分
割部30を形成しているため、スリット状の第1の分割
部30を形成した後も複数の短冊状基板21bは不要領
域部21aにつながっているため、シート状態を呈して
いるものである。Next, as shown in FIGS. 2, 5 (c) and 6 (c), the first resist layer 28 and the second resist layer 2
Except for an unnecessary area 21a formed at the entire peripheral edge of the sheet-shaped insulating substrate 21 on which the substrate 9 is formed, only a plurality of pairs of metal layers 22 are separated and divided into a plurality of strip-shaped substrates 21b. A plurality of first slits 30 are formed by a dicing method. In this case, the plurality of slit-shaped first divided portions 30 are formed at a pitch of 700 μm,
The width of the slit-shaped first divided portion 30 is 120 μm.
m width. Further, the plurality of slit-shaped first divided portions 30 are formed by through holes penetrating the sheet-shaped insulating substrate 21 in the vertical direction. Further, since the sheet-shaped insulating substrate 21 has a plurality of slit-shaped first divided portions 30 formed by dicing except for the unnecessary region portion 21a, the slit-shaped first divided portions 30 are formed. After that, since the plurality of strip-shaped substrates 21b are connected to the unnecessary area portion 21a, they are in a sheet state.
【0050】次に、図5(d)、図6(d)に示すよう
に、めっき浴に浸漬してめっきを行う無電解めっき工法
を用いて、シート状の絶縁基板21の全面にニッケルめ
っきを施し、厚みが約4〜6μmの側面電極層31を形
成する。この場合、複数のスリット状の第1の分割部3
0が、シート状の絶縁基板21を上下方向に貫通する貫
通孔で形成されているため、シート状の絶縁基板21の
全面に無電解めっき工法でニッケルめっきを施すことに
より側面電極層31を形成した場合、側面電極層31は
シート状の絶縁基板21の上面側から貫通孔となってい
るスリット状の第1の分割部30の内面全体を経てシー
ト状の絶縁基板21の裏面側まで形成されるものであ
る。またこの側面電極層31は、シート状の絶縁基板2
1の上面側では露出している上面電極層23の一部と第
1レジスト層28を覆うように形成され、かつシート状
の絶縁基板21の裏面側では第2レジスト層29を覆う
ように形成されるものである。Next, as shown in FIGS. 5 (d) and 6 (d), the entire surface of the sheet-shaped insulating substrate 21 is nickel-plated by using an electroless plating method of plating by dipping in a plating bath. To form side electrode layers 31 having a thickness of about 4 to 6 μm. In this case, a plurality of slit-shaped first divided portions 3
Since 0 is formed by a through hole vertically penetrating the sheet-shaped insulating substrate 21, the side surface electrode layer 31 is formed by applying nickel plating to the entire surface of the sheet-shaped insulating substrate 21 by an electroless plating method. In this case, the side electrode layer 31 is formed from the upper surface side of the sheet-shaped insulating substrate 21 to the back surface side of the sheet-shaped insulating substrate 21 through the entire inner surface of the slit-shaped first divided portion 30 which is a through hole. Things. The side electrode layer 31 is formed of a sheet-shaped insulating substrate 2.
1 is formed so as to cover a part of the exposed upper electrode layer 23 and the first resist layer 28 on the upper surface side, and is formed so as to cover the second resist layer 29 on the back surface side of the sheet-shaped insulating substrate 21. Is what is done.
【0051】次に、図7(a)、図8(a)に示すよう
に、複数の第1レジスト層(図示せず)および複数の第
2レジスト層(図示せず)を剥離し、複数対の側面電極
層31をパターニングする。Next, as shown in FIGS. 7A and 8A, a plurality of first resist layers (not shown) and a plurality of second resist layers (not shown) are peeled off. The pair of side electrode layers 31 are patterned.
【0052】次に、図7(b)、図8(b)に示すよう
に、電気めっき工法を用いて、露出している複数対の側
面電極層31および複数の第1レジスト層(図示せず)
を剥離したことにより露出した上面電極層23の一部を
覆うように、厚みが約4〜6μmのスズからなる複数対
のはんだ層32を形成する。Next, as shown in FIGS. 7B and 8B, a plurality of pairs of exposed side surface electrode layers 31 and a plurality of first resist layers (not shown) are formed by electroplating. Z)
A plurality of pairs of solder layers 32 made of tin having a thickness of about 4 to 6 μm are formed so as to cover a part of the upper electrode layer 23 exposed by peeling.
【0053】上記側面電極層31の厚みは約4〜6μm
の厚みとなっているが、この範囲に限定されるものでは
なく、その厚みは1〜15μmが妥当であり、このよう
な構成においては、非常に寸法精度の高いものが得られ
るものである。The thickness of the side electrode layer 31 is about 4 to 6 μm.
Although the thickness is not limited to this range, the thickness is appropriately 1 to 15 μm, and in such a configuration, a material having extremely high dimensional accuracy can be obtained.
【0054】また上記はんだ層32はスズで構成してい
るが、これに限定されるものではなく、スズ合金系の材
料でもよく、これらの材料で構成した場合は、リフロー
はんだ付け時に安定したはんだ付けができるものであ
る。The solder layer 32 is made of tin. However, the present invention is not limited to this. For example, a tin alloy-based material may be used. It can be attached.
【0055】そしてまた上記金属層22は金系の材料で
構成するとともに、上記上面電極層23は銀系の材料で
構成し、さらに抵抗層24は酸化ルテニウム系の材料で
構成しているため、耐熱性および耐久性に優れた抵抗特
性を確保できるものである。The metal layer 22 is made of a gold-based material, the upper electrode layer 23 is made of a silver-based material, and the resistance layer 24 is made of a ruthenium oxide-based material. It can ensure resistance characteristics excellent in heat resistance and durability.
【0056】さらに上記抵抗層24等を覆う保護層は、
抵抗層24を覆うプリコートガラス層からなる第1の保
護層25と、この第1の保護層25を覆うとともに、ト
リミング溝26を覆う樹脂を主成分とする第2の保護層
27の2層で構成しているため、前記第1の保護層25
でレーザートリミング時のクラックの発生を防止して電
流雑音を小さくできるとともに、前記樹脂を主成分とす
る第2の保護層27で抵抗層24全体が覆われることに
より耐湿性に優れた抵抗特性を確保できるものである。Further, the protective layer covering the resistance layer 24 and the like
A first protective layer 25 made of a pre-coated glass layer that covers the resistance layer 24, and a second protective layer 27 that mainly covers the trimming groove 26 and covers the trimming groove 26, while covering the first protective layer 25. The first protective layer 25
This prevents the occurrence of cracks at the time of laser trimming and reduces the current noise, and the second protective layer 27 containing the resin as a main component covers the entire resistive layer 24, thereby providing resistance characteristics with excellent moisture resistance. It can be secured.
【0057】最後に、図2、図7(c)、図8(c)に
示すように、シート状の絶縁基板21の全周囲の端部に
形成された不要領域部21aを除いて、シート状の絶縁
基板21における複数の短冊状基板21bに、複数の抵
抗層24が個々に分離されて個片状基板21cに分割さ
れるようにスリット状の第1の分割部30と直交する方
向にダイシング工法を用いて複数の第2の分割部33を
形成する。この場合、複数の第2の分割部33は400
μmピッチで形成されており、かつこの第2の分割部3
3の幅は100μm幅となっている。そしてこの複数の
第2の分割部33は不要領域部21aを除いて複数の短
冊状基板21bにダイシング工法により形成するように
しているため、この複数の第2の分割部33を形成する
毎に個片状基板21cに切断分割され、そして個片化さ
れた製品は不要領域部21aから分離されるものであ
る。Finally, as shown in FIG. 2, FIG. 7 (c), and FIG. 8 (c), except for an unnecessary area 21a formed on the entire peripheral edge of the sheet-like insulating substrate 21, In the direction orthogonal to the slit-shaped first divided portion 30, the plurality of resistive layers 24 are individually separated on the plurality of strip-shaped substrates 21 b of the insulated substrate 21 so as to be divided into the individual substrates 21 c. The plurality of second divided portions 33 are formed by using a dicing method. In this case, the plurality of second dividing sections 33 are 400
.mu.m pitch, and the second divided portion 3
3 has a width of 100 μm. Since the plurality of second divided portions 33 are formed on the plurality of strip-shaped substrates 21b by a dicing method except for the unnecessary region portion 21a, each time the plurality of second divided portions 33 are formed. The product that has been cut and divided into individual substrates 21c, and then individualized, is separated from the unnecessary region 21a.
【0058】以上のような工程により、本発明の一実施
の形態における抵抗器は製造されるものである。The resistor according to the embodiment of the present invention is manufactured by the steps described above.
【0059】上記工程により製造した抵抗器の長さ寸法
および幅寸法は、ダイシング工法により形成されたスリ
ット状の第1の分割部30および第2の分割部33の間
隔が正確(±0.005mm以内)であるとともに、側面
電極層31およびはんだ層32の厚みも正確であるた
め、製品である抵抗器の全長および全幅は、正確に長さ
0.6mm×幅0.3mmとなるものである。また金属層2
2、上面電極層23および抵抗層24のパターン精度も
個片状基板の寸法ランク分類が不要であるとともに同一
の個片状基板の寸法ランク内での寸法バラツキを考慮す
る必要がないため、抵抗層24の有効面積も従来品に比
べて大きくとることができるものである。すなわち、従
来品における抵抗層は長さ約0.20mm×幅0.19mm
であったのに対し、本発明の一実施の形態における抵抗
器の抵抗層24は長さ約0.25mm×幅約0.24mmと
なって、面積では約1.6倍以上となるものである。The length dimension and width dimension of the resistor manufactured by the above-described process are such that the distance between the slit-shaped first divided portion 30 and the second divided portion 33 formed by the dicing method is accurate (± 0.005 mm). ) And the thickness of the side electrode layer 31 and the solder layer 32 are also accurate, so that the total length and width of the product resistor are exactly 0.6 mm long × 0.3 mm wide. . Metal layer 2
2. The pattern accuracy of the upper electrode layer 23 and the resistance layer 24 does not require the dimensional rank classification of the individual substrates, and it is not necessary to consider the dimensional variation within the dimensional rank of the same individual substrate. The effective area of the layer 24 can be made larger than that of the conventional product. That is, the resistance layer of the conventional product is about 0.20 mm long × 0.19 mm wide.
On the other hand, the resistance layer 24 of the resistor according to the embodiment of the present invention has a length of about 0.25 mm × a width of about 0.24 mm, and has an area of about 1.6 times or more. is there.
【0060】上記複数のスリット状の第1の分割部30
および複数の第2の分割部33はダイシング工法を用い
て形成しているもので、個片状基板の寸法分類が不要な
シート状の絶縁基板21を用いているため、従来のよう
な個片状基板の寸法分類は不要となり、これにより、従
来のようなマスク交換による工程の煩雑さをなくするこ
とができるとともに、ダイシングも半導体等で一般的な
ダイシング設備を用いて容易に行うことができるもので
ある。The plurality of slit-shaped first divided portions 30
The plurality of second divided portions 33 are formed by using a dicing method, and the sheet-shaped insulating substrate 21 that does not require the dimensional classification of the individual substrate is used. It is not necessary to classify the size of the substrate, and thus it is possible to eliminate the complexity of the process for exchanging the mask as in the related art, and to easily perform dicing using a semiconductor or other general dicing equipment. Things.
【0061】また上記シート状の絶縁基板21は全周囲
の端部に最終的には製品とはならない不要領域部21a
を形成し、かつ複数のスリット状の第1の分割部30お
よび複数の第2の分割部33は前記不要領域部21aに
は形成しないようにしているため、複数のスリット状の
第1の分割部30を形成した後も複数の短冊状基板21
bは不要領域部21aにつながっており、そのため、シ
ート状の絶縁基板21が複数の短冊状基板21bに細か
く分離されるということはなく、したがって、複数のス
リット状の第1の分割部30を形成した後も、不要領域
部21aを有するシート状の絶縁基板21の状態で後工
程を行うことができるため、工法設計が簡略化できるも
のである。また複数の第2の分割部33を形成すると、
この複数の第2の分割部33を形成する毎に個片状基板
21cに切断分割され、そして個片化された製品は不要
領域部21aから分離されるため、不要領域部21aと
製品とを後で選別するという工程は不要となるものであ
る。The sheet-shaped insulating substrate 21 has an unnecessary area portion 21a which is not finally formed as a product at the peripheral edge.
And the plurality of slit-shaped first divisions 30 and the plurality of second divisions 33 are not formed in the unnecessary area 21a, so that a plurality of slit-shaped first divisions are formed. After forming the portion 30, the plurality of strip-shaped substrates 21
b is connected to the unnecessary area portion 21a, and therefore, the sheet-shaped insulating substrate 21 is not finely divided into the plurality of strip-shaped substrates 21b. Therefore, the plurality of slit-shaped first divided portions 30 are separated. Even after the formation, the post-process can be performed in the state of the sheet-shaped insulating substrate 21 having the unnecessary region 21a, so that the design of the method can be simplified. When a plurality of second divisions 33 are formed,
Each time the plurality of second divisions 33 are formed, the product is cut and divided into individual substrates 21c, and the singulated products are separated from the unnecessary region 21a. The step of sorting later becomes unnecessary.
【0062】そしてまた複数対の側面電極層31および
複数対のはんだ層32はシート状の絶縁基板21の状態
で形成するようにしているため、側面電極層31をシー
ト状の絶縁基板21に形成することができるとともに、
電気めっき工法によりはんだ層32を形成する際には電
位差を小さくすることができ、これにより、安定したは
んだ層32を形成できるものである。Further, since the plurality of pairs of side electrode layers 31 and the plurality of pairs of solder layers 32 are formed in the state of the sheet-shaped insulating substrate 21, the side electrode layers 31 are formed on the sheet-shaped insulating substrate 21. Be able to
When the solder layer 32 is formed by the electroplating method, the potential difference can be reduced, whereby the stable solder layer 32 can be formed.
【0063】なお、上記本発明の一実施の形態において
は、最終的には製品とはならない不要領域部21aをシ
ート状の絶縁基板21の全周囲の端部に形成して略ロ字
状に構成したものについて説明したが、この不要領域部
21aはシート状の絶縁基板21の全周囲の端部に必ず
しも形成する必要はなく、例えば、図9に示すようにシ
ート状の絶縁基板21の一端部に不要領域部21dを形
成した場合、図10に示すようにシート状の絶縁基板2
1の両端部に不要領域部21eを形成した場合、図11
に示すようにシート状の絶縁基板21の3つの端部に不
要領域部21fを形成した場合においても、上記本発明
の一実施の形態と同様の作用効果を奏するものである。In the above-described embodiment of the present invention, the unnecessary region 21a which does not eventually become a product is formed on the entire peripheral edge of the sheet-shaped insulating substrate 21 so as to form a substantially rectangular shape. Although the configuration has been described, the unnecessary area portion 21a does not necessarily need to be formed on the entire peripheral edge of the sheet-like insulating substrate 21. For example, as shown in FIG. When the unnecessary area portion 21d is formed in the portion, as shown in FIG.
In the case where the unnecessary area portions 21e are formed at both end portions of FIG.
As shown in the figure, even when the unnecessary region 21f is formed at three ends of the sheet-shaped insulating substrate 21, the same operation and effect as those of the embodiment of the present invention can be obtained.
【0064】また上記本発明の一実施の形態において
は、複数の第2の分割部33をダイシング工法により形
成したものについて説明したが、これ以外に、例えば、
この複数の第2の分割部33をシート状の絶縁基板21
の裏面側、上面側、中央部のいずれかに薄肉部を残して
シート状の絶縁基板21の上面側、裏面側、中央部のい
ずれかをレーザー工法、ダイシング工法等で切断するこ
とにより形成してもよく、これらの場合は、第2の分割
部33を形成する毎に個片化されるのではなく、2段階
で個片化されるものである。In the above-described embodiment of the present invention, the case where the plurality of second divided portions 33 are formed by the dicing method has been described.
The plurality of second divided portions 33 are formed into a sheet-like insulating substrate 21.
Is formed by cutting any one of the upper surface side, the rear surface side, and the central portion of the sheet-shaped insulating substrate 21 by a laser method, a dicing method, or the like, leaving a thin portion on any of the back surface, the upper surface, and the center. In these cases, individualization is not performed every time the second divided portion 33 is formed, but in two stages.
【0065】そしてまた上記本発明の一実施の形態にお
いては、第1レジスト層28および第2レジスト層29
を形成した後に、スリット状の第1の分割部30を形成
したが、第1レジスト層28および第2レジスト層29
は、スリット状の第1の分割部30を形成した後に形成
してもよいものである。但し、このようにスリット状の
第1の分割部30を形成した後に第1レジスト層28お
よび第2レジスト層29をスクリーン印刷する場合に
は、シート状の絶縁基板21の強度が弱くなるため、ス
クリーン印刷時の印圧を弱くする必要がある。In one embodiment of the present invention, the first resist layer 28 and the second resist layer 29
After the formation of the first resist layer 28 and the first resist layer 28 and the second resist layer 29
May be formed after forming the slit-shaped first divided portion 30. However, when the first resist layer 28 and the second resist layer 29 are screen-printed after forming the slit-shaped first divided portions 30 as described above, the strength of the sheet-shaped insulating substrate 21 is reduced. It is necessary to reduce the printing pressure during screen printing.
【0066】さらに第2レジスト層29はプリコートガ
ラス層からなる第1の保護層25を形成した直後に形成
しても本発明の一実施の形態と同様の効果が得られるも
のである。Further, even if the second resist layer 29 is formed immediately after the formation of the first protective layer 25 made of a pre-coated glass layer, the same effect as in the embodiment of the present invention can be obtained.
【0067】さらにまた上記本発明の一実施の形態にお
いては、第1レジスト層28および第2レジスト層29
の剥離は、はんだ層32の形成前に行ったが、これはは
んだ層32の形成後でも可能である。Further, in one embodiment of the present invention, the first resist layer 28 and the second resist layer 29
The peeling was performed before the formation of the solder layer 32, but this can be performed even after the formation of the solder layer 32.
【0068】また上記本発明の一実施の形態において
は、金属層22として金系の材料を用い、かつ上面電極
層23として銀系の材料を用い、さらに抵抗層24とし
て酸化ルテニウム系の材料を用いたが、これらは他の材
料系でも本発明の一実施の形態と同様の効果を得ること
ができるものである。In one embodiment of the present invention, a gold-based material is used for the metal layer 22, a silver-based material is used for the upper electrode layer 23, and a ruthenium oxide-based material is used for the resistance layer 24. Although they are used, they can obtain the same effects as those of the embodiment of the present invention in other material systems.
【0069】そしてまた上記本発明の一実施の形態にお
いては、スリット状の第1の分割部30および第2の分
割部33をダイシング工法を用いて形成したものについ
て説明したが、このダイシング工法以外に、レーザーや
ウォータージェット等の分割手段を用いてスリット状の
第1の分割部30および第2の分割部33を形成するよ
うにした場合でも、上記本発明の一実施の形態と同様の
作用効果を奏するものである。In the embodiment of the present invention, the slit-shaped first divided portion 30 and the second divided portion 33 are formed by using the dicing method. Even when the slit-shaped first division 30 and the second division 33 are formed by using division means such as a laser or a water jet, the same operation as in the above-described embodiment of the present invention can be achieved. It is effective.
【0070】さらに上記本発明の一実施の形態において
は、シート状の絶縁基板21の上面に複数対の上面電極
層23を形成した後、この複数対の上面電極層23を跨
ぐように複数の抵抗層24を形成するようにしている
が、シート状の絶縁基板21の上面に複数の抵抗層24
を形成した後、この複数の抵抗層24に一部が重なるよ
うに複数対の上面電極層23を形成するようにしても、
上記本発明の一実施の形態と同様の作用効果を奏するも
のである。Further, in one embodiment of the present invention, after forming a plurality of pairs of upper electrode layers 23 on the upper surface of a sheet-shaped insulating substrate 21, a plurality of pairs of upper electrode layers 23 are provided so as to straddle the plurality of pairs of upper electrode layers 23. Although the resistance layer 24 is formed, a plurality of resistance layers 24 are formed on the upper surface of the sheet-shaped insulating substrate 21.
Is formed, a plurality of pairs of upper electrode layers 23 may be formed so as to partially overlap the plurality of resistance layers 24.
The same operation and effect as those of the embodiment of the present invention are provided.
【0071】さらにまた上記本発明の一実施の形態にお
いては、複数の短冊状基板21bに分割するためのスリ
ット状の第1の分割部30を複数形成する場合、複数対
の金属層22、複数対の上面電極層23、複数の抵抗層
24、複数の第1の保護層25、複数のトリミング溝2
6、複数の第2の保護層27、複数の第1レジスト層2
8、複数の第2レジスト層29を形成したシート状の絶
縁基板21における前記複数対の金属層22のみに、こ
の複数対の金属層22を分離してシート状の絶縁基板2
1を複数の短冊状基板21bに分割するためのスリット
状の第1の分割部30を複数形成するようにしたものに
ついて説明したが、これに限定されるものではなく、例
えば、これ以外に、シート状の絶縁基板21に複数対の
金属層22、複数対の上面電極層23、複数の抵抗層2
4を形成し、そしてこの複数の抵抗層24における前記
複数対の上面電極層23間の抵抗値を調整するためにト
リミングを行った後、このシート状の絶縁基板21にお
ける前記複数対の金属層22のみに、この複数対の金属
層22を分離してシート状の絶縁基板21を複数の短冊
状基板21bに分割するためのスリット状の第1の分割
部30を複数形成するようにした場合においても、上記
本発明の一実施の形態と同様の効果を奏するものであ
る。Further, in one embodiment of the present invention, when a plurality of slit-shaped first divisions 30 for dividing into a plurality of strip-shaped substrates 21b are formed, a plurality of pairs of metal layers 22 and a plurality of slits are formed. A pair of upper electrode layers 23, a plurality of resistance layers 24, a plurality of first protective layers 25, a plurality of trimming grooves 2
6, a plurality of second protective layers 27, a plurality of first resist layers 2
8. The sheet-like insulating substrate 2 is formed by separating the plurality of pairs of metal layers 22 only on the plurality of pairs of metal layers 22 in the sheet-like insulating substrate 21 on which the plurality of second resist layers 29 are formed.
Although a plurality of slit-shaped first division portions 30 for dividing 1 into a plurality of strip-shaped substrates 21b have been described, the present invention is not limited to this. For example, other than this, A plurality of pairs of metal layers 22, a plurality of pairs of upper electrode layers 23, and a plurality of resistance layers 2 are formed on a sheet-shaped insulating substrate 21.
4 is formed, and trimming is performed to adjust a resistance value between the plurality of pairs of upper electrode layers 23 in the plurality of resistance layers 24, and then the plurality of pairs of metal layers in the sheet-shaped insulating substrate 21 are formed. In the case where a plurality of slit-shaped first divided portions 30 for separating the plurality of pairs of metal layers 22 and dividing the sheet-shaped insulating substrate 21 into a plurality of strip-shaped substrates 21b are formed only on the substrate 22. In this case, the same effects as those of the embodiment of the present invention can be obtained.
【0072】[0072]
【発明の効果】以上のように本発明の抵抗器の製造方法
は、シート状の絶縁基板の上面に複数対の金属層を形成
する工程と、前記シート状の絶縁基板の上面に前記金属
層と電気的に接続される複数対の上面電極層と複数の抵
抗層を両者が電気的に接続されるように形成する工程
と、前記複数の抵抗層における前記複数対の上面電極層
間の抵抗値を調整するためにトリミングを行う工程と、
少なくとも前記複数の抵抗層を覆うように複数の保護層
を形成する工程とを実施したシート状の絶縁基板におけ
る前記複数対の金属層のみに、この複数対の金属層を分
離してシート状の絶縁基板を複数の短冊状基板に分割す
るためのスリット状の第1の分割部を複数形成し、その
後、このスリット状の第1の分割部が複数形成された状
態のシート状の絶縁基板における前記複数のスリット状
の第1の分割部の内面にニッケルまたはニッケル系合金
による複数対の側面電極層を形成し、その後、複数対の
側面電極層を覆うように複数対のはんだ層を形成し、そ
の後、前記シート状の絶縁基板における複数の短冊状基
板に、前記複数の抵抗層が個々に分離されて個片状基板
に分割されるように前記スリット状の第1の分割部と直
交する方向に複数の第2の分割部を形成したもので、こ
の製造方法によれば、シート状の絶縁基板の上面に形成
された複数対の金属層と複数対の上面電極層が電気的に
接続されるように構成しているため、一対の上面電極層
間の抵抗値を調整するためのトリミング時の抵抗値測定
においては、当該の上面電極層の他に隣接する金属層も
使用でき、これにより、特に微細な抵抗器の場合にはト
リミング用の検針を上面電極に容易に接触させることが
でき、また、シート状の絶縁基板にスリット状の第1の
分割部を形成する場合、金属層のみが切断されて上面電
極層は切断されないため、バリが発生することはなく、
これにより、抵抗器上面を平滑にできるため、実装効率
を高めることができるという効果を有するものである。As described above, the method of manufacturing a resistor according to the present invention comprises the steps of forming a plurality of pairs of metal layers on the upper surface of a sheet-shaped insulating substrate, and forming the metal layer on the upper surface of the sheet-shaped insulating substrate. Forming a plurality of pairs of upper electrode layers and a plurality of resistance layers electrically connected to each other, and a resistance value between the plurality of upper electrode layers in the plurality of resistance layers. Performing trimming to adjust the
A step of forming a plurality of protective layers so as to cover at least the plurality of resistance layers; and only the plurality of pairs of metal layers in the sheet-shaped insulating substrate, in which the plurality of pairs of metal layers are separated from each other. A plurality of slit-shaped first divided portions for dividing the insulating substrate into a plurality of strip-shaped substrates are formed, and then, a plurality of slit-shaped first divided portions are formed in the sheet-shaped insulating substrate. A plurality of pairs of side electrode layers made of nickel or a nickel-based alloy are formed on the inner surface of the plurality of slit-shaped first divided portions, and then a plurality of pairs of solder layers are formed so as to cover the plurality of pairs of side electrode layers. Then, on the plurality of strip-shaped substrates in the sheet-shaped insulating substrate, the plurality of resistive layers are orthogonal to the slit-shaped first divided portions such that the plurality of resistive layers are individually separated and divided into individual substrates. Multiple in direction According to this manufacturing method, a plurality of pairs of metal layers formed on the upper surface of the sheet-shaped insulating substrate and a plurality of pairs of upper surface electrode layers are electrically connected. In the resistance value measurement at the time of trimming for adjusting the resistance value between the pair of upper electrode layers, the adjacent metal layer can be used in addition to the upper electrode layer. In the case of a resistor, the probe for trimming can be easily brought into contact with the upper surface electrode, and when the slit-shaped first division is formed on the sheet-shaped insulating substrate, only the metal layer is cut off. Since the top electrode layer is not cut, no burrs occur,
As a result, since the upper surface of the resistor can be smoothed, the mounting efficiency can be improved.
【図1】本発明の一実施の形態における抵抗器の製造方
法により得られた抵抗器の断面図FIG. 1 is a cross-sectional view of a resistor obtained by a method for manufacturing a resistor according to an embodiment of the present invention.
【図2】同抵抗器を製造する場合に用いられるシート状
の絶縁基板の全周囲の端部に不要領域部を形成した状態
を示す上面図FIG. 2 is a top view showing a state in which an unnecessary region is formed on the entire peripheral edge of a sheet-like insulating substrate used in manufacturing the resistor.
【図3】(a)〜(f)同抵抗器の製造工程を示す断面
図FIGS. 3A to 3F are cross-sectional views showing manufacturing steps of the resistor.
【図4】(a)〜(f)同抵抗器の製造工程を示す平面
図4 (a) to 4 (f) are plan views showing manufacturing steps of the resistor.
【図5】(a)〜(d)同抵抗器の製造工程を示す断面
図5 (a) to 5 (d) are cross-sectional views showing steps of manufacturing the resistor.
【図6】(a)〜(d)同抵抗器の製造工程を示す平面
図FIGS. 6A to 6D are plan views showing manufacturing steps of the resistor.
【図7】(a)〜(c)同抵抗器の製造工程を示す断面
図FIGS. 7A to 7C are cross-sectional views showing manufacturing steps of the resistor.
【図8】(a)〜(c)同抵抗器の製造工程を示す平面
図8A to 8C are plan views showing manufacturing steps of the resistor.
【図9】同抵抗器を製造する場合に用いられるシート状
の絶縁基板の一端部に不要領域部を形成した状態を示す
上面図FIG. 9 is a top view showing a state in which an unnecessary region is formed at one end of a sheet-shaped insulating substrate used in manufacturing the resistor.
【図10】同抵抗器を製造する場合に用いられるシート
状の絶縁基板の両端部に不要領域部を形成した状態を示
す上面図FIG. 10 is a top view showing a state where unnecessary regions are formed at both ends of a sheet-shaped insulating substrate used in manufacturing the resistor.
【図11】同抵抗器を製造する場合に用いられるシート
状の絶縁基板の3つの端部に不要領域部を形成した状態
を示す上面図FIG. 11 is a top view showing a state in which unnecessary regions are formed at three ends of a sheet-shaped insulating substrate used in manufacturing the resistor.
【図12】従来の抵抗器の断面図FIG. 12 is a sectional view of a conventional resistor.
【図13】(a)〜(f)従来の抵抗器の製造工程を示
す斜視図13 (a) to 13 (f) are perspective views showing steps of manufacturing a conventional resistor.
11 個片状基板 12,22 金属層 13,23 上面電極層 14,24 抵抗層 15,25 第1の保護層 16,26 トリミング溝 17,27 第2の保護層 18,31 側面電極層 19,32 はんだ層 21 シート状の絶縁基板 21a,21d,21e,21f 不要領域部 21b 短冊状基板 21c 個片状基板 28 第1レジスト層 29 第2レジスト層 30 スリット状の第1の分割部 33 第2の分割部 11 single-piece substrate 12,22 metal layer 13,23 top electrode layer 14,24 resistance layer 15,25 first protective layer 16,26 trimming groove 17,27 second protective layer 18,31 side electrode layer 19, 32 Solder Layer 21 Sheet-shaped Insulated Substrate 21a, 21d, 21e, 21f Unnecessary Area 21b Strip-shaped Substrate 21c Single-piece Substrate 28 First Resist Layer 29 Second Resist Layer 30 Slit-shaped First Divided Part 33 Second Division of
フロントページの続き (72)発明者 斉川 博之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 早瀬 順一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E032 BA15 BB01 CA02 CC03 CC14 DA01 TA11 TB02 Continued on the front page (72) Inventor Hiroyuki Saikawa 1006 Kazuma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. 5E032 BA15 BB01 CA02 CC03 CC14 DA01 TA11 TB02
Claims (13)
属層を形成する工程と、前記シート状の絶縁基板の上面
に前記金属層と電気的に接続される複数対の上面電極層
と複数の抵抗層を両者が電気的に接続されるように形成
する工程と、前記複数の抵抗層における前記複数対の上
面電極層間の抵抗値を調整するためにトリミングを行う
工程と、少なくとも前記複数の抵抗層を覆うように複数
の保護層を形成する工程とを実施したシート状の絶縁基
板における前記複数対の金属層のみに、この複数対の金
属層を分離してシート状の絶縁基板を複数の短冊状基板
に分割するためのスリット状の第1の分割部を複数形成
し、その後、このスリット状の第1の分割部が複数形成
された状態のシート状の絶縁基板における前記複数のス
リット状の第1の分割部の内面にニッケルまたはニッケ
ル系合金による複数対の側面電極層を形成し、その後、
複数対の側面電極層を覆うように複数対のはんだ層を形
成し、その後、前記シート状の絶縁基板における複数の
短冊状基板に、前記複数の抵抗層が個々に分離されて個
片状基板に分割されるように前記スリット状の第1の分
割部と直交する方向に複数の第2の分割部を形成した抵
抗器の製造方法。A step of forming a plurality of pairs of metal layers on an upper surface of a sheet-shaped insulating substrate; and a plurality of pairs of upper surface electrode layers electrically connected to the metal layer on an upper surface of the sheet-shaped insulating substrate. Forming a plurality of resistance layers so that both are electrically connected; and performing trimming to adjust a resistance value between the plurality of pairs of upper electrode layers in the plurality of resistance layers; Forming a plurality of protective layers so as to cover the resistive layers of the sheet-shaped insulating substrate only in the plurality of pairs of metal layers in the sheet-shaped insulating substrate. A plurality of slit-shaped first divided portions for dividing into a plurality of strip-shaped substrates are formed, and then the plurality of slit-shaped first divided portions are formed on the sheet-shaped insulating substrate in a state where a plurality of slit-shaped first divided portions are formed. Slit-shaped first minute Forming a plurality of pairs of side electrode layers of nickel or a nickel-based alloy on the inner surface of the split part,
A plurality of pairs of solder layers are formed so as to cover a plurality of pairs of side electrode layers, and thereafter, the plurality of resistive layers are individually separated on a plurality of strip-shaped substrates in the sheet-shaped insulating substrate, and the individual substrate is formed. A method for manufacturing a resistor, wherein a plurality of second divided portions are formed in a direction orthogonal to the slit-shaped first divided portions so as to be divided into a plurality of second divided portions.
属層を形成する工程と、前記シート状の絶縁基板の上面
に前記金属層と電気的に接続される複数対の上面電極層
と複数の抵抗層を両者が電気的に接続されるように形成
する工程と、前記複数の抵抗層における前記複数対の上
面電極層間の抵抗値を調整するためにトリミングを行う
工程と、前記トリミングを行ったシート状の絶縁基板に
おける前記複数対の金属層のみに、この複数対の金属層
を分離してシート状の絶縁基板を複数の短冊状基板に分
割するためのスリット状の第1の分割部を複数形成する
工程と、少なくとも前記複数の抵抗層を覆うように複数
の保護層を形成する工程と、前記スリット状の第1の分
割部が複数形成された状態のシート状の絶縁基板におけ
る前記複数のスリット状の第1の分割部の内面にニッケ
ルまたはニッケル系合金による複数対の側面電極層を形
成する工程と、前記複数対の側面電極層を覆うように複
数対のはんだ層を形成する工程と、前記シート状の絶縁
基板における複数の短冊状基板に、前記複数の抵抗層が
個々に分離されて個片状基板に分割されるように前記ス
リット状の第1の分割部と直交する方向に複数の第2の
分割部を形成する工程とを備えた抵抗器の製造方法。A step of forming a plurality of pairs of metal layers on an upper surface of the sheet-shaped insulating substrate; and a plurality of pairs of upper surface electrode layers electrically connected to the metal layer on the upper surface of the sheet-shaped insulating substrate. Forming a plurality of resistance layers so that both are electrically connected, performing trimming to adjust a resistance value between the plurality of pairs of upper electrode layers in the plurality of resistance layers, and performing the trimming. A slit-shaped first division for separating the plurality of pairs of metal layers and dividing the sheet-shaped insulating substrate into a plurality of strip-shaped substrates only for the plurality of pairs of metal layers in the sheet-shaped insulating substrate that has been performed. Forming a plurality of portions, forming a plurality of protective layers so as to cover at least the plurality of resistance layers, and forming the plurality of slit-shaped first divided portions in a sheet-like insulating substrate. The plurality of slips Forming a plurality of pairs of side electrode layers made of nickel or a nickel-based alloy on an inner surface of the first divided portion having a shape of; and forming a plurality of pairs of solder layers so as to cover the plurality of pairs of side electrode layers. In a plurality of strip-shaped substrates in the sheet-shaped insulating substrate, the plurality of resistive layers are individually separated and divided into individual substrates in a direction orthogonal to the slit-shaped first divided portion. Forming a plurality of second divided portions.
mの厚みにした請求項1または2記載の抵抗器の製造方
法。3. The thickness of a plurality of pairs of side electrode layers is 1 to 15 μm.
3. The method for manufacturing a resistor according to claim 1, wherein said resistor has a thickness of m.
金系の材料で構成した請求項1または2記載の抵抗器の
製造方法。4. The method for manufacturing a resistor according to claim 1, wherein the plurality of pairs of solder layers are made of tin or tin alloy material.
とともに、複数対の上面電極層を銀系の材料で構成し、
さらに複数の抵抗層を酸化ルテニウム系の材料で構成し
た請求項1または2記載の抵抗器の製造方法。5. A plurality of pairs of metal layers are formed of a gold-based material, and a plurality of pairs of upper electrode layers are formed of a silver-based material.
3. The method for manufacturing a resistor according to claim 1, wherein the plurality of resistance layers are formed of a ruthenium oxide-based material.
る第1の保護層と、この第1の保護層を覆う樹脂を主成
分とする第2の保護層で構成した請求項1または2記載
の抵抗器の製造方法。6. The protection layer according to claim 1, wherein the first protection layer is made of a glass layer covering the resistance layer, and the second protection layer is mainly made of a resin and covers the first protection layer. 3. The method for manufacturing the resistor according to 2.
ート状の絶縁基板を上下方向に貫通する貫通孔で形成し
た請求項1または2記載の抵抗器の製造方法。7. The method for manufacturing a resistor according to claim 1, wherein the plurality of slit-shaped first divided portions are formed by through holes vertically penetrating a sheet-shaped insulating substrate.
シングにより形成した請求項1または2記載の抵抗器の
製造方法。8. The method for manufacturing a resistor according to claim 1, wherein the plurality of slit-shaped first divided portions are formed by dicing.
形成した請求項1または2記載の抵抗器の製造方法。9. The method according to claim 1, wherein the plurality of second divided portions are formed by dicing.
基板に薄肉部を残して切断することにより形成した請求
項1または2記載の抵抗器の製造方法。10. The method for manufacturing a resistor according to claim 1, wherein the plurality of second divided portions are formed by cutting the sheet-shaped insulating substrate while leaving a thin portion.
に残した請求項10記載の抵抗器の製造方法。11. The method of manufacturing a resistor according to claim 10, wherein the thin portion is left on the back side of the sheet-shaped insulating substrate.
部を形成し、かつ複数のスリット状の第1の分割部およ
び第2の分割部は前記不要領域部には形成しないように
した請求項1または2記載の抵抗器の製造方法。12. An unnecessary area portion is formed at an end of a sheet-shaped insulating substrate, and a plurality of slit-shaped first and second divided portions are not formed in the unnecessary area portion. A method for manufacturing the resistor according to claim 1.
んだ層をシート状の絶縁基板の状態で形成するようにし
た請求項1または2記載の抵抗器の製造方法。13. The method according to claim 1, wherein a plurality of pairs of side electrode layers and a plurality of pairs of solder layers are formed in the form of a sheet-shaped insulating substrate.
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000043913A JP2001237112A (en) | 2000-02-22 | 2000-02-22 | Manufacturing method of resistor |
| CN2005100914102A CN1722316B (en) | 2000-01-17 | 2001-01-17 | Manufacturing method of resistor |
| CNB01803621XA CN1220219C (en) | 2000-01-17 | 2001-01-17 | Resistor and manufacturing method thereof |
| PCT/JP2001/000251 WO2001054143A1 (en) | 2000-01-17 | 2001-01-17 | Resistor and method for fabricating the same |
| EP01901377A EP1255256B1 (en) | 2000-01-17 | 2001-01-17 | Resistor and method for fabricating the same |
| US10/181,306 US6935016B2 (en) | 2000-01-17 | 2001-01-17 | Method for manufacturing a resistor |
| KR10-2002-7009193A KR100468373B1 (en) | 2000-01-17 | 2001-01-17 | Resistor and method for fabricating the same |
| EP08161550A EP1981040A2 (en) | 2000-01-17 | 2001-01-17 | Resistor and method for manufacturing the same |
| EP08161552A EP1981041A2 (en) | 2000-01-17 | 2001-01-17 | Resistor and method for manufacturing the same |
| DE60139855T DE60139855D1 (en) | 2000-01-17 | 2001-01-17 | RESISTANCE AND ITS MANUFACTURING METHOD |
| US11/037,963 US7188404B2 (en) | 2000-01-17 | 2005-01-18 | Method for fabricating a resistor |
| US11/037,935 US7334318B2 (en) | 2000-01-17 | 2005-01-18 | Method for fabricating a resistor |
| US11/037,533 US7165315B2 (en) | 2000-01-17 | 2005-01-18 | Method for fabricating a resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000043913A JP2001237112A (en) | 2000-02-22 | 2000-02-22 | Manufacturing method of resistor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367967A Division JP3905030B2 (en) | 2002-12-19 | 2002-12-19 | Resistor manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237112A true JP2001237112A (en) | 2001-08-31 |
Family
ID=18566753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000043913A Pending JP2001237112A (en) | 2000-01-17 | 2000-02-22 | Manufacturing method of resistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237112A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335488A (en) * | 2006-06-13 | 2007-12-27 | Matsushita Electric Ind Co Ltd | Manufacturing method of chip resistor |
-
2000
- 2000-02-22 JP JP2000043913A patent/JP2001237112A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335488A (en) * | 2006-06-13 | 2007-12-27 | Matsushita Electric Ind Co Ltd | Manufacturing method of chip resistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2682956B1 (en) | Resistor and method for making same | |
| US6935016B2 (en) | Method for manufacturing a resistor | |
| JP3846312B2 (en) | Method for manufacturing multiple chip resistors | |
| JP4904825B2 (en) | Manufacturing method of chip resistor | |
| JP2001237112A (en) | Manufacturing method of resistor | |
| JP3905030B2 (en) | Resistor manufacturing method | |
| JP3608569B2 (en) | Resistor manufacturing method | |
| JP2004146859A (en) | Manufacturing method of resistor | |
| JP3608570B2 (en) | Resistor manufacturing method | |
| JP2005159381A (en) | Resistor manufacturing method | |
| JP2004288808A (en) | Manufacturing method of resistor | |
| JPH11307304A (en) | Chip resistor and manufacture of the same | |
| CN110911069B (en) | Electronic assembly and method of manufacturing the same | |
| JP2000106302A (en) | Low-resistance chip resistor and its manufacture | |
| JP2001274002A5 (en) | ||
| JP3846311B2 (en) | Method for manufacturing multiple chip resistors | |
| JP2003007518A (en) | Manufacturing method of multiple chip resistors | |
| JP2004146858A (en) | Manufacturing method of resistor | |
| JP3812442B2 (en) | Method for manufacturing multiple chip resistors | |
| JP2001274002A (en) | Resistor and manufacturing method thereof | |
| JP2003209007A (en) | Manufacturing method of multiple chip resistors | |
| JP2005191404A (en) | Chip-type electronic components | |
| KR20050012917A (en) | The method for manufacturing a chip resister | |
| JP2001257102A (en) | Multiple chip resistor |