JP2001237159A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001237159A JP2001237159A JP2000043342A JP2000043342A JP2001237159A JP 2001237159 A JP2001237159 A JP 2001237159A JP 2000043342 A JP2000043342 A JP 2000043342A JP 2000043342 A JP2000043342 A JP 2000043342A JP 2001237159 A JP2001237159 A JP 2001237159A
- Authority
- JP
- Japan
- Prior art keywords
- wiring metal
- semiconductor wafer
- wafer
- entire surface
- lithography
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】積層構造を有する配線金属層をウェハ全面に形
成しておき、長期間保管した後でも、良好な状態を維持
しつつリソグラフィ工程に移行できる高信頼性の半導体
装置の製造方法を提供する。 【解決手段】ステップ１１で半導体ウェハへのトランジ
スタ素子形成後、所定の配線金属層及び反射防止膜また
はバリア層からなる積層配線金属膜をウェハ全面に形成
する。この状態で保管庫にて長期保管する（ステップ１
２）。任意の保管期間後、上記半導体ウェハを必要に応
じて出庫する（ステップ１３）。その後、ステップ１４
に示すように、リソグラフィ工程に移行する前において
出庫した半導体ウェハに対し水洗工程を経る。その後、
ステップ１５においてリソグラフィ工程が行われ、所望
の配線パターンが形成される。
成しておき、長期間保管した後でも、良好な状態を維持
しつつリソグラフィ工程に移行できる高信頼性の半導体
装置の製造方法を提供する。 【解決手段】ステップ１１で半導体ウェハへのトランジ
スタ素子形成後、所定の配線金属層及び反射防止膜また
はバリア層からなる積層配線金属膜をウェハ全面に形成
する。この状態で保管庫にて長期保管する（ステップ１
２）。任意の保管期間後、上記半導体ウェハを必要に応
じて出庫する（ステップ１３）。その後、ステップ１４
に示すように、リソグラフィ工程に移行する前において
出庫した半導体ウェハに対し水洗工程を経る。その後、
ステップ１５においてリソグラフィ工程が行われ、所望
の配線パターンが形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置製造に
係り、特に積層配線構造が全面に密着形成された中途の
半導体ウェハを長期間保管する場合の信頼性維持管理に
適用される半導体装置の製造方法に関する。
係り、特に積層配線構造が全面に密着形成された中途の
半導体ウェハを長期間保管する場合の信頼性維持管理に
適用される半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＬＳＩ製造工程（ウェハ工程）の中で
は、トランジスタ素子形成の後、配線金属層を全面に堆
積しておく中途の状態を維持しなければならない場合が
ある。このようなウェハは、例えば、顧客の要望に応じ
たマスク（ＲＯＭマスク）によってリソグラフィ工程が
施され、所望のＲＯＭ（読み出し専用記憶装置）が実現
される。
は、トランジスタ素子形成の後、配線金属層を全面に堆
積しておく中途の状態を維持しなければならない場合が
ある。このようなウェハは、例えば、顧客の要望に応じ
たマスク（ＲＯＭマスク）によってリソグラフィ工程が
施され、所望のＲＯＭ（読み出し専用記憶装置）が実現
される。
【０００３】配線金属層は、主にＡｌを主成分としたア
ルミ配線層が一般的である。アルミ配線層がトランジス
タ素子を形成するＳｉと接続される部分では、下地にバ
リア層が必要である。このバリア層によりＡｌのスパイ
ク現象やＳｉの析出防止ができる。また、配線金属層の
最上面は反射防止膜を形成する必要がある。この反射防
止膜によりリソグラフィ工程におけるハレーションの防
止ができる。
ルミ配線層が一般的である。アルミ配線層がトランジス
タ素子を形成するＳｉと接続される部分では、下地にバ
リア層が必要である。このバリア層によりＡｌのスパイ
ク現象やＳｉの析出防止ができる。また、配線金属層の
最上面は反射防止膜を形成する必要がある。この反射防
止膜によりリソグラフィ工程におけるハレーションの防
止ができる。
【０００４】前者のバリア層は、例えばＴｉＮ／Ｔｉ積
層であり、後者の反射防止膜は、例えばＴｉＮ層であ
る。このような積層構造の配線金属層をウェハ全面に形
成しておき、長期間保管することになると、ＴｉＮ層の
応力の集積が進む。
層であり、後者の反射防止膜は、例えばＴｉＮ層であ
る。このような積層構造の配線金属層をウェハ全面に形
成しておき、長期間保管することになると、ＴｉＮ層の
応力の集積が進む。
【０００５】
【発明が解決しようとする課題】上記配線金属層が全面
に形成されたウェハに対し、リソグラフィ工程に入ると
きには、リソグラフィ工程に入る前段階でスクラバー処
理が行われる。ここでのスクラバー処理は、超音波水流
をウェハ全面に噴き付けるものである。これにより、リ
ソグラフィ工程前においてレジストの密着性向上及びパ
ーティクル除去の目的が達成される。
に形成されたウェハに対し、リソグラフィ工程に入ると
きには、リソグラフィ工程に入る前段階でスクラバー処
理が行われる。ここでのスクラバー処理は、超音波水流
をウェハ全面に噴き付けるものである。これにより、リ
ソグラフィ工程前においてレジストの密着性向上及びパ
ーティクル除去の目的が達成される。
【０００６】上記スクラバー処理は、ウェハ面にとって
少なからぬ衝撃を伴う工程である。従来では、積層構造
の配線金属層をウェハ全面に形成しておき、長期間保管
した後でも、リソグラフィ工程に入る段階になってから
スクラバー処理が行われていた。
少なからぬ衝撃を伴う工程である。従来では、積層構造
の配線金属層をウェハ全面に形成しておき、長期間保管
した後でも、リソグラフィ工程に入る段階になってから
スクラバー処理が行われていた。
【０００７】長期間保管によるＴｉＮ層の応力の蓄積
と、スクラバー処理の衝撃が重なればウェハのダメージ
はかなり大きいものとなる。最悪、コンタクトホールや
ビアホール上のＴｉＮ層やＡｌ層の一部が吹き飛ばされ
る事態になる。この結果、不良にならないまでも、パー
ティクルが発生するなど、歩留りが低下する問題があっ
た。
と、スクラバー処理の衝撃が重なればウェハのダメージ
はかなり大きいものとなる。最悪、コンタクトホールや
ビアホール上のＴｉＮ層やＡｌ層の一部が吹き飛ばされ
る事態になる。この結果、不良にならないまでも、パー
ティクルが発生するなど、歩留りが低下する問題があっ
た。
【０００８】本発明は上記のような事情を考慮してなさ
れ、積層構造の配線金属層をウェハ全面に形成してお
き、長期間保管した後でも、良好な状態を維持しつつリ
ソグラフィ工程に移行できる高信頼性の半導体装置の製
造方法を提供しようとするものである。
れ、積層構造の配線金属層をウェハ全面に形成してお
き、長期間保管した後でも、良好な状態を維持しつつリ
ソグラフィ工程に移行できる高信頼性の半導体装置の製
造方法を提供しようとするものである。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、所定の配線金属層及び反射防止膜またはバリ
ア層からなる積層配線金属膜が全面に形成された状態の
半導体ウェハを、任意の保管期間を経た後リソグラフィ
工程に移行する方法であって、前記リソグラフィ工程に
移行する前において保管期間を経た前記半導体ウェハに
対し水洗工程を経ることを特徴とする。
造方法は、所定の配線金属層及び反射防止膜またはバリ
ア層からなる積層配線金属膜が全面に形成された状態の
半導体ウェハを、任意の保管期間を経た後リソグラフィ
工程に移行する方法であって、前記リソグラフィ工程に
移行する前において保管期間を経た前記半導体ウェハに
対し水洗工程を経ることを特徴とする。
【００１０】また、本発明の半導体装置の製造方法は、
所定の配線金属層及び反射防止膜またはバリア層からな
る積層配線金属膜が全面に形成された状態の半導体ウェ
ハを、任意の保管期間を経た後リソグラフィ工程に移行
する方法であって、前記積層配線金属膜形成後に前記半
導体ウェハに対しスクラバー処理工程を経て保管期間に
入ることを特徴とする。
所定の配線金属層及び反射防止膜またはバリア層からな
る積層配線金属膜が全面に形成された状態の半導体ウェ
ハを、任意の保管期間を経た後リソグラフィ工程に移行
する方法であって、前記積層配線金属膜形成後に前記半
導体ウェハに対しスクラバー処理工程を経て保管期間に
入ることを特徴とする。
【００１１】また、本発明の半導体装置の製造方法は、
所定の配線金属層及び反射防止膜またはバリア層からな
る積層配線金属膜が全面に形成された状態の半導体ウェ
ハを、任意の保管期間を経た後リソグラフィ工程に移行
する方法であって、前記保管期間の前で前記積層配線金
属膜を形成した後に前記半導体ウェハに対しスクラバー
処理をする工程と、前記保管期間の後でリソグラフィ工
程に移行する前において前記半導体ウェハに対し水洗処
理を経る工程とを具備したことを特徴とする。
所定の配線金属層及び反射防止膜またはバリア層からな
る積層配線金属膜が全面に形成された状態の半導体ウェ
ハを、任意の保管期間を経た後リソグラフィ工程に移行
する方法であって、前記保管期間の前で前記積層配線金
属膜を形成した後に前記半導体ウェハに対しスクラバー
処理をする工程と、前記保管期間の後でリソグラフィ工
程に移行する前において前記半導体ウェハに対し水洗処
理を経る工程とを具備したことを特徴とする。
【００１２】本発明の半導体装置の製造方法それぞれに
よれば、ウェハ面にとって大きな衝撃を伴うスクラバー
処理は、少なくとも積層配線金属層をウェハ全面に形成
しておき長期間保管した後においては導入しない。
よれば、ウェハ面にとって大きな衝撃を伴うスクラバー
処理は、少なくとも積層配線金属層をウェハ全面に形成
しておき長期間保管した後においては導入しない。
【００１３】
【発明の実施の形態】図１は、本発明の第１実施例に係
る半導体装置の製造方法のウェハに対する要部の工程を
示す流れ図である。ステップ１１で半導体ウェハへのト
ランジスタ素子形成後、所定の配線金属層及び反射防止
膜またはバリア層からなる積層配線金属膜をウェハ全面
に形成する。この状態で保管庫にて長期保管する（ステ
ップ１２）。任意の保管期間後、上記半導体ウェハを必
要に応じて出庫する（ステップ１３）。その後、ステッ
プ１４に示すように、リソグラフィ工程に移行する前に
おいて出庫した半導体ウェハに対し水洗工程を経る。そ
の後、ステップ１５においてリソグラフィ工程が行わ
れ、所望の配線パターンが形成される。
る半導体装置の製造方法のウェハに対する要部の工程を
示す流れ図である。ステップ１１で半導体ウェハへのト
ランジスタ素子形成後、所定の配線金属層及び反射防止
膜またはバリア層からなる積層配線金属膜をウェハ全面
に形成する。この状態で保管庫にて長期保管する（ステ
ップ１２）。任意の保管期間後、上記半導体ウェハを必
要に応じて出庫する（ステップ１３）。その後、ステッ
プ１４に示すように、リソグラフィ工程に移行する前に
おいて出庫した半導体ウェハに対し水洗工程を経る。そ
の後、ステップ１５においてリソグラフィ工程が行わ
れ、所望の配線パターンが形成される。
【００１４】図２は、図１に関するリソグラフィ工程前
における半導体ウェハの一部の断面図である。半導体ウ
ェハ１０１上にトランジスタ素子１０２及び層間絶縁膜
１０３が形成されている。層間絶縁膜１０３には所定の
コンタクトホール１０４が形成されている。コンタクト
ホール１０４を含んで例えばＴｉＮ／Ｔｉ積層からなる
バリアメタル１０５が形成され、その上にアルミ配線層
１０６が形成されている。アルミ配線層１０６上にはＴ
ｉＮ層でなる反射防止膜１０７が全面に形成されてい
る。
における半導体ウェハの一部の断面図である。半導体ウ
ェハ１０１上にトランジスタ素子１０２及び層間絶縁膜
１０３が形成されている。層間絶縁膜１０３には所定の
コンタクトホール１０４が形成されている。コンタクト
ホール１０４を含んで例えばＴｉＮ／Ｔｉ積層からなる
バリアメタル１０５が形成され、その上にアルミ配線層
１０６が形成されている。アルミ配線層１０６上にはＴ
ｉＮ層でなる反射防止膜１０７が全面に形成されてい
る。
【００１５】ステップ１４による水洗工程は、物理的な
作用の大きいスクラバー洗浄と異なり、例えばＤｉｐ式
の純水によるリンスで処理される。従って、図２に示す
ように、コンタクト部分でも反射防止膜１０７のＴｉＮ
層やアルミ配線の一部が吹き飛ばされることはない。
作用の大きいスクラバー洗浄と異なり、例えばＤｉｐ式
の純水によるリンスで処理される。従って、図２に示す
ように、コンタクト部分でも反射防止膜１０７のＴｉＮ
層やアルミ配線の一部が吹き飛ばされることはない。
【００１６】上記実施例方法によれば、ＴｉＮ層の応力
の懸念があるウェハの長期間保管後に、ウェハ面にとっ
て大きな衝撃を伴うスクラバー処理は行わない。これに
より、長期間保管した後でも、良好な状態を維持しつつ
リソグラフィ工程に移行できる。しかも、リソグラフィ
工程前においてレジストの密着性向上及びパーティクル
除去の目的が達成される。
の懸念があるウェハの長期間保管後に、ウェハ面にとっ
て大きな衝撃を伴うスクラバー処理は行わない。これに
より、長期間保管した後でも、良好な状態を維持しつつ
リソグラフィ工程に移行できる。しかも、リソグラフィ
工程前においてレジストの密着性向上及びパーティクル
除去の目的が達成される。
【００１７】図３は、本発明の第２実施例に係る半導体
装置の製造方法のウェハに対する要部の工程を示す流れ
図である。ステップ２１で半導体ウェハへのトランジス
タ素子形成後、所定の配線金属層及び反射防止膜または
バリア層からなる積層配線金属膜をウェハ全面に形成す
る。積層配線金属膜形成後すぐにスクラバー処理を行う
（ステップ２２）。スクラバー処理はここでは超音波水
流による噴き付け洗浄である。これにより、パーティク
ル除去を達成した状態で保管庫にて長期保管する（ステ
ップ２３）。そして、任意の保管期間後、上記半導体ウ
ェハを必要に応じて出庫する（ステップ２４）。その
後、ステップ２５においてリソグラフィ工程が行われ、
所望の配線パターンが形成される。
装置の製造方法のウェハに対する要部の工程を示す流れ
図である。ステップ２１で半導体ウェハへのトランジス
タ素子形成後、所定の配線金属層及び反射防止膜または
バリア層からなる積層配線金属膜をウェハ全面に形成す
る。積層配線金属膜形成後すぐにスクラバー処理を行う
（ステップ２２）。スクラバー処理はここでは超音波水
流による噴き付け洗浄である。これにより、パーティク
ル除去を達成した状態で保管庫にて長期保管する（ステ
ップ２３）。そして、任意の保管期間後、上記半導体ウ
ェハを必要に応じて出庫する（ステップ２４）。その
後、ステップ２５においてリソグラフィ工程が行われ、
所望の配線パターンが形成される。
【００１８】上記実施例方法によれば、積層配線金属膜
（ＴｉＮ層を含む積層）の応力の懸念があるウェハの長
期間保管前に、なるべく、積層配線金属膜形成後すぐに
スクラバー洗浄にてパーティクルを除去する。これによ
り、前記図２に示す構成と同様に、長期間保管した後で
も、良好な状態を維持しつつリソグラフィ工程に移行で
きる。しかも、リソグラフィ工程前においてレジストの
密着性向上及びパーティクル除去の目的が達成されてい
る。
（ＴｉＮ層を含む積層）の応力の懸念があるウェハの長
期間保管前に、なるべく、積層配線金属膜形成後すぐに
スクラバー洗浄にてパーティクルを除去する。これによ
り、前記図２に示す構成と同様に、長期間保管した後で
も、良好な状態を維持しつつリソグラフィ工程に移行で
きる。しかも、リソグラフィ工程前においてレジストの
密着性向上及びパーティクル除去の目的が達成されてい
る。
【００１９】図４は、本発明の第３実施例に係る半導体
装置の製造方法のウェハに対する要部の工程を示す流れ
図である。ステップ３１で半導体ウェハへのトランジス
タ素子形成後、所定の配線金属層及び反射防止膜または
バリア層からなる積層配線金属膜をウェハ全面に形成す
る。積層配線金属膜形成後すぐにスクラバー処理を行う
（ステップ３２）。スクラバー処理は、ここでは超音波
水流による噴き付け洗浄である。これにより、パーティ
クル除去を達成した状態で保管庫にて長期保管する（ス
テップ３３）。そして、任意の保管期間後、上記半導体
ウェハを必要に応じて出庫する（ステップ３４）。その
後、ステップ３５に示すように、リソグラフィ工程に移
行する前において出庫した半導体ウェハに対し再度洗浄
するため、水洗工程を経る。ステップ３６においてリソ
グラフィ工程が行われ、所望の配線パターンが形成され
る。
装置の製造方法のウェハに対する要部の工程を示す流れ
図である。ステップ３１で半導体ウェハへのトランジス
タ素子形成後、所定の配線金属層及び反射防止膜または
バリア層からなる積層配線金属膜をウェハ全面に形成す
る。積層配線金属膜形成後すぐにスクラバー処理を行う
（ステップ３２）。スクラバー処理は、ここでは超音波
水流による噴き付け洗浄である。これにより、パーティ
クル除去を達成した状態で保管庫にて長期保管する（ス
テップ３３）。そして、任意の保管期間後、上記半導体
ウェハを必要に応じて出庫する（ステップ３４）。その
後、ステップ３５に示すように、リソグラフィ工程に移
行する前において出庫した半導体ウェハに対し再度洗浄
するため、水洗工程を経る。ステップ３６においてリソ
グラフィ工程が行われ、所望の配線パターンが形成され
る。
【００２０】上記実施例方法によれば、積層配線金属膜
（ＴｉＮ層を含む積層）の応力の懸念があるウェハの長
期間保管前に、なるべく、積層配線金属膜形成後すぐに
スクラバー洗浄にてパーティクルを除去し、出庫後もリ
ソグラフィ工程前に水洗で再洗浄する。これにより、前
記図２に示す構成と同様に、長期間保管した後でも、良
好な状態を維持しつつリソグラフィ工程に移行できる。
しかも、リソグラフィ工程前においてレジストの密着性
向上及びパーティクル除去の目的が達成される。
（ＴｉＮ層を含む積層）の応力の懸念があるウェハの長
期間保管前に、なるべく、積層配線金属膜形成後すぐに
スクラバー洗浄にてパーティクルを除去し、出庫後もリ
ソグラフィ工程前に水洗で再洗浄する。これにより、前
記図２に示す構成と同様に、長期間保管した後でも、良
好な状態を維持しつつリソグラフィ工程に移行できる。
しかも、リソグラフィ工程前においてレジストの密着性
向上及びパーティクル除去の目的が達成される。
【００２１】
【発明の効果】以上説明したように本発明によれば、各
々の半導体装置の製造方法で、ウェハ面にとって大きな
衝撃を伴うスクラバー処理は、少なくとも異種の金属層
を密着形成する積層配線金属層をウェハ全面に形成して
おき長期間保管した後においては導入されず、リソグラ
フィ工程前においてレジストの密着性向上及びパーティ
クル除去の目的が達成される。この結果、異種の金属層
を密着形成する積層配線金属層をウェハ全面に形成して
おき、長期間保管した後でも、良好な状態を維持しつつ
リソグラフィ工程に移行できる高信頼性の半導体装置の
製造方法が提供できる。
々の半導体装置の製造方法で、ウェハ面にとって大きな
衝撃を伴うスクラバー処理は、少なくとも異種の金属層
を密着形成する積層配線金属層をウェハ全面に形成して
おき長期間保管した後においては導入されず、リソグラ
フィ工程前においてレジストの密着性向上及びパーティ
クル除去の目的が達成される。この結果、異種の金属層
を密着形成する積層配線金属層をウェハ全面に形成して
おき、長期間保管した後でも、良好な状態を維持しつつ
リソグラフィ工程に移行できる高信頼性の半導体装置の
製造方法が提供できる。
【図１】本発明の第１実施例に係る半導体装置の製造方
法のウェハに対する要部の工程を示す流れ図である。
法のウェハに対する要部の工程を示す流れ図である。
【図２】図１に関するリソグラフィ工程前における半導
体ウェハの一部の断面図である。
体ウェハの一部の断面図である。
【図３】本発明の第２実施例に係る半導体装置の製造方
法のウェハに対する要部の工程を示す流れ図である。
法のウェハに対する要部の工程を示す流れ図である。
【図４】本発明の第３実施例に係る半導体装置の製造方
法のウェハに対する要部の工程を示す流れ図である。
法のウェハに対する要部の工程を示す流れ図である。
【符号の説明】 １１〜１５，２１〜２５，３１〜３６…処理ステップ １０１…半導体ウェハ １０２…トランジスタ素子 １０３…層間絶縁膜 １０４…コンタクトホール １０５…バリアメタル １０６…アルミ配線層 １０７…反射防止膜
Claims (3)
- 【請求項１】 所定の配線金属層及び反射防止膜または
バリア層からなる積層配線金属膜が全面に形成された状
態の半導体ウェハを、任意の保管期間を経た後リソグラ
フィ工程に移行する方法であって、 前記リソグラフィ工程に移行する前において保管期間を
経た前記半導体ウェハに対し水洗工程を経ることを特徴
とした半導体装置の製造方法。 - 【請求項２】 所定の配線金属層及び反射防止膜または
バリア層からなる積層配線金属膜が全面に形成された状
態の半導体ウェハを、任意の保管期間を経た後リソグラ
フィ工程に移行する方法であって、 前記積層配線金属膜形成後に前記半導体ウェハに対しス
クラバー処理工程を経て保管期間に入ることを特徴とし
た半導体装置の製造方法。 - 【請求項３】 所定の配線金属層及び反射防止膜または
バリア層からなる積層配線金属膜が全面に形成された状
態の半導体ウェハを、任意の保管期間を経た後リソグラ
フィ工程に移行する方法であって、 前記保管期間の前で前記積層配線金属膜を形成した後に
前記半導体ウェハに対しスクラバー処理をする工程と、 前記保管期間の後でリソグラフィ工程に移行する前にお
いて前記半導体ウェハに対し水洗処理を経る工程と、を
具備したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000043342A JP2001237159A (ja) | 2000-02-21 | 2000-02-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000043342A JP2001237159A (ja) | 2000-02-21 | 2000-02-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237159A true JP2001237159A (ja) | 2001-08-31 |
Family
ID=18566270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000043342A Withdrawn JP2001237159A (ja) | 2000-02-21 | 2000-02-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237159A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015109474A (ja) * | 2010-11-25 | 2015-06-11 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| US9842906B2 (en) | 2010-11-25 | 2017-12-12 | Mitsubishi Electric Corporation | Semiconductor device |
-
2000
- 2000-02-21 JP JP2000043342A patent/JP2001237159A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015109474A (ja) * | 2010-11-25 | 2015-06-11 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| US9842906B2 (en) | 2010-11-25 | 2017-12-12 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5268215B2 (ja) | 銅結線のシード層の処理方法および処理装置 | |
| JPH08162425A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JP2000183168A (ja) | 半導体装置の配線構造及びその形成方法 | |
| US20050282378A1 (en) | Interconnects forming method and interconnects forming apparatus | |
| JP2006041453A5 (ja) | ||
| JP2003510838A (ja) | 化学機械研磨後に半導体ウエハを洗浄および処理するための方法 | |
| JP2001237159A (ja) | 半導体装置の製造方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| US6992007B2 (en) | Method of cleaning damascene structure of semiconductor wafer during fabrication of semiconductor device | |
| CN100517610C (zh) | 半导体元件的处理方法以及半导体元件的形成方法 | |
| JP2001358211A (ja) | 半導体装置およびその製造方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JP2003007705A (ja) | 銅配線の形成方法 | |
| JP3701193B2 (ja) | 半導体装置の製造方法 | |
| US7820544B2 (en) | Method for forming metal wiring of semiconductor device and a semiconductor device manufactured by the same | |
| US20100167530A1 (en) | Method for forming metal line of semiconductor device | |
| KR100790739B1 (ko) | 반도체 소자의 패드 형성 방법 | |
| JPH09172076A (ja) | 半導体装置の製造方法 | |
| JP2001023933A (ja) | 半導体装置の製造方法 | |
| JPH0917796A (ja) | 配線形成方法 | |
| KR100814259B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4609616B2 (ja) | 半導体装置用洗浄剤 | |
| KR100712815B1 (ko) | 반도체소자의 소결수행방법 | |
| JPH053253A (ja) | 半導体装置の製造方法 | |
| JP2000183067A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070501 |