JPH09172076A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09172076A
JPH09172076A JP7331468A JP33146895A JPH09172076A JP H09172076 A JPH09172076 A JP H09172076A JP 7331468 A JP7331468 A JP 7331468A JP 33146895 A JP33146895 A JP 33146895A JP H09172076 A JPH09172076 A JP H09172076A
Authority
JP
Japan
Prior art keywords
via hole
semiconductor device
layer
insulating layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7331468A
Other languages
English (en)
Inventor
Satoshi Suzuki
智 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP7331468A priority Critical patent/JPH09172076A/ja
Publication of JPH09172076A publication Critical patent/JPH09172076A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、絶縁層の両側に形成される配線層
をビアホールを介して相互に接続してなる半導体装置を
製造するための半導体装置の製造方法に関し、ドライエ
ッチングによるビアホールの形成時に発生する反応副生
成物を容易,確実に除去することを目的とする。 【解決手段】 半導体基板上にアルミニウムを含有する
第1の配線層を形成する工程と、第1の配線層上に絶縁
層を形成する工程と、絶縁層上に所定パターンのレジス
ト層を形成する工程と、絶縁層をレジスト層を介してド
ライエッチングし絶縁層にビアホールを形成する工程
と、ビアホールを洗浄液により洗浄する工程と、ビアホ
ールを溶媒を介して超音波洗浄する工程と、ビアホール
を洗浄液により洗浄する工程と、絶縁層上にビアホール
の位置において第1の配線層に接続される第2の配線層
を形成する工程とを有して構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、絶縁層の両側に形成される配線層
をビアホールを介して相互に接続してなる半導体装置を
製造するための半導体装置の製造方法に関する。
【0002】
【従来の技術】近年、半導体装置においては、その集積
度の向上にともない、微細な配線層を絶縁層を介して何
層にも積層する必要が生じており、このような半導体装
置では、絶縁層の両側に形成される配線層をビアホール
と呼ばれる微細な接続口を介して相互に接続することが
行われている。
【0003】図3は、この種の半導体装置の従来の製造
方法を示すもので、この製造方法では、(a)に示すよ
うに、半導体基板1上にアルミニウムを含有する第1の
配線層2が形成され、第1の配線層2上に絶縁層3が形
成される。そして、絶縁層3上にレジスト層4が形成さ
れる。このレジスト層4には、通常のフォトリソグラフ
ィ工程により(b)のビアホール3aに対応する位置に
微小な穴部4aが形成される。
【0004】次ぎに、(b)に示すように、レジスト層
4の穴部4aを介して、CF4,CHF3等のフッ化物
系ガスを用いたドライエッチングを行うことにより絶縁
層3にビアホール3aが形成される。そして、このドラ
イエッチングの後には、ビアホール3aの内面および底
面に、アルミニウムのフッ化物あるいは酸化物と考えら
れる反応副生成物5が生じる。
【0005】そこで、次ぎに、(c)に示すように、レ
ジスト層4および反応副生成物5を除去するために、硝
酸溶液による洗浄が行われる。この後、(d)に示すよ
うに、第2の配線層6が、スパッタあるいは化学気相成
長法(以下CVD法と略す)により堆積形成される。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置の製造方法では、硝酸溶液による
洗浄により反応副生成物5を完全に除去することができ
ないという問題があった。
【0007】すなわち、例えば、図3の(c)に示した
ように、残存する反応副生成物5aによりビアホール3
aの入口が塞がれると、(d)に示すように、第2の配
線層6を堆積形成した時に、ビアホール3a内に空洞3
bが生じてしまい、第2の配線層6と第1の配線層2と
の間に接続不良が生じ、半導体装置の歩留まりが低下す
る。
【0008】また、例えば、図4の(c)に示したよう
に、反応副生成物5bがビアホール3aの内面に残存す
ると、(d)に示すように、その後の熱処理工程により
第2の配線層6が腐食し、断線部6aが生じ、半導体装
置の歩留まりが低下する。なお、図4の各工程は、図3
の各工程とほぼ同様であるため詳細な説明は省略する。
【0009】本発明は、かかる従来の問題を解決するた
めになされたもので、ドライエッチングによるビアホー
ルの形成時に発生する反応副生成物を容易,確実に除去
することができる半導体装置の製造方法を提供すること
を目的とする。
【0010】
【課題を解決するための手段】請求項1の半導体装置の
製造方法は、半導体基板上にアルミニウムを含有する第
1の配線層を形成する工程と、前記第1の配線層上に絶
縁層を形成する工程と、前記絶縁層上に所定パターンの
レジスト層を形成する工程と、前記絶縁層を前記レジス
ト層を介してドライエッチングし前記絶縁層にビアホー
ルを形成する工程と、前記ビアホールを洗浄液により洗
浄する工程と、前記ビアホールを溶媒を介して超音波洗
浄する工程と、前記ビアホールを洗浄液により洗浄する
工程と、前記絶縁層上に前記ビアホールの位置において
前記第1の配線層に接続される第2の配線層を形成する
工程とを有することを特徴とする。
【0011】請求項2の半導体装置の製造方法は、請求
項1記載の半導体装置の製造方法において、前記洗浄液
は、硝酸成分が98重量パーセント以上の水溶液である
ことを特徴とする。
【0012】請求項3の半導体装置の製造方法は、請求
項1または2記載の半導体装置の製造方法において、前
記超音波洗浄の溶媒は、純水または低級アルコールであ
ることを特徴とする。請求項4の半導体装置の製造方法
は、請求項1ないし3のいずれか1項記載の半導体装置
の製造方法において、前記ドライエッチングの前工程に
おいて、前記絶縁層のレジスト層側に等方性のエッチン
グを施すことを特徴とする。
【0013】(作用)請求項1の半導体装置の製造方法
では、絶縁層をレジスト層を介してドライエッチングし
絶縁層にビアホールを形成するとビアホールに反応副生
成物が生じ、この反応副生成物は、次ぎのレジスト層を
除去するための洗浄によっても充分に除去することはで
きず残存する。
【0014】そして、このようにして残存した反応副生
成物を、溶媒を介して超音波洗浄すると振動により反応
副生成物がビアホールの内面および底面から剥離し易い
状態になり、次ぎの洗浄液による洗浄により確実に除去
される。請求項2の半導体装置の製造方法では、洗浄液
に、硝酸成分が98重量パーセント以上の水溶液が用い
られる。
【0015】請求項3の半導体装置の製造方法では、超
音波洗浄の溶媒に、純水または低級アルコールが用いら
れる。請求項4の半導体装置の製造方法では、ドライエ
ッチングの前工程において、絶縁層のレジスト層側に等
方性のエッチングが施され、絶縁層のレジスト層側にレ
ジスト層に向けて拡径する面取部が形成される。
【0016】
【発明の実施の形態】以下、本発明の実施形態を図面を
用いて詳細に説明する。図1は本発明の半導体装置の製
造方法の第1の実施形態を示す工程図である。
【0017】この第1の実施形態では、(a)に示すよ
うに、シリコン基板からなる半導体基板11上にアルミ
ニウムを含有する第1の配線層12が形成される。そし
て、第1の配線層12上に、酸化シリコン系あるいは窒
化シリコン系の絶縁層13が形成される。そして、絶縁
層13上にレジスト層14が形成される。
【0018】このレジスト層14には、通常のフォトリ
ソグラフィ工程により(b)のビアホール13aに対応
する位置に微小な穴部14aが形成される。次ぎに、
(b)に示すように、レジスト層14の穴部14aを介
して、CF4,CHF3等のフッ化物系ガスを用いたド
ライエッチングを行うことにより絶縁層13にビアホー
ル13aが形成される。
【0019】そして、このドライエッチングの後には、
ビアホール13aの内面および底面には、アルミニウム
のフッ化物あるいは酸化物と考えられる反応副生成物1
5が生じる。そこで、次ぎに、(b)のレジスト層14
および反応副生成物15を除去するために、硝酸溶液に
よる洗浄が4分間程度行われる。
【0020】そして、この洗浄では、反応副生成物15
を充分に除去することができないため、この実施形態で
は、残存した反応副生成物15を除去するため、先ず、
超音波洗浄が行われる。この超音波洗浄は、純水を溶媒
として、例えば、出力100W,周波数45000Hzで
10分間程度行われる。
【0021】この超音波洗浄により、反応副生成物15
が振動され、反応副生成物15がビアホール13aの内
面および底面から剥離し易い状態になる。そして、次ぎ
に、硝酸溶液による洗浄が4分間程度行われ、(c)に
示したように、反応副生成物15がほぼ完全に除去され
る。
【0022】この後、(d)に示すように、第2の配線
層16が、スパッタ法により堆積形成される。そして、
この第2の配線層16の堆積形成時には、ビアホール1
3aに反応副生成物15が存在しないため、第1の配線
層12に第2の配線層16がビアホール13aの位置に
おいて確実に接続される。
【0023】なお、この実施形態では、上述した硝酸溶
液には、硝酸成分98重量パ−セントの水溶液が使用さ
れる。上述した半導体装置の製造方法では、ビアホール
13aに生じた反応副生成物15を純水を介して超音波
洗浄し振動させ、反応副生成物15がビアホール13a
の内面および底面から剥離し易い状態にした後に、ビア
ホール13aを硝酸溶液により洗浄するようにしたの
で、ドライエッチングによるビアホール13aの形成時
に発生する反応副生成物15を容易,確実に除去するこ
とができる。
【0024】そして、ビアホール13aに反応副生成物
15が存在しないため、反応副生成物15によりビアホ
ール13aが塞がれたり、あるいは残存した反応副生成
物15により第2の配線層16が腐食されることがなく
なり、第1の配線層12と第2の配線層16とをビアホ
ール13aの位置において確実に接続することが可能に
なり半導体装置の歩留まりを向上することができる。
【0025】また、上述した半導体装置の製造方法で
は、洗浄液に、硝酸成分が98重量パーセント以上の水
溶液を用いたので、反応副生成物15を有効に除去する
ことができる。そして、この水溶液は一般に市販されて
いるため、市販品をそのまま使用することができる。
【0026】さらに、上述した半導体装置の製造方法で
は、超音波洗浄の溶媒に、純水を用いたので反応副生成
物15を有効に振動させ剥離し易い状態にすることがで
きる。図2は本発明の半導体装置の製造方法の第2の実
施形態を示す工程図である。この第2の実施形態は、ビ
アホールを、等方性のドライエッチングを行った後に、
異方性のドライエッチングを行って形成する点において
第1の実施形態と異なっている。
【0027】すなわち、この第2の実施形態では、図2
の(b)に示すように、先ず、絶縁層13のレジスト層
14側に等方性のドライエッチングが施され、絶縁層1
3のレジスト層14側にレジスト層14に向けて拡径す
る面取部13bが形成される。なお、この等方性のドラ
イエッチングのエッチング量は、形成すべきビアホール
13Aのアスペクト比や第2の配線層16の膜厚等を考
慮して、(e)に示すように、ビアホール13A内に第
2の配線層16が良好に被覆できるように選択される。
【0028】そして、次ぎに、(c)に示すように、絶
縁層13の残膜に異方性のドライエッチングが施されビ
アホール13Aが形成される。そして、この時に生成さ
れた反応副生成物15は、第1の実施形態と同様の方法
で確実に除去される。なお、この第2の実施形態は、等
方性のドライエッチングを行うことを除いて第1の実施
形態とほぼ同一であるため、同一部分については詳細な
説明を省略する。
【0029】上述した半導体装置の製造方法では、等方
性のドライエッチングにより、絶縁層13のレジスト層
14側にレジスト層14に向けて拡径する面取部13b
を形成したので、(e)に示すように、第2の配線層1
6が面取部13bに沿って形成されることになり、この
結果、第1の配線層12と第2の配線層16とをビアホ
ール13Aの位置において確実に接続することができ
る。
【0030】なお、以上述べた実施形態では、洗浄液に
硝酸溶液を用いた例について説明したが、本発明はかか
る実施形態に限定されるものではなく、例えば、トリク
ロロエチレン,キシレン,アセトン等の有機系の洗浄液
を用いても良い。また、以上述べた実施形態では、超音
波洗浄の溶媒に純水を用いた例について説明したが、本
発明はかかる実施形態に限定されるものではなく、例え
ば、低級アルコール、エーテル、ケトン類等を用いても
良い。
【0031】さらに、以上述べた実施形態では、第2の
配線層16をスパッタ法により形成した例について説明
したが、本発明はかかる実施形態に限定されるものでは
なく、例えば、CVD法により形成しても良い。また、
以上述べた実施形態では、第1および第2の配線層1
2,16を単層とした例について説明したが、本発明は
かかる実施形態に限定されるものではなく、配線層は各
々積層配線でも良い。
【0032】そして、例えば、第1の配線層12の一例
としてアルミニウム含有層とチタン合金の組み合わせに
より構成される積層配線が挙げられ、また、第2の配線
層16の一例としてCVD法によるタングステン層、あ
るいはチタン合金とアルミニウム含有層の組み合わせに
より構成される積層配線が挙げられる。さらに、以上述
べた実施形態では、第1の配線層12と第2の配線層1
6とをビアホール13a,13Aを介して接続した例に
ついて説明したが、本発明はかかる実施形態に限定され
るものではなく、3以上の配線層のビアホールを介して
の接続にも同様に適用することができる。
【0033】また、以上述べた第2の実施形態では、ド
ライエッチングにより面取部13bを形成した例につい
て説明したが、本発明はかかる実施形態に限定されるも
のではなく、ウェットエッチングにより面取部を形成し
ても良い。
【0034】
【発明の効果】以上述べたように、請求項1の半導体装
置の製造方法では、ビアホールに生じた反応副生成物を
溶媒を介して超音波洗浄し振動させ、反応副生成物がビ
アホールの内面および底面から剥離し易い状態にした後
に、ビアホールを洗浄液により洗浄するようにしたの
で、ドライエッチングによるビアホールの形成時に発生
する反応副生成物を容易,確実に除去することができ
る。
【0035】そして、ビアホールに反応副生成物が存在
しないため、第1の配線層と第2の配線層をビアホール
の位置において確実に接続することが可能になり半導体
装置の歩留まりを向上することができる。また、本発明
の製造方法によれば、特殊な薬品や装置を使用すること
なく、半導体装置を製造する一般的な薬品と装置だけ
で、容易に反応副生成物を除去することが可能になる。
【0036】請求項2の半導体装置の製造方法では、洗
浄液に、硝酸成分が98重量パーセント以上の水溶液を
用いたので、反応副生成物を有効に除去することができ
る。また、この水溶液は一般に市販されているため、市
販品をそのまま使用することができる。請求項3の半導
体装置の製造方法では、超音波洗浄の溶媒に、純水また
は低級アルコールを用いたので反応副生成物を有効に振
動させ剥離し易い状態にすることができる。
【0037】また、低級アルコールは一般に市販されて
いるため、容易に入手することができる。請求項4の半
導体装置の製造方法では、ドライエッチングの前工程に
おいて、絶縁層のレジスト層側にレジスト層に向けて拡
径する面取部が形成されるため、第2の配線層が面取部
に沿って形成されることになり、この結果、第1の配線
層と第2の配線層とをビアホールの位置において確実に
接続することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法の第1の実施形
態を示す工程図である。
【図2】本発明の半導体装置の製造方法の第2の実施形
態を示す工程図である。
【図3】従来の半導体装置の製造方法の一例を示す工程
図である。
【図4】従来の半導体装置の製造方法の他の例を示す工
程図である。
【符号の説明】
11 半導体基板 12 第1の配線層 13 絶縁層 13a,13A ビアホール 14 レジスト層 15 反応副生成物 16 第2の配線層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上にアルミニウムを含有する
    第1の配線層を形成する工程と、 前記第1の配線層上に絶縁層を形成する工程と、 前記絶縁層上に所定パターンのレジスト層を形成する工
    程と、 前記絶縁層を前記レジスト層を介してドライエッチング
    し前記絶縁層にビアホールを形成する工程と、 前記ビアホールを洗浄液により洗浄する工程と、 前記ビアホールを溶媒を介して超音波洗浄する工程と、 前記ビアホールを洗浄液により洗浄する工程と、 前記絶縁層上に前記ビアホールの位置において前記第1
    の配線層に接続される第2の配線層を形成する工程と、 を有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 前記洗浄液は、硝酸成分が98重量パーセント以上の水
    溶液であることを特徴とする半導体装置の製造方法。
  3. 【請求項3】 請求項1または2記載の半導体装置の製
    造方法において、 前記超音波洗浄の溶媒は、純水または低級アルコールで
    あることを特徴とする半導体装置の製造方法。
  4. 【請求項4】 請求項1ないし3のいずれか1項記載の
    半導体装置の製造方法において、 前記ドライエッチングの前工程において、前記絶縁層の
    レジスト層側に等方性のエッチングを施すことを特徴と
    する半導体装置の製造方法。
JP7331468A 1995-12-20 1995-12-20 半導体装置の製造方法 Pending JPH09172076A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7331468A JPH09172076A (ja) 1995-12-20 1995-12-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7331468A JPH09172076A (ja) 1995-12-20 1995-12-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09172076A true JPH09172076A (ja) 1997-06-30

Family

ID=18243988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7331468A Pending JPH09172076A (ja) 1995-12-20 1995-12-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09172076A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0907203A3 (de) * 1997-09-03 2000-07-12 Siemens Aktiengesellschaft Strukturierungsverfahren
WO2001013415A1 (fr) * 1999-08-11 2001-02-22 Tokyo Electron Limited Procede de fabrication d'un dispositif a semi-conducteurs et fabrication dudit dispositif
KR100407998B1 (ko) * 2001-10-09 2003-12-01 주식회사 하이닉스반도체 금속 배선의 콘택 영역 세정 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0907203A3 (de) * 1997-09-03 2000-07-12 Siemens Aktiengesellschaft Strukturierungsverfahren
WO2001013415A1 (fr) * 1999-08-11 2001-02-22 Tokyo Electron Limited Procede de fabrication d'un dispositif a semi-conducteurs et fabrication dudit dispositif
US6548398B1 (en) 1999-08-11 2003-04-15 Tokyo Electron Limited Production method of semiconductor device and production device therefor
KR100407998B1 (ko) * 2001-10-09 2003-12-01 주식회사 하이닉스반도체 금속 배선의 콘택 영역 세정 방법

Similar Documents

Publication Publication Date Title
EP1419990A2 (en) Method of forming a via hole through a glass wafer
US6355576B1 (en) Method for cleaning integrated circuit bonding pads
US6043206A (en) Solutions for cleaning integrated circuit substrates
JP2983356B2 (ja) 半導体素子の製造方法
JP4275216B2 (ja) 電気コンタクトの形成方法
JP4646346B2 (ja) 電子デバイスの製造方法
JPH1041389A (ja) 半導体装置の製造方法
JP2003124312A (ja) 半導体装置およびその製造方法
JP3606272B2 (ja) 配線構造の形成方法
JP4408830B2 (ja) 半導体装置の製造方法
JP2000340544A (ja) 半導体装置の製造方法
JP2001093894A (ja) 微細構造物の製造に用いられる物質層の蝕刻方法及びリソグラフィーマスクの形成方法
JPH09298188A (ja) 半導体装置の製造方法
JP2888732B2 (ja) 半導体装置の製造方法
JPH05109702A (ja) 半導体装置の製造方法
JPH03248429A (ja) 半導体装置の製造方法
JP2923908B2 (ja) 半導体装置の製造方法
JPH053253A (ja) 半導体装置の製造方法
JPH05160124A (ja) 付着層の除去方法
JP2001237159A (ja) 半導体装置の製造方法
JPH0917796A (ja) 配線形成方法
JPH02278731A (ja) 半導体装置の製造方法
JP2001351974A (ja) 半導体装置の製造方法
JPH09232424A (ja) 半導体装置の製造方法
JP2000311885A (ja) 金属積層配線を有する半導体装置およびその製造方法