JP2001237246A - Electronic device manufacturing method and electronic device - Google Patents
Electronic device manufacturing method and electronic deviceInfo
- Publication number
- JP2001237246A JP2001237246A JP2000047956A JP2000047956A JP2001237246A JP 2001237246 A JP2001237246 A JP 2001237246A JP 2000047956 A JP2000047956 A JP 2000047956A JP 2000047956 A JP2000047956 A JP 2000047956A JP 2001237246 A JP2001237246 A JP 2001237246A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- gettering
- manufacturing
- laser
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
- H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は電子デバイスの製造
方法及び電子デバイスに関し、より詳細には半導体基板
を使用した電子デバイスの製造において、重金属に対し
て十分効果の高いゲッタリング能力を有し、電子デバイ
スの製造時における良品率を向上させることができる電
子デバイスの製造方法及び電子デバイスに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an electronic device and an electronic device, and more particularly to a method of manufacturing an electronic device using a semiconductor substrate, which has a sufficiently high gettering ability with respect to heavy metals. The present invention relates to a method for manufacturing an electronic device and an electronic device that can improve a non-defective product rate when manufacturing the electronic device.
【0002】[0002]
【従来の技術】VLSI/ULSI等の電子デバイスに
おけるデバイス特性を劣化させる原因の一つに金属不純
物、特にFe、Ni等の重金属による半導体基板表面の
汚染がある。そこで、前記電子デバイスの活性層領域か
ら前記金属不純物を前記電子デバイスの製造プロセスに
おいて除去するため、歪みや欠陥等によるゲッタリング
シンクを半導体基板の裏面に形成すること(外部ゲッタ
リング)が広く行われている。該外部ゲッタリング法と
しては半導体基板裏面に傷をつける( Sand Blast 法)
等の物理的処理、あるいは半導体基板裏面にポリシリコ
ンを蒸着させる(Poly-silicon Back Seal) 等の化学的
処理を行うことにより、有害な金属不純物のトラップサ
イトを半導体基板裏面に形成する方法(裏面ゲッタリン
グ)や、デバイス形成領域近傍にゲッタリング層を形成
する方法等が採用されている。2. Description of the Related Art One of the causes of deteriorating device characteristics in electronic devices such as VLSI / ULSI is contamination of the semiconductor substrate surface by metal impurities, particularly heavy metals such as Fe and Ni. Therefore, in order to remove the metal impurities from the active layer region of the electronic device in the manufacturing process of the electronic device, it is widely practiced to form a gettering sink due to distortion or defect on the back surface of the semiconductor substrate (external gettering). Have been done. As the external gettering method, the back surface of the semiconductor substrate is damaged (Sand Blast method)
A method of forming trap sites for harmful metal impurities on the backside of a semiconductor substrate by performing a physical treatment such as a backside of the semiconductor substrate or a chemical treatment such as deposition of polysilicon on the backside of a semiconductor substrate (Poly-silicon Back Seal). Gettering), a method of forming a gettering layer in the vicinity of a device formation region, or the like.
【0003】図12は上記した裏面ゲッタリングの概要
を示した模式図であり、図中1はシリコン半導体基板
を、1aはデバイス形成領域(活性層領域)を、1bは
半導体基板裏面近傍をそれぞれ示している。FIG. 12 is a schematic view showing the outline of the above-mentioned backside gettering. In the figure, 1 is a silicon semiconductor substrate, 1a is a device formation region (active layer region), and 1b is a vicinity of the backside of the semiconductor substrate. Is shown.
【0004】またデバイス形成領域1aの近傍にゲッタ
リング層を形成する方法としては、半導体支持基板とエ
ピタキシャル層との間にSi(Ge)層を挿入し、上下
のミスフィト転位網をゲッタリングシンクにする方法
(志村史夫「半導体シリコン結晶工学」(1993)丸
善 p.367)や、エピタキシャル層と半導体支持基
板との間に酸素リッチ、炭素リッチ、又はホウ素リッチ
な層を形成して歪み場を作り、それをゲッタリングシン
クとする方法(特開昭57−87119号公報、特開平
5−152304号公報等)が提案されている。As a method of forming a gettering layer near the device forming region 1a, an Si (Ge) layer is inserted between a semiconductor supporting substrate and an epitaxial layer, and upper and lower misfit dislocation networks are used as gettering sinks. (Fumio Shimura, "Semiconductor Silicon Crystal Engineering" (1993) Maruzen p.367), or forming an oxygen-rich, carbon-rich, or boron-rich layer between an epitaxial layer and a semiconductor support substrate to create a strain field And a method using the same as a gettering sink (JP-A-57-87119, JP-A-5-152304, etc.) have been proposed.
【0005】[0005]
【発明が解決しようとする課題】VLSI/ULSI等
の電子デバイスの製造に用いられる半導体基板は、製造
プロセスの効率化の観点から、大口径化の一途をたどっ
ており、該大口径化は基板強度の確保のための半導体基
板厚の増大を伴う。このため裏面ゲッタリングとした場
合、半導体基板表面の金属不純物原子A(図12)は半
導体基板裏面近傍1b(図12)のゲッタリングシンク
まで、より長距離の移動(拡散)を強いられることにな
る。さらに最近では、デバイス構造の微細化に伴うプロ
セスの低温化が要求されており、該プロセスの低温化は
金属不純物原子Aの析出量の増大を招き、拡散速度を減
少させる。このように、最近のVLSI/ULSIに関
するデバイス製造技術の進歩は上記裏面ゲッタリングの
困難さを増す傾向にある。このため、裏面ゲッタリング
ではなく、デバイス形成領域1a近傍にゲッタリング層
を形成することが望まれている。A semiconductor substrate used for manufacturing an electronic device such as a VLSI / ULSI is continually increasing in diameter from the viewpoint of increasing the efficiency of the manufacturing process. This is accompanied by an increase in the thickness of the semiconductor substrate for securing the strength. For this reason, when the backside gettering is used, the metal impurity atoms A (FIG. 12) on the front surface of the semiconductor substrate are forced to move (diffuse) for a longer distance to the gettering sink 1b (FIG. 12) near the backside of the semiconductor substrate. Become. More recently, the process has been required to be operated at a lower temperature in accordance with the miniaturization of the device structure. The lowering of the process causes an increase in the deposition amount of the metal impurity atoms A and a reduction in the diffusion rate. As described above, recent advances in device manufacturing technology related to VLSI / ULSI tend to increase the difficulty of the backside gettering. For this reason, it is desired to form a gettering layer near the device formation region 1a instead of the back surface gettering.
【0006】また、特に、SIMOX( Separation by
IMplanted Oxygen )基板では、熱処理による再結晶化
により形成された活性層領域(デバイス形成領域)と、
半導体支持基板との間に、酸素がイオン注入されて形成
されたBOX酸化膜が存在しており、重金属不純物が前
記BOX酸化膜を通り抜けないと半導体支持基板側での
ゲッタリングは困難である。Fe、Ni等の重金属不純
物は高温長時間の熱処理を施しても、前記BOX酸化膜
を通り抜けることが困難であり、活性層領域でのゲッタ
リングが必要となってきている。In particular, SIMOX (Separation by
In the IMplanted Oxygen) substrate, the active layer region (device formation region) formed by recrystallization by heat treatment,
There is a BOX oxide film formed by ion implantation of oxygen between the BOX oxide film and the semiconductor support substrate. Gettering on the semiconductor support substrate side is difficult unless heavy metal impurities pass through the BOX oxide film. It is difficult for heavy metal impurities such as Fe and Ni to pass through the BOX oxide film even after heat treatment for a long time at a high temperature, so that gettering in the active layer region is required.
【0007】また、上記した従来のデバイス形成領域近
傍にゲッタリング層を形成する方法のいずれの方法を用
いても、高いゲッタリング能力を有するゲッタリング層
を形成することは困難であった。Further, it is difficult to form a gettering layer having a high gettering ability by using any of the above-described conventional methods of forming a gettering layer near a device formation region.
【0008】本発明は上記課題に鑑みなされたものであ
って、VLSI/ULSI等の電子デバイス製造プロセ
スにおいて、金属不純物に対して効果の高いゲッタリン
グ能力を発揮し、良品率を向上させることができる電子
デバイスの製造方法及び電子デバイスを提供することを
目的としている。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a gettering ability that is highly effective against metal impurities in a process of manufacturing an electronic device such as a VLSI / ULSI and to improve the yield rate. It is an object of the present invention to provide a method of manufacturing an electronic device and an electronic device capable of performing the method.
【0009】[0009]
【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係る電子デバイスの製造方法
(1)は、レ−ザ−照射領域が開口されたマスクを形成
する工程、エキシマレ−ザ−を照射することにより前記
レ−ザ−照射領域にゲッタリング用の格子欠陥を導入す
る工程を含むことを特徴としている。上記した電子デバ
イスの製造方法(1)によれば、通常はFeやNi等の
金属不純物のゲッタリングが困難なSIMOX基板にお
いても、活性層領域にゲッタリングシンクとして熱処理
にも安定した前記格子欠陥を導入することにより、デバ
イス製造プロセスにおける重金属のゲッタリングを可能
となし、良品率を向上させることができる。In order to achieve the above object, a method (1) for manufacturing an electronic device according to the present invention comprises the steps of: forming a mask having a laser irradiation area opened; A step of irradiating a laser beam to introduce a lattice defect for gettering into the laser irradiation area. According to the electronic device manufacturing method (1), even in a SIMOX substrate where it is usually difficult to getter metal impurities such as Fe and Ni, the lattice defect which is stable even in heat treatment as a gettering sink in the active layer region. , The gettering of heavy metals can be performed in the device manufacturing process, and the yield rate can be improved.
【0010】また、本発明に係る電子デバイスの製造方
法(2)は、上記電子デバイスの製造方法(1)におい
て、前記マスクとしてCVD法により形成されたSi3
N4膜を用いることを特徴としている。前記Si3 N4
膜は、エキシマレ−ザ−の透過率を略0%に抑えること
ができ、エキシマレ−ザ−に対する完全なマスクとして
使用することができ、従って上記した電子デバイスの製
造方法(2)によれば、前記レ−ザ−照射領域にのみ確
実にエキシマレ−ザ−の照射を行うことができ、製造さ
れる電子デバイスには悪影響を与えることなく、必要な
領域にのみ前記格子欠陥を確実に導入することができ
る。Further, according to a method (2) for manufacturing an electronic device according to the present invention, in the method (1) for manufacturing an electronic device described above, as the mask, the Si 3 formed by a CVD method as the mask.
It is characterized by using an N 4 film. The Si 3 N 4
The film can suppress the transmittance of the excimer laser to approximately 0% and can be used as a complete mask for the excimer laser. Therefore, according to the above-described method (2) for manufacturing an electronic device, Excimer laser irradiation can be reliably performed only in the laser irradiation area, and the lattice defect is reliably introduced only in a necessary area without adversely affecting a manufactured electronic device. Can be.
【0011】また、本発明に係る電子デバイスの製造方
法(3)は、上記電子デバイスの製造方法(1)又は
(2)において、前記エキシマレ−ザ−の照射を、波長
249nmのKrFレーザー、エネルギ−密度3〜10
J/cm2 ・パルス、照射間隔50〜220μm、幅3
0〜50μm×長さ3〜5cmの線状ビ−ムの条件下で
行うことを特徴としている。上記した電子デバイスの製
造方法(3)によれば、半導体基板に反りを生じさせる
ことなく、また、前記エキシマレ−ザ−の照射領域には
十分な量のゲッタリングシンクを形成して、電子デバイ
スの製造プロセスにおいてゲッタリング能力を十分に発
揮させることができる。In the method (3) for manufacturing an electronic device according to the present invention, the excimer laser may be irradiated with a KrF laser having a wavelength of 249 nm, -Density 3 to 10
J / cm 2 · pulse, irradiation interval 50 to 220 µm, width 3
The process is performed under the condition of a linear beam of 0 to 50 μm × length of 3 to 5 cm. According to the above electronic device manufacturing method (3), a sufficient amount of gettering sink is formed in the irradiation region of the excimer laser without causing warpage of the semiconductor substrate. Gettering ability can be sufficiently exerted in the manufacturing process of (1).
【0012】また、本発明に係る電子デバイス(1)
は、ソ−ス、ドレイン領域にエキシマレ−ザ−の照射に
より形成されたゲッタリング用の格子欠陥が導入されて
いることを特徴としている。上記した電子デバイス
(1)によれば、通常はFeやNi等の金属不純物のゲ
ッタリングが困難なSIMOX基板を使用して作製され
た電子デバイスであっても、半導体基板の活性層領域に
ゲッタリングシンクを形成することにより、デバイス製
造プロセスにおける金属不純物のゲッタリング能力を十
分に確保することができる。An electronic device according to the present invention (1)
Is characterized in that lattice defects for gettering formed by irradiation of excimer laser are introduced into the source and drain regions. According to the above electronic device (1), even if an electronic device is manufactured using a SIMOX substrate in which gettering of metal impurities such as Fe and Ni is usually difficult, a getter is formed in the active layer region of the semiconductor substrate. By forming the ring sink, it is possible to sufficiently secure the gettering ability of metal impurities in the device manufacturing process.
【0013】また、本発明に係る電子デバイス(2)
は、上記電子デバイス(1)において、前記格子欠陥が
積層欠陥、及びV型転位からなることを特徴としてい
る。前記積層欠陥、及びV型転位は金属不純物に対する
ゲッタリング能力に特に優れており、上記した電子デバ
イス(2)によれば、デバイス製造プロセスにおける金
属不純物のゲッタリング能力を十分大きなものにするこ
とができる。An electronic device according to the present invention (2)
Is characterized in that, in the above electronic device (1), the lattice defects include stacking faults and V-type dislocations. The stacking fault and the V-type dislocation are particularly excellent in the gettering ability for metal impurities. According to the electronic device (2), the gettering ability of the metal impurities in the device manufacturing process can be made sufficiently large. it can.
【0014】[0014]
【発明の実施の形態】以下、本発明に係る電子デバイス
の製造方法及び電子デバイスの実施の形態を図面に基づ
いて説明する。なお、従来例と同一の機能を有する構成
部品には同一の符号を付すものとする。本発明者らは、
まず、SIMOX基板に故意にFe及びNi等の金属不
純物の汚染を行い、外部ゲッタリング、内部ゲッタリン
グの機能を有する半導体支持基板でのゲッタリング能力
を調査した。その結果、Fe及びNi汚染に関してはこ
れら重金属がBOX酸化膜を通り抜けることができず、
活性層領域に重金属が濃縮されただけで、ゲッタリング
は生じなかった。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a method for manufacturing an electronic device and an electronic device according to the present invention will be described with reference to the drawings. Note that components having the same functions as those of the conventional example are denoted by the same reference numerals. We have:
First, the SIMOX substrate was intentionally contaminated with metal impurities such as Fe and Ni, and the gettering ability of a semiconductor support substrate having an external gettering function and an internal gettering function was investigated. As a result, with respect to Fe and Ni contamination, these heavy metals cannot pass through the BOX oxide film,
Only the heavy metal was concentrated in the active layer region, and no gettering occurred.
【0015】図1にSiN膜の分光特性を示す。この図
から明らかなように、SiN膜の分光特性は、SiN膜
の形成過程におけるSiH4 ガスとN2 ガスとの流量比
に依存しており、SiH4 /N2 =0.47では、光源
の波長が400nm以下になると、透過率が0%となっ
ている。従って、このような条件で形成されたSi3N4
膜は、波長が400nm以下であるものが多い、エキ
シマレ−ザ−の完全なマスクとして使用することができ
ることを突き止めた。FIG. 1 shows the spectral characteristics of the SiN film. As is apparent from this figure, the spectral characteristics of the SiN film depend on the flow ratio of the SiH 4 gas and the N 2 gas in the process of forming the SiN film, and when SiH 4 / N 2 = 0.47, the light source Is less than 400 nm, the transmittance is 0%. Therefore, the Si 3 N 4 formed under such conditions
It has been determined that the film can be used as a complete mask for excimer lasers, often with wavelengths below 400 nm.
【0016】従来、レ−ザ−ゲッタリングにはNd:Y
AGレ−ザ−が用いられてきたが、この場合、15J/
cm2 以上のエネルギ−で熱的に安定な転位が導入さ
れ、良好な外部ゲッタリング効果を示すようになるが、
Nd:YAGレ−ザ−のスポット径は40μmと小さ
く、スル−プットの低さが最大の課題となっていた。Conventionally, Nd: Y has been used for laser gettering.
An AG laser has been used, but in this case, 15 J /
Thermally stable dislocations are introduced with an energy of 2 cm 2 or more, and a good external gettering effect is exhibited.
The spot diameter of the Nd: YAG laser was as small as 40 μm, and the low throughput was the biggest problem.
【0017】エキシマレ−ザ−はNd:YAGレ−ザ−
(通常、波長1060nmで使用される)に比べると波
長が短いため、Nd:YAGレ−ザ−に比べるとレ−ザ
−光の侵入深さが極めて浅く、エネルギ−の吸収率が高
い。The excimer laser is an Nd: YAG laser.
Since the wavelength is shorter than that of the Nd: YAG laser (usually used at a wavelength of 1060 nm), the penetration depth of the laser light is extremely small and the energy absorption is high.
【0018】重金属汚染に起因して発生するShall
ow Pit(SP)の観察により、重金属に対するゲ
ッタリング能力を評価することができる。すなわち、重
金属のゲッタリングが十分行われた場合には、選択的エ
ッチング処理の後において半導体基板の表面にSPの発
生が認められず、ゲッタリングが十分に行われなかった
場合には、選択的エッチング処理の後において半導体基
板の表面にSPが観察される。Shall generated due to heavy metal contamination
Observation of ow Pit (SP) makes it possible to evaluate the gettering ability for heavy metals. That is, when the gettering of the heavy metal is sufficiently performed, no SP is generated on the surface of the semiconductor substrate after the selective etching process, and when the gettering is not sufficiently performed, the selective etching is performed. After the etching process, SP is observed on the surface of the semiconductor substrate.
【0019】エキシマレ−ザ−を使用し、図2に示すよ
うに種々の条件で半導体基板表面にレ−ザ−照射を行
い、選択的エッチング処理の後において半導体基板の表
面に観察されるSPの発生状況から、十分なゲッタリン
グ能力を得ることができるレ−ザ−の照射条件を判断し
た。波長249nmのKrFレ−ザ−を使用した場合、
有効な照射条件は、エネルギ−密度が1パルス当たり3
〜10J/cm2 において、照射間隔50〜220μm
において良好であり、幅30μm×長さ3cmの線状ビ
−ムを使用することにより、8インチ径の半導体基板を
4分/1枚のスピ−ドで処理することができ、極めて高
いスル−プットを実現することができた。As shown in FIG. 2, an excimer laser is used to irradiate the surface of the semiconductor substrate with laser under various conditions as shown in FIG. The irradiation conditions of the laser that could obtain a sufficient gettering ability were determined from the state of occurrence. When a KrF laser having a wavelength of 249 nm is used,
Effective irradiation conditions are that the energy density is 3 per pulse.
At 〜1010 J / cm 2 , irradiation interval is 50 to 220 μm
By using a linear beam having a width of 30 μm and a length of 3 cm, a semiconductor substrate having an 8-inch diameter can be processed at a speed of 4 minutes / 1 sheet. Put was realized.
【0020】図3〜図6に実施の形態に係るゲッタリン
グ能力付与処理を組み入れた電子デバイスの製造工程を
示した。まずチョクラルスキー法によって引き上げら
れ、製造されたシリコン半導体支持基板10aの上面に
酸素をイオン注入してBOX酸化膜10bを形成し、こ
のBOX酸化膜10bの上に活性層10cを形成して製
造されたSIMOX基板10を用意する(図3
(a))。FIGS. 3 to 6 show the steps of manufacturing an electronic device incorporating the gettering ability imparting process according to the embodiment. First, oxygen is ion-implanted into the upper surface of the silicon semiconductor supporting substrate 10a pulled up and manufactured by the Czochralski method to form a BOX oxide film 10b, and an active layer 10c is formed on the BOX oxide film 10b to manufacture. Prepared SIMOX substrate 10 (FIG. 3
(A)).
【0021】このSIMOX基板10の表面にSi3 N
4 膜2をECR−CVD法を用い、SiH4 ガスとN2
ガスとの流量比を、SiH4 /N2 =0.40〜0.5
5の範囲で設定し、厚さ0.3〜1μmの範囲でSi3
N4 膜2を形成する(図3(b))。このSi3 N4 膜
2の上にレジスト膜3をスピンコ−ト法等により形成し
(図3(c))、フォトリソグラフィ工程を施してレジ
ストパタ−ン3aを形成する(図3(d))。The surface of the SIMOX substrate 10 is coated with Si 3 N
4 film 2 using the ECR-CVD method, SiH 4 gas and N 2
The flow rate ratio between the gas and SiH 4 / N 2 = 0.40-0.5
The range is 5, Si 3 in a range of thickness 0.3~1μm
An N 4 film 2 is formed (FIG. 3B). A resist film 3 is formed on the Si 3 N 4 film 2 by a spin coating method or the like (FIG. 3C), and a photolithography process is performed to form a resist pattern 3a (FIG. 3D). .
【0022】次に、このレジストパタ−ン3aをマスク
とし、CF4 ガスをエッチャントとしたSi3 N4 膜2
のドライエッチングを行い(図4(a))、その後レジ
ストパタ−ン3aを除去してSi3 N4 膜2のパタ−ン
2aを形成する(図4(b))。次に、Si3 N4 膜2
のパタ−ン2aをマスクとして上記した照射条件でエキ
シマレ−ザ−4を活性層10c領域に照射して格子欠陥
8を導入し(図4(c))、その後、レ−ザ−マスクと
して使用したSi3 N4 膜2をH3 PO4 を使用して溶
解除去する(図4(d))。Next, an Si 3 N 4 film 2 using the resist pattern 3a as a mask and using CF 4 gas as an etchant.
Then, the resist pattern 3a is removed to form a pattern 2a of the Si 3 N 4 film 2 (FIG. 4 (b)). Next, the Si 3 N 4 film 2
Using the pattern 2a as a mask, the active layer 10c is irradiated with an excimer laser 4 under the above-mentioned irradiation conditions to introduce lattice defects 8 (FIG. 4 (c)), and then used as a laser mask. The removed Si 3 N 4 film 2 is dissolved and removed using H 3 PO 4 (FIG. 4D).
【0023】次に、活性層10cの表面に酸化処理を施
してゲ−ト酸化膜となる酸化膜5を形成し(図5
(a))、この酸化膜5の上にゲ−ト電極となるポリシ
リコン膜6を形成し(図5(b))、このポリシリコン
膜6の上にさらにレジスト膜7を形成する(図5
(c))。次にフォトリソグラフィ工程を施してレジス
トパタ−ン7aを形成する(図5(d))。Next, an oxidation process is performed on the surface of the active layer 10c to form an oxide film 5 serving as a gate oxide film.
(A)), a polysilicon film 6 serving as a gate electrode is formed on the oxide film 5 (FIG. 5B), and a resist film 7 is further formed on the polysilicon film 6 (FIG. 5B). 5
(C)). Next, a photolithography process is performed to form a resist pattern 7a (FIG. 5D).
【0024】次に、このレジストパタ−ン7aをマスク
とし、Cl2 、CF4 、H2 の混合ガスをエッチャント
としたポリシリコン膜6及び酸化膜5のエッチングを行
う(図6(a))。その後、ソ−ス、ドレイン形成のた
めのイオン注入を行った後(図6(b))、レジストパ
タ−ン7aを除去する(図6(c))。Next, using the resist pattern 7a as a mask, the polysilicon film 6 and the oxide film 5 are etched using a mixed gas of Cl 2 , CF 4 and H 2 as an etchant (FIG. 6A). Then, after ion implantation for forming a source and a drain is performed (FIG. 6B), the resist pattern 7a is removed (FIG. 6C).
【0025】上記プロセスを経ることにより、通常はF
eやNi等の金属不純物のゲッタリングが困難なSIM
OX基板10においても、活性層10cにゲッタリング
シンクとして熱処理にも安定した格子欠陥を導入するこ
とができる。また、レーザーマスクとしてECR−CV
D法により形成したSi3 N4 膜2を用いることによ
り、マスク部分におけるエキシマレ−ザ−の透過率を略
0%に抑えることができ、レ−ザ−照射領域(Si3 N
4 膜2のパタ−ン開口部)にのみ確実にエキシマレ−ザ
−の照射を行うことができ、製造される電子デバイスに
は悪影響を与えることなく、必要な領域にのみ前記格子
欠陥を確実に導入することができる。By going through the above process, usually F
SIM that is difficult to getter metal impurities such as e and Ni
Also in the OX substrate 10, stable lattice defects can be introduced into the active layer 10c as a gettering sink even in the heat treatment. ECR-CV as a laser mask
By using the Si 3 N 4 film 2 formed by the method D, the transmittance of the excimer laser in the mask portion can be suppressed to approximately 0%, and the laser irradiation region (Si 3 N 4
Excimer laser irradiation can be reliably performed only on the pattern opening of the four film 2), and the lattice defect can be reliably formed only in a necessary region without adversely affecting a manufactured electronic device. Can be introduced.
【0026】また、エキシマレ−ザ−4の照射を、波長
249nmのKrFレーザー、エネルギ−密度3〜10
J/cm2 ・パルス、照射間隔50〜220μm、幅3
0〜50μm×長さ3〜5cmの線状ビ−ムの条件下で
行うことにより、SIMOX基板10に反りを生じさせ
ることなく、また、エキシマレ−ザ−4の照射領域には
十分な量のゲッタリングシンクを形成して、電子デバイ
スの製造プロセスにおいてゲッタリング能力を十分に発
揮させることができる。The excimer laser 4 is irradiated with a KrF laser having a wavelength of 249 nm and an energy density of 3 to 10.
J / cm 2 · pulse, irradiation interval 50 to 220 µm, width 3
By performing the process under the condition of a linear beam of 0 to 50 μm × length of 3 to 5 cm, the SIMOX substrate 10 is not warped and a sufficient amount is applied to the irradiation area of the excimer laser-4. By forming the gettering sink, the gettering ability can be sufficiently exhibited in the manufacturing process of the electronic device.
【0027】また、電子デバイスの活性層領域であるソ
−ス、ドレイン領域(Si3 N4 膜2のパタ−ン開口
部)に、エキシマレ−ザ−4の照射によりゲッタリング
用の格子欠陥を導入することができるので、通常はFe
やNi等の金属不純物のゲッタリングが困難なSIMO
X基板を使用して作製された電子デバイスであっても、
前記ソ−ス、ドレイン領域にゲッタリングシンクを形成
することにより、デバイス製造プロセスにおける金属不
純物のゲッタリング能力を十分に確保することができ
る。Also, the source and drain regions (pattern openings of the Si 3 N 4 film 2), which are active layer regions of the electronic device, are exposed to an excimer laser 4 to form lattice defects for gettering. Since it can be introduced, usually Fe
SIMO with difficult gettering of metal impurities such as Ni and Ni
Even an electronic device manufactured using an X substrate,
By forming a gettering sink in the source and drain regions, the gettering ability of metal impurities in the device manufacturing process can be sufficiently ensured.
【0028】また、エキシマレ−ザ−4の照射により、
前記格子欠陥として積層欠陥及びV型転位を導入するこ
とができるので、ゲッタリングシンクを熱処理に対して
安定したものとすることができ、デバイス製造プロセス
における金属不純物のゲッタリング能力を十分大きなも
のに維持することができる。従って、上記プロセスを経
ることにより、Fe及びNi等の金属不純物に対して高
いゲッタリング能力を発揮し、良品率を向上させること
ができる電子デバイスを製造することができる。The irradiation of the excimer laser-4 gives
Since stacking faults and V-type dislocations can be introduced as the lattice defects, the gettering sink can be made stable against heat treatment, and the gettering ability of metal impurities in the device manufacturing process can be made sufficiently large. Can be maintained. Therefore, through the above process, it is possible to produce an electronic device that exhibits a high gettering ability with respect to metal impurities such as Fe and Ni and that can improve the yield rate.
【0029】[0029]
【実施例及び比較例】実施例に係る電子デバイスを以下
に示す条件により製造した。また比較例として、エキシ
マレ−ザ−照射を行わない他は同様の条件で電子デバイ
スを製造した。Examples and Comparative Examples Electronic devices according to Examples were manufactured under the following conditions. As a comparative example, an electronic device was manufactured under the same conditions except that no excimer laser irradiation was performed.
【0030】使用したSIMOX基板10: 8イン
チ、p型BドープSi、(100)面使用、抵抗10〜
20Ω・cm 酸素濃度14〜18×1017atoms/cm3 BOX酸化膜10bの厚さ: 100nm 活性層10cの厚さ: 300nm Si3 N4 膜2形成時のSiH4 ガスとN2 ガスとの流
量比: 0.47 Si3 N4 膜2の膜厚: 0.3μm エキシマレ−ザ−4の照射条件:波長249nmのKr
Fレ−ザ− エネルギ−密度 5J/cm2 ・パルス 照射間隔 55μm 幅30μm×長さ3cmの線状ビ−ム 90パルス/secのビ−ムを5mm/secでSIM
OX基板10の端から端までスキャンし、これを7回行
った(図7〜図10) この方法によりレ−ザ−照射領域の照射間隔を上記した
ように55μmとした また、TEMを用いた観察により、照射領域に積層欠陥
及びV型転位が導入されていることが確認された 上記照射条件では、図10に示すように、レーザー未照
射の電子デバイス領域が存在する。しかし、Feの拡散
係数は、D=3×10-6cm2 /secであり、100
0℃、100secの拡散長を計算してみると173μ
mであり、このことからすれば、照射間隔を55μmに
設定しても十分重金属をゲッタリングシンクまで到達さ
せてゲッタリングできることがわかる。SIMOX substrate 10 used: 8 inches, p-type B-doped Si, (100) plane used, resistance 10
20 Ω · cm Oxygen concentration 14 to 18 × 10 17 atoms / cm 3 BOX oxide film 10b Thickness: 100 nm Active layer 10c thickness: 300 nm SiH 4 gas and N 2 gas when forming the Si 3 N 4 film 2 Flow rate ratio: 0.47 Thickness of Si 3 N 4 film 2: 0.3 μm Irradiation condition of excimer laser-4: Kr of wavelength 249 nm
F laser energy density 5 J / cm 2 · pulse Irradiation interval 55 µm Linear beam 30 µm wide × 3 cm long 90 beam / sec beam at 5 mm / sec SIM
Scanning was performed from end to end of the OX substrate 10 and this was performed seven times (FIGS. 7 to 10). By this method, the irradiation interval of the laser irradiation region was set to 55 μm as described above. Observation confirmed that stacking faults and V-type dislocations were introduced into the irradiated region. Under the above irradiation conditions, as shown in FIG. 10, there was an electronic device region not irradiated with the laser. However, the diffusion coefficient of Fe is D = 3 × 10 −6 cm 2 / sec.
When calculating the diffusion length at 0 ° C. for 100 sec, 173 μm is obtained.
m, which indicates that even if the irradiation interval is set to 55 μm, the heavy metal can sufficiently reach the gettering sink and gettering can be performed.
【0031】上記実施例及び比較例に係る条件で製造し
たSIMOX基板10の表面に、スピンコート法により
Feを分散させ、熱処理を行った後、酸化膜の耐圧測定
を行うことにより、ゲッタリング能力の評価を行った。
その結果を図11に示した。After dispersing Fe by spin coating on the surface of the SIMOX substrate 10 manufactured under the conditions according to the above Examples and Comparative Examples, performing a heat treatment, and then measuring the breakdown voltage of the oxide film, the gettering ability is obtained. Was evaluated.
The results are shown in FIG.
【0032】Feコーティング材料: 5ppmのFe
を含むHNO3 、H2 O混合液 Feコーティング量: 6×1012atoms/cm
2 熱処理パターン: DRAM(Dynamic Random Acc
ess Memory )製造プロセスを模した熱処理パターン 図11から明らかなように、実施例に係るSIMOX基
板10においては80%の確率において良好な結果を得
ることができ、比較例の場合、5%においてしか良好な
結果を得ることができなかった。このように実施例の場
合、ゲッタリング能力が大幅に向上していることを確認
することができた。Fe coating material: 5 ppm Fe
HNO 3 / H 2 O mixed solution containing Fe Coating amount: 6 × 10 12 atoms / cm
2 Heat treatment pattern: DRAM (Dynamic Random Acc)
ess Memory) Heat treatment pattern simulating the manufacturing process As is clear from FIG. 11, in the SIMOX substrate 10 according to the example, good results can be obtained with a probability of 80%, and in the comparative example, only 5%. Good results could not be obtained. As described above, in the case of the example, it was confirmed that the gettering ability was significantly improved.
【0033】以上説明したように、実施例に係る電子デ
バイスの製造プロセスを実施すれば、高いゲッタリング
能力を有する電子デバイスを製造することができ、金属
不純物の影響を大幅に低減することができる。As described above, if the manufacturing process of the electronic device according to the embodiment is performed, an electronic device having high gettering ability can be manufactured, and the influence of metal impurities can be greatly reduced. .
【図1】SiN膜の形成過程におけるSiH4 ガスとN
2 ガスとの流量比を変化させた場合のSiN膜の分光特
性を示すグラフである。FIG. 1 shows SiH 4 gas and N in the process of forming a SiN film.
9 is a graph showing spectral characteristics of a SiN film when a flow ratio with respect to two gases is changed.
【図2】エキシマレ−ザ−の照射条件とゲッタリング能
力との関係を調査した結果を示す表である。FIG. 2 is a table showing the results of an investigation on the relationship between irradiation conditions of an excimer laser and gettering ability.
【図3】(a)〜(d)は、本発明の実施の形態に係る
ゲッタリング能力付与処理を組み入れた電子デバイスの
製造工程の一部を示した模式的断面図である。FIGS. 3A to 3D are schematic cross-sectional views showing a part of a manufacturing process of an electronic device incorporating a gettering ability providing process according to an embodiment of the present invention.
【図4】(a)〜(d)は、本発明の実施の形態に係る
ゲッタリング能力付与処理を組み入れた電子デバイスの
製造工程の一部を示した模式的断面図である。FIGS. 4A to 4D are schematic cross-sectional views showing a part of a manufacturing process of an electronic device incorporating a gettering ability providing process according to an embodiment of the present invention.
【図5】(a)〜(d)は、本発明の実施の形態に係る
ゲッタリング能力付与処理を組み入れた電子デバイスの
製造工程の一部を示した模式的断面図である。FIGS. 5A to 5D are schematic cross-sectional views showing a part of a manufacturing process of an electronic device incorporating a gettering ability providing process according to an embodiment of the present invention.
【図6】(a)〜(c)は、本発明の実施の形態に係る
ゲッタリング能力付与処理を組み入れた電子デバイスの
製造工程の一部を示した模式的断面図である。FIGS. 6A to 6C are schematic cross-sectional views showing a part of a manufacturing process of an electronic device incorporating a gettering ability providing process according to an embodiment of the present invention.
【図7】レ−ザ−の照射条件を説明するためのSIMO
X基板を示す平面図である。FIG. 7 is a SIMO for explaining laser irradiation conditions.
It is a top view which shows an X substrate.
【図8】レ−ザ−の照射条件を説明するためのレ−ザ−
パルスを示す平面図である。FIG. 8 is a laser for explaining irradiation conditions of the laser;
It is a top view showing a pulse.
【図9】レ−ザ−の照射条件を説明するためのレ−ザ−
パルスを示す拡大平面図である。FIG. 9 is a laser for explaining irradiation conditions of the laser.
It is an enlarged plan view showing a pulse.
【図10】レ−ザ−パルスの半導体基板への照射状態を
示す半導体基板の断面図である。FIG. 10 is a cross-sectional view of the semiconductor substrate showing a state in which a laser pulse is irradiated on the semiconductor substrate.
【図11】実施例に係る電子デバイスと比較例に係る電
子デバイスとの酸化膜耐圧特性を示すグラフである。FIG. 11 is a graph showing oxide film breakdown voltage characteristics of the electronic device according to the example and the electronic device according to the comparative example.
【図12】従来の裏面ゲッタリングの概念を示す半導体
基板の断面図である。FIG. 12 is a cross-sectional view of a semiconductor substrate showing the concept of conventional back gettering.
10 SIMOX基板 2 Si3 N4 膜 2a パタ−ン 3 レジスト膜 4 エキシマレ−ザ− 5 酸化膜 6 ポリシリコン膜 8 格子欠陥Reference Signs List 10 SIMOX substrate 2 Si 3 N 4 film 2 a pattern 3 resist film 4 excimer laser 5 oxide film 6 polysilicon film 8 lattice defect
フロントページの続き (72)発明者 津屋 英樹 佐賀県杵島郡江北町大字上小田2201番地 住友金属工業株式会社シチックス事業本部 内 Fターム(参考) 5F048 AA04 AA08 AB01 AC01 BA09 BC11 BG01 DB06 Continuing from the front page (72) Inventor Hideki Tsuya 2201 Kamida, Oita, Kihoku-cho, Kishima-gun, Saga Prefecture F-term (reference) 5F048 AA04 AA08 AB01 AC01 BA09 BC11 BG01 DB06
Claims (5)
形成する工程、エキシマレ−ザ−を照射することにより
前記レ−ザ−照射領域にゲッタリング用の格子欠陥を導
入する工程を含むことを特徴とする電子デバイスの製造
方法。1. A step of forming a mask having an opening in a laser irradiation area, and a step of irradiating an excimer laser to introduce a lattice defect for gettering into the laser irradiation area. A method for manufacturing an electronic device, comprising:
れたSi3 N4 膜を用いることを特徴とする請求項1記
載の電子デバイスの製造方法。2. The method for manufacturing an electronic device according to claim 1, wherein an Si 3 N 4 film formed by a CVD method is used as said mask.
49nmのKrFレーザー、エネルギ−密度3〜10J
/cm2 ・パルス、照射間隔50〜220μm、幅30
〜50μm×長さ3〜5cmの線状ビ−ムの条件下で行
うことを特徴とする請求項1又は請求項2記載の電子デ
バイスの製造方法。3. The irradiation of the excimer laser is performed at a wavelength of 2
49nm KrF laser, energy density 3-10J
/ Cm 2 pulse, irradiation interval 50-220 μm, width 30
3. The method for manufacturing an electronic device according to claim 1, wherein the method is performed under the condition of a linear beam having a size of about 50 .mu.m.times.3 to 5 cm.
−の照射により形成されたゲッタリング用の格子欠陥が
導入されていることを特徴とする電子デバイス。4. An electronic device characterized in that gettering lattice defects formed by excimer laser irradiation are introduced into the source and drain regions.
からなることを特徴とする請求項4記載の電子デバイ
ス。5. The electronic device according to claim 4, wherein said lattice defects include stacking faults and V-type dislocations.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000047956A JP4711484B2 (en) | 2000-02-24 | 2000-02-24 | Manufacturing method of electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000047956A JP4711484B2 (en) | 2000-02-24 | 2000-02-24 | Manufacturing method of electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237246A true JP2001237246A (en) | 2001-08-31 |
| JP4711484B2 JP4711484B2 (en) | 2011-06-29 |
Family
ID=18570119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000047956A Expired - Lifetime JP4711484B2 (en) | 2000-02-24 | 2000-02-24 | Manufacturing method of electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4711484B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042838A (en) * | 1983-08-19 | 1985-03-07 | Toshiba Corp | Method for processing semiconductor wafer |
| JPH01218029A (en) * | 1988-02-26 | 1989-08-31 | Nec Corp | Manufacture of semiconductor device |
| JPH088262A (en) * | 1994-06-21 | 1996-01-12 | Nippon Steel Corp | Method for manufacturing semiconductor device |
-
2000
- 2000-02-24 JP JP2000047956A patent/JP4711484B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042838A (en) * | 1983-08-19 | 1985-03-07 | Toshiba Corp | Method for processing semiconductor wafer |
| JPH01218029A (en) * | 1988-02-26 | 1989-08-31 | Nec Corp | Manufacture of semiconductor device |
| JPH088262A (en) * | 1994-06-21 | 1996-01-12 | Nippon Steel Corp | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4711484B2 (en) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3182893B2 (en) | Method for manufacturing thin film transistor | |
| JPH08330602A (en) | Manufacture of semicondutor device | |
| KR100542031B1 (en) | Photoresist Removal Method in Semiconductor Manufacturing Process | |
| KR20000034903A (en) | A method of manufacturing a semiconductor device and the semiconductor device | |
| JPS5821419B2 (en) | Lattice defect removal method | |
| JP2003163216A (en) | Epitaxial silicon wafer and method for manufacturing the same | |
| JP2007502541A (en) | Internal gettering in SIMOX SOI silicon substrate | |
| KR100455594B1 (en) | Method of manufacturing semiconductor device | |
| JP2998330B2 (en) | SIMOX substrate and method of manufacturing the same | |
| JP2001237246A (en) | Electronic device manufacturing method and electronic device | |
| CN100508122C (en) | Semiconductor device and manufacturing method thereof | |
| JP3296304B2 (en) | Method for manufacturing semiconductor device | |
| JP3296307B2 (en) | Semiconductor device having gettering site layer and method of manufacturing the same | |
| US7632735B2 (en) | Process for manufacturing silicon-on-insulator substrate | |
| EP1075018B1 (en) | Surface treating agent for micromachining and method for surface treatment | |
| JPH0396228A (en) | Ion implanting method | |
| JPH0661234A (en) | Production of semiconductor device | |
| JP4317332B2 (en) | Method for manufacturing substrate for active matrix display device | |
| KR0154191B1 (en) | Method of forming non-defect area for semiconductor device | |
| JPH05243238A (en) | Manufacture of semiconductor device | |
| JP2689966B2 (en) | Method for manufacturing semiconductor device | |
| JPH05144730A (en) | Manufacture of semiconductor device | |
| JPH04721A (en) | Manufacture of semiconductor device | |
| JPH11233762A (en) | Semiconductor device and its manufacture | |
| KR20030057177A (en) | Method Reducing Voids of Active Area by Ozone |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080815 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101118 |
|
| R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110322 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4711484 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |