JP2001237347A - ベアチップ実装基板およびそれを用いた実装方法 - Google Patents

ベアチップ実装基板およびそれを用いた実装方法

Info

Publication number
JP2001237347A
JP2001237347A JP2000048805A JP2000048805A JP2001237347A JP 2001237347 A JP2001237347 A JP 2001237347A JP 2000048805 A JP2000048805 A JP 2000048805A JP 2000048805 A JP2000048805 A JP 2000048805A JP 2001237347 A JP2001237347 A JP 2001237347A
Authority
JP
Japan
Prior art keywords
substrate
bare chip
chip
hole
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000048805A
Other languages
English (en)
Inventor
Hiroshi Suzuki
宏 鈴木
Tadanori Hishida
忠則 菱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000048805A priority Critical patent/JP2001237347A/ja
Publication of JP2001237347A publication Critical patent/JP2001237347A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 実装するチップ数が極めてが多い場合や、基
板内の実装密度を大きくする場合、基板寸法が大型にす
る場合における、チップ実装後の基板全体の強度が低下
しない実装基板とその実装方法を提供する。 【解決手段】 成型法により樹脂基板に、ベアチップの
外寸法より大きな穴を形成し、この穴にベアチップを埋
没させて、ベアチップ電極の対応する基板配線に接続さ
せる実装方法と成型法により作製した樹脂実装基板によ
り、チップ実装後の基板強度の低下を防止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ベアチップの実装
方法に関し、詳しくは平面型表示装置やICカード等の
装置、器具、LED表示装置などであって、薄いことを
特徴とする装置等に用いられる回路基板に適したベアチ
ップ実装基板およびそれを用いた実装方法に関する。
【0002】
【従来の技術】ICチップを実装する場合、従来は、ワ
イヤボンデイングやバンプ接続により基板の表面上にI
Cチップが搭載される。図6に、特開平6−37140
号に示す薄いことを特徴とする装置等に用いられる回路
に適したベアチップ実装方法の断面図を示す。このチッ
プ実装方法は、表面に配線が形成された基板に対しその
裏面側から配線に至るICチップよりも径の大きな穴が
設けられ、ICチップが穴の中で基板の裏面側から電極
の対応する配線にバンプを介して接続されることによ
り、ICチップが基板に実装されるものである。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
ベアチップ実装方法では、最近の平面型表示装置等に対
する大型化、薄型化の要求には対応できず、これらの装
置用の回路は、一層大型で且つ薄く実装する必要に迫ら
れている。例えば、平面型表示装置では1.1mm以
下、セルラーホンでは0.5mm以下、ICカードでは
0.2mm以下が求められている。これは、従来の一般的
な基板単体の厚さ或はICチップの厚さである1mm〜
0.3mmよりも薄いかほぼ同等の厚さである。
【0004】この要求に応えるためには、基板およびI
Cチップを共に薄くする必要があり、例えばそれぞれが
許容厚さの半分以下の厚さになるようにしなければなら
ない。ところが、特開平6−37140号に示すベアチ
ップ実装方法は、表面に配線が形成された基板に対しそ
の裏面側から前記配線に至る経路を形成するために表面
から裏面に貫通する穴を形成する。そのために、ベアチ
ップ数が多い場合や、実装密度が大きな場合、基板が大
型化した場合等では、基板の強度が低下して簡単に壊れ
てしまう問題点があった。
【0005】本発明は、上記問題点を解決するものであ
って、例えば、大型平面型表示装置のアクティブマトリ
クス基板のスイッチング素子を実装する場合のように、
数十万から数メガピクセルの画素数有する大型平面型表
示装置のアクティブマトリクス基板に実装するTFTト
ランジスタのように、極めてチップ数が多い場合や、基
板内の実装密度が大きくした場合、基板寸法が大型化し
た場合、例えば基板寸法が360mm×465mm程度
であっても、チップ実装後の基板全体の強度が低下しな
いチップの実装方法を実現することである。
【0006】
【課題を解決するための手段】本発明の請求項1記載の
ベアチップ実装基板は、ベアチップの外寸法より大きな
穴と配線が形成された成型基板において、成型された穴
にベアチップを埋没させて、基板の表面側からベアチッ
プ電極と対応する基板側の配線部とを接続したことを特
徴とする。
【0007】本発明の請求項2記載のベアチップ実装基
板は、ベアチップ実装基板にベアチップの外寸法より大
きな穴と配線が形成された成型基板において、配線が形
成された成型基板の穴壁の一部分がテーパ状に傾斜した
ことを特徴とする。
【0008】本発明の請求項3記載のベアチップ実装基
板は、ベアチップが球状形状であることを特徴とする。
【0009】本発明の請求項4記載のアクティブマトリ
クス基板は、ベアチップの外寸法より大きな穴の中にベ
アチップを埋没させて、基板の表面側からチップ電極の
対応するバスライン配線に接続されることを特徴とす
る。
【0010】本発明の請求項5記載のベアチップ実装方
法は、ベアチップの電極パッドと基板の配線部とを接続
する際に、基板をベアチップより高い温度に加熱して、
前記チップよりも寸法の大きな穴にチップを挿入し、基
板に実装されることを特徴とする。
【0011】以下、上記構成による作用を説明する。
【0012】このような構成のベアチップ実装基板およ
びそれを用いた実装方法では、チップが基板に設けられ
た穴に埋設されて実装される。これにより、チップを実
装した基板等全体の厚さが、基板とチップの厚さの和と
はならず、基本的には基板厚さと電極厚さの和により決
定される。したがって、実装後の基板のトータル厚さ
は、チップ厚さ依存せず、実装前の基板厚さとなる。そ
こで、ベアチップ実装後の基板強度は実装前の基板強度
と比較して低下することがない。
【0013】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。
【0014】(実施の形態1)本発明のベアチップ実装
方法の一実施例について説明する。図1は、その処理手
順を説明するための断面図群であり、(a)から(e)
まで時系列的に各断面を示す。ここで、1は成型基板、
2は配線、3はベアチップ、5は接続電極(バンプにす
る場合もある)、20は小穴、50は樹脂である。
【0015】先ず、工程1では(図1(a)参照)、ベ
アチップ3を実装する対象である基板1の具体的なもの
として、ポリエーテルスルホンフィルム(以下PESと
略称する)または透光性を有する熱硬化性エポキシ樹脂
等のプラスチック基板である。その厚さは、例えば1.
1mmである。凹み或は溝ともいえる小穴20は成型金
型を用いて成型された凹み或は溝である。上記以外の成
型可能な耐熱性プラスチック樹脂として、ポリアセター
ル(POM)樹脂、ポリブチレンテレフタレート(PB
T)樹脂、液晶ポリマー(LCP)樹脂、ポリフェニレ
ンサルファイド(PPS)等が使用可能である。
【0016】次に、工程2では(図1(b)参照)、基
板1の表面に配線2がスパッタリングまたは導体ペース
トの印刷等により形成される。ベアチップ実装基板にベ
アチップの外寸法より大きな穴と配線が形成された成型
基板1において、配線が形成された成型基板の穴20壁
の一部分がテーパ状に傾斜したベアチップ実装基板を用
いることができる。図1(a)に示すベアチップ実装基
板を用いた場合は、次工程で、基板1の表面に配線2を
スパッタリングまたは導体ペーストの印刷等により形成
した場合に、穴壁の一部分がテーパ状に傾斜しているた
めに、配線の膜厚が200nm程度であっても、断面に
対するステップカバレッジが良好になるために、断線不
良が起こらず、電極材料費用と加工の寸法精度が著しく
向上させることができた。
【0017】例えば、配線材料はTi、Crを下地とす
るCuとNiとAuの4層構造配線であり、その合計厚
さはテーパ状に傾斜している度合いが急峻であればある
ほど、200nm〜1000nmの範囲で厚くしないと
断線不良率が大きくなる。これは、その後フォトレジス
トを用いてパターニング、エッチング処理等によって形
成される過程で、ステップカバレッジに起因する、断線
不良と加工の寸法精度の関係から生じる現象である。
【0018】配線2は、Ti、Crを下地とするCuと
NiとAuの4層構造配線であり、その合計厚さは20
0nm〜1000nmである。その後フォトレジスト4
を用いてパターニング,エッチング処理等によって形成
される。その位置は実装すべきベアチップの電極の配置
に対応している。図1(b)は、エッチング処理によっ
て形成された配線2のパターンの断面図である。通常、
その厚さは200nmから1000nmである。
【0019】工程3では(図1(c)参照)穴20の中
にベアチップ3が挿入される。ベアICチップ3の厚さ
は、0.5mmである。その外部接続用の電極がそれぞれ
対応する電極の接続部分に接するように位置合わせがな
されて、穴20の中にベアチップ3を挿入する。
【0020】前記ベアチップ3を挿入する際に、例え
ば、100℃〜200℃に基板1を、加熱して基板をベ
アチップより高い温度に加熱すれば、穴20はエッチン
グで加工した寸法より拡大するために穴20の中にベアチ
ップ3を挿入する場合のクリアランスが大きくなり実装
時の生産性が向上する効果がある。
【0021】工程4では(図1(d)参照)その外部接
続用の電極がそれぞれ対応するバンプ状凸電極の接続部
分に接するように位置合わせがなされて、導電接着剤等
によりこれらが接続される。
【0022】工程5では(図1(e)参照)、最後に、
シリコン樹脂等の絶縁性樹脂50が穴20の中に充填さ
れ、電気的絶縁や機械的保持に加えて防水や熱放散等に
よって、ベアチップ3の保護が図られる。または、シリ
コン樹脂50等をコーテングして、電気的絶縁や機械的
保持に加えて防水や熱放散等によって、ベアチップ3の
保護が図られる。
【0023】なお、図1では各断面図の対比を明瞭にす
べく図示されている。このようにして、基板1内にベア
チップ3が埋設される。そこで、ベアチップ実装後の基
板全体の厚さは、基板1の厚さと配線2の厚さの和に等
しく、約1.1〜1.2mmで済む。ベアICチップの
厚さ0.5mmは、全体の厚さには何ら影響しない。
【0024】また、ベアチップ30として直径1.0m
m以下の球状のシリコン半導体ICチップ31を用いて
もよい。図3は、本発明の球状のシリコン半導体ICベ
アチップ31を用いた実装方法の一実施例を示す断面図
である。このような場合も、穴20内に完全に埋没す
る。球状のチップ31を実装する基板は、断面を球状と
する必要があるが、このような断面構造を得るために
は、本実施の形態1で用いた凹み或は溝を球状のチップ
31と外接する円弧の断面となるように、成型金型を用
いて成型する。凹み或は溝となる穴20が円弧の断面と
なるようにするには、成型金型を用いてプラスチック樹
脂を成型する方法が、寸法精度を確保する点、基板コス
トを低減させる点、大型化を行う点等の要請に対して好
適な方法である。
【0025】(実施の形態2)この発明のベアチップ実
装方法を用いた液晶表示装置用アクティブマトリクス基
板の作製方法の一実施例について説明する。図2は、そ
の処理手順を説明するための断面図群であり、(a)か
ら(e)まで時系列的に各断面を示す。ここで、1は樹
脂基板、40はソースまたはゲートバスライン配線、3
0、31はTFT(スイッチング用)ベアチップ、5は
接続電極(バンプにする場合もある)、20は小穴、5
0は樹脂である。
【0026】工程1では(図2(a)参照)、ベアチッ
プ3を実装する成型樹脂基板の断面図である。樹脂基板
10は、ポリエーテルスルホンフィルム(以下PESと
略称する)または透光性を有する熱硬化性エポキシ樹脂
等のプラスチック基板である。その厚さは、例えば1.
1mmである。凹み或は溝ともいえる小穴20は成型金型
を用いて成型された凹み或は溝である。
【0027】先ず、工程2では(図2(b)参照)、ベ
アチップ3を実装する成型樹脂基板10の表面に ソー
スまたはゲートバスライン配線40をTi、Crを下地
とするCuとNiとAuの4層連続スパッタリングによ
り形成される。その厚さは200nm〜1000nmで
ある。その後フォトレジスト4を用いてパターニング,
エッチング処理等によって形成される。その位置は実装
すべきスイッチング用(TFT)ベアチップ30の電極
の配置に対応している。
【0028】次に、工程3では(図2(c)参照)、基
板10の表面にエッチング処理等によって形成されるた
配線40が、その外部接続用の配線と電極40が、それ
ぞれ対応する接続部分5に接するように位置合わせがな
されて、穴20の中にスイッチング用(TFT)ベアチッ
プ30を挿入する。
【0029】前記スイッチング用(TFT)ベアチップ
30を挿入する際に、例えば、100℃〜200℃に基
板1を、加熱して基板をベアチップより高い温度に加熱
すれば、穴20はエッチングで加工した寸法より拡大す
るために穴20の中にベアチップ30を挿入する場合のク
リアランスが大きくなり実装時の生産性が向上する効果
がある。
【0030】工程4では(図2(d)参照)その外部接
続用の電極がそれぞれ対応する電極の接続部分に接する
ように位置合わせがなされて、導電接着剤からなる接続
部分5により外部接続用の電極とTFTアクティブマト
リクス基板のバスラインとスイッチング用(TFT)ベ
アチップ30の電極とが接続される。
【0031】工程5では(図2(e)参照)、最後に、
シリコン樹脂等の絶縁性樹脂50が穴20の中に充填さ
れ、電気的絶縁や機械的保持に加えて防水や熱放散等に
よって、ベアチップ3の保護が図られる。または、シリ
コン樹脂50等をコーテングして、電気的絶縁や機械的
保持に加えて防水や熱放散等によって、ベアチップ3の
保護が図られる。
【0032】なお、図2では各断面図の対比を明瞭にす
べく図示されている。このようにして、基板1内にスイ
ッチング用(TFT)ベアチップ30や直径1.0mm
以下の球状のTFTベアチップ31が埋設される。そこ
で、ベアチップ実装後の基板全体の厚さは、基板1の厚
さとソースまたはゲートバスライン配線40の厚さの和
に等しく、約1.1〜1.2mmで済む。スイッチング
用(TFT)ベアチップ30や直径1.0mm以下の球
状のTFTベアチップ31寸法は、全体の厚さには何ら
影響しない。このようにして、表面にソースまたはゲー
トバスライン配線40が形成された基板に対し、その表
面側から配線部の一部分の直下に、チップよりも外寸法
より大きな穴を設け、チップを穴の中に埋没させて、基
板表面側の穴20の中に、チップ電極の対応するソース
またはゲートバスライン配線40に接続されることによ
り、大型液晶表示装置に用いるアクティブマトリクス基
板が得られた。
【0033】ベアチップ30として直径1mm以下の球状
のTFTベアチップ31を用いた場合について説明す
る。図3は、本発明の球状のTFTベアチップ31を用
いた実装方法の一実施例を示す断面図である。このよう
な場合も、穴20内に完全に埋没する。球状のチップ3
1を実装する基板は、断面を球状とする必要があるが、
このような断面構造を得るためには、本実施の形態2で
用いた凹み或は溝を球状のチップ31と外接する円弧の
断面となるように、成型金型を用いて成型する。
【0034】凹み或は溝が円弧の断面となるようにする
には、成型金型を用いてプラスチック樹脂を成型する方
法が、穴の加工寸法精度を確保する点、基板コストを低
減させる点、大型化を行う点等の要請に対して好適な方
法である。
【0035】(実施の形態3)本発明のベアチップ実装
方法を用いた発光ダイオード(以下LEDと記す)アレ
イ基板の作製方法の一実施例について説明する。実施の
形態2で説明したベアチップ実装方法を用いた液晶表示
装置用アクティブマトリクス基板の作製方法と略類似し
ているため図2を用いて、その一実施例について繰り返
して説明する。図2は、その処理手順を説明するための
断面図群であり、(a)から(e)まで時系列的に各断
面を示す。ここで、1は基板、40はアノードまたはカ
ソード配線、30、31はLEDベアチップ、5は接続
電極(バンプにする場合もある)、20は小穴、50は
樹脂である。
【0036】先ず、工程1では(図2(a)参照)、L
EDベアチップ30を実装する対象である樹脂基板1の
具体的なものとして、ポリエーテルスルホンフィルム
(以下PESと略称する)または透光性を有する熱硬化
性エポキシ樹脂等のプラスチック基板である。その厚さ
は、例えば1.1mmである。凹み或は溝ともいえる小穴
20は成型金型を用いて成型された凹み或は溝である。
【0037】次に、工程2では(図2(b)参照)、基
板1の表面に ソースまたはゲートバスライン配線40
をTi、Crを下地とするCu電極の2層連続スパッタ
リングにより形成される。その厚さは200nm〜10
00nmである。その後フォトレジスト4を用いてパタ
ーニング,エッチング処理等によって形成される。その
位置は実装すべきLEDベアチップ30の電極の配置に
対応している。
【0038】図2(b)はエッチング処理等によって形
成されるた後のアノードまたはカソード配線40の断面
図である。通常、その厚さは200nmから1000n
mである。
【0039】工程3では(図2(c)参照)穴20の中
にLEDベアチップ30が挿入される。その外部接続用
の電極がそれぞれ対応するバンプ状凸電極の接続部分に
接するように位置合わせがなされる。LEDベアチップ
30の場合は、その厚さは0.3から0.5mmであり、
穴20内に完全に埋没する。また、LEDベアチップ3
0として直径1.0mm以下の球状のLEDチップ31
を用いても、穴20内に完全に埋没する。
【0040】工程4では(図2(d)参照)その外部接
続用の接続電極5がそれぞれ対応するベアチップ電極の
接続部分に接するように位置合わせがなされて、導電接
着剤等により接続電極5と接続される。例えば、100
℃〜200℃に加熱して、1バンプ当たり約100g重
で1〜2秒ほど加圧する。
【0041】工程5では(図2(e)参照) 最後に、
シリコン等の絶縁性樹脂50が穴20の中に充填され、
電気的絶縁や機械的保持に加えて防水や熱放散等によっ
て、ベアチップ3の保護が図られる。または、ポリイミ
ド等の樹脂50をコーテングして、電気的絶縁や機械的
保持に加えて防水や熱放散等によって、LED直方体の
ベアチップ30が保護される。
【0042】また、ベアチップ30として直径0.5mm
の球状のLEDチップ31を用いてもよい。図3は、本
発明の球状のLEDベアチップを用いた実装方法の一実
施例を示す断面図である。このような場合も、穴20内
に完全に埋没する。球状のチップ31を実装する基板
は、断面を球状とする必要があるが、このような断面構
造を得るためには、本実施の形態1で用いた凹み或は溝
を球状のチップ31と外接する円弧の断面となるよう
に、成型金型を用いて成型する。
【0043】凹み或は溝が円弧の断面となるようにする
には、成型金型を用いてプラスチック樹脂を成型する方
法が、寸法精度を確保する点、基板コストを低減させる
点、大型化を行う点等の要請に対して好適な方法であ
る。凹み或は溝が円弧の断面となるようにすることによ
り、球状LEDベアチップ31に対してより優れた保護
ができる。
【0044】このようにして、基板1内にLEDベアチ
ップ30や球状のLEDベアチップ31が埋設される。
そこで、ベアチップ実装後の基板全体の厚さは、基板1
の厚さとアノードまたはカソード配線40の厚さの和に
等しく、約1.1〜1.2mmで済む。LEDベアチップ
30や直径1mm以下の球状のLEDベアチップ31
は、全体の厚さには何ら影響しない。このようにして、
表面にアノードまたはカソード配線40が形成された基
板に対し、その表面側から配線部の一部分の直下に、チ
ップよりも外寸法より大きな穴を設け、チップを穴の中
に埋没させて、基板表面側の穴20の中にてチップ電極
の対応するアノードまたはカソード配線40に接続し
た。このようにして、大型表示装置に用いる発光ダイオ
ードアレイ基板が得られた。
【0045】
【発明の効果】以上説明したように、本発明のベアチッ
プ実装基板および実装方法においては、チップが基板に
設けられた穴に埋設されて実装される。これにより、チ
ップを実装した基板等全体の厚さは、基板とチップの厚
さの和とはならず、基本的には基板厚さと電極厚さの和
により決定される。したがって、基板の厚さを、チップ
の厚さに関係なく略基板厚さ、すなわち実装前の基板厚
さにほぼ等しくすることができる。また、ベアチップ実
装後の基板に実装するベアチップの数が多くなった場合
や、実装密度が大きくまた基板寸法が大きくなった場合
であっても、基板強度は低下しない効果を奏する。
【0046】穴壁の一部分をテーパ状に傾斜させると断
線不良が起こらず、電極膜厚を小さくできるために電極
材料として使用する材料費を低減できる他に加工時の寸
法精度を向上させる効果を奏する。
【0047】ベアチップを挿入する際に、基板をベアチ
ップより高い温度に加熱すれば、穴は成型加工した寸法
より拡大するために、ベアチップを挿入する場合のクリ
アランスが大きくなり、実装時の生産性が向上する効果
を奏する。
【0048】球状のチップを実装する基板断面を円弧と
なる断面構造を得るためには、凹み或は溝状の穴を球状
のチップと外接する円弧形状の断面を、成型金型を用い
て成型して実現する。成型する方法は、円弧形状の断面
加工寸法精度を確保する点、基板コストを低減させる
点、大型化を行う点で効果を奏する。
【0049】又、球状チップの保護のために、凹み或は
溝が円弧の断面となるようにすることにより、樹脂の使
用量が節減され、コストパフォーマンスが良好となる効
果が得られる。
【図面の簡単な説明】
【図1】本発明のベアチップ実装方法の一実施例につい
て、そのプロセスフローを示す断面図群と実装基板であ
る。
【図2】本発明のベアチップ実装方法の一実施例を用い
た、アクティブマトリクスもしくは発光ダイオードアレ
イ基板の断面図群である。
【図3】本発明の球状のベアチップを用いた実装基板の
実装部分の一部を示す断面図である。
【図4】穴壁の一部分がテーパ状に傾斜しているベアチ
ップ実装状態についての断面図である。
【図5】従来の他の実装方法によるベアチップ実装状態
についての断面図である。
【符号の説明】
1 樹脂基板 2 配線 3 ベアチップ 5 接続電極 6 ベアチップの電極 7 TFTベアチップのソースまたはゲート電極ま
たはLEDアノードまたはカソード電極 20 穴 30 TFTベアチップまたはLEDベアチップ 31 球形ベアチップ(シリコン半導体ICまたは
TFTまたはLEDの球状ベアチップ) 40 TFTソースまたはゲートバスライン配線ま
たはLEDアノードまたはカソード配線 50 樹脂
フロントページの続き Fターム(参考) 4M109 AA01 BA04 BA05 CA02 CA06 DA03 DA09 DB16 DB17 EA10 GA03 5E336 AA08 BB01 BB12 BB16 BC26 CC38 CC57 CC58 EE08 EE20 GG01 GG12 GG16 GG26

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ベアチップの外寸法より大きな穴と配線
    が形成された成型基板において、 成型された穴にベアチップを埋没させて、基板の表面側
    からベアチップ電極と対応する基板側の配線部とを接続
    したことを特徴とするベアチップ実装基板。
  2. 【請求項2】 ベアチップ実装基板にベアチップの外寸
    法より大きな穴と配線が形成された成型基板において、 配線が形成された成型基板の穴壁の一部分がテーパ状に
    傾斜したことを特徴とする請求項1に記載のベアチップ
    実装基板。
  3. 【請求項3】 ベアチップが球状形状であることを特徴
    とする請求項1に記載のベアチップ実装基板。
  4. 【請求項4】 ベアチップの外寸法より大きな穴の中に
    ベアチップを埋没させて、基板の表面側からチップ電極
    の対応するバスライン配線に接続されることを特徴とす
    る請求項1に記載の実装基板を用いたアクティブマトリ
    クス基板。
  5. 【請求項5】 ベアチップの電極パッドと基板の配線部
    とを接続する際に、基板をベアチップより高い温度に加
    熱して、前記チップよりも寸法の大きな穴にチップを挿
    入し、基板に実装されることを特徴とする請求項1に記
    載の実装基板を用いたベアチップ実装方法。
JP2000048805A 2000-02-25 2000-02-25 ベアチップ実装基板およびそれを用いた実装方法 Pending JP2001237347A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000048805A JP2001237347A (ja) 2000-02-25 2000-02-25 ベアチップ実装基板およびそれを用いた実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000048805A JP2001237347A (ja) 2000-02-25 2000-02-25 ベアチップ実装基板およびそれを用いた実装方法

Publications (1)

Publication Number Publication Date
JP2001237347A true JP2001237347A (ja) 2001-08-31

Family

ID=18570840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000048805A Pending JP2001237347A (ja) 2000-02-25 2000-02-25 ベアチップ実装基板およびそれを用いた実装方法

Country Status (1)

Country Link
JP (1) JP2001237347A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004001108A1 (de) * 2004-01-05 2005-08-04 Siemens Ag Permanenter oder temporärer Schutz von Bauelementen mittels Schrumpffolie
US7515203B2 (en) * 2004-03-30 2009-04-07 Fujifilm Corporation Image capture apparatus
US7761982B2 (en) 2005-12-19 2010-07-27 Tdk Corporation Method for manufacturing IC-embedded substrate
JP2016103520A (ja) * 2014-11-27 2016-06-02 京セラ株式会社 電子部品実装用パッケージおよび電子装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004001108A1 (de) * 2004-01-05 2005-08-04 Siemens Ag Permanenter oder temporärer Schutz von Bauelementen mittels Schrumpffolie
DE102004001108B4 (de) * 2004-01-05 2005-12-15 Siemens Ag Permanenter oder temporärer Schutz von Bauelementen mittels Schrumpffolie
US7515203B2 (en) * 2004-03-30 2009-04-07 Fujifilm Corporation Image capture apparatus
US7761982B2 (en) 2005-12-19 2010-07-27 Tdk Corporation Method for manufacturing IC-embedded substrate
JP2016103520A (ja) * 2014-11-27 2016-06-02 京セラ株式会社 電子部品実装用パッケージおよび電子装置

Similar Documents

Publication Publication Date Title
TW571373B (en) Semiconductor device, circuit substrate, and electronic machine
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
US7825514B2 (en) Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
US7565737B2 (en) Manufacturing method of package substrate
US20020024147A1 (en) Low-pin-count chip package and manufacturing method thereof
KR100368029B1 (ko) 반도체장치
CN106057749B (zh) 半导体封装件及其制造方法
CN100517680C (zh) 布线基板、半导体装置及显示模块
US20080224322A1 (en) Semiconductor device and manufacturing method thereof
KR20000071326A (ko) 반도체 장치와 그 제조 방법
CN100514627C (zh) 半导体器件及其安装结构
US6617236B2 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US20200279801A1 (en) Foil-based package with distance compensation
US7943863B2 (en) Wiring substrate and manufacturing method thereof, and semiconductor device
US20040089944A1 (en) Semiconductor device with improved design freedom of external terminal
US7911048B2 (en) Wiring substrate
US20070241462A1 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JP2001237347A (ja) ベアチップ実装基板およびそれを用いた実装方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP2002237546A (ja) 半導体装置およびその製造方法
JP3430916B2 (ja) 半導体装置の製造方法
US20040104113A1 (en) External electrode connector
KR100343454B1 (ko) 웨이퍼 레벨 패키지
CN100485896C (zh) 半导体装置及其制造方法