JP2001237371A - キャパシタを具える薄膜回路が設けられたモジュール - Google Patents
キャパシタを具える薄膜回路が設けられたモジュールInfo
- Publication number
- JP2001237371A JP2001237371A JP2000383649A JP2000383649A JP2001237371A JP 2001237371 A JP2001237371 A JP 2001237371A JP 2000383649 A JP2000383649 A JP 2000383649A JP 2000383649 A JP2000383649 A JP 2000383649A JP 2001237371 A JP2001237371 A JP 2001237371A
- Authority
- JP
- Japan
- Prior art keywords
- module
- film circuit
- layer
- conductive layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/255—Means for correcting the capacitance value
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 キャパシタンス値を調整し得る少なくとも１
つのキャパシタを具える薄膜回路が設けられたモジュー
ルを提供することにある。 【解決手段】 本発明はトリミング可能なキャパシタを
具えた薄膜回路が設けられたモジュールに関する。キャ
パシタの少なくとも一つの導電層（２、４）が凹み又は
切り込みが設けられた構造化又はパターン化された表面
を有する。この櫛形設計の結果として、実際のキャパシ
タは並列に接続された数個のキャパシタからなる。総合
キャパシタンス値が確定した後に、総合キャパシタンス
値を導電層（２、４）の主表面からの櫛歯、即ちキャパ
シタの選択的切断によって微調整することができる。
つのキャパシタを具える薄膜回路が設けられたモジュー
ルを提供することにある。 【解決手段】 本発明はトリミング可能なキャパシタを
具えた薄膜回路が設けられたモジュールに関する。キャ
パシタの少なくとも一つの導電層（２、４）が凹み又は
切り込みが設けられた構造化又はパターン化された表面
を有する。この櫛形設計の結果として、実際のキャパシ
タは並列に接続された数個のキャパシタからなる。総合
キャパシタンス値が確定した後に、総合キャパシタンス
値を導電層（２、４）の主表面からの櫛歯、即ちキャパ
シタの選択的切断によって微調整することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁材料の基板上
に少なくとも一つの受動素子を具える薄膜回路が設けら
れたモジュール、並びに前記受動素子のキャパシタンス
値を微調整する方法に関するものである。
に少なくとも一つの受動素子を具える薄膜回路が設けら
れたモジュール、並びに前記受動素子のキャパシタンス
値を微調整する方法に関するものである。
【０００２】
【従来技術】多くの電子デバイスの開発は、小型化、高
信頼度、機能向上価額据え置き又は低減の方向で行われ
ている。多くのコンシューマ電子機器、例えばテレビジ
ョン装置又はビデオレコーダ内に実際に存在する受動素
子の数は全構成素子の７０％に昇ることが確かめられて
いる。携帯電話の分野における激しい開発競争、コード
レス電話機器のたゆまない小型化及び高周波数の使用は
個々の構成素子に高い要件が課されることになる。特に
たゆまない小型化は、受動電気素子の基本材料及び製造
プロセスの変動が最終電気仕様にかなり強い影響を与え
る結果を生ずる。
信頼度、機能向上価額据え置き又は低減の方向で行われ
ている。多くのコンシューマ電子機器、例えばテレビジ
ョン装置又はビデオレコーダ内に実際に存在する受動素
子の数は全構成素子の７０％に昇ることが確かめられて
いる。携帯電話の分野における激しい開発競争、コード
レス電話機器のたゆまない小型化及び高周波数の使用は
個々の構成素子に高い要件が課されることになる。特に
たゆまない小型化は、受動電気素子の基本材料及び製造
プロセスの変動が最終電気仕様にかなり強い影響を与え
る結果を生ずる。
【０００３】このことは、特に、単層キャパシタの場合
には、有効電極面積と誘電率との積を誘電体層の厚さで
割算することにより与えられるキャパシタンス値に対し
真実である。
には、有効電極面積と誘電率との積を誘電体層の厚さで
割算することにより与えられるキャパシタンス値に対し
真実である。
【０００４】キャパシタ、抵抗、インダクタのような個
別受動電気素子に広範囲の仕様を持たせ、後の修正処理
(微調整)によって所望の最終仕様を得ることにより製造
コストをできるだけ低く維持することが可能となる。
別受動電気素子に広範囲の仕様を持たせ、後の修正処理
(微調整)によって所望の最終仕様を得ることにより製造
コストをできるだけ低く維持することが可能となる。
【０００５】しかし、小型化の前進が個別受動素子の製
造、取扱い及び取付けをますます困難にしている。この
問題は、集積受動素子（ＩＰＣ）を使用することにより
解決することができる。この技術では、例えば抵抗
（Ｒ）、キャパシタ（Ｃ）又はインダクタ（Ｌ）のよう
な受動素子を集積基本回路及びシステム内に組み込む。
薄膜技術の分野では、所謂薄膜回路は絶縁材料の支持板
上にマスクを用いて得られ、これらの回路は印刷回路を
極めて強く縮小したものとなる。薄膜回路の製造は既知
であり、一般に種々の連続的なコーティング及び構造化
（パターン化）処理によって達成される。
造、取扱い及び取付けをますます困難にしている。この
問題は、集積受動素子（ＩＰＣ）を使用することにより
解決することができる。この技術では、例えば抵抗
（Ｒ）、キャパシタ（Ｃ）又はインダクタ（Ｌ）のよう
な受動素子を集積基本回路及びシステム内に組み込む。
薄膜技術の分野では、所謂薄膜回路は絶縁材料の支持板
上にマスクを用いて得られ、これらの回路は印刷回路を
極めて強く縮小したものとなる。薄膜回路の製造は既知
であり、一般に種々の連続的なコーティング及び構造化
（パターン化）処理によって達成される。
【０００６】種々の層の堆積には気相成長法やスパッタ
リング法が使用される。これらの方法では、層の厚さの
変化が受動素子の小さな横方向寸法と共同して主要な影
響を及ぼす。例えば、キャパシタのキャパシタンス値は
有効電極面積と誘電体層の厚さにより決まる。受動素子
の製造におけるプロセス制御をより良好にすることは高
い製造コストを導くことになる。
リング法が使用される。これらの方法では、層の厚さの
変化が受動素子の小さな横方向寸法と共同して主要な影
響を及ぼす。例えば、キャパシタのキャパシタンス値は
有効電極面積と誘電体層の厚さにより決まる。受動素子
の製造におけるプロセス制御をより良好にすることは高
い製造コストを導くことになる。
【０００７】
【発明が解決しようとする課題】本発明の目的は、キャ
パシタンス値を調整し得る少なくとも１つのキャパシタ
を具える薄膜回路が設けられたモジュールを提供するこ
とにある。
パシタンス値を調整し得る少なくとも１つのキャパシタ
を具える薄膜回路が設けられたモジュールを提供するこ
とにある。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明による絶縁材料の基板上に薄膜回路が設けら
れたモジュールは、前記薄膜回路が、少なくとも第１及
び第２導電層と誘電体を有し、少なくとも一つの導電層
が凹み又は切り込みが設けられた構造化又はパターン化
された表面を有している少なくとも一つの受動素子と、
保護層と、モジュールを貫通する少なくとも一つの接点
孔と、モジュールと接点孔を覆うパターン化された金属
層と、を具えることを特徴とする。
に、本発明による絶縁材料の基板上に薄膜回路が設けら
れたモジュールは、前記薄膜回路が、少なくとも第１及
び第２導電層と誘電体を有し、少なくとも一つの導電層
が凹み又は切り込みが設けられた構造化又はパターン化
された表面を有している少なくとも一つの受動素子と、
保護層と、モジュールを貫通する少なくとも一つの接点
孔と、モジュールと接点孔を覆うパターン化された金属
層と、を具えることを特徴とする。
【０００９】第１又は第２導電層、又は両導電層が凹み
又は切り込みが設けられた構造化又はパターン化された
表面を有する結果として受動素子は並列に接続された数
個のキャパシタからなる。したがって、受動素子のキャ
パシタンス値は並列キャパシタのキャパシタンス値の和
に等しくなる。総合キャパシタンス値は１つ又は数個の
小さい並列キャパシタを除去することにより微調整する
ことができる。
又は切り込みが設けられた構造化又はパターン化された
表面を有する結果として受動素子は並列に接続された数
個のキャパシタからなる。したがって、受動素子のキャ
パシタンス値は並列キャパシタのキャパシタンス値の和
に等しくなる。総合キャパシタンス値は１つ又は数個の
小さい並列キャパシタを除去することにより微調整する
ことができる。
【００１０】凹みは異なる幅を有するものとするのが特
に好ましい。更に、凹みは異なる相互間隔を有するもの
とするのが好ましい。
に好ましい。更に、凹みは異なる相互間隔を有するもの
とするのが好ましい。
【００１１】キャパシタンス値を調整し得る精度は導電
層の設計に依存する。凹みは導電層を櫛形設計にする。
異なる幅の櫛歯を導電層に多く設ければ設けるほど、一
層精密にキャパシタンス値を調整することができる。
層の設計に依存する。凹みは導電層を櫛形設計にする。
異なる幅の櫛歯を導電層に多く設ければ設けるほど、一
層精密にキャパシタンス値を調整することができる。
【００１２】更に、第１及び第２導電層はＣｕ、Ａｌ、
Ｃｕが添加されたＡｌ、Ｍｇが添加されたＡｌ、Ｓｉが
添加されたＡｌ、又はＳｉとＣｕが添加されたＡｌで構
成するのが好適である。
Ｃｕが添加されたＡｌ、Ｍｇが添加されたＡｌ、Ｓｉが
添加されたＡｌ、又はＳｉとＣｕが添加されたＡｌで構
成するのが好適である。
【００１３】これらの材料からなる導電層は集束レーザ
放射によってこれに伴なう加熱効果により局部的に非導
電性状態に変換することができる。これらの材料を使用
すると、加熱効果により導電層の部分が蒸発される。
放射によってこれに伴なう加熱効果により局部的に非導
電性状態に変換することができる。これらの材料を使用
すると、加熱効果により導電層の部分が蒸発される。
【００１４】本発明は薄膜回路が設けられたモジュール
内の受動素子のキャパシタンス値を微調整する方法にも
関するものであり、本発明では、絶縁材料の基板上に薄
膜回路と、保護層と、モジュールを貫通する少なくとも
一つの接点孔と、モジュールと接点孔を覆う構造化又は
パターン化された金属層が設けられたモジュール内の、
少なくとも第１及び第２導電層と誘電体を具え、少なく
とも一つの導電層が凹み又は切り込みが設けられた構造
化又はパターン化された表面を有している少なくとも一
つの受動素子のキャパシタ値を微調整するために、前記
少なくとも一つの導電層を集束レーザ放射によって加熱
し、該導電層を部分的に蒸発させる。
内の受動素子のキャパシタンス値を微調整する方法にも
関するものであり、本発明では、絶縁材料の基板上に薄
膜回路と、保護層と、モジュールを貫通する少なくとも
一つの接点孔と、モジュールと接点孔を覆う構造化又は
パターン化された金属層が設けられたモジュール内の、
少なくとも第１及び第２導電層と誘電体を具え、少なく
とも一つの導電層が凹み又は切り込みが設けられた構造
化又はパターン化された表面を有している少なくとも一
つの受動素子のキャパシタ値を微調整するために、前記
少なくとも一つの導電層を集束レーザ放射によって加熱
し、該導電層を部分的に蒸発させる。
【００１５】少なくとも一つのキャパシタを具える薄膜
回路が設けられたモジュールを製造した後、キャパシタ
のキャパシタンス値が決まる。キャパシタンス値は少な
くとも一つの導電層の構造化表面に設けられた凹みの結
果として小さな数個の並列キャパシタのキャパシタンス
値の和である。次に集束レーザ放射により適当数の並列
キャパシタを除去して所望のキャパシタンス値を得る。
回路が設けられたモジュールを製造した後、キャパシタ
のキャパシタンス値が決まる。キャパシタンス値は少な
くとも一つの導電層の構造化表面に設けられた凹みの結
果として小さな数個の並列キャパシタのキャパシタンス
値の和である。次に集束レーザ放射により適当数の並列
キャパシタを除去して所望のキャパシタンス値を得る。
【００１６】
【発明の実施の形態】本発明を図面を参照して実施例に
つき詳細に説明する。図１において、薄膜回路が設けら
れたモジュールは基板１を有する。この基板１は、例え
ばセラミック材料、ガラス-セラミック材料、ガラス材
料、又はガラス又は有機材料の平坦化層が設けられたセ
ラミック材料からなる。好ましくは、この基板１はＡｌ
２Ｏ３、ガラス、又はガラス、ポリイミド又はポリベン
ゾシクロブテンの平坦化層が設けられたＡｌ２Ｏ３から
なる。この基板１の上に、凹み又は切り込みが設けられ
た構造化又はパターン化された表面を有する第１導電層
２を設ける。この構造化又はパターン化された第１導電
層２の上にこれを覆う誘電体層３を設ける。この誘電体
層３は一般に基板１の全表面を覆い、所定の区域のみで
除去して下側の第１導電層２へのバイア（接続孔）を形
成する。誘電体層３は、例えばＳｉ３Ｎ４、ＳｉＯ２、
ＳｉｘＯｙＮｚ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦
１）、又はＴａ２Ｏ５からなるものとすることができ
る。第２導電層４を誘電体３の上に堆積し、構造化又は
パターン化する。第１導電層２及び第２導電層４は、例
えばＣｕ、Ａｌ、数％のＣｕが添加されたＡｌ、数％の
Ｍｇが添加されたＡｌ、数％のＳｉが添加されたＡｌ、
又は数％のＳｉ及びＣｕが添加されたＡｌからなるもの
とすることができる。例えばＳｉＯ２、Ｓｉ３Ｎ４、Ｓ
ｉ ｘＯｙＮｚ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１）
のような無機材料の保護層を基板１の全域を覆うように
設ける。あるいはまた、例えばポリイミドまたはポリベ
ンゾシクロブテンのような有機材料を用いることもでき
る。更に、モジュール全体は少なくとも１つの接点孔６
を有する。モジュールと接点孔６を少なくとも一つのベ
ース層７を具える構造化又はパターン化された金属化層
で覆う。ベース層７の上にカバー層８を設けるのが好ま
しい。この場合には、例えばＣｒ/Ｃｕからなるベース
層７はカバー層８の電気化学堆積用の核形成層として作
用する。カバー層８は、例えばＣｕ/Ｎｉ/Ａｕとする。
つき詳細に説明する。図１において、薄膜回路が設けら
れたモジュールは基板１を有する。この基板１は、例え
ばセラミック材料、ガラス-セラミック材料、ガラス材
料、又はガラス又は有機材料の平坦化層が設けられたセ
ラミック材料からなる。好ましくは、この基板１はＡｌ
２Ｏ３、ガラス、又はガラス、ポリイミド又はポリベン
ゾシクロブテンの平坦化層が設けられたＡｌ２Ｏ３から
なる。この基板１の上に、凹み又は切り込みが設けられ
た構造化又はパターン化された表面を有する第１導電層
２を設ける。この構造化又はパターン化された第１導電
層２の上にこれを覆う誘電体層３を設ける。この誘電体
層３は一般に基板１の全表面を覆い、所定の区域のみで
除去して下側の第１導電層２へのバイア（接続孔）を形
成する。誘電体層３は、例えばＳｉ３Ｎ４、ＳｉＯ２、
ＳｉｘＯｙＮｚ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦
１）、又はＴａ２Ｏ５からなるものとすることができ
る。第２導電層４を誘電体３の上に堆積し、構造化又は
パターン化する。第１導電層２及び第２導電層４は、例
えばＣｕ、Ａｌ、数％のＣｕが添加されたＡｌ、数％の
Ｍｇが添加されたＡｌ、数％のＳｉが添加されたＡｌ、
又は数％のＳｉ及びＣｕが添加されたＡｌからなるもの
とすることができる。例えばＳｉＯ２、Ｓｉ３Ｎ４、Ｓ
ｉ ｘＯｙＮｚ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１）
のような無機材料の保護層を基板１の全域を覆うように
設ける。あるいはまた、例えばポリイミドまたはポリベ
ンゾシクロブテンのような有機材料を用いることもでき
る。更に、モジュール全体は少なくとも１つの接点孔６
を有する。モジュールと接点孔６を少なくとも一つのベ
ース層７を具える構造化又はパターン化された金属化層
で覆う。ベース層７の上にカバー層８を設けるのが好ま
しい。この場合には、例えばＣｒ/Ｃｕからなるベース
層７はカバー層８の電気化学堆積用の核形成層として作
用する。カバー層８は、例えばＣｕ/Ｎｉ/Ａｕとする。
【００１７】或いは又、第１及び第２導電層２及び４
を、又は第２導電層４のみを、堆積後に、凹み又は切り
込みを有するように構造化又はパターン化することもで
きる。
を、又は第２導電層４のみを、堆積後に、凹み又は切り
込みを有するように構造化又はパターン化することもで
きる。
【００１８】更に、基板１の上に、例えばＳｉ３Ｎ４か
らなる障壁層を設けることができる。基板１又は障壁層
の上に抵抗層を堆積し、構造化又はパターン化すること
もできる。この構造化又はパターン化抵抗層は、例えば
ＮｉｘＣｒｙＡｌｚ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ
≦１）、ＳｉｘＣｒｙＯｚ（０≦ｘ≦１，０≦ｙ≦１，
０≦ｚ≦１）、ＳｉｘＣｒｙＮｚ（０≦ｘ≦１，０≦ｙ
≦１，０≦ｚ≦１）、ＣｕｘＮｉｙ（０≦ｘ≦１，０≦
ｙ≦１）、又はＴｉｘＷｙ（０≦ｘ≦１，０≦ｙ≦１）
とすることができる。
らなる障壁層を設けることができる。基板１又は障壁層
の上に抵抗層を堆積し、構造化又はパターン化すること
もできる。この構造化又はパターン化抵抗層は、例えば
ＮｉｘＣｒｙＡｌｚ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ
≦１）、ＳｉｘＣｒｙＯｚ（０≦ｘ≦１，０≦ｙ≦１，
０≦ｚ≦１）、ＳｉｘＣｒｙＮｚ（０≦ｘ≦１，０≦ｙ
≦１，０≦ｚ≦１）、ＣｕｘＮｉｙ（０≦ｘ≦１，０≦
ｙ≦１）、又はＴｉｘＷｙ（０≦ｘ≦１，０≦ｙ≦１）
とすることができる。
【００１９】更に、給電接点をモジュールの互いに対向
する表面に設けることができる。給電接点はＣｒ/Ｃ
ｕ、Ｎｉ/Ｓｎ、又はＣｒ/Ｃｕ、Ｃｕ/Ｎｉ/Ｓｎ、又は
Ｃｒ/Ｎｉ、Ｐｂ/Ｓｎの電気めっきＳＭＤエンド接点、
バンプエンド接点、Ｃｒ/Ｃｕ、Ｃｕ/Ｎｉ/Ａｕのキャ
ストレーション、Ｓｎ又はＰｂＳｎ合金のボールを具え
るＣｒ/Ｃｕ/Ｎｉからなるボールグリッドアレイ、又は
Ｃｒ/Ｃｕのランドグリッドアレイとすることができ
る。
する表面に設けることができる。給電接点はＣｒ/Ｃ
ｕ、Ｎｉ/Ｓｎ、又はＣｒ/Ｃｕ、Ｃｕ/Ｎｉ/Ｓｎ、又は
Ｃｒ/Ｎｉ、Ｐｂ/Ｓｎの電気めっきＳＭＤエンド接点、
バンプエンド接点、Ｃｒ/Ｃｕ、Ｃｕ/Ｎｉ/Ａｕのキャ
ストレーション、Ｓｎ又はＰｂＳｎ合金のボールを具え
るＣｒ/Ｃｕ/Ｎｉからなるボールグリッドアレイ、又は
Ｃｒ/Ｃｕのランドグリッドアレイとすることができ
る。
【００２０】図２は凹み又は切り込みが設けられた導電
層２を示す。凹み又は切り込みの幅及び間隔は所望の如
く選択することができる。導電層２は凹み又は切り込み
のために櫛形に設計されている。導電層２において異な
る幅の櫛歯を多くすればするほど、キャパシタンス値を
一層精密に調整することができる。レーザカッティング
ライン９も示されている。１乃至数個の櫛歯をこの位置
で導電層２の主要部分から集束レーザ放射により切断す
る。薄膜回路はこの領域には金属化層を有しない。
層２を示す。凹み又は切り込みの幅及び間隔は所望の如
く選択することができる。導電層２は凹み又は切り込み
のために櫛形に設計されている。導電層２において異な
る幅の櫛歯を多くすればするほど、キャパシタンス値を
一層精密に調整することができる。レーザカッティング
ライン９も示されている。１乃至数個の櫛歯をこの位置
で導電層２の主要部分から集束レーザ放射により切断す
る。薄膜回路はこの領域には金属化層を有しない。
【００２１】本発明をどのように実現することができる
か、一実施例につき以下に説明する。 実施例１：４％のＣｕがドープされたＡｌの第１導電層
２を、ガラス平坦化層が設けられたＡｌ２Ｏ３の基板１
の上に堆積し、凹み又は切り込みを形成して櫛形に構造
化又はパターン化した。その結果として第１導電層２は
異なる幅の５つの櫛歯を有するものとした。次の工程
で、Ｓｉ３Ｎ４の誘電体層３を基板１の全表面の上に堆
積した。４％のＣｕがドープされたＡｌの第２導電層４
を誘電体層３の上に堆積し、構造化又はパターン化し
た。得られた薄膜回路全体にＳｉ３Ｎ４の保護層５を設
けた。次に保護層５及び誘電体層３に第１導電層２の電
気接点用のバイアをエッチングした。モジュールを完全
に貫通する数個の接点孔６もレーザにより形成した。Ｃ
ｒ/Ｃｕのベース層７とＣｕ/Ｎｉ/Ａｕのカバー層８か
らなる構造化又はパターン化された金属層をモジュール
の周囲及び接点孔６内に設ける。更に、Ｃｒ/Ｃｕ/Ｎｉ
の層の上にＳｎボールが設けられたボールグリッドアレ
イを給電接点として作用するようモジュールの両表面上
に設けた。
か、一実施例につき以下に説明する。 実施例１：４％のＣｕがドープされたＡｌの第１導電層
２を、ガラス平坦化層が設けられたＡｌ２Ｏ３の基板１
の上に堆積し、凹み又は切り込みを形成して櫛形に構造
化又はパターン化した。その結果として第１導電層２は
異なる幅の５つの櫛歯を有するものとした。次の工程
で、Ｓｉ３Ｎ４の誘電体層３を基板１の全表面の上に堆
積した。４％のＣｕがドープされたＡｌの第２導電層４
を誘電体層３の上に堆積し、構造化又はパターン化し
た。得られた薄膜回路全体にＳｉ３Ｎ４の保護層５を設
けた。次に保護層５及び誘電体層３に第１導電層２の電
気接点用のバイアをエッチングした。モジュールを完全
に貫通する数個の接点孔６もレーザにより形成した。Ｃ
ｒ/Ｃｕのベース層７とＣｕ/Ｎｉ/Ａｕのカバー層８か
らなる構造化又はパターン化された金属層をモジュール
の周囲及び接点孔６内に設ける。更に、Ｃｒ/Ｃｕ/Ｎｉ
の層の上にＳｎボールが設けられたボールグリッドアレ
イを給電接点として作用するようモジュールの両表面上
に設けた。
【００２２】次に、５つの小さな並列キャパシタからな
るキャパシタの総合キャパシタンス値を決定した。これ
らの５つのキャパシタ又は櫛歯のうち、１つの櫛歯が７
０％、２つの櫛歯が１０％、及び２つの櫛歯が５％、そ
れぞれ総合キャパシタンス値に寄与する。したがって、
総合キャパシタンスの値は３０％まで微調整することが
できる。最大公差は±２．５％であった。このキャパシ
タのキャパシタンス値の微調整は、導電層２から該当す
る数の櫛歯を切除することにより達成した。このプロセ
スでは導電層２の一部分をアルゴンレーザの集束ビーム
によりレーザカッティングライン９に沿って蒸発させ
た。
るキャパシタの総合キャパシタンス値を決定した。これ
らの５つのキャパシタ又は櫛歯のうち、１つの櫛歯が７
０％、２つの櫛歯が１０％、及び２つの櫛歯が５％、そ
れぞれ総合キャパシタンス値に寄与する。したがって、
総合キャパシタンスの値は３０％まで微調整することが
できる。最大公差は±２．５％であった。このキャパシ
タのキャパシタンス値の微調整は、導電層２から該当す
る数の櫛歯を切除することにより達成した。このプロセ
スでは導電層２の一部分をアルゴンレーザの集束ビーム
によりレーザカッティングライン９に沿って蒸発させ
た。
【図１】 キャパシタを具える薄膜回路が設けられたモ
ジュールの断面構造を概略的に示す図である。
ジュールの断面構造を概略的に示す図である。
【図２】 凹み又は切り込みが設けられた導電層を示す
図である。
図である。
１ 基板 ２ 第１導電層 ３ 誘電体層 ４ 第２導電層 ５ 保護層 ６ 接点孔 ７ ベース層 ８ カバー層 ９ カッティングライン
フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 マルティン フレスター ドイツ国 52072 アーヘン ティッター ス フェルト74 (72)発明者 フランシスカス フベルタス マリー サ ンデルス オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６
Claims (5)
- 【請求項１】 絶縁材料の基板上に薄膜回路が設けられ
たモジュールであって、前記薄膜回路が、 少なくとも第１及び第２導電層と誘電体を有し、少なく
とも一つの導電層が凹み又は切り込みが設けられた構造
化又はパターン化された表面を有している少なくとも一
つの受動素子と、 保護層と、 モジュールを貫通する少なくとも一つの接点孔と、 モジュールと接点孔を覆うパターン化された金属層と、
を具えることを特徴とする薄膜回路が設けられたモジュ
ール。 - 【請求項２】 前記凹みが異なる幅を有していることを
特徴とする請求項１記載の薄膜回路が設けられたモジュ
ール。 - 【請求項３】 前記凹みが異なる間隔を有していること
を特徴とする請求項１記載の薄膜回路が設けられたモジ
ュール。 - 【請求項４】 前記第１及び第２導電層がＣｕ、Ａｌ、
Ｃｕが添加されたＡｌ、Ｍｇが添加されたＡｌ、Ｓｉが
添加されたＡｌ、又はＳｉとＣｕが添加されたＡｌから
なることを特徴とする請求項１記載の薄膜回路が設けら
れたモジュール。 - 【請求項５】 絶縁材料の基板上に薄膜回路と、保護層
と、モジュールを貫通する少なくとも一つの接点孔と、
モジュールと接点孔を覆う構造化又はパターン化された
金属層が設けられ、前記薄膜回路が、少なくとも第１及
び第２導電層と誘電体を具え、少なくとも一つの導電層
が凹み又は切り込みが設けられた構造化又はパターン化
された表面を有している少なくとも一つの受動素子を具
えているモジュールにおいて、 前記少なくとも一つの導電層を集束レーザ放射によって
加熱し、該導電層を部分的に蒸発させることによって前
記受動素子のキャパシタンス値を微調整することを特徴
とする受動素子のキャパシタ値の調整方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19961675A DE19961675A1 (de) | 1999-12-21 | 1999-12-21 | Bauteil mit Dünnschichtschaltkreis mit trimmbarem Kondensator |
| DE19961675.2 | 1999-12-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237371A true JP2001237371A (ja) | 2001-08-31 |
Family
ID=7933575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000383649A Pending JP2001237371A (ja) | 1999-12-21 | 2000-12-18 | キャパシタを具える薄膜回路が設けられたモジュール |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20010004314A1 (ja) |
| EP (1) | EP1111694A2 (ja) |
| JP (1) | JP2001237371A (ja) |
| CN (1) | CN1301041A (ja) |
| DE (1) | DE19961675A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI226125B (en) | 2002-07-08 | 2005-01-01 | Infineon Technologies Ag | Set of integrated capacitor arrangements, in particular integrated grid capacitors |
| WO2011062821A1 (en) * | 2009-11-17 | 2011-05-26 | Marvell World Trade Ltd | Ground shield capacitor |
| DE102016211018A1 (de) | 2016-06-21 | 2017-12-21 | Continental Teves Ag & Co. Ohg | Verfahren zur Herstellung eines Behälters |
| DE102019106677A1 (de) * | 2019-03-15 | 2020-09-17 | Biotronik Se & Co. Kg | Elektrodenelement für einen Energiespeicher, Energiespeicher und Verfahren zur Herstellung eines Elektrodenelements |
| US10743591B1 (en) * | 2019-06-06 | 2020-08-18 | Tristar Products, Inc. | Wireless brassiere with support system |
-
1999
- 1999-12-21 DE DE19961675A patent/DE19961675A1/de not_active Withdrawn
-
2000
- 2000-12-12 US US09/734,807 patent/US20010004314A1/en not_active Abandoned
- 2000-12-18 CN CN00130790.8A patent/CN1301041A/zh active Pending
- 2000-12-18 EP EP00204614A patent/EP1111694A2/de not_active Withdrawn
- 2000-12-18 JP JP2000383649A patent/JP2001237371A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN1301041A (zh) | 2001-06-27 |
| EP1111694A2 (de) | 2001-06-27 |
| US20010004314A1 (en) | 2001-06-21 |
| DE19961675A1 (de) | 2001-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5450263A (en) | Thin film inductors, inductor network and integration with other passive and active devices | |
| JP2001223329A (ja) | 薄膜回路を備えるモジュール、薄膜回路を備えるモジュールの製造方法および薄膜回路 | |
| TWI394175B (zh) | 電阻器及其製造方法 | |
| EP0070380B1 (en) | Discrete thin film capacitor | |
| JPH10224014A (ja) | 電子回路上に金属スタンドオフを作成する方法 | |
| JP2982193B2 (ja) | 高周波コイルの製造方法 | |
| US20030113669A1 (en) | Method of fabricating passive device on printed circuit board | |
| JP2001237371A (ja) | キャパシタを具える薄膜回路が設けられたモジュール | |
| JP3255112B2 (ja) | 抵抗内蔵型の配線基板及びその製造方法 | |
| JPH05267025A (ja) | チップ部品の製造法及び電子部品の製造法 | |
| JP2001345205A (ja) | プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子 | |
| US6125026A (en) | Electric component which can be mounted on the surface of a printed circuit board as well as a method of manufacturing such components | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| US7100270B2 (en) | Method of fabricating a thin film integrated circuit with thick film resistors | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JP2000311832A (ja) | 薄膜コンデンサおよび基板 | |
| JPH10199886A (ja) | 半導体装置及びその製造方法 | |
| JPH10321403A (ja) | 抵抗器の製造方法 | |
| JP3255829B2 (ja) | 薄膜配線基板 | |
| JP2965638B2 (ja) | 半導体装置 | |
| JPH08288102A (ja) | 電子部品とその製造方法 | |
| US20020171530A1 (en) | Production method of thin film passive element formed on printed circuit board and thin film passive element produced by the method | |
| JP2654655B2 (ja) | 抵抗器の製造方法 | |
| JPH08255969A (ja) | プリント基板装置 | |
| KR20060109364A (ko) | 수동소자 내장형 인쇄회로기판의 제조방법 |