JP2001237650A - 利得可変型増幅器 - Google Patents
利得可変型増幅器Info
- Publication number
- JP2001237650A JP2001237650A JP2000045340A JP2000045340A JP2001237650A JP 2001237650 A JP2001237650 A JP 2001237650A JP 2000045340 A JP2000045340 A JP 2000045340A JP 2000045340 A JP2000045340 A JP 2000045340A JP 2001237650 A JP2001237650 A JP 2001237650A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fet
- fets
- gain
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 47
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 47
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 abstract 3
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 abstract 2
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000002674 ointment Substances 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 周囲温度の変化による利得可変時の増幅利得
の変動がなく、安定した増幅利得特性を得る。 【解決手段】 周囲温度が変化して第１及び第２の信号
減衰用ＦＥＴ２，３のいわゆるチャンネル抵抗の変化に
よる動作状態の変化が生じても、ゲート側に設けられた
ダイオード４の温度特性によりその動作状態の変化が補
償され、その結果、周囲温度の変化による信号増幅用Ｆ
ＥＴ１の動作状態の変化が第１及び第２の信号減衰用Ｆ
ＥＴ２，３の動作により補償され、利得可変時の増幅利
得の温度変化が抑圧され、安定した動作を得ることがで
きるものとなっている。
の変動がなく、安定した増幅利得特性を得る。 【解決手段】 周囲温度が変化して第１及び第２の信号
減衰用ＦＥＴ２，３のいわゆるチャンネル抵抗の変化に
よる動作状態の変化が生じても、ゲート側に設けられた
ダイオード４の温度特性によりその動作状態の変化が補
償され、その結果、周囲温度の変化による信号増幅用Ｆ
ＥＴ１の動作状態の変化が第１及び第２の信号減衰用Ｆ
ＥＴ２，３の動作により補償され、利得可変時の増幅利
得の温度変化が抑圧され、安定した動作を得ることがで
きるものとなっている。
Description
【０００１】
【発明の属する技術分野】本発明は、利得可変型の増幅
器に係り、特に、移動体通信機器等において用いられる
高周波増幅を行う利得可変型増幅器における温度特性の
改善を図ったものに関する。
器に係り、特に、移動体通信機器等において用いられる
高周波増幅を行う利得可変型増幅器における温度特性の
改善を図ったものに関する。
【０００２】
【従来の技術】従来、この種の増幅器としては、例え
ば、特開平７−３８３５２号公報に開示されたようなも
のが公知・周知となっている。図３には、上記公報に開
示された増幅器の回路構成が示されており、以下、同図
を参照しつつこの増幅器について説明する。この増幅器
は、信号増幅用ＭＥＳＦＥＴ(Metal Semiconductor Fie
ld EffectTransistor)３１と、この信号増幅用ＭＥＳＦ
ＥＴ３１の増幅利得を制御するための信号減衰用ＭＥＳ
ＦＥＴ３２とを有してなり、信号増幅用ＭＥＳＦＥＴ３
１のゲートには、入力信号Ｖinが入力用結合コンデンサ
３３を介して印加されるようになっているものである。
また、この信号増幅用ＭＥＳＦＥＴ３１のゲートには、
信号減衰用ＭＥＳＦＥＴ３２のドレインが接続されてお
り、この信号減衰用ＭＥＳＦＥＴ３２のソースは、バイ
パスコンデンサ３４を介してアースに接続される一方、
ゲートは、ゲート抵抗器３５を介してアースに接続され
たものとなっている。さらに、信号減衰用ＭＥＳＦＥＴ
３２のドレインとソースとの間には、バイアス抵抗器３
６が接続されており、信号減衰用ＭＥＳＦＥＴ３２のソ
ースには、利得制御電圧Ｖcontが印加されるようになっ
ている。そして、信号増幅用ＭＥＳＦＥＴ３１の増幅利
得は、利得制御電圧Ｖcontに応じた信号減衰用ＭＥＳＦ
ＥＴ３２の動作によって可変されるようになっている。
ば、特開平７−３８３５２号公報に開示されたようなも
のが公知・周知となっている。図３には、上記公報に開
示された増幅器の回路構成が示されており、以下、同図
を参照しつつこの増幅器について説明する。この増幅器
は、信号増幅用ＭＥＳＦＥＴ(Metal Semiconductor Fie
ld EffectTransistor)３１と、この信号増幅用ＭＥＳＦ
ＥＴ３１の増幅利得を制御するための信号減衰用ＭＥＳ
ＦＥＴ３２とを有してなり、信号増幅用ＭＥＳＦＥＴ３
１のゲートには、入力信号Ｖinが入力用結合コンデンサ
３３を介して印加されるようになっているものである。
また、この信号増幅用ＭＥＳＦＥＴ３１のゲートには、
信号減衰用ＭＥＳＦＥＴ３２のドレインが接続されてお
り、この信号減衰用ＭＥＳＦＥＴ３２のソースは、バイ
パスコンデンサ３４を介してアースに接続される一方、
ゲートは、ゲート抵抗器３５を介してアースに接続され
たものとなっている。さらに、信号減衰用ＭＥＳＦＥＴ
３２のドレインとソースとの間には、バイアス抵抗器３
６が接続されており、信号減衰用ＭＥＳＦＥＴ３２のソ
ースには、利得制御電圧Ｖcontが印加されるようになっ
ている。そして、信号増幅用ＭＥＳＦＥＴ３１の増幅利
得は、利得制御電圧Ｖcontに応じた信号減衰用ＭＥＳＦ
ＥＴ３２の動作によって可変されるようになっている。
【０００３】すなわち、例えば、信号増幅用ＭＥＳＦＥ
Ｔ３１及び信号減衰用ＭＥＳＦＥＴ３２のピンチオフ電
圧をＶp、信号増幅用ＭＥＳＦＥＴ３１のソース電位を
Ｖsとして、利得制御電圧Ｖcontの大きさとの関係によ
る利得変化について説明すれば、次述するようなもので
ある。まず、入力信号が大きい場合、利得制御電圧Ｖco
ntが次のような条件を満たすようにバイアス設定する。
Ｔ３１及び信号減衰用ＭＥＳＦＥＴ３２のピンチオフ電
圧をＶp、信号増幅用ＭＥＳＦＥＴ３１のソース電位を
Ｖsとして、利得制御電圧Ｖcontの大きさとの関係によ
る利得変化について説明すれば、次述するようなもので
ある。まず、入力信号が大きい場合、利得制御電圧Ｖco
ntが次のような条件を満たすようにバイアス設定する。
【０００４】 Ｖcont≦−Ｖp、かつ、Ｖcont−Ｖs＝Ｖp
【０００５】かかる条件の下では、信号減衰用ＭＥＳＦ
ＥＴ がオン状態となり、入力信号がアース側へ流通さ
れることとなり、そのため、信号増幅用ＭＥＳＦＥＴ３
１に入力される信号が減衰されることになり、信号増幅
用ＭＥＳＦＥＴ３１は、ピンチオフ電圧Ｖp付近で動作
するために利得の低下が生ずるものとなる。一方、入力
信号が小さい場合には、下記するようにバイアス設定を
行う。
ＥＴ がオン状態となり、入力信号がアース側へ流通さ
れることとなり、そのため、信号増幅用ＭＥＳＦＥＴ３
１に入力される信号が減衰されることになり、信号増幅
用ＭＥＳＦＥＴ３１は、ピンチオフ電圧Ｖp付近で動作
するために利得の低下が生ずるものとなる。一方、入力
信号が小さい場合には、下記するようにバイアス設定を
行う。
【０００６】 Ｖcont≧−Ｖp、かつ、Ｖcont−Ｖs＞Ｖp
【０００７】かかるバイアス設定により、信号減衰用Ｍ
ＥＳＦＥＴ３２はオフ状態となる。このため、信号増幅
用ＭＥＳＦＥＴ３１への入力信号は減衰されず、信号増
幅用ＭＥＳＦＥＴ３１は適切な動作点にバイアスされる
こととなるため、通常の増幅器と変わらない動作状態と
なる。このように、図３に示された増幅器は、利得制御
電圧Ｖcontを適宜調整することで、増幅利得が可変でき
るものとなっている。
ＥＳＦＥＴ３２はオフ状態となる。このため、信号増幅
用ＭＥＳＦＥＴ３１への入力信号は減衰されず、信号増
幅用ＭＥＳＦＥＴ３１は適切な動作点にバイアスされる
こととなるため、通常の増幅器と変わらない動作状態と
なる。このように、図３に示された増幅器は、利得制御
電圧Ｖcontを適宜調整することで、増幅利得が可変でき
るものとなっている。
【０００８】ところで、ＭＥＳＦＥＴは、その周囲温度
が低温となるといわゆるチャンネル抵抗が低下するた
め、先の信号増幅用ＭＥＳＦＥＴ３１においては、相互
コンダクタンスが増加して、増幅利得が増えることとな
る。一方、信号減衰用ＭＥＳＦＥＴ３２について見れ
ば、減衰量の温度変動は一定ではなく、利得制御電圧の
大きさによって、変わり得るものである。例えば、利得
制御電圧を印加して、信号減衰用ＭＥＳＦＥＴ３２のい
わゆるチャンネルを完全なオン状態又はオフ状態にした
場合、ゲート・ドレイン間電圧Ｖ ＧＤ及びゲート・ソー
ス間電圧ＶＧＳの温度変化が生じてもこのことによるチ
ャンネル状態は変化しないため、結局、周囲温度が低下
するとチャンネル抵抗が低下し、信号減衰用ＭＥＳＦＥ
Ｔ３２による入力信号に対する減衰量が増すこととなる
ため、信号増幅用ＭＥＳＦＥＴ３１におけるチャンネル
抵抗の低下に伴う増幅利得の変化が補償されることとな
る。
が低温となるといわゆるチャンネル抵抗が低下するた
め、先の信号増幅用ＭＥＳＦＥＴ３１においては、相互
コンダクタンスが増加して、増幅利得が増えることとな
る。一方、信号減衰用ＭＥＳＦＥＴ３２について見れ
ば、減衰量の温度変動は一定ではなく、利得制御電圧の
大きさによって、変わり得るものである。例えば、利得
制御電圧を印加して、信号減衰用ＭＥＳＦＥＴ３２のい
わゆるチャンネルを完全なオン状態又はオフ状態にした
場合、ゲート・ドレイン間電圧Ｖ ＧＤ及びゲート・ソー
ス間電圧ＶＧＳの温度変化が生じてもこのことによるチ
ャンネル状態は変化しないため、結局、周囲温度が低下
するとチャンネル抵抗が低下し、信号減衰用ＭＥＳＦＥ
Ｔ３２による入力信号に対する減衰量が増すこととなる
ため、信号増幅用ＭＥＳＦＥＴ３１におけるチャンネル
抵抗の低下に伴う増幅利得の変化が補償されることとな
る。
【０００９】
【発明が解決しようとする課題】しかしながら、利得制
御電圧を、信号減衰用ＭＥＳＦＥＴ３２のチャンネル状
態がオンからオフへ移行するいわば変曲点に設定した場
合において、周囲温度が低温となった場合、チャンネル
抵抗の低下による信号減衰用ＭＥＳＦＥＴ３２における
減衰量の増加よりも、低温でのゲート・ドレイン間電圧
ＶＧＤ及びゲート・ソース間電圧ＶＧＳの温度変化、す
なわち具体的には、ゲート・ドレイン間電圧ＶＧＤ及び
ゲート・ソース間電圧ＶＧＳの上昇による減衰量の低下
の方が支配的となる。したがって、上述したような従来
の増幅器においては、周囲温度が変化した場合におい
て、利得制御電圧が特に、０.６乃至１.２ｖの範囲で
は、例えば、図４に一例が示されたように、増幅利得は
温度によって大きく変動するものとなり、安定した増幅
特性が得られないという問題があった。なお、図４にお
いては、−４０℃における温度特性が、正方形を所定の
間隔で付した実線により、２５℃における温度特性が、
点線により、８５℃における温度特性が、実線によりそ
れぞれ表されている。本発明は、上記実情に鑑みてなさ
れたもので、利得可変時の増幅利得の周囲温度の変化に
伴う変動がなく、安定した増幅利得特性を得ることので
きる利得可変型増幅器を提供するものである。
御電圧を、信号減衰用ＭＥＳＦＥＴ３２のチャンネル状
態がオンからオフへ移行するいわば変曲点に設定した場
合において、周囲温度が低温となった場合、チャンネル
抵抗の低下による信号減衰用ＭＥＳＦＥＴ３２における
減衰量の増加よりも、低温でのゲート・ドレイン間電圧
ＶＧＤ及びゲート・ソース間電圧ＶＧＳの温度変化、す
なわち具体的には、ゲート・ドレイン間電圧ＶＧＤ及び
ゲート・ソース間電圧ＶＧＳの上昇による減衰量の低下
の方が支配的となる。したがって、上述したような従来
の増幅器においては、周囲温度が変化した場合におい
て、利得制御電圧が特に、０.６乃至１.２ｖの範囲で
は、例えば、図４に一例が示されたように、増幅利得は
温度によって大きく変動するものとなり、安定した増幅
特性が得られないという問題があった。なお、図４にお
いては、−４０℃における温度特性が、正方形を所定の
間隔で付した実線により、２５℃における温度特性が、
点線により、８５℃における温度特性が、実線によりそ
れぞれ表されている。本発明は、上記実情に鑑みてなさ
れたもので、利得可変時の増幅利得の周囲温度の変化に
伴う変動がなく、安定した増幅利得特性を得ることので
きる利得可変型増幅器を提供するものである。
【００１０】
【課題を解決するための手段】上記発明の目的を達成す
るため、本発明に係る利得可変型増幅器は、外部から印
加される入力信号を増幅する信号増幅用ＦＥＴと、外部
から印加される利得制御電圧に応じて前記入力信号に対
して減衰を与えるよう設けられた第１及び第２の信号減
衰用ＦＥＴとを具備してなる利得可変型増幅器であっ
て、前記信号増幅用ＦＥＴのゲートには、第１及び第２
の入力カップリングコンデンサが接続され、これら第１
及び第２の入力カップリングコンデンサを介して前記入
力信号が印加され、前記第１及び第２の入力カップリン
グコンデンサの相互の接続点とアースとの間には、前記
相互の接続点側から順に前記第１及び第２の信号減衰用
ＦＥＴとバイパスコンデンサが直列接続され、前記第１
の信号減衰用ＦＥＴのドレインと前記第２の信号減衰用
ＦＥＴのソースは、それぞれバイアス抵抗器を介して前
記利得制御電圧が印加され、前記第１及び第２の信号減
衰用ＦＥＴのゲートは、それぞれゲート入力抵抗器を介
して共にダイオードのアノードに接続され、当該ダイオ
ードのカソードはアースに接続される一方、前記信号増
幅用ＦＥＴのドレインから増幅信号が得られるよう構成
されてなるものである。
るため、本発明に係る利得可変型増幅器は、外部から印
加される入力信号を増幅する信号増幅用ＦＥＴと、外部
から印加される利得制御電圧に応じて前記入力信号に対
して減衰を与えるよう設けられた第１及び第２の信号減
衰用ＦＥＴとを具備してなる利得可変型増幅器であっ
て、前記信号増幅用ＦＥＴのゲートには、第１及び第２
の入力カップリングコンデンサが接続され、これら第１
及び第２の入力カップリングコンデンサを介して前記入
力信号が印加され、前記第１及び第２の入力カップリン
グコンデンサの相互の接続点とアースとの間には、前記
相互の接続点側から順に前記第１及び第２の信号減衰用
ＦＥＴとバイパスコンデンサが直列接続され、前記第１
の信号減衰用ＦＥＴのドレインと前記第２の信号減衰用
ＦＥＴのソースは、それぞれバイアス抵抗器を介して前
記利得制御電圧が印加され、前記第１及び第２の信号減
衰用ＦＥＴのゲートは、それぞれゲート入力抵抗器を介
して共にダイオードのアノードに接続され、当該ダイオ
ードのカソードはアースに接続される一方、前記信号増
幅用ＦＥＴのドレインから増幅信号が得られるよう構成
されてなるものである。
【００１１】かかる構成においては、第１及び第２の信
号減衰用ＦＥＴのゲート側にダイオードを接続すること
で、周囲温度の変化に伴う第１及び第２の信号減衰用Ｆ
ＥＴによる減衰動作の変動が信号増幅用ＦＥＴの周囲温
度による利得変動を補償するため、周囲温度の変化によ
る利得変動の少ない利得可変型増幅器を提供することが
できることとなるものである。
号減衰用ＦＥＴのゲート側にダイオードを接続すること
で、周囲温度の変化に伴う第１及び第２の信号減衰用Ｆ
ＥＴによる減衰動作の変動が信号増幅用ＦＥＴの周囲温
度による利得変動を補償するため、周囲温度の変化によ
る利得変動の少ない利得可変型増幅器を提供することが
できることとなるものである。
【００１２】特に、上記構成において、前記第１及び第
２の信号減衰用ＦＥＴとバイパスコンデンサの直列接続
部分は、具体的には、第１の信号減衰用ＦＥＴのドレイ
ンは、第１及び第２の入力カップリングコンデンサの相
互の接続点に、前記第１の信号減衰用ＦＥＴのソース
は、前記第２の信号減衰用ＦＥＴのドレインに、前記第
２の信号減衰用ＦＥＴのソースは、前記バイパスコンデ
ンサを介してアースに接続されてなるものが好適であ
る。
２の信号減衰用ＦＥＴとバイパスコンデンサの直列接続
部分は、具体的には、第１の信号減衰用ＦＥＴのドレイ
ンは、第１及び第２の入力カップリングコンデンサの相
互の接続点に、前記第１の信号減衰用ＦＥＴのソース
は、前記第２の信号減衰用ＦＥＴのドレインに、前記第
２の信号減衰用ＦＥＴのソースは、前記バイパスコンデ
ンサを介してアースに接続されてなるものが好適であ
る。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１乃び図２を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。最初に、この発明の実施の形態における利
得可変型増幅器の回路構成について、図１を参照しつつ
説明する。この利得可変型増幅器は、信号増幅用ＦＥＴ
(Field Effect Transistor)１と、第１及び第２の信号
減衰用ＦＥＴ２，３とを主たる構成要素としてなり、外
部から印加される入力信号Ｖinが、信号増幅用ＦＥＴ１
により増幅を受けて出力される一方、第１及び第２の信
号減衰用ＦＥＴ２，３により信号増幅用ＦＥＴ１の増幅
利得が制御されるよう構成されてなるものである（詳細
な動作については後述）。
て、図１乃び図２を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。最初に、この発明の実施の形態における利
得可変型増幅器の回路構成について、図１を参照しつつ
説明する。この利得可変型増幅器は、信号増幅用ＦＥＴ
(Field Effect Transistor)１と、第１及び第２の信号
減衰用ＦＥＴ２，３とを主たる構成要素としてなり、外
部から印加される入力信号Ｖinが、信号増幅用ＦＥＴ１
により増幅を受けて出力される一方、第１及び第２の信
号減衰用ＦＥＴ２，３により信号増幅用ＦＥＴ１の増幅
利得が制御されるよう構成されてなるものである（詳細
な動作については後述）。
【００１４】信号増幅用ＦＥＴ１は、例えば、ＭＥＳＦ
ＥＴ(Metal Semiconductor Field Effect Transistor)
が好適であり、そのゲートには、信号印加端子２２に外
部から印加される入力信号Ｖinが、この信号印加端子２
２とゲートの間に直列接続されて設けられた入力整合回
路２０、第１及び第２の入力カップリングコンデンサ１
３，１４を介して印加されるようになっていると共に、
ゲートとアースとの間には、ゲートアース用抵抗器５が
接続されている。なお、この発明の実施の形態におい
て、信号増幅用ＦＥＴ１は、ｎチャンネル・ディプレッ
ション型のＭＥＳＦＥＴである。また、信号増幅用ＦＥ
Ｔ１のドレインは、チョークコイル１８を介してドレイ
ン電圧端子２５に接続されると共に、出力整合回路２１
の入力段に接続されており、出力整合回路２１の出力段
は、出力カップリングコンデンサ１５を介して信号出力
端子２３に接続されている。さらに、信号増幅用ＦＥＴ
１のソースとアースとの間には、ソース側からソース用
コイル１９及び自己バイアス抵抗器６が直列接続される
と共に、ソース用コイル１９と自己バイアス抵抗器６の
相互の接続点とアースとの間には、ソース用コンデンサ
１６が接続されている。
ＥＴ(Metal Semiconductor Field Effect Transistor)
が好適であり、そのゲートには、信号印加端子２２に外
部から印加される入力信号Ｖinが、この信号印加端子２
２とゲートの間に直列接続されて設けられた入力整合回
路２０、第１及び第２の入力カップリングコンデンサ１
３，１４を介して印加されるようになっていると共に、
ゲートとアースとの間には、ゲートアース用抵抗器５が
接続されている。なお、この発明の実施の形態におい
て、信号増幅用ＦＥＴ１は、ｎチャンネル・ディプレッ
ション型のＭＥＳＦＥＴである。また、信号増幅用ＦＥ
Ｔ１のドレインは、チョークコイル１８を介してドレイ
ン電圧端子２５に接続されると共に、出力整合回路２１
の入力段に接続されており、出力整合回路２１の出力段
は、出力カップリングコンデンサ１５を介して信号出力
端子２３に接続されている。さらに、信号増幅用ＦＥＴ
１のソースとアースとの間には、ソース側からソース用
コイル１９及び自己バイアス抵抗器６が直列接続される
と共に、ソース用コイル１９と自己バイアス抵抗器６の
相互の接続点とアースとの間には、ソース用コンデンサ
１６が接続されている。
【００１５】一方、第１及び第２の信号減衰用ＦＥＴ
２，３も、例えば信号増幅用ＦＥＴ１の場合と同様に、
ＭＥＳＦＥＴを用いるのが好適であり、特に、この構成
例においては、ｎチャンネル・デプレッション型のいわ
ゆるデュアルゲートを有してなるＭＥＳＦＥＴを用いた
ものとなっている。これら第１及び第２の信号減衰用Ｆ
ＥＴ２，３は、第１及び第２の入力カップリングコンデ
ンサ１３，１４の相互の接続点とアースとの間に、バイ
パスコンデンサ１７と共に直列接続されたものとなって
いる。なお、以下の説明においては、信号増幅用ＦＥＴ
１，第１及び第２の信号減衰用下ＦＥＴ２，３のいずれ
もＭＥＳＦＥＴが用いられたものとする。すなわち、第
１の信号減衰用ＦＥＴ２は、そのドレインが、第１及び
第２の入力カップリングコンデンサ１３，１４の相互の
接続点に接続される一方、ソースは、第２の信号減衰用
ＦＥＴ３のドレインと接続され、この第２の信号減衰用
ＦＥＴ３のソースとアースとの間にバイパスコンデンサ
１７が接続されている。また、第１の信号減衰用ＦＥＴ
２のドレインは、第１のバイアス抵抗器７を介して、第
２の信号減衰用ＦＥＴ３のソースは、第２のバイアス抵
抗器８を介して、共に利得制御電圧端子２４に接続され
ており、外部からの利得制御電圧Ｖcontがそれぞれ印加
されるようになっている。
２，３も、例えば信号増幅用ＦＥＴ１の場合と同様に、
ＭＥＳＦＥＴを用いるのが好適であり、特に、この構成
例においては、ｎチャンネル・デプレッション型のいわ
ゆるデュアルゲートを有してなるＭＥＳＦＥＴを用いた
ものとなっている。これら第１及び第２の信号減衰用Ｆ
ＥＴ２，３は、第１及び第２の入力カップリングコンデ
ンサ１３，１４の相互の接続点とアースとの間に、バイ
パスコンデンサ１７と共に直列接続されたものとなって
いる。なお、以下の説明においては、信号増幅用ＦＥＴ
１，第１及び第２の信号減衰用下ＦＥＴ２，３のいずれ
もＭＥＳＦＥＴが用いられたものとする。すなわち、第
１の信号減衰用ＦＥＴ２は、そのドレインが、第１及び
第２の入力カップリングコンデンサ１３，１４の相互の
接続点に接続される一方、ソースは、第２の信号減衰用
ＦＥＴ３のドレインと接続され、この第２の信号減衰用
ＦＥＴ３のソースとアースとの間にバイパスコンデンサ
１７が接続されている。また、第１の信号減衰用ＦＥＴ
２のドレインは、第１のバイアス抵抗器７を介して、第
２の信号減衰用ＦＥＴ３のソースは、第２のバイアス抵
抗器８を介して、共に利得制御電圧端子２４に接続され
ており、外部からの利得制御電圧Ｖcontがそれぞれ印加
されるようになっている。
【００１６】さらに、第１の信号減衰用ＦＥＴ２の２つ
のゲートは、第１及び第２のゲート入力抵抗器９，１０
をそれぞれ介して、また、第２の信号減衰用ＦＥＴ３の
２つのゲートは、第３及び第４のゲート入力抵抗器１
１，１２をそれぞれ介して、共にダイオード４のアノー
ドに接続されており、このダイオード４のカソードはア
ースに接続されたものとなっている。
のゲートは、第１及び第２のゲート入力抵抗器９，１０
をそれぞれ介して、また、第２の信号減衰用ＦＥＴ３の
２つのゲートは、第３及び第４のゲート入力抵抗器１
１，１２をそれぞれ介して、共にダイオード４のアノー
ドに接続されており、このダイオード４のカソードはア
ースに接続されたものとなっている。
【００１７】次に、上記構成における動作について説明
する。まず、信号印加端子２２に印加された入力信号Ｖ
inは、入力整合回路２０、第１及び第２の入力カップリ
ングコンデンサ１３，１４を介して信号増幅用ＦＥＴ１
のゲートに入力され、この信号増幅用ＦＥＴ１によって
増幅されて、出力整合回路２１及び出力カップリングコ
ンデンサ１５を介して信号出力端子２３から出力される
ようになっている。ここで、信号増幅用ＦＥＴ１におけ
る増幅利得は、利得制御電圧端子２４に印加された利得
制御電圧に応じた第１及び第２の信号減衰用ＦＥＴ２，
３による入力信号に対する減衰動作によって制御される
ようになっている。すなわち、まず、利得制御電圧Ｖco
ntが利得制御電圧端子２４に印加されると、第１及び第
２の信号減衰用ＦＥＴ２，３のゲート・ドレイン間電圧
ＶＧＤ及びゲート・ソース間電圧ＶＧＳは、ダイオード
４によりレベルシフトされるため、それぞれの電圧値は
下がるが、ＭＥＳＦＥＴの場合、そのゲートには微少な
電流しか流れないため、実際にレベルシフトされる電圧
値は僅かなものとなる。
する。まず、信号印加端子２２に印加された入力信号Ｖ
inは、入力整合回路２０、第１及び第２の入力カップリ
ングコンデンサ１３，１４を介して信号増幅用ＦＥＴ１
のゲートに入力され、この信号増幅用ＦＥＴ１によって
増幅されて、出力整合回路２１及び出力カップリングコ
ンデンサ１５を介して信号出力端子２３から出力される
ようになっている。ここで、信号増幅用ＦＥＴ１におけ
る増幅利得は、利得制御電圧端子２４に印加された利得
制御電圧に応じた第１及び第２の信号減衰用ＦＥＴ２，
３による入力信号に対する減衰動作によって制御される
ようになっている。すなわち、まず、利得制御電圧Ｖco
ntが利得制御電圧端子２４に印加されると、第１及び第
２の信号減衰用ＦＥＴ２，３のゲート・ドレイン間電圧
ＶＧＤ及びゲート・ソース間電圧ＶＧＳは、ダイオード
４によりレベルシフトされるため、それぞれの電圧値は
下がるが、ＭＥＳＦＥＴの場合、そのゲートには微少な
電流しか流れないため、実際にレベルシフトされる電圧
値は僅かなものとなる。
【００１８】かかる状態において、この利得可変型増幅
器の周囲温度が変化し、その状況の中で利得制御電圧を
変えて利得を調整しようとした場合において、例えば周
囲温度が比較的低温となった際に、一般にダイオード４
の順方向電圧は、常温時に比して上昇するため、ＭＥＳ
ＦＥＴを用いた第１及び第２の信号減衰用ＦＥＴ２，３
のゲート・ドレイン間電圧ＶＧＤ及びゲート・ソース間
電圧ＶＧＳは、常温時に比して低下することとなる。そ
のため、第１及び第２の信号減衰用ＦＥＴ２，３を介し
ての入力信号のアース側への流れ込み量が常温時に比し
て増加するため、信号増幅用ＦＥＴ１における増幅利得
が引き下げられることになる。一方、逆に周囲温度が高
温の場合には、ダイオード４の順方向電圧は低下するた
め、ＭＥＳＦＥＴを用いた第１及び第２の信号減衰用Ｆ
ＥＴ２，３のゲート・ドレイン間電圧ＶＧＤ及びゲート
・ソース間電圧ＶＧＳは、常温時に比して高くなり、第
１及び第２の信号減衰用ＦＥＴ２，３を介しての入力信
号のアース側への流れ込み量が常温時に比して減少する
ため、信号増幅用ＦＥＴ１における増幅利得が引き上げ
られることになる。
器の周囲温度が変化し、その状況の中で利得制御電圧を
変えて利得を調整しようとした場合において、例えば周
囲温度が比較的低温となった際に、一般にダイオード４
の順方向電圧は、常温時に比して上昇するため、ＭＥＳ
ＦＥＴを用いた第１及び第２の信号減衰用ＦＥＴ２，３
のゲート・ドレイン間電圧ＶＧＤ及びゲート・ソース間
電圧ＶＧＳは、常温時に比して低下することとなる。そ
のため、第１及び第２の信号減衰用ＦＥＴ２，３を介し
ての入力信号のアース側への流れ込み量が常温時に比し
て増加するため、信号増幅用ＦＥＴ１における増幅利得
が引き下げられることになる。一方、逆に周囲温度が高
温の場合には、ダイオード４の順方向電圧は低下するた
め、ＭＥＳＦＥＴを用いた第１及び第２の信号減衰用Ｆ
ＥＴ２，３のゲート・ドレイン間電圧ＶＧＤ及びゲート
・ソース間電圧ＶＧＳは、常温時に比して高くなり、第
１及び第２の信号減衰用ＦＥＴ２，３を介しての入力信
号のアース側への流れ込み量が常温時に比して減少する
ため、信号増幅用ＦＥＴ１における増幅利得が引き上げ
られることになる。
【００１９】図２には、利得制御電圧の変化に対する利
得変化の温度特性例が示されており、この温度特性例に
ついて説明すれば、まず、この温度特性例は、周囲温度
が−４０℃、２５℃及び８５℃での利得変化を示すもの
で、−４０℃における温度特性は、正方形を所定の間隔
で付した実線により、２５℃における温度特性は、点線
により、８５℃における温度特性は、実線によりそれぞ
れ表されている。この温度特性例では、特に、利得が比
較的大きく変動する利得制御電圧が大凡０.６乃至１.２
ｖの範囲において、従来は、温度により利得が異なって
いた（図４参照）のに対して、いずれの周囲温度におい
ても利得は殆ど差がないものとなっており、周囲温度の
変化による利得変動が抑圧された利得可変型増幅器が実
現されたものとなっていることが確認できる。
得変化の温度特性例が示されており、この温度特性例に
ついて説明すれば、まず、この温度特性例は、周囲温度
が−４０℃、２５℃及び８５℃での利得変化を示すもの
で、−４０℃における温度特性は、正方形を所定の間隔
で付した実線により、２５℃における温度特性は、点線
により、８５℃における温度特性は、実線によりそれぞ
れ表されている。この温度特性例では、特に、利得が比
較的大きく変動する利得制御電圧が大凡０.６乃至１.２
ｖの範囲において、従来は、温度により利得が異なって
いた（図４参照）のに対して、いずれの周囲温度におい
ても利得は殆ど差がないものとなっており、周囲温度の
変化による利得変動が抑圧された利得可変型増幅器が実
現されたものとなっていることが確認できる。
【００２０】なお、上述した構成例においては、信号増
幅用ＦＥＴ１,第１及び第２の信号減衰用ＦＥＴ２，３
に、ＭＥＳＦＥＴを用いるものとして説明したが、必ず
しもＭＥＳＦＥＴである必要はなく、例えばＪＦＥＴ(J
unction Field Effect Transistor)や、ＧａＡｓＦＥＴ
であってもよいものである。
幅用ＦＥＴ１,第１及び第２の信号減衰用ＦＥＴ２，３
に、ＭＥＳＦＥＴを用いるものとして説明したが、必ず
しもＭＥＳＦＥＴである必要はなく、例えばＪＦＥＴ(J
unction Field Effect Transistor)や、ＧａＡｓＦＥＴ
であってもよいものである。
【００２１】
【発明の効果】以上、述べたように、本発明によれば、
周囲温度の変化による信号増幅用ＦＥＴの増幅利得の変
化を、周囲温度の変化による信号減衰用ＦＥＴの減衰動
作の変化によって補償できるように構成することによ
り、周囲温度の変化による利得変動の少ない利得可変型
増幅器を提供することができるという効果を奏するもの
である。
周囲温度の変化による信号増幅用ＦＥＴの増幅利得の変
化を、周囲温度の変化による信号減衰用ＦＥＴの減衰動
作の変化によって補償できるように構成することによ
り、周囲温度の変化による利得変動の少ない利得可変型
増幅器を提供することができるという効果を奏するもの
である。
【図１】本発明の実施の形態における利得可変型増幅器
の回路構成例を示す回路図である。
の回路構成例を示す回路図である。
【図２】図１に示された利得可変型増幅器の周囲温度の
変化に対する利得変化を示す特性線図である。
変化に対する利得変化を示す特性線図である。
【図３】従来の利得可変型増幅器の一回路構成例を示す
回路図である。
回路図である。
【図４】図３に示された利得可変型増幅器の周囲温度の
変化に対する利得変化を示す特性線図である。
変化に対する利得変化を示す特性線図である。
１…信号増幅用ＦＥＴ ２…第１の信号減衰用ＦＥＴ ３…第２の信号減衰用ＦＥＴ ４…ダイオード ７…第１のバイアス抵抗器 ８…第２のバイアス抵抗器
Claims (5)
- 【請求項１】 外部から印加される入力信号を増幅する
信号増幅用ＦＥＴと、外部から印加される利得制御電圧
に応じて前記入力信号に対して減衰を与えるよう設けら
れた第１及び第２の信号減衰用ＦＥＴとを具備してなる
利得可変型増幅器であって、 前記信号増幅用ＦＥＴのゲートには、第１及び第２の入
力カップリングコンデンサが接続され、これら第１及び
第２の入力カップリングコンデンサを介して前記入力信
号が印加され、 前記第１及び第２の入力カップリングコンデンサの相互
の接続点とアースとの間には、前記相互の接続点側から
順に前記第１及び第２の信号減衰用ＦＥＴとバイパスコ
ンデンサが直列接続され、 前記第１の信号減衰用ＦＥＴのドレインと前記第２の信
号減衰用ＦＥＴのソースは、それぞれバイアス抵抗器を
介して前記利得制御電圧が印加され、 前記第１及び第２の信号減衰用ＦＥＴのゲートは、それ
ぞれゲート入力抵抗器を介して共にダイオードのアノー
ドに接続され、当該ダイオードのカソードはアースに接
続される一方、 前記信号増幅用ＦＥＴのドレインから増幅信号が得られ
るよう構成されてなることを特徴とする利得可変型増幅
器。 - 【請求項２】 第１及び第２の信号減衰用ＦＥＴは、デ
ュアルゲートＦＥＴであることを特徴とする請求項１記
載の利得可変型増幅器。 - 【請求項３】 信号増幅用ＦＥＴと第１及び第２の信号
減衰用ＦＥＴは、ＭＥＳＦＥＴであることを特徴とする
請求項１又は請求項２記載の利得可変型増幅器。 - 【請求項４】 信号増幅用ＦＥＴと第１及び第２の信号
減衰用ＦＥＴは、ＪＦＥＴであることを特徴とする請求
項１の利得可変型増幅器。 - 【請求項５】 信号増幅用ＦＥＴと第１及び第２の信号
減衰用ＦＥＴは、ＧａＡｓＦＥＴであることを特徴とす
る請求項１の利得可変型増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000045340A JP2001237650A (ja) | 2000-02-23 | 2000-02-23 | 利得可変型増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000045340A JP2001237650A (ja) | 2000-02-23 | 2000-02-23 | 利得可変型増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237650A true JP2001237650A (ja) | 2001-08-31 |
Family
ID=18567942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000045340A Pending JP2001237650A (ja) | 2000-02-23 | 2000-02-23 | 利得可変型増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237650A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967528B2 (en) | 2002-12-12 | 2005-11-22 | New Japan Radio Co., Ltd. | Variable gain amplifier |
-
2000
- 2000-02-23 JP JP2000045340A patent/JP2001237650A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967528B2 (en) | 2002-12-12 | 2005-11-22 | New Japan Radio Co., Ltd. | Variable gain amplifier |
| KR100816217B1 (ko) | 2002-12-12 | 2008-03-24 | 신니혼무센 가부시키가이샤 | 이득 가변형 증폭기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5506544A (en) | Bias circuit for depletion mode field effect transistors | |
| US6882226B2 (en) | Broadband variable gain amplifier with high linearity and variable gain characteristic | |
| JP4146256B2 (ja) | 利得可変型増幅器 | |
| KR20040028963A (ko) | 능동 바이어스 회로 | |
| EP1387486A2 (en) | Amplifier circuit and multistage amplifier circuit | |
| US5345123A (en) | Attenuator circuit operating with single point control | |
| US6919761B2 (en) | Wideband variable gain amplifier with high linearity operating in switch mode | |
| US7408411B2 (en) | High linearity programmable gain amplifier using switch | |
| EP1482390A2 (en) | High temperature coefficient MOS bias generation circuit | |
| US4849710A (en) | Temperature compensated high gain FET amplifier | |
| US6400933B1 (en) | Amplifier | |
| US5694069A (en) | Variable resistor and gain control circuit and integrated circuit having the variable resistor | |
| US6288596B1 (en) | Gate biasing arrangement to temperature compensate a quiescent current of a power transistor | |
| US5045808A (en) | Single-stage high-gain amplifier | |
| US7224230B2 (en) | Bias circuit with mode control and compensation for voltage and temperature | |
| JP3371151B2 (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| JP4750710B2 (ja) | アクティブ・バイアスを使用したｍｍｉｃ分布増幅器ゲート制御 | |
| JP2001237650A (ja) | 利得可変型増幅器 | |
| US6188284B1 (en) | Distributed gain line driver amplifier including improved linearity | |
| JPH11205055A (ja) | 可変利得差動増幅回路 | |
| JP4693706B2 (ja) | スタンバイ機能付き増幅器 | |
| JP2862560B2 (ja) | 利得可変増幅回路 | |
| JP3922950B2 (ja) | 周波数変換回路 | |
| KR20020018736A (ko) | 잡음지수 보상이 가능한 저잡음 증폭기 | |
| JPH10117114A (ja) | 利得可変半導体回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |