JP2002006331A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002006331A JP2002006331A JP2000183843A JP2000183843A JP2002006331A JP 2002006331 A JP2002006331 A JP 2002006331A JP 2000183843 A JP2000183843 A JP 2000183843A JP 2000183843 A JP2000183843 A JP 2000183843A JP 2002006331 A JP2002006331 A JP 2002006331A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- drive circuit
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】表示品位を低下させることなく、液晶表示パネ
ル周辺の表示に寄与しない外周縁部分をより小さくして
液晶表示パネルを小型化する。 【解決手段】走査ドライバ２およびデータドライバ３の
所定範囲毎の駆動回路部（走査ドライバ２ａおよびデー
タドライバ３ａ）の能動素子の配設ピッチを小さくして
生じた配線領域（２ｂ，３ｂ）上に絶縁膜を介してコモ
ン転移電極４をそれぞれ配置したものである。
ル周辺の表示に寄与しない外周縁部分をより小さくして
液晶表示パネルを小型化する。 【解決手段】走査ドライバ２およびデータドライバ３の
所定範囲毎の駆動回路部（走査ドライバ２ａおよびデー
タドライバ３ａ）の能動素子の配設ピッチを小さくして
生じた配線領域（２ｂ，３ｂ）上に絶縁膜を介してコモ
ン転移電極４をそれぞれ配置したものである。
Description
【０００１】
【発明の属する技術分野】本発明は、能動素子を含む表
示駆動回路が画素駆動素子と同一基板上に形成されてい
るドライバモノリシック方式のアクティブマトリクス型
液晶表示装置に関するものである。
示駆動回路が画素駆動素子と同一基板上に形成されてい
るドライバモノリシック方式のアクティブマトリクス型
液晶表示装置に関するものである。
【０００２】
【従来の技術】従来、この種のアクティブマトリクス型
液晶表示装置は、急峻なオン・オフ特性を有した画素駆
動用のスイッチング素子として好適な薄膜トランジスタ
（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏ
ｒ）を用いることにより高速応答性を有し、多画素化に
適しており、ディスプレイの大型化、高精細化を実現し
ている。
液晶表示装置は、急峻なオン・オフ特性を有した画素駆
動用のスイッチング素子として好適な薄膜トランジスタ
（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏ
ｒ）を用いることにより高速応答性を有し、多画素化に
適しており、ディスプレイの大型化、高精細化を実現し
ている。
【０００３】このようなアクティブマトリクス型液晶表
示装置を、その表示ドライバが画像表示領域と同一基板
上に設けられたドライバモノリシック方式で用いる場合
について図７および図８を参照して説明する。
示装置を、その表示ドライバが画像表示領域と同一基板
上に設けられたドライバモノリシック方式で用いる場合
について図７および図８を参照して説明する。
【０００４】図７は、従来のドライバモノリシック方式
のアクティブマトリクス型液晶表示装置におけるドライ
バおよびコモン転移電極の概略配置状態を示す平面図、
図８は、図７の液晶表示装置のＡ部拡大図である。図７
および図８において、アクティブマトリクス型液晶表示
装置としての液晶パネル（ＬＣＤ）１００は、ベース基
板と対向基板間に液晶を挟持すると共に、そのベース基
板の対向基板側表面中央部の画像表示領域１０１に、複
数本の走査信号線１０２とデータ信号線１０３とが交差
するように配設され、その各交差部近傍に、ＴＦＴなど
の画素駆動素子（図示せず）と画素電極１０４とがマト
リクス状に配設されている。このマトリクスの同一行上
に位置するＴＦＴのゲート電極が共通の走査信号線１０
２に接続され、各行の走査信号線１０２はそれぞれ走査
ドライバ１０５に接続されている。また、マトリクスの
同一列上に位置するＴＦＴのドレイン（またはソース）
電極が共通のデータ信号線１０３に接続され、ＴＦＴの
ソース（またはドレイン）電極が画素電極１０４に接続
され、各列のデータ信号線１０３はそれぞれデータドラ
イバ１０６に接続されている。
のアクティブマトリクス型液晶表示装置におけるドライ
バおよびコモン転移電極の概略配置状態を示す平面図、
図８は、図７の液晶表示装置のＡ部拡大図である。図７
および図８において、アクティブマトリクス型液晶表示
装置としての液晶パネル（ＬＣＤ）１００は、ベース基
板と対向基板間に液晶を挟持すると共に、そのベース基
板の対向基板側表面中央部の画像表示領域１０１に、複
数本の走査信号線１０２とデータ信号線１０３とが交差
するように配設され、その各交差部近傍に、ＴＦＴなど
の画素駆動素子（図示せず）と画素電極１０４とがマト
リクス状に配設されている。このマトリクスの同一行上
に位置するＴＦＴのゲート電極が共通の走査信号線１０
２に接続され、各行の走査信号線１０２はそれぞれ走査
ドライバ１０５に接続されている。また、マトリクスの
同一列上に位置するＴＦＴのドレイン（またはソース）
電極が共通のデータ信号線１０３に接続され、ＴＦＴの
ソース（またはドレイン）電極が画素電極１０４に接続
され、各列のデータ信号線１０３はそれぞれデータドラ
イバ１０６に接続されている。
【０００５】このような各行毎の走査信号線１０２を走
査ドライバ１０５によって順次走査しつつ、データドラ
イバ１０６が、画像データを各データ信号線１０３から
ＴＦＴを介して画素電極１０４に順次印加するように制
御することにより、画像表示領域１０１において画像表
示を行うようになっている。
査ドライバ１０５によって順次走査しつつ、データドラ
イバ１０６が、画像データを各データ信号線１０３から
ＴＦＴを介して画素電極１０４に順次印加するように制
御することにより、画像表示領域１０１において画像表
示を行うようになっている。
【０００６】この画像表示領域１０１のベース基板周辺
部分に走査ドライバ１０５およびデータドライバ１０６
が設けられ、これらの走査ドライバ１０５およびデータ
ドライバ１０６の更に周辺部分であってベース基板の端
縁部分には、一部端縁上に設けられた信号入力端子１０
７から対向基板上の対向電極（図示せず）に給電するた
めの複数のコモン転移電極１０８が配設されている。こ
れらのコモン転移電極１０８は導電ペーストを介して対
向電極（図示せず）の外周部分に電気的に接続されてい
る。
部分に走査ドライバ１０５およびデータドライバ１０６
が設けられ、これらの走査ドライバ１０５およびデータ
ドライバ１０６の更に周辺部分であってベース基板の端
縁部分には、一部端縁上に設けられた信号入力端子１０
７から対向基板上の対向電極（図示せず）に給電するた
めの複数のコモン転移電極１０８が配設されている。こ
れらのコモン転移電極１０８は導電ペーストを介して対
向電極（図示せず）の外周部分に電気的に接続されてい
る。
【０００７】一般に、対向電極は、ＩＴＯなどからなる
透明電極により形成されているため、電気抵抗が比較的
大きい。特に、大型の液晶表示装置では、対向電極での
分布抵抗と液晶容量による極性反転信号の遅延などによ
る輝度傾斜、表示ムラなどを防止するために、コモン転
移電極１０８を複数箇所に設ける必要がある。よって、
ＴＡＢ方式の液晶ディスプレイであれば、ＴＡＢのピッ
チを狭くし、そのＴＡＢ間にコモン転移電極が設けられ
るが、ドライバモノリシック方式の液晶ディスプレイで
は、走査ドライバ１０５およびデータドライバ１０６の
更に外周側にコモン転移電極１０８を複数個配設してい
る。
透明電極により形成されているため、電気抵抗が比較的
大きい。特に、大型の液晶表示装置では、対向電極での
分布抵抗と液晶容量による極性反転信号の遅延などによ
る輝度傾斜、表示ムラなどを防止するために、コモン転
移電極１０８を複数箇所に設ける必要がある。よって、
ＴＡＢ方式の液晶ディスプレイであれば、ＴＡＢのピッ
チを狭くし、そのＴＡＢ間にコモン転移電極が設けられ
るが、ドライバモノリシック方式の液晶ディスプレイで
は、走査ドライバ１０５およびデータドライバ１０６の
更に外周側にコモン転移電極１０８を複数個配設してい
る。
【０００８】
【発明が解決しようとする課題】ところで、近年益々、
機器の小型化の要請があり、液晶表示装置においても更
なる小型化が強く要望されている。特に、ユーザが観察
する画像表示領域１０１は大きく、周辺の表示に寄与し
ない外周縁部分は可能な限り小さく構成するという要望
が強くある。
機器の小型化の要請があり、液晶表示装置においても更
なる小型化が強く要望されている。特に、ユーザが観察
する画像表示領域１０１は大きく、周辺の表示に寄与し
ない外周縁部分は可能な限り小さく構成するという要望
が強くある。
【０００９】当然の事ながら、上述したドライバモノリ
シック方式のアクティブマトリクス型液晶表示装置１０
０においても同様であり、走査ドライバ１０５およびデ
ータドライバ１０６からなる駆動回路やコモン転移電極
１０８などが配置される、表示に寄与しない領域が、画
像表示領域１０１に対して占める割合の減少を図ること
が要望されている。
シック方式のアクティブマトリクス型液晶表示装置１０
０においても同様であり、走査ドライバ１０５およびデ
ータドライバ１０６からなる駆動回路やコモン転移電極
１０８などが配置される、表示に寄与しない領域が、画
像表示領域１０１に対して占める割合の減少を図ること
が要望されている。
【００１０】しかしながら、液晶表示装置１００におい
て、走査ドライバ１０５およびデータドライバ１０６の
更に外周側に複数のコモン転移電極１０８を形成してい
ることによって、液晶表示パネルの周辺の表示に寄与し
ない外周縁部分の幅が著しく大きくなっていた。
て、走査ドライバ１０５およびデータドライバ１０６の
更に外周側に複数のコモン転移電極１０８を形成してい
ることによって、液晶表示パネルの周辺の表示に寄与し
ない外周縁部分の幅が著しく大きくなっていた。
【００１１】また、これらのコモン転移電極１０８に導
電ぺーストを印刷法などにより塗布しているが、その際
に静電気が発生し易く、その静電気によってその近傍の
能動素子に閾値変動が起こり易い。ドライバモノリシッ
ク方式のアクティブマトリクス型液晶表示装置１００に
おいて、データドライバ１０６を構成するサンプリング
用スイッチング素子以外の能動素子が多少の閾値変動を
起こしても、表示品位にはそれほど影響を与えないが、
サンプリング用スイッチング素子が閾値変動を起こした
場合には、画像表示データのサンプリングレベルがデー
タ信号線１０３によって異なってしまい、表示品位を著
しく低下させてしまう原因となる。
電ぺーストを印刷法などにより塗布しているが、その際
に静電気が発生し易く、その静電気によってその近傍の
能動素子に閾値変動が起こり易い。ドライバモノリシッ
ク方式のアクティブマトリクス型液晶表示装置１００に
おいて、データドライバ１０６を構成するサンプリング
用スイッチング素子以外の能動素子が多少の閾値変動を
起こしても、表示品位にはそれほど影響を与えないが、
サンプリング用スイッチング素子が閾値変動を起こした
場合には、画像表示データのサンプリングレベルがデー
タ信号線１０３によって異なってしまい、表示品位を著
しく低下させてしまう原因となる。
【００１２】本発明は、上記事情に鑑みてなされたもの
で、表示品位を低下させることなく、液晶表示パネル周
辺の表示に寄与しない外周縁部分をより小さくして液晶
表示パネルを小型化することができる液晶表示装置を提
供することを目的とする。
で、表示品位を低下させることなく、液晶表示パネル周
辺の表示に寄与しない外周縁部分をより小さくして液晶
表示パネルを小型化することができる液晶表示装置を提
供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の液晶表示装置
は、能動素子を含む表示用の駆動回路部が画素駆動素子
と同一ベース基板上に形成され、このベース基板と所定
間隔をおいて対向配設された対向基板との間に液晶を挟
持すると共に、ベース基板と、対向基板の対向電極とが
コモン転移電極を介して電気的に接続されたドライバモ
ノリシック方式のアクティブマトリクス型液晶表示装置
において、駆動回路領域に絶縁膜を介してコモン転移電
極を配置したものであり、そのことにより上記目的が達
成される。ここで、駆動回路領域とは、シリアルデータ
をパラレルデータに変換し、データ信号線を駆動するデ
ータドライバ（例えばシフトレジスタ、バッファ回路
部、サンプルホールド回路部やデジタル信号をラッチす
るラッチ回路部、デジタル信号をアナログ信号に変換す
るＤＡＣ回路部などを含む）および、該データドライバ
間の配線部と、走査信号線を駆動する走査ドライバ（例
えばシフトレジスタ、バッファ回路部などを含む）およ
び、該走査ドライバ間の配線部とからなる領域である。
は、能動素子を含む表示用の駆動回路部が画素駆動素子
と同一ベース基板上に形成され、このベース基板と所定
間隔をおいて対向配設された対向基板との間に液晶を挟
持すると共に、ベース基板と、対向基板の対向電極とが
コモン転移電極を介して電気的に接続されたドライバモ
ノリシック方式のアクティブマトリクス型液晶表示装置
において、駆動回路領域に絶縁膜を介してコモン転移電
極を配置したものであり、そのことにより上記目的が達
成される。ここで、駆動回路領域とは、シリアルデータ
をパラレルデータに変換し、データ信号線を駆動するデ
ータドライバ（例えばシフトレジスタ、バッファ回路
部、サンプルホールド回路部やデジタル信号をラッチす
るラッチ回路部、デジタル信号をアナログ信号に変換す
るＤＡＣ回路部などを含む）および、該データドライバ
間の配線部と、走査信号線を駆動する走査ドライバ（例
えばシフトレジスタ、バッファ回路部などを含む）およ
び、該走査ドライバ間の配線部とからなる領域である。
【００１４】この構成により、駆動回路領域に絶縁膜を
介してコモン転移電極を重ねて配置したので、コモン転
移電極の静電気による能動素子の閾値変動が抑えられ、
液晶表示品位の低下が防止されると共に、コモン転移電
極を駆動回路領城に効率的に配置することが可能とな
り、液晶表示パネル周辺の表示に寄与しない外周縁部分
をより小さくすることができて液晶表示パネルの小型化
が可能となる。
介してコモン転移電極を重ねて配置したので、コモン転
移電極の静電気による能動素子の閾値変動が抑えられ、
液晶表示品位の低下が防止されると共に、コモン転移電
極を駆動回路領城に効率的に配置することが可能とな
り、液晶表示パネル周辺の表示に寄与しない外周縁部分
をより小さくすることができて液晶表示パネルの小型化
が可能となる。
【００１５】また、本発明の液晶表示装置は、能動素子
を含む表示用の駆動回路部が画素駆動素子と同一ベース
基板上に形成され、このベース基板と所定間隔をおいて
対向配設された対向基板との間に液晶を挟持すると共
に、ベース基板と、対向基板の対向電極とがコモン転移
電極を介して電気的に接続されたドライバモノリシック
方式のアクティブマトリクス型液晶表示装置において、
少なくとも所定の能動素子を含まない駆動回路領域に絶
縁膜を介してコモン転移電極を配置したものであり、そ
のことにより上記目的が達成される。ここで、少なくと
も所定の能動素子を含まない駆動回路領域とは、所定の
能動素子（例えばサンプルホールド回路のサンプリング
用スイッチング素子）を含まない駆動回路領域であって
もよく、このような所定の能動素子の他に、所定の能動
素子以外の能動素子（例えばシフトレジスタ回路および
バッファ回路の能動素子）をも含まない駆動回路領域で
あってもよい。
を含む表示用の駆動回路部が画素駆動素子と同一ベース
基板上に形成され、このベース基板と所定間隔をおいて
対向配設された対向基板との間に液晶を挟持すると共
に、ベース基板と、対向基板の対向電極とがコモン転移
電極を介して電気的に接続されたドライバモノリシック
方式のアクティブマトリクス型液晶表示装置において、
少なくとも所定の能動素子を含まない駆動回路領域に絶
縁膜を介してコモン転移電極を配置したものであり、そ
のことにより上記目的が達成される。ここで、少なくと
も所定の能動素子を含まない駆動回路領域とは、所定の
能動素子（例えばサンプルホールド回路のサンプリング
用スイッチング素子）を含まない駆動回路領域であって
もよく、このような所定の能動素子の他に、所定の能動
素子以外の能動素子（例えばシフトレジスタ回路および
バッファ回路の能動素子）をも含まない駆動回路領域で
あってもよい。
【００１６】この構成により、能動素子を含まない駆動
回路領域または、所定の能動素子を含まない駆動回路領
域に絶縁膜を介してコモン転移電極を重ねて配置したの
で、コモン転移電極の静電気による能動素子の閾値変動
を招くことなく、液晶表示品位の低下が防止されると共
に、コモン転移電極を駆動回路領城に効率的に配置する
ことが可能となり、液晶表示パネル周辺の表示に寄与し
ない外周縁部分をより小さくすることができて液晶表示
パネルの小型化が可能となる。
回路領域または、所定の能動素子を含まない駆動回路領
域に絶縁膜を介してコモン転移電極を重ねて配置したの
で、コモン転移電極の静電気による能動素子の閾値変動
を招くことなく、液晶表示品位の低下が防止されると共
に、コモン転移電極を駆動回路領城に効率的に配置する
ことが可能となり、液晶表示パネル周辺の表示に寄与し
ない外周縁部分をより小さくすることができて液晶表示
パネルの小型化が可能となる。
【００１７】また、好ましくは、請求項１記載の液晶表
示装置において、少なくとも所定の能動素子を含まない
駆動回路領域は、能動素子を含む所定駆動回路範囲毎に
集積化することにより生じた所定駆動回路範囲間を連結
する配線領域とする。
示装置において、少なくとも所定の能動素子を含まない
駆動回路領域は、能動素子を含む所定駆動回路範囲毎に
集積化することにより生じた所定駆動回路範囲間を連結
する配線領域とする。
【００１８】この構成により、駆動回路部の能動素子の
配設ピッチを所定駆動回路範囲毎に小さくして生じた配
線領域に、絶縁膜を介してコモン転移電極を配置すれ
ば、能動素子を含まない駆動回路領域に絶縁膜を介して
コモン転移電極を重ねて配置することが可能となる。
配設ピッチを所定駆動回路範囲毎に小さくして生じた配
線領域に、絶縁膜を介してコモン転移電極を配置すれ
ば、能動素子を含まない駆動回路領域に絶縁膜を介して
コモン転移電極を重ねて配置することが可能となる。
【００１９】さらに、好ましくは、液晶表示装置におけ
る駆動回路部が、走査信号線を駆動する走査ドライバ
と、データ信号線を駆動するデータドライバとを有し、
これらの走査ドライバおよびデータドライバのうち少な
くとも何れかの駆動回路部を構成する少なくとも１段の
シフトレジスタ回路の配列ピッチを、シフトレジスタ回
路１段当たりの出力により駆動される走査信号線および
／またはデータ信号線に接続される画素の配列ピッチよ
りも小さく構成し、２段以上のシフトレジスタ回路を含
む所定駆動回路範囲毎に、所定範囲の駆動回路を構成す
る能動素子を集積配置して生じた集積駆動回路間の配線
領域上に、コモン転移電極を絶縁膜を介して配置する。
る駆動回路部が、走査信号線を駆動する走査ドライバ
と、データ信号線を駆動するデータドライバとを有し、
これらの走査ドライバおよびデータドライバのうち少な
くとも何れかの駆動回路部を構成する少なくとも１段の
シフトレジスタ回路の配列ピッチを、シフトレジスタ回
路１段当たりの出力により駆動される走査信号線および
／またはデータ信号線に接続される画素の配列ピッチよ
りも小さく構成し、２段以上のシフトレジスタ回路を含
む所定駆動回路範囲毎に、所定範囲の駆動回路を構成す
る能動素子を集積配置して生じた集積駆動回路間の配線
領域上に、コモン転移電極を絶縁膜を介して配置する。
【００２０】この構成により、駆動回路部の能動素子の
配設ピッチを小さくして生じた配線領域を簡単に作るこ
とが可能となる。
配設ピッチを小さくして生じた配線領域を簡単に作るこ
とが可能となる。
【００２１】さらに、好ましくは、液晶表示装置におい
て、所定の能動素子はサンプリング用スイッチング素子
である。
て、所定の能動素子はサンプリング用スイッチング素子
である。
【００２２】上記表示用の駆動回路部は、走査信号線を
駆動する走査ドライバと、データ信号線を駆動するデー
タドライバとを有し、データドライバには、シフトレジ
スタ回路の他にサンプルホールド回路が配設されてい
る。データドライバのサンプルホールド回路を構成する
サンプリング用スイッチング素子以外の能動素子、例え
ばシフトレジスタ回路の能動素子などが多少の閾値変動
を起こしても、表示品位にはそれほど影響を与えない。
したがって、上記構成により、サンプリング用スイッチ
ング素子を含まない駆動回路領域上、即ち、サンプルホ
ールド回路以外の駆動回路領域（例えばシフトレジスタ
回路）上に、絶縁膜を介してコモン転移電極を配置すれ
ば、サンプリング用スイッチング素子の閾値変動を招く
ことがなく、安定した液晶表示品位となる。この場合に
も、コモン転移電極を駆動回路領域上に効率的に配置す
るので、液晶表示パネル周辺の表示に寄与しない外周縁
部分をより小さくできて液晶表示パネルの小型化が可能
となる。
駆動する走査ドライバと、データ信号線を駆動するデー
タドライバとを有し、データドライバには、シフトレジ
スタ回路の他にサンプルホールド回路が配設されてい
る。データドライバのサンプルホールド回路を構成する
サンプリング用スイッチング素子以外の能動素子、例え
ばシフトレジスタ回路の能動素子などが多少の閾値変動
を起こしても、表示品位にはそれほど影響を与えない。
したがって、上記構成により、サンプリング用スイッチ
ング素子を含まない駆動回路領域上、即ち、サンプルホ
ールド回路以外の駆動回路領域（例えばシフトレジスタ
回路）上に、絶縁膜を介してコモン転移電極を配置すれ
ば、サンプリング用スイッチング素子の閾値変動を招く
ことがなく、安定した液晶表示品位となる。この場合に
も、コモン転移電極を駆動回路領域上に効率的に配置す
るので、液晶表示パネル周辺の表示に寄与しない外周縁
部分をより小さくできて液晶表示パネルの小型化が可能
となる。
【００２３】さらに、好ましくは、液晶表示装置におけ
るコモン転移電極の形状が、駆動回路領域に亘って複数
配設された矩形状または丸形状と、駆動回路領域に亘っ
て配設された帯形状とのうち少なくとも何れかの形状で
ある。駆動回路部としては、走査信号線を駆動する走査
ドライバと、データ信号線を駆動するデータドライバと
を有し、走査ドライバは表示パネルの例えば横方向両端
部分に配設され、データドライバは表示パネルの例えば
横方向両端部分に配設されている。この場合、上記駆動
回路領域に亘って配設された帯形状とは、パネル左側の
走査ドライバ領域に亘って配設された帯形状、パネル右
側の走査ドライバ領域に亘って配設された帯形状、パネ
ル上側のデータドライバ領域に亘って配設された帯形
状、パネル下側のデータドライバ領域に亘って配設され
た帯形状であるが、これに限らず、各領域の何れかであ
っても良いし、各領域に亘って連続的に配設された環状
であってもよい。
るコモン転移電極の形状が、駆動回路領域に亘って複数
配設された矩形状または丸形状と、駆動回路領域に亘っ
て配設された帯形状とのうち少なくとも何れかの形状で
ある。駆動回路部としては、走査信号線を駆動する走査
ドライバと、データ信号線を駆動するデータドライバと
を有し、走査ドライバは表示パネルの例えば横方向両端
部分に配設され、データドライバは表示パネルの例えば
横方向両端部分に配設されている。この場合、上記駆動
回路領域に亘って配設された帯形状とは、パネル左側の
走査ドライバ領域に亘って配設された帯形状、パネル右
側の走査ドライバ領域に亘って配設された帯形状、パネ
ル上側のデータドライバ領域に亘って配設された帯形
状、パネル下側のデータドライバ領域に亘って配設され
た帯形状であるが、これに限らず、各領域の何れかであ
っても良いし、各領域に亘って連続的に配設された環状
であってもよい。
【００２４】この構成により、コモン転移電極を、駆動
回路領域に亘って配設された帯形状とすれば、各駆動回
路にかかる付加容量を均一なものとすることが可能とな
り、安定した表示品位となる。
回路領域に亘って配設された帯形状とすれば、各駆動回
路にかかる付加容量を均一なものとすることが可能とな
り、安定した表示品位となる。
【００２５】
【発明の実施の形態】以下、本発明の各実施形態１〜３
について図面を参照しながら詳細に説明する。 （実施形態１）図１は、本発明の実施形態１のドライバ
モノリシック方式のアクティブマトリクス型液晶表示装
置におけるドライバおよびコモン転移電極の概略配置状
態を示す平面図であり、図２は、図１の液晶表示装置の
Ａ１部拡大図である。なお、図７および図８の各部材と
同一の作用効果を奏する部材には同一の符号を付してそ
の説明を省略する。また、図１および図２の各回路部
は、説明を容易にするために模式的に示している。
について図面を参照しながら詳細に説明する。 （実施形態１）図１は、本発明の実施形態１のドライバ
モノリシック方式のアクティブマトリクス型液晶表示装
置におけるドライバおよびコモン転移電極の概略配置状
態を示す平面図であり、図２は、図１の液晶表示装置の
Ａ１部拡大図である。なお、図７および図８の各部材と
同一の作用効果を奏する部材には同一の符号を付してそ
の説明を省略する。また、図１および図２の各回路部
は、説明を容易にするために模式的に示している。
【００２６】図１および図２において、液晶表示装置１
は、画像表示領域１０１の外周部分に、表示用の駆動回
路として走査ドライバ２およびデータドライバ３が設け
られて構成されている。走査ドライバ２およびデータド
ライバ３をそれぞれ複数駆動回路範囲の各走査ドライバ
２ａおよび各データドライバ３ａに分け、各走査ドライ
バ２ａ間を複数の配線２ｂで接続して走査ドライバ２が
構成され、また、各データドライバ３ａ間を複数の配線
３ｂで接続してデータドライバ３が構成されている。こ
れらの各走査ドライバ２ａ間および各データドライバ３
ａ間の複数の配線２ｂ，３ｂ上にそれぞれ、絶縁膜（図
示せず）を介して、信号入力端子１０７から対向基板上
の対向電極（図示せず）に給電するための複数のコモン
転移電極４がそれぞれ配設されている。
は、画像表示領域１０１の外周部分に、表示用の駆動回
路として走査ドライバ２およびデータドライバ３が設け
られて構成されている。走査ドライバ２およびデータド
ライバ３をそれぞれ複数駆動回路範囲の各走査ドライバ
２ａおよび各データドライバ３ａに分け、各走査ドライ
バ２ａ間を複数の配線２ｂで接続して走査ドライバ２が
構成され、また、各データドライバ３ａ間を複数の配線
３ｂで接続してデータドライバ３が構成されている。こ
れらの各走査ドライバ２ａ間および各データドライバ３
ａ間の複数の配線２ｂ，３ｂ上にそれぞれ、絶縁膜（図
示せず）を介して、信号入力端子１０７から対向基板上
の対向電極（図示せず）に給電するための複数のコモン
転移電極４がそれぞれ配設されている。
【００２７】走査ドライバ２は、主に、シフトレジスタ
回路部２１と、バッファ回路部２２とを有している。シ
フトレジスタ回路部２１は、バッファ回路部２２が走査
信号線１０２を順次駆動するために、均等に時間のずれ
たパルス信号であるサンプリング信号を出力するように
なっている。また、バッファ回路部２２はインバータか
らなり、小トランジスタサイズのシフトレジスタ回路部
２１からのサンプリング信号により走査信号を走査信号
線１０２に順次出力するものである。
回路部２１と、バッファ回路部２２とを有している。シ
フトレジスタ回路部２１は、バッファ回路部２２が走査
信号線１０２を順次駆動するために、均等に時間のずれ
たパルス信号であるサンプリング信号を出力するように
なっている。また、バッファ回路部２２はインバータか
らなり、小トランジスタサイズのシフトレジスタ回路部
２１からのサンプリング信号により走査信号を走査信号
線１０２に順次出力するものである。
【００２８】また、走査ドライバ２ａは、所定段（２段
以上）のシフトレジスタ回路２１ａと、このシフトレジ
スタ回路２１ａに対応した所定段（２段以上）のバッフ
ァ回路部２２ａとを有し、これらのシフトレジスタ回路
２１ａおよびバッファ回路部２２ａにより請求項２の所
定駆動回路範囲が構成されている。１段のシフトレジス
タ回路２１の配列ピッチＰ１を、シフトレジスタ回路２
１の１段当たりの出力により駆動される走査信号線１０
２の配列ピッチＰ１１（画素の配列ピッチ）よりも小さ
く設定すると共に、この配列ピッチＰ１のピッチ幅内に
１段のバッファ回路部２２を配設するようにしている。
つまり、シフトレジスタ回路２１の所定段分（所定駆動
回路範囲）に相当するシフトレジスタ回路２１ａおよび
バッファ回路部２２ａを構成する各能動素子を集積配置
（ピッチ幅が小さくなる）し、これによって、その集積
配置間が空いた面積部分（各ドライバ間をつなぐ配線２
ｂ）上に絶縁膜を介してコモン転移電極４を配設するも
のである。したがって、コモン転移電極４は、配線２ｂ
上に形成された絶縁膜上に配設されるものであり、コモ
ン転移電極４の直下には、シフトレジスタ回路２１およ
びバッファ回路部２２を構成する能動素子を含まない駆
動回路領域上に配置している。
以上）のシフトレジスタ回路２１ａと、このシフトレジ
スタ回路２１ａに対応した所定段（２段以上）のバッフ
ァ回路部２２ａとを有し、これらのシフトレジスタ回路
２１ａおよびバッファ回路部２２ａにより請求項２の所
定駆動回路範囲が構成されている。１段のシフトレジス
タ回路２１の配列ピッチＰ１を、シフトレジスタ回路２
１の１段当たりの出力により駆動される走査信号線１０
２の配列ピッチＰ１１（画素の配列ピッチ）よりも小さ
く設定すると共に、この配列ピッチＰ１のピッチ幅内に
１段のバッファ回路部２２を配設するようにしている。
つまり、シフトレジスタ回路２１の所定段分（所定駆動
回路範囲）に相当するシフトレジスタ回路２１ａおよび
バッファ回路部２２ａを構成する各能動素子を集積配置
（ピッチ幅が小さくなる）し、これによって、その集積
配置間が空いた面積部分（各ドライバ間をつなぐ配線２
ｂ）上に絶縁膜を介してコモン転移電極４を配設するも
のである。したがって、コモン転移電極４は、配線２ｂ
上に形成された絶縁膜上に配設されるものであり、コモ
ン転移電極４の直下には、シフトレジスタ回路２１およ
びバッファ回路部２２を構成する能動素子を含まない駆
動回路領域上に配置している。
【００２９】データドライバ３は、主に、シフトレジス
タ回路部３１と、バッファ回路部３２と、サンプルホー
ルド回路部３３とを有している。シフトレジスタ回路部
３１は、サンプルホールド回路部３３がビデオ信号のサ
ンプリングを順次行うように、均等に時間のずれたパル
ス信号であるサンプリング信号を出力するようになって
いる。バッファ回路部３２はインバータからなり、小ト
ランジスタサイズのシフトレジスタ回路部３１の出力信
号にて、大トランジスタサイズのサンプルホールド回路
部３３を駆動するために必要なものである。サンプルホ
ールド回路部３３は、ビデオ信号をサンプリングするた
めの複数の能動素子としてのサンプリング用スイッチン
グ素子から構成されている。このサンプリング用スイッ
チング素子は、ビデオ信号の画像情報を各データ信号線
１０３の経路内に蓄えるものであり、各サンプリング用
スイッチング素子のオン／オフは、バッファ回路部３２
から出力されるサンプリング信号にて制御されている。
タ回路部３１と、バッファ回路部３２と、サンプルホー
ルド回路部３３とを有している。シフトレジスタ回路部
３１は、サンプルホールド回路部３３がビデオ信号のサ
ンプリングを順次行うように、均等に時間のずれたパル
ス信号であるサンプリング信号を出力するようになって
いる。バッファ回路部３２はインバータからなり、小ト
ランジスタサイズのシフトレジスタ回路部３１の出力信
号にて、大トランジスタサイズのサンプルホールド回路
部３３を駆動するために必要なものである。サンプルホ
ールド回路部３３は、ビデオ信号をサンプリングするた
めの複数の能動素子としてのサンプリング用スイッチン
グ素子から構成されている。このサンプリング用スイッ
チング素子は、ビデオ信号の画像情報を各データ信号線
１０３の経路内に蓄えるものであり、各サンプリング用
スイッチング素子のオン／オフは、バッファ回路部３２
から出力されるサンプリング信号にて制御されている。
【００３０】また、データドライバ３ａは、所定段（２
段以上）のシフトレジスタ回路部３１ａと、このシフト
レジスタ回路部３１ａに対応した所定段（２段以上）の
バッファ回路部３２ａと、このバッファ回路部３２ａに
対応した所定段（２段以上）のサンプルホールド回路部
３３ａとを有している。１段のシフトレジスタ回路３１
の配列ピッチＰ２を、シフトレジスタ回路３１の１段当
たりの出力により駆動されるデータ信号線１０３に接続
される画素の配列ピッチＰ２１よりも小さく設定すると
共に、この配列ピッチＰ２のピッチ幅内に１段のバッフ
ァ回路部３２およびサンプルホールド回路部３３を配設
するようにしている。つまり、シフトレジスタ回路３
１、バッファ回路部３２およびサンプルホールド回路部
３３の所定段分（所定駆動回路範囲）を構成する能動素
子を集積配置（ピッチ幅が小さくなる）し、これによっ
て、その集積配置間が空いた面積部分（各ドライバ間を
つなぐ配線３ｂ）上に絶縁膜を介してコモン転移電極４
を配設するようにしている。したがって、コモン転移電
極４は、配線３ｂ上に形成された絶縁膜上に配設される
ものであり、コモン転移電極４の直下には、シフトレジ
スタ回路３１およびバッファ回路部３２を構成する能動
素子を含まない駆動回路領域上に配置している。
段以上）のシフトレジスタ回路部３１ａと、このシフト
レジスタ回路部３１ａに対応した所定段（２段以上）の
バッファ回路部３２ａと、このバッファ回路部３２ａに
対応した所定段（２段以上）のサンプルホールド回路部
３３ａとを有している。１段のシフトレジスタ回路３１
の配列ピッチＰ２を、シフトレジスタ回路３１の１段当
たりの出力により駆動されるデータ信号線１０３に接続
される画素の配列ピッチＰ２１よりも小さく設定すると
共に、この配列ピッチＰ２のピッチ幅内に１段のバッフ
ァ回路部３２およびサンプルホールド回路部３３を配設
するようにしている。つまり、シフトレジスタ回路３
１、バッファ回路部３２およびサンプルホールド回路部
３３の所定段分（所定駆動回路範囲）を構成する能動素
子を集積配置（ピッチ幅が小さくなる）し、これによっ
て、その集積配置間が空いた面積部分（各ドライバ間を
つなぐ配線３ｂ）上に絶縁膜を介してコモン転移電極４
を配設するようにしている。したがって、コモン転移電
極４は、配線３ｂ上に形成された絶縁膜上に配設される
ものであり、コモン転移電極４の直下には、シフトレジ
スタ回路３１およびバッファ回路部３２を構成する能動
素子を含まない駆動回路領域上に配置している。
【００３１】以上により、本実施形態１によれば、走査
ドライバ２およびデータドライバ３の所定範囲毎の駆動
回路部（走査ドライバ２ａおよびデータドライバ３ａ）
の能動素子の配設ピッチを小さくして生じた配線領域
（２ｂ，３ｂ）上に絶縁膜を介してコモン転移電極４を
配置したものである。即ち、液晶表示領域１０１の外側
に配置される走査ドライバ２およびデータドライバ３の
上記各配線領域とコモン転移電極４間に絶縁膜を介在さ
せて同一平面上に重ねて配置したため、コモン転移電極
４の静電気による能動素子の閾値変動を招くことなく、
液晶表示品位の低下を防止すると共に、コモン転移電極
４を駆動回路配線領城上に効率よく重ねて配置すること
ができて、液晶表示パネル周辺の表示に寄与しない外周
縁部分をより小さくすることができ、液晶表示パネルの
小型化を図ることができる。
ドライバ２およびデータドライバ３の所定範囲毎の駆動
回路部（走査ドライバ２ａおよびデータドライバ３ａ）
の能動素子の配設ピッチを小さくして生じた配線領域
（２ｂ，３ｂ）上に絶縁膜を介してコモン転移電極４を
配置したものである。即ち、液晶表示領域１０１の外側
に配置される走査ドライバ２およびデータドライバ３の
上記各配線領域とコモン転移電極４間に絶縁膜を介在さ
せて同一平面上に重ねて配置したため、コモン転移電極
４の静電気による能動素子の閾値変動を招くことなく、
液晶表示品位の低下を防止すると共に、コモン転移電極
４を駆動回路配線領城上に効率よく重ねて配置すること
ができて、液晶表示パネル周辺の表示に寄与しない外周
縁部分をより小さくすることができ、液晶表示パネルの
小型化を図ることができる。
【００３２】なお、本実施形態１では、複数のコモン転
移電極４の配設位置を走査ドライバ２およびデータドラ
イバ３の配設位置に適用する場合を例示したが、これに
限らず、コモン転移電極４の配設位置を、例えば、走査
ドライバ２の配設位置のみ、またはデータドライバ３の
配設位置のみに適用してもよい。
移電極４の配設位置を走査ドライバ２およびデータドラ
イバ３の配設位置に適用する場合を例示したが、これに
限らず、コモン転移電極４の配設位置を、例えば、走査
ドライバ２の配設位置のみ、またはデータドライバ３の
配設位置のみに適用してもよい。
【００３３】また、本実施形態１では、走査ドライバ２
のバッファ回路部２２、およびデータドライバ３のバッ
ファ回路部３２およびサンプルホールド回路部３３にお
いても、上記配列ピッチＰ１を、シフトレジスタ回路２
１の１段あたりの出力により駆動される走査信号線１０
２の配列ピッチＰ１１よりも小さくすると共に、上記配
列ピッチＰ２を、シフトレジスタ回路３１の１段あたり
の出力により駆動されるデータ信号線１０３に接続され
る画素の配列ピッチＰ２１よりも小さくし、これらの回
路の能動素子を集積配置する構成を例示したが、これに
限らず、コモン転移電極４の配設位置を、シフトレジス
タ回路部２１または／およびシフトレジスタ回路部３１
の配設位置のみに適用するようにしてもよい。
のバッファ回路部２２、およびデータドライバ３のバッ
ファ回路部３２およびサンプルホールド回路部３３にお
いても、上記配列ピッチＰ１を、シフトレジスタ回路２
１の１段あたりの出力により駆動される走査信号線１０
２の配列ピッチＰ１１よりも小さくすると共に、上記配
列ピッチＰ２を、シフトレジスタ回路３１の１段あたり
の出力により駆動されるデータ信号線１０３に接続され
る画素の配列ピッチＰ２１よりも小さくし、これらの回
路の能動素子を集積配置する構成を例示したが、これに
限らず、コモン転移電極４の配設位置を、シフトレジス
タ回路部２１または／およびシフトレジスタ回路部３１
の配設位置のみに適用するようにしてもよい。
【００３４】（実施形態２）本実施形態２では、コモン
転移電極を、データドライバを構成する所定の能動素子
（サンプルホールド回路のサンプリング用スイッチング
素子）を含まない駆動回路領域上に配置する場合であ
る。
転移電極を、データドライバを構成する所定の能動素子
（サンプルホールド回路のサンプリング用スイッチング
素子）を含まない駆動回路領域上に配置する場合であ
る。
【００３５】図３は、本発明の実施形態２のドライバモ
ノリシック方式のアクティブマトリクス型液晶表示装置
におけるドライバおよびコモン転移電極の概略配置状態
を示す平面図であり、図４は、図３の液晶表示装置のＡ
２部拡大図である。なお、図７および図８の各部材と同
一の作用効果を奏する部材には同一の符号を付してその
説明を省略する。また、図３および図４の各回路部は、
説明を容易にするために模式的に示している。
ノリシック方式のアクティブマトリクス型液晶表示装置
におけるドライバおよびコモン転移電極の概略配置状態
を示す平面図であり、図４は、図３の液晶表示装置のＡ
２部拡大図である。なお、図７および図８の各部材と同
一の作用効果を奏する部材には同一の符号を付してその
説明を省略する。また、図３および図４の各回路部は、
説明を容易にするために模式的に示している。
【００３６】図３および図４において、液晶表示装置１
１は、コモン転移電極５を、絶縁膜（図示せず）を介し
て、データドライバ１０６を構成するサンプリング用ス
イッチング素子を含まない駆動回路領域、即ちサンプル
ホールド回路１０６３以外のシフトレジスタ回路１０６
１およびバッファ回路１０６２上に配置している。これ
は、表示品位に大きく影響を及ぼすデータドライバ１０
６を構成するサンプルホールド回路１０６３のサンプリ
ング用スイッチング素子以外の能動素子（例えばシフト
レジスタ回路１０６１の能動素子）が、多少の閾値変動
を起こした場合でも、表示品位にはそれほど影響を与え
ないためである。なお、走査ドライバ１０５、即ちシフ
トレジスタ回路１０５１およびバッファ回路１０５２上
にも、複数の矩形状（または丸状）のコモン転移電極５
を絶縁膜（図示せず）を介して配置している。
１は、コモン転移電極５を、絶縁膜（図示せず）を介し
て、データドライバ１０６を構成するサンプリング用ス
イッチング素子を含まない駆動回路領域、即ちサンプル
ホールド回路１０６３以外のシフトレジスタ回路１０６
１およびバッファ回路１０６２上に配置している。これ
は、表示品位に大きく影響を及ぼすデータドライバ１０
６を構成するサンプルホールド回路１０６３のサンプリ
ング用スイッチング素子以外の能動素子（例えばシフト
レジスタ回路１０６１の能動素子）が、多少の閾値変動
を起こした場合でも、表示品位にはそれほど影響を与え
ないためである。なお、走査ドライバ１０５、即ちシフ
トレジスタ回路１０５１およびバッファ回路１０５２上
にも、複数の矩形状（または丸状）のコモン転移電極５
を絶縁膜（図示せず）を介して配置している。
【００３７】以上により、本実施形態２によれば、サン
プリング用スイッチング素子の閾値変動を招くことがな
く、コモン転移電極５を駆動回路領域上に効率的に配置
させるため、液晶パネル周辺の表示に寄与しない外周縁
部分をより小さくできて、液晶表示パネルの小型化を図
ることができる。
プリング用スイッチング素子の閾値変動を招くことがな
く、コモン転移電極５を駆動回路領域上に効率的に配置
させるため、液晶パネル周辺の表示に寄与しない外周縁
部分をより小さくできて、液晶表示パネルの小型化を図
ることができる。
【００３８】（実施形態３）本実施形態３では、上記実
施形態２に記載されたコモン転移電極５が複数の矩形状
に形成されていたものを、両端の各ドライバーに亘って
帯形状で環状に形成された場合である。
施形態２に記載されたコモン転移電極５が複数の矩形状
に形成されていたものを、両端の各ドライバーに亘って
帯形状で環状に形成された場合である。
【００３９】図５は、本発明の実施形態３のドライバモ
ノリシック方式のアクティブマトリクス型液晶表示装置
におけるドライバおよびコモン転移電極の概略配置状態
を示す平面図であり、図６は、図５の液晶表示装置のＡ
３部拡大図である。なお、図７および図８の各部材と同
一の作用効果を奏する部材には同一の符号を付してその
説明を省略する。また、図５および図６の各回路部は、
説明を容易にするために模式的に示している。
ノリシック方式のアクティブマトリクス型液晶表示装置
におけるドライバおよびコモン転移電極の概略配置状態
を示す平面図であり、図６は、図５の液晶表示装置のＡ
３部拡大図である。なお、図７および図８の各部材と同
一の作用効果を奏する部材には同一の符号を付してその
説明を省略する。また、図５および図６の各回路部は、
説明を容易にするために模式的に示している。
【００４０】図５および図６において、液晶表示装置１
２は、帯形状で環状のコモン転移電極６を、データドラ
イバ１０６のサンプルホールド回路１０６３を除く駆動
回路（シフトレジスタ回路１０５１およびバッファ回路
１０５２と、シフトレジスタ回路１０６１およびバッフ
ァ回路１０６２）に亘ってその上に絶縁膜（図示せず）
を介して配置したものである。これは、各走査ドライバ
１０５およびデータドライバ１０６上に矩形環状の均一
なコモン転移電極６を形成することにより、各駆動回路
にかかる付加容量を均一にすることができて、より安定
した表示品位を得ることができるものである。
２は、帯形状で環状のコモン転移電極６を、データドラ
イバ１０６のサンプルホールド回路１０６３を除く駆動
回路（シフトレジスタ回路１０５１およびバッファ回路
１０５２と、シフトレジスタ回路１０６１およびバッフ
ァ回路１０６２）に亘ってその上に絶縁膜（図示せず）
を介して配置したものである。これは、各走査ドライバ
１０５およびデータドライバ１０６上に矩形環状の均一
なコモン転移電極６を形成することにより、各駆動回路
にかかる付加容量を均一にすることができて、より安定
した表示品位を得ることができるものである。
【００４１】なお、本実施形態１〜３では、コモン転移
電極を、データドライバを構成する所定の能動素子（サ
ンプルホールド回路のサンプリング用スイッチング素
子）を含まない駆動回路領域上に配置する場合について
説明したが、これに限らず、駆動回路領域に絶縁膜を介
してコモン転移電極を重ねて配置してもよく、コモン転
移電極の静電気による能動素子の閾値変動を抑えること
ができる。
電極を、データドライバを構成する所定の能動素子（サ
ンプルホールド回路のサンプリング用スイッチング素
子）を含まない駆動回路領域上に配置する場合について
説明したが、これに限らず、駆動回路領域に絶縁膜を介
してコモン転移電極を重ねて配置してもよく、コモン転
移電極の静電気による能動素子の閾値変動を抑えること
ができる。
【００４２】
【発明の効果】以上により、請求項１によれば、駆動回
路領域に絶縁膜を介してコモン転移電極を重ねて配置し
たため、コモン転移電極の静電気による能動素子の閾値
変動を抑えることができ、液晶表示品位の低下を防止す
ると共に、コモン転移電極を駆動回路領城に効率的に配
置することができて、液晶表示パネル周辺の表示に寄与
しない外周縁部分をより小さくすることができ、液晶表
示パネルの小型化を図ることができる。
路領域に絶縁膜を介してコモン転移電極を重ねて配置し
たため、コモン転移電極の静電気による能動素子の閾値
変動を抑えることができ、液晶表示品位の低下を防止す
ると共に、コモン転移電極を駆動回路領城に効率的に配
置することができて、液晶表示パネル周辺の表示に寄与
しない外周縁部分をより小さくすることができ、液晶表
示パネルの小型化を図ることができる。
【００４３】また、請求項２によれば、能動素子を含ま
ない駆動回路領域上に絶縁膜を介してコモン転移電極を
重ねて配置したため、コモン転移電極の静電気による能
動素子の閾値変動を招くことなく、液晶表示品位の低下
を防止することができると共に、コモン転移電極を駆動
回路領城上に効率的に配置することができて、液晶表示
パネル周辺の表示に寄与しない外周縁部分をより小さく
することができ、液晶表示パネルの小型化を図ることが
できる。
ない駆動回路領域上に絶縁膜を介してコモン転移電極を
重ねて配置したため、コモン転移電極の静電気による能
動素子の閾値変動を招くことなく、液晶表示品位の低下
を防止することができると共に、コモン転移電極を駆動
回路領城上に効率的に配置することができて、液晶表示
パネル周辺の表示に寄与しない外周縁部分をより小さく
することができ、液晶表示パネルの小型化を図ることが
できる。
【００４４】さらに、請求項３によれば、駆動回路部の
能動素子の配設ピッチを所定駆動回路毎に小さくして生
じた配線領域上に絶縁膜を介してコモン転移電極を配置
するため、能動素子を含まない駆動回路領域上に絶縁膜
を介してコモン転移電極を重ねて配置することができ
る。
能動素子の配設ピッチを所定駆動回路毎に小さくして生
じた配線領域上に絶縁膜を介してコモン転移電極を配置
するため、能動素子を含まない駆動回路領域上に絶縁膜
を介してコモン転移電極を重ねて配置することができ
る。
【００４５】さらに、請求項４によれば、駆動回路部の
能動素子の配設ピッチを小さくして生じた配線領域を簡
単に作ることができる。
能動素子の配設ピッチを小さくして生じた配線領域を簡
単に作ることができる。
【００４６】さらに、請求項５によれば、サンプリング
用スイッチング素子を含まない駆動回路領域上に絶縁膜
を介してコモン転移電極を配置することにより、サンプ
リング用スイッチング素子の閾値変動を招くことがな
く、安定した良好な液晶表示品位とすることができると
共に、液晶パネル周辺の表示に寄与しない外周縁部分を
より小さくできて、液晶表示パネルの小型化を図ること
ができる。
用スイッチング素子を含まない駆動回路領域上に絶縁膜
を介してコモン転移電極を配置することにより、サンプ
リング用スイッチング素子の閾値変動を招くことがな
く、安定した良好な液晶表示品位とすることができると
共に、液晶パネル周辺の表示に寄与しない外周縁部分を
より小さくできて、液晶表示パネルの小型化を図ること
ができる。
【００４７】さらに、請求項６によれば、コモン転移電
極を、駆動回路領域に亘って配設された帯形状とすれ
ば、各駆動回路にかかる付加容量を均一なものとするこ
とができて、より安定した表示品位とすることができ
る。
極を、駆動回路領域に亘って配設された帯形状とすれ
ば、各駆動回路にかかる付加容量を均一なものとするこ
とができて、より安定した表示品位とすることができ
る。
【図１】本発明の実施形態１のドライバモノリシック方
式のアクティブマトリクス型液晶表示装置におけるドラ
イバおよびコモン転移電極の概略配置状態を示す平面図
である。
式のアクティブマトリクス型液晶表示装置におけるドラ
イバおよびコモン転移電極の概略配置状態を示す平面図
である。
【図２】図１の液晶表示装置のＡ１部拡大図である。
【図３】本発明の実施形態２のドライバモノリシック方
式のアクティブマトリクス型液晶表示装置におけるドラ
イバおよびコモン転移電極の概略配置状態を示す平面図
である。
式のアクティブマトリクス型液晶表示装置におけるドラ
イバおよびコモン転移電極の概略配置状態を示す平面図
である。
【図４】図３の液晶表示装置のＡ２部拡大図である。
【図５】本発明の実施形態３のドライバモノリシック方
式のアクティブマトリクス型液晶表示装置におけるドラ
イバおよびコモン転移電極の概略配置状態を示す平面図
である。
式のアクティブマトリクス型液晶表示装置におけるドラ
イバおよびコモン転移電極の概略配置状態を示す平面図
である。
【図６】図３の液晶表示装置のＡ３部拡大図である。
【図７】従来のドライバモノリシック方式のアクティブ
マトリクス型液晶表示装置におけるドライバおよびコモ
ン転移電極の概略配置状態を示す平面図である。
マトリクス型液晶表示装置におけるドライバおよびコモ
ン転移電極の概略配置状態を示す平面図である。
【図８】図７の液晶表示装置のＡ部拡大図である。
１，１１，１２ 液晶表示装置 ２，２ａ 走査ドライバ ２ｂ，３ｂ 配線 ３，３ａ データドライバ ４，５，６ コモン転移電極 ２１，２１ａ，３１，３１ａ，１０５１，１０６１
シフトレジスタ回路部 ２２，２２ａ，３２，３２ａ，１０５２，１０６２
バッファ回路部 ３３，３３ａ，１０６３ サンプルホールド回路部 １０２ 走査信号線 １０３ データ信号線
シフトレジスタ回路部 ２２，２２ａ，３２，３２ａ，１０５２，１０６２
バッファ回路部 ３３，３３ａ，１０６３ サンプルホールド回路部 １０２ 走査信号線 １０３ データ信号線
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｇ０２Ｆ 1/133 ５５０ Ｇ０２Ｆ 1/136 ５００ (72)発明者 久保田 靖 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H092 GA39 GA59 JA24 JA38 JA42 JB13 JB23 JB32 MA12 NA07 NA25 NA27 PA06 QA07 2H093 NA16 NC22 NC23 NC24 NC25 NC26 NC27 NC34 ND42 ND43 ND50 NE03 NE07 5C094 AA15 BA03 BA43 CA19 DA15 EA04 EA05 EA07
Claims (6)
- 【請求項１】 能動素子を含む表示用の駆動回路部が画
素駆動素子と同一ベース基板上に形成され、前記ベース
基板と、該ベース基板と所定間隔をおいて対向配設され
た対向基板との間に液晶を挟持すると共に、前記ベース
基板と、前記対向基板の対向電極とがコモン転移電極を
介して電気的に接続されたドライバモノリシック方式の
アクティブマトリクス型液晶表示装置において、駆動回
路領域に絶縁膜を介して前記コモン転移電極を配置した
液晶表示装置。 - 【請求項２】 能動素子を含む表示用の駆動回路部が画
素駆動素子と同一ベース基板上に形成され、前記ベース
基板と、該ベース基板と所定間隔をおいて対向配設され
た対向基板との間に液晶を挟持すると共に、前記ベース
基板と、前記対向基板の対向電極とがコモン転移電極を
介して電気的に接続されたドライバモノリシック方式の
アクティブマトリクス型液晶表示装置において、駆動回
路領域であって、少なくとも所定の能動素子を含まない
駆動回路領域に絶縁膜を介して前記コモン転移電極を配
置した液晶表示装置。 - 【請求項３】 請求項１または２記載の液晶表示装置に
おいて、前記少なくとも所定の能動素子を含まない駆動
回路領域は、前記能動素子を含む所定駆動回路範囲毎に
集積化することにより生じた前記所定駆動回路範囲間を
連結する配線領域とする液晶表示装置。 - 【請求項４】 前記駆動回路部が、走査信号線を駆動す
る走査ドライバと、データ信号線を駆動するデータドラ
イバとを有し、これらの走査ドライバおよびデータドラ
イバのうち少なくとも何れかの駆動回路部を構成する少
なくとも１段のシフトレジスタ回路の配列ピッチを、前
記シフトレジスタ回路１段当たりの出力により駆動され
る走査信号線および／またはデータ信号線に接続される
画素の配列ピッチよりも小さく構成し、２段以上の前記
シフトレジスタ回路を含む所定駆動回路範囲毎に、所定
範囲の駆動回路を構成する能動素子を集積配置して生じ
た集積駆動回路間の配線領域上に、前記コモン転移電極
を絶縁膜を介して配置した請求項３記載の液晶表示装
置。 - 【請求項５】 前記所定の能動素子はサンプリング用ス
イッチング素子である請求項１または２記載の液晶表示
装置。 - 【請求項６】 前記コモン転移電極の形状が、前記駆動
回路領域に亘って複数配設された矩形状または丸形状
と、前記駆動回路領域に亘って配設された帯形状とのう
ち少なくとも何れかの形状である請求項５記載の液晶表
示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000183843A JP3948883B2 (ja) | 2000-06-19 | 2000-06-19 | 液晶表示装置 |
| TW090114746A TWI295404B (en) | 2000-06-19 | 2001-06-18 | Liquid crystal display device |
| CNB011233060A CN1164969C (zh) | 2000-06-19 | 2001-06-19 | 包括驱动电路系统的液晶显示装置 |
| US09/883,263 US6483495B2 (en) | 2000-06-19 | 2001-06-19 | Liquid crystal display device |
| KR10-2001-0034799A KR100418646B1 (ko) | 2000-06-19 | 2001-06-19 | 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000183843A JP3948883B2 (ja) | 2000-06-19 | 2000-06-19 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002006331A true JP2002006331A (ja) | 2002-01-09 |
| JP3948883B2 JP3948883B2 (ja) | 2007-07-25 |
Family
ID=18684359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000183843A Expired - Fee Related JP3948883B2 (ja) | 2000-06-19 | 2000-06-19 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6483495B2 (ja) |
| JP (1) | JP3948883B2 (ja) |
| KR (1) | KR100418646B1 (ja) |
| CN (1) | CN1164969C (ja) |
| TW (1) | TWI295404B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007026446A1 (ja) * | 2005-08-30 | 2007-03-08 | Sharp Kabushiki Kaisha | デバイス基板および液晶パネル |
| JP2010175700A (ja) * | 2009-01-28 | 2010-08-12 | Casio Computer Co Ltd | 液晶表示装置 |
| JP2010237564A (ja) * | 2009-03-31 | 2010-10-21 | Casio Computer Co Ltd | 表示装置及びデータドライバの出力補正方法 |
| WO2012115052A1 (ja) * | 2011-02-25 | 2012-08-30 | シャープ株式会社 | 表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器 |
| US9164334B2 (en) | 2010-12-27 | 2015-10-20 | Sharp Kabushiki Kaisha | Display device and method of manufacturing same |
| US9651835B2 (en) | 2013-01-11 | 2017-05-16 | Sharp Kabushiki Kaisha | Display panel |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100767365B1 (ko) * | 2001-08-29 | 2007-10-17 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| JP3707472B2 (ja) * | 2002-03-22 | 2005-10-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2004054168A (ja) * | 2002-07-24 | 2004-02-19 | Hitachi Ltd | 画像表示装置 |
| KR101002934B1 (ko) * | 2003-07-21 | 2010-12-21 | 삼성전자주식회사 | 액정표시장치 |
| TW594177B (en) * | 2003-07-23 | 2004-06-21 | Hannstar Display Corp | Liquid crystal display panel for eliminating flicker |
| US7675501B2 (en) * | 2003-12-17 | 2010-03-09 | Samsung Electronics Co., Ltd. | Liquid crystal display apparatus with light sensor |
| JP3956959B2 (ja) * | 2004-06-24 | 2007-08-08 | セイコーエプソン株式会社 | 有機ｅｌ装置及び電子機器 |
| TWI354955B (en) * | 2007-02-21 | 2011-12-21 | Creator Technology Bv | A flexible display and a method of producing a fle |
| KR101647277B1 (ko) * | 2008-02-05 | 2016-08-10 | 다이나믹 마이크로시스템즈 세미컨덕터 이큅먼트 게엠베하 | 베어 스토커용 자동 취급 버퍼 |
| CN101943811B (zh) * | 2009-07-06 | 2012-07-04 | 胜华科技股份有限公司 | 平面显示器面板 |
| TWI407227B (zh) * | 2009-10-01 | 2013-09-01 | Au Optronics Corp | 具控制電路保護功能之平面顯示裝置 |
| US20120200482A1 (en) * | 2009-10-08 | 2012-08-09 | Sharp Kabushiki Kaisha | Liquid crystal display panel |
| TWI489185B (zh) * | 2012-09-10 | 2015-06-21 | Au Optronics Corp | 顯示面板 |
| KR101600243B1 (ko) * | 2015-09-16 | 2016-03-08 | 주식회사 일신에프에이 | 상하접이식 풉용 버퍼장치 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0695185A (ja) | 1992-09-11 | 1994-04-08 | Sumitomo Electric Ind Ltd | 有機非線形光学材料 |
| JPH06110071A (ja) * | 1992-09-30 | 1994-04-22 | Nec Corp | 液晶表示装置 |
| US5592199A (en) * | 1993-01-27 | 1997-01-07 | Sharp Kabushiki Kaisha | Assembly structure of a flat type device including a panel having electrode terminals disposed on a peripheral portion thereof and method for assembling the same |
| JPH06242457A (ja) | 1993-02-19 | 1994-09-02 | Hitachi Ltd | 反射式液晶ディスプレイ |
| JP3407396B2 (ja) | 1994-03-29 | 2003-05-19 | カシオ計算機株式会社 | 液晶表示素子 |
| US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
| US6025901A (en) * | 1995-08-14 | 2000-02-15 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for producing the same |
| JP2776348B2 (ja) | 1995-11-29 | 1998-07-16 | 日本電気株式会社 | 液晶表示素子 |
| KR19990009398A (ko) * | 1997-07-09 | 1999-02-05 | 구자홍 | 액정표시장치의 데이터 인가부의 구조 |
| JPH1186586A (ja) * | 1997-09-03 | 1999-03-30 | Furontetsuku:Kk | シフトレジスタ装置および表示装置 |
| JP3536639B2 (ja) | 1998-01-09 | 2004-06-14 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| WO2000043834A1 (fr) * | 1999-01-20 | 2000-07-27 | Citizen Watch Co., Ltd. | Structure pour monter un dispositif a semiconducteur sur un affichage a cristaux liquides, et dispositif a semiconducteur |
| JP2000275607A (ja) | 1999-03-19 | 2000-10-06 | Advanced Display Inc | 液晶表示装置 |
| KR100391843B1 (ko) * | 2001-03-26 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치의 실장 방법 및 그 구조 |
-
2000
- 2000-06-19 JP JP2000183843A patent/JP3948883B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-18 TW TW090114746A patent/TWI295404B/zh not_active IP Right Cessation
- 2001-06-19 KR KR10-2001-0034799A patent/KR100418646B1/ko not_active Expired - Fee Related
- 2001-06-19 US US09/883,263 patent/US6483495B2/en not_active Expired - Lifetime
- 2001-06-19 CN CNB011233060A patent/CN1164969C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007026446A1 (ja) * | 2005-08-30 | 2007-03-08 | Sharp Kabushiki Kaisha | デバイス基板および液晶パネル |
| JPWO2007026446A1 (ja) * | 2005-08-30 | 2009-03-05 | シャープ株式会社 | デバイス基板および液晶パネル |
| JP2010175700A (ja) * | 2009-01-28 | 2010-08-12 | Casio Computer Co Ltd | 液晶表示装置 |
| JP2010237564A (ja) * | 2009-03-31 | 2010-10-21 | Casio Computer Co Ltd | 表示装置及びデータドライバの出力補正方法 |
| US9164334B2 (en) | 2010-12-27 | 2015-10-20 | Sharp Kabushiki Kaisha | Display device and method of manufacturing same |
| US9507231B2 (en) | 2010-12-27 | 2016-11-29 | Sharp Kabushiki Kaisha | Display device |
| WO2012115052A1 (ja) * | 2011-02-25 | 2012-08-30 | シャープ株式会社 | 表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器 |
| US9651835B2 (en) | 2013-01-11 | 2017-05-16 | Sharp Kabushiki Kaisha | Display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| US6483495B2 (en) | 2002-11-19 |
| CN1331465A (zh) | 2002-01-16 |
| KR20010113562A (ko) | 2001-12-28 |
| US20010055010A1 (en) | 2001-12-27 |
| TWI295404B (en) | 2008-04-01 |
| CN1164969C (zh) | 2004-09-01 |
| KR100418646B1 (ko) | 2004-02-11 |
| JP3948883B2 (ja) | 2007-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10861924B2 (en) | Display panel and display device with notch | |
| JP3948883B2 (ja) | 液晶表示装置 | |
| US8310427B2 (en) | Liquid crystal display having common voltage regenerator and driving method thereof | |
| JP4988378B2 (ja) | 液晶表示装置 | |
| US20090296039A1 (en) | Thin Film Transistor Array Panel With Improved Connection to Test Lines | |
| WO2007135893A1 (ja) | 表示装置 | |
| JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
| JP2007128092A (ja) | 液晶表示装置 | |
| US8797252B2 (en) | Liquid crystal display apparatus and method for generating a driver signal based on resistance ratios | |
| JP2003271070A (ja) | 電気光学装置、および電子機器 | |
| US20130107153A1 (en) | Thin film transistor array structure and liquid crystal panel using the same | |
| US10847109B2 (en) | Active matrix substrate and display panel | |
| KR100531388B1 (ko) | 표시 장치 | |
| JP2003271067A (ja) | 電気光学装置の製造方法、電気光学装置、および電子機器 | |
| US8659531B2 (en) | Display device and driving apparatus thereof | |
| JP4024604B2 (ja) | 液晶表示装置 | |
| JPH04360127A (ja) | 液晶表示装置 | |
| US6670936B1 (en) | Liquid crystal display | |
| JP3771982B2 (ja) | 表示用半導体装置 | |
| JP2001051254A (ja) | 液晶表示装置 | |
| US7142267B2 (en) | Active matrix display device | |
| US20060158577A1 (en) | Thin film transistor array panel for liquid crystal display and liquid crystal display | |
| JP2001119032A (ja) | アクティブマトリクス型表示装置 | |
| JPH04319919A (ja) | 液晶表示装置 | |
| KR20050059647A (ko) | 액정 표시 장치 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040423 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040520 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040610 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040806 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |