JP2002014806A - ディジタル信号処理プロセッサ及びこれに用いるディジタルデータを記録したコンピュータ読み取り可能な記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 外部に設けたデータ形式変換装置１０がディ
ジタルデータのビット配列の変換を行うために、データ
形式変換装置１０とデータをやり取りする手順が必要で
あることから、ディジタルデータのビット配列を変換し
て演算処理を行うと処理速度が大幅に遅れ、ディジタル
信号処理プロセッサの処理速度の高速化に制約を与える
という課題があった。 【解決手段】 命令の種類を表す命令コード部と、任意
の数値を設定可能なパラメータ部とを含む命令フォーマ
ットを有するディジタルデータをデコードして、命令コ
ード部の内容とパラメータ部に設定された数値とを抽出
する命令デコード手段と、命令コード部の内容がディジ
タルデータのビット配列を所定のビット数単位で変換す
る命令であると、パラメータ部に設定された数値を所定
のビット数としてディジタルデータのビット配列を変換
する演算処理手段とを備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は複数ビットからな
るディジタルデータのビット配列を所定のビット数単位
で変換するディジタル信号処理プロセッサに係り、特に
使用するディジタルデータの命令フォーマットに特定の
構造を設けて、１演算サイクルで上記処理を行うことが
できるディジタル信号処理プロセッサ及びこれに用いる
ディジタルデータを記録したコンピュータ読み取り可能
な記録媒体に関するものである。

【０００２】

【従来の技術】ディジタル信号処理を利用する機器にお
いて、例えばメーカーが異なる複数の機器が接続される
場合で、機器間でディジタルデータのデータ形式が異な
る場合がある。このような場合にディジタル信号処理を
行うためには、ディジタルデータのデータ形式を変換し
てディジタル信号処理が行えるようにする。

【０００３】このようなディジタルデータのデータ形式
を変換するものとして、特開平７−２６１９７６号公報
に開示されるデータ形式変換装置及び該装置を用いたデ
ィジタル信号処理制御システムがある。図６は上述した
従来のディジタル信号処理制御システムにおけるディジ
タル信号処理部の構成を示すブロック図である。図にお
いて、１０はデータバス１２から入力されるｍビットの
ディジタルデータのデータ形式をｎ（ｎ≧ｍ又はｎ＜
ｍ）ビットに変換してレジスタ１１に出力するデータ形
式変換素装置、１１はディジタル信号処理制御システム
内に設置され、データ形式変換素装置１０とデータバス
１３を介して接続し、データ形式変換素装置１０が変換
したｎビットのディジタルデータを格納するレジスタ、
１２はｍビットのディジタルデータをデータ形式変換素
装置１０まで伝搬するデータバス、１３はデータ形式変
換素装置１０がｎビットに変換したディジタルデータを
レジスタ１１まで伝搬するデータバスである。

【０００４】次に概要について説明する。データ形式変
換装置１０は不図示のデータ供給源からデータバス１２
を介して入力されるｍビットのディジタルデータのデー
タ形式をｎビットに変換してｎビットの変換データを生
成し、ｎビットのデータバス１３を介してレジスタ１１
に格納される。データ形式の変換動作として、例えばｍ
ビットのディジタルデータからｎ個のデータを抽出して
ｎビットのデータを生成し、ｍビットのデータ形式をｎ
ビットのデータ形式に変換する。変換されてレジスタ１
１に格納されたディジタルデータは、不図示のディジタ
ル信号処理プロセッサの演算部によって適宜読み出され
てデータ処理が行われる。このように従来のディジタル
信号処理制御システムにおいてデータ形式変換装置１０
は、データ形式を変換する専用のハードウェアとしてデ
ィジタルデータの処理を行うディジタル信号処理プロセ
ッサの外部に取り付けて使用される。

【０００５】ここで、データ形式変換装置１０の具体的
な構成と動作について説明する。図７は図６のディジタ
ル信号処理制御システムにおけるディジタル信号処理部
の具体的な構成を示す図である。図において、１０ａは
データ形式変換装置１０を構成するセレクタで、選択信
号Ｓによってデータバス１２からの入力Ａ，Ｂを切り換
える。例えば選択信号Ｓが０値（Ｌレベル）の信号であ
ると、入力Ａを選択し、選択信号Ｓが１値（Ｈレベル）
の信号であると、入力Ｂを選択して、選択したデータを
出力Ｙに与えて、レジスタ１１の各ビットｄ０〜ｄ１５
に格納される。また、図示の例ではデータ形式変換装置
１０を１６個のセレクタ１０ａで構成しており、各セレ
クタ１０ａの入力Ａには下位側から順に入力データＤ０
〜Ｄ１５がデータバス１２を介してそれぞれ入力し、入
力Ｂには下位側から順に入力データＤ１５〜Ｄ０がデー
タバス１２を介してそれぞれ入力する。なお、図６と同
一構成要素には同一符号を付して重複する説明を省略す
る。

【０００６】次に動作について説明する。選択信号Ｓと
して０値（Ｌレベル）の信号が設定されると、データ形
式変換装置１０を構成するセレクタ１０ａは入力Ａを選
択し、各セレクタ１０ａに下位側から順に入力データＤ
０〜Ｄ１５がデータバス１２を介してそれぞれ入力す
る。各セレクタ１０ａに入力されたデータＤ０〜Ｄ１５
は出力Ｙを介してレジスタ１１の各ビットｄ０〜ｄ１５
に格納される。従って、選択信号Ｓとして０値（Ｌレベ
ル）の信号を設定すると、データバス１２から入力され
るデータを変換せずにそのままレジスタ１１に格納す
る。

【０００７】一方、選択信号Ｓとして１値（Ｈレベル）
の信号が設定されると、データ形式変換装置１０を構成
するセレクタ１０ａは入力Ｂを選択し、各セレクタ１０
ａに下位側から順に入力データＤ１５〜Ｄ０がデータバ
ス１２を介してそれぞれ入力する。各セレクタ１０ａに
入力されたデータＤ１５〜Ｄ０は出力Ｙを介してレジス
タ１１の各ビットｄ０〜ｄ１５に格納される。従って、
選択信号Ｓとして１値（Ｈレベル）の信号を設定する
と、データバス１２から入力されるデータを１６ビット
単位で上位側と下位側とが入れ替えられてレジスタ１１
に格納される。

【０００８】このように、データ形式変換装置１０を構
成する各セレクタ１０ａに設定する選択信号Ｓの値を適
宜変更することで、入力データが有するビット数以下の
任意のビット数単位で、入力データのビット配列を変換
することができる。

【０００９】図８は図６のディジタル信号処理制御シス
テムのデータ処理動作を説明する説明図である。図にお
いて、３ａはディジタル信号処理制御部１４におけるデ
ィジタル信号処理プロセッサ１４ａ内の演算部で、メモ
リ１５に格納されているデータを適宜読み出して演算処
理を行う。１２ａは図６，７に示したデータバス１２，
１３を含んで構成され、ディジタル信号処理制御部１４
とメモリ１５とを接続して相互にやり取りされるデータ
を伝搬するデータバス、１４はディジタル信号処理制御
部で、ディジタル信号処理プロセッサ１４ａ及び不図示
の図６に示したデータ形式変換装置を含んで構成され、
ディジタル信号処理プロセッサ１４ａ及びデータ形式変
換装置はデータ供給源であるメモリ１５と接続してい
る。１５はディジタル信号処理部１４内のディジタル信
号処理プロセッサ１４ａ及び不図示のデータ形式変換装
置と接続するメモリで、図６，７に示したデータバス１
２ａを介して上記データ形式変換装置と接続するレジス
タ１１を含んで構成されている。また、左側から右側に
いくに従ってディジタル信号処理プロセッサ１４ａのデ
ータ処理が進行する。さらに、ディジタル信号処理部１
４とメモリ１５との間の矢印は、これらの間におけるデ
ータの流れを示している。なお、図６と同一構成要素に
は同一符号を付して重複する説明を省略する。

【００１０】次に動作について説明する。先ず、ディジ
タル信号処理部１４内のディジタル信号処理プロセッサ
１４ａはメモリ１５から処理に用いるディジタルデータ
（図示の例では、４ビット幅のディジタルデータ１０１
１としている）を読み出す。このとき、メモリ１５から
のディジタルデータはデータバス１２ａを介して不図示
のデータ形式変換装置に入力される。

【００１１】次に不図示のデータ形式変換装置は、例え
ば入力したディジタルデータに対して図７で示したよう
なビット配列の並べ替え処理を行う（入力したディジタ
ルデータの最上位ビットと最下位ビットとを並べ替え
る）。図示の例では、入力したディジタルデータ１０１
１のビット配列を並べ替えて１１０１としている。

【００１２】不図示のデータ形式変換装置によってビッ
ト配列が並び替えられたディジタルデータはデータバス
１２ａを介してメモり１５内のレジスタ１１に格納され
る。

【００１３】ディジタル信号処理プロセッサ１４ａ内の
演算部３ａは、メモリ１５からビット配列が並び替えら
れたディジタルデータを適宜読み出して演算処理を行
う。

【００１４】このように、従来のディジタル信号処理制
御システムでは、メモリ１５から入力されたディジタル
データを、ディジタル信号処理プロセッサ１４ａ内の演
算部３ａが演算可能となるようにビット配列を並び替え
て、これを演算処理するまでに複数の手順を踏んで行っ
ている。

【００１５】

【発明が解決しようとする課題】従来のディジタル信号
処理プロセッサは以上のように構成されているので、外
部に設けたデータ形式変換装置１０がディジタルデータ
のビット配列の変換を行うために、データ形式変換装置
１０とデータをやり取りする手順（データをレジスタ１
１に格納する）が必要であることから、ディジタルデー
タのビット配列を変換して演算処理を行うと処理速度が
大幅に遅れ、ディジタル信号処理プロセッサの処理速度
の高速化に制約を与えるという課題があった。

【００１６】この発明は上記のような課題を解決するた
めになされたもので、ディジタルデータの命令フォーマ
ットに特定の構造を設けて、複数ビットからなるディジ
タルデータのビット配列を所定のビット数単位で変換す
る処理を、１演算サイクルで行うことができるディジタ
ル信号処理プロセッサを得ることを目的とする。

【００１７】また、この発明はビット配列を所定のビッ
ト数単位で変換する処理を、１命令単位で行うことがで
きる構造を有するディジタルデータを記録したコンピュ
ータ読み取り可能な記録媒体を得ることを目的とする。

【００１８】

【課題を解決するための手段】この発明に係るディジタ
ル信号処理プロセッサは、複数ビットからなり、命令の
種類を表す命令コード部と、任意の数値を設定可能なパ
ラメータ部とを含む命令フォーマットを有するディジタ
ルデータをデコードして、命令コード部の内容とパラメ
ータ部に設定された数値とを抽出する命令デコード手段
と、この命令デコード手段によって抽出された命令コー
ド部の内容がディジタルデータのビット配列を所定のビ
ット数単位で変換する命令であると、パラメータ部に設
定された数値を所定のビット数としてディジタルデータ
のビット配列を変換する演算処理手段とを備えるもので
ある。

【００１９】この発明に係るディジタルデータを記録し
たコンピュータ読み取り可能な記録媒体は、命令の種類
を表す命令コード部と、任意の数値を設定可能であり、
命令コード部の内容がディジタルデータのビット配列を
所定のビット数単位で変換する命令であると、任意に設
定された数値を所定のビット数とするパラメータ部とを
含む命令フォーマットを有するものである。

【００２０】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるデ
ィジタル信号処理プロセッサの構成を示すブロック図で
あり、図２は実施の形態１によるディジタル信号処理プ
ロセッサが使用するディジタルデータの命令フォーマッ
トを示す図である。図において、１はディジタルデータ
を一時格納する命令部、２は命令部１に格納されたディ
ジタルデータを読み出し、これをデコードする命令デコ
ード部（命令デコード手段）、３はディジタルデータを
用いて演算処理を行う演算部（演算処理手段）で、ディ
ジタルデータのビット配列を変換する必要があるとき、
データセレクタ５を用いて変換処理を行いながら、変換
後のデータ演算処理を行うことができる。４は演算部３
が演算処理したディジタルデータである演算出力データ
６ｆを格納するデータ部、５はデータセレクタ（演算処
理手段）であって、演算部３からの制御を受けて所望の
ディジタルデータを生成して演算部３に出力する。この
データセレクタ５は上述した従来のデータ形式変換装置
に採用されているものを適用してもよい。

【００２１】６ａはディジタルデータの命令コード部７
ａに設定された命令の種類に係る制御信号であって、命
令デコード部２が命令コード部７ａの内容をデコードし
た際に、直ちに演算部３に出力される。６ｂはディジタ
ルデータのパラメータ部７ｂに設定された数値に係る制
御信号であって、命令デコード部２がパラメータ部７ｂ
の内容をデコードした際に、直ちに演算部３に出力され
る。６ｃはデータセレクタ５によって適当なビット数単
位で読み出されるディジタルデータ、６ｄはデータセレ
クタ５によってデータ部４から読み出されるディジタル
データ、６ｅはデータセレクタ５によって選択されて演
算部３に入力する演算入力データ、６ｆは演算部３によ
って演算処理された演算出力データである。なお、制御
信号６ａ，６ｂ、ディジタルデータ６ｃ〜６ｆは命令部
１、命令デコード部２、演算部３、データ部４、及びデ
ータセレクタ５の各々の間を接続する不図示のデータバ
スを介してやり取りされる。

【００２２】７は実施の形態１によるディジタル信号処
理プロセッサが使用するディジタルデータの命令フォー
マット、７ａは命令の種類を表す命令コード部で、７ｂ
は命令コード部７ａの内容がディジタルデータのビット
配列を所定のビット数単位で変換する命令であると、設
定された数値を所定のビット数とするパラメータ部で、
このパラメータ部７ｂは実施の形態１によるディジタル
信号処理プロセッサが実行するプログラムから任意の数
値を設定することができる。７ｃは命令コード部７ａ、
パラメータ部７ｂ以外の情報データを格納するオペラン
ドである。

【００２３】次に概要について説明する。命令部１は不
図示のデータ供給源から入力したディジタルデータを格
納している。この命令部１から命令デコード部２が図２
に示すような命令フォーマット７を有するディジタルデ
ータを読み出し、これをデコードして命令フォーマット
７中の命令コード部７ａ及びパラメータ部７ｂの内容を
抽出して、それぞれの内容に係る制御信号６ａ，６ｂと
して演算部３に出力する。ここで、上記制御信号６ａに
基づいて、命令コード部７ａの内容が、例えばディジタ
ルデータのビット配列を所定のビット数単位で最上位ビ
ットＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉ
ｔ）と最下位ビットＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆ
ｉｃａｎｔＢｉｔ）とを逆順させる命令（図２の例では
ＲＥＶＭＬとしている）であると判断した場合、上記制
御信号６ｂから得たパラメータ部７ｂに設定された数値
を上記所定のビット数として、演算部３がデータセレク
タ５を用いてディジタルデータのビット配列の変換処理
を行う。

【００２４】このとき、演算部３は、データセレクタ５
を制御して命令デコード部２から入力するディジタルデ
ータ６ｃを、上記パラメータ部７ｂに設定された数値に
対応するビット数単位で並べ替え処理を行いながら、演
算入力データ６ｅとして入力する。このあと、演算部３
では並べ替え処理したディジタルデータを用いて演算処
理を行い、演算出力データ６ｆとしてデータ部４に格納
する。

【００２５】また、上述した動作では、命令デコード部
２から入力したディジタルデータ６ｃについて変換処理
を行う例を示したが、データ部４から入力したディジタ
ルデータ６ｄに対してビット配列の変換処理を行うよう
にしてもよい。

【００２６】このように、この実施の形態１によるディ
ジタル信号処理プロセッサは、データ形式を変換する専
用のハードウェアを要することなく、さらに、ディジタ
ルデータのビット配列の変換処理を１演算サイクルで行
うことができる（ディジタルデータの命令フォーマット
７をデコードして、直ちに処理を実行する）。

【００２７】ここで、実施の形態１によるディジタル信
号処理プロセッサにおいて、ディジタルデータのビット
配列変換処理を行う構成部の具体的な構成及び動作につ
いて説明する。図３は図１のディジタル信号処理プロセ
ッサによるディジタルデータのビット配列変換処理を説
明する図であり、図４は図１のディジタル信号処理プロ
セッサによるディジタルデータのビット配列変換処理の
詳細な動作を示す図である。図３，４では１６ビットか
らなるディジタルデータを入力データとし、パラメータ
部７ｂに設定された値が４、即ち、４ビット数単位で入
力データのビット配列を変換する例を示す。なお、図１
と同一構成要素には同一符号を付して重複する説明を省
略する。

【００２８】次に動作について説明する。図３に示すよ
うに、命令デコード部２からの制御信号６ａ，６ｂを演
算部３が入力し、制御信号６ａから命令コード部７ａの
内容が、ディジタルデータのビット配列を所定のビット
数単位で最上位ビットＭＳＢと最下位ビットＬＳＢとを
逆順させる命令であると判断した場合、制御信号６ｂか
ら得たパラメータ部７ｂに設定された数値４を上記所定
のビット数としてディジタルデータ６ｃのビット配列の
変換処理を行う。演算部３が他に演算処理を行わない場
合、変換されたデータを演算出力データ６ｆとしてデー
タ部４に出力する。図３の例では、入力データが１６ビ
ットの０１０１ ０１１１ １１００ １００１であ
り、これを４ビット数単位で最上位ビットＭＳＢと最下
位ビットＬＳＢとを逆順して、１０１０１１１０ ００
１１ １００１の変換データを生成している。

【００２９】上述の変換動作について図４を参照して説
明すると、命令デコード部２と接続するデータセレクタ
５は入力データのビット数と同じ数だけ設けられ、各デ
ータセレクタ５に入力データ６ｃの各ビットの値が入力
される。命令デコード部２からの制御信号６ａ，６ｂを
受けた演算部３は、これらのデータセレクタ５の中から
適当なデータセレクタ５を選択して、１６ビットの０１
０１ ０１１１ １１００ １００１の入力データ６ｃ
を、４ビット数単位に最上位ビットＭＳＢと最下位ビッ
トＬＳＢとを逆順に並び替えて、１０１０ １１１０
００１１ １００１の変換データ（出力データ６ｆ）を
生成している。具体的には、従来の技術で述べたセレク
タ１０ａと同様に、演算部３から各データセレクタ５に
与える選択信号を０値（Ｌレベル）若しくは１値（Ｈレ
ベル）の間で切り換えて、入力データ６ｃの各ビットか
らデータセレクタ５に入力される値を適宜選択して所望
の変換データ（出力データ６ｆ）を生成するようにして
もよい。生成された変換データ（出力データ６ｆ）はデ
ータ部４に出力されて格納される。

【００３０】図５は実施の形態１によるディジタル信号
処理プロセッサのデータ処理動作を説明する説明図であ
る。図において、８は実施の形態１によるディジタル信
号処理プロセッサ、９はディジタル信号処理プロセッサ
８外のデータ供給源であるメモリで、データバス１２Ａ
を介してディジタル信号処理プロセッサ８と接続してい
る。１２Ａはメモリ９とディジタル信号処理プロセッサ
８との間でやり取りされるデータを伝送するデータバス
である。

【００３１】次に概要について説明する。ディジタル信
号処理プロセッサ８は、メモリ９からデータバス１２Ａ
を介して入力データ６ｃ（図示の例では４ビット幅の１
０１１）を入力すると、この入力データ６ｃをデコード
して、入力データ６ｃのＭＳＢとＬＳＢとを逆順に並び
替える処理を行い、変換されたデータを用いて適宜演算
処理を行う。このように、ディジタル信号処理プロセッ
サ８は、入力データ６ｃのＭＳＢとＬＳＢとを逆順に並
び替える処理を行いながら、同時に変換データを用いて
演算処理をすることが可能である。

【００３２】以上のように、この実施の形態１によれ
ば、複数ビットからなり、命令の種類を表す命令コード
部７ａと、任意の数値を設定可能なパラメータ部７ｂと
を含む命令フォーマット７を有するディジタルデータを
デコードして、命令コード部７ａの内容とパラメータ部
７ｂに設定された数値とを抽出する命令デコード部２
と、この命令デコード部２によって抽出された命令コー
ド部７ａの内容がディジタルデータのビット配列を所定
のビット数単位で変換する命令であると、パラメータ部
７ｂに設定された数値を所定のビット数としてディジタ
ルデータのビット配列を変換する演算部３とを備えるの
で、ビット配列を変換したディジタルデータをレジスタ
に格納しなくてもよく、入力データ６ｃのビット数以下
の範囲で、任意のビット数単位にビット配列の変換を行
う処理動作を１演算サイクルで実現できることから、上
記処理を行う処理速度を大幅に高速化することができ
る。

【００３３】なお、命令の種類を表す命令コード部７ａ
と、任意の数値を設定可能であり、命令コード部７ａの
内容がディジタルデータのビット配列を所定のビット数
単位で変換する命令であると、任意に設定された数値を
所定のビット数とするパラメータ部７ｂとを含む命令フ
ォーマット７を有するディジタルデータを記録したコン
ピュータ読み取り可能な記録媒体とすることで、上記実
施の形態１によるディジタル信号処理プロセッサ８を有
するコンピュータシステムに適宜使用することができ、
上記ディジタル信号処理プロセッサ８の汎用性を向上さ
せることができる。

【００３４】

【発明の効果】以上のように、この発明のディジタル信
号処理プロセッサによれば、複数ビットからなり、命令
の種類を表す命令コード部と、任意の数値を設定可能な
パラメータ部とを含む命令フォーマットを有するディジ
タルデータをデコードして、命令コード部の内容とパラ
メータ部に設定された数値とを抽出する命令デコード手
段と、この命令デコード手段によって抽出された命令コ
ード部の内容がディジタルデータのビット配列を所定の
ビット数単位で変換する命令であると、パラメータ部に
設定された数値を所定のビット数としてディジタルデー
タのビット配列を変換する演算処理手段とを備えるの
で、ディジタルデータのビット数以下の範囲で、任意の
ビット数単位にビット配列の変換を行う処理動作を１演
算サイクルで実現できることから、上記処理を行う処理
速度を大幅に高速化することができるという効果があ
る。

【００３５】この発明のディジタルデータを記録したコ
ンピュータ読み取り可能な記録媒体によれば、命令の種
類を表す命令コード部と、任意の数値を設定可能であ
り、命令コード部の内容がディジタルデータのビット配
列を所定のビット数単位で変換する命令であると、任意
に設定された数値を所定のビット数とするパラメータ部
とを含む命令フォーマットを有するので、上記段落００
３４のディジタル信号処理プロセッサを有するコンピュ
ータシステムに適宜使用することができ、上記ディジタ
ル信号処理プロセッサの汎用性を向上させることができ
るという効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるディジタル信
号処理プロセッサの構成を示すブロック図である。

【図２】 実施の形態１によるディジタル信号処理プロ
セッサが使用するディジタルデータの命令フォーマット
を示す図である。

【図３】 図１のディジタル信号処理プロセッサによる
ディジタルデータのビット配列変換処理を説明する図で
ある。

【図４】 図１のディジタル信号処理プロセッサによる
ディジタルデータのビット配列変換処理の詳細な動作を
示す図である。

【図５】 実施の形態１によるディジタル信号処理プロ
セッサのデータ処理動作を説明する説明図である。

【図６】 従来のディジタル信号処理制御システムにお
けるディジタル信号処理部の構成を示すブロック図であ
る。

【図７】 図６のディジタル信号処理制御システムにお
けるディジタル信号処理部の具体的な構成を示す図であ
る。

【図８】 図６のディジタル信号処理制御システムのデ
ータ処理動作を説明する説明図である。

【符号の説明】

１ 命令部、２ 命令デコード部（命令デコード手
段）、３ 演算部（演算処理手段）、４ データ部、５
データセレクタ（演算処理手段）、６ａ，６ｂ制御信
号、６ｃ，６ｄ ディジタルデータ、６ｅ 演算入力デ
ータ、６ｆ 演算出力データ、７ 命令フォーマット、
７ａ 命令コード部、７ｂ パラメータ部、７ｃ オペ
ランド、８ ディジタル信号処理プロセッサ、９ メモ
リ、１２Ａデータバス。

フロントページの続き (72)発明者 近藤 省造 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5B033 BA00

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数ビットからなり、命令の種類を表す
   命令コード部と、任意の数値を設定可能なパラメータ部
   とを含む命令フォーマットを有するディジタルデータを
   デコードして、上記命令コード部の内容と上記パラメー
   タ部に設定された数値とを抽出する命令デコード手段
   と、 この命令デコード手段によって抽出された上記命令コー
   ド部の内容が上記ディジタルデータのビット配列を所定
   のビット数単位で変換する命令であると、上記パラメー
   タ部に設定された数値を上記所定のビット数として上記
   ディジタルデータのビット配列を変換する演算処理手段
   とを備えたディジタル信号処理プロセッサ。
2. 【請求項２】 命令の種類を表す命令コード部と、任意
   の数値を設定可能であり、上記命令コード部の内容が上
   記ディジタルデータのビット配列を所定のビット数単位
   で変換する命令であると、上記任意に設定された数値を
   上記所定のビット数とするパラメータ部とを含む命令フ
   ォーマットを有するディジタルデータを記録したコンピ
   ュータ読み取り可能な記録媒体。