JP2002100580A - 半導体素子のエピチャネル形成方法 - Google Patents

半導体素子のエピチャネル形成方法

Info

Publication number
JP2002100580A
JP2002100580A JP2001198607A JP2001198607A JP2002100580A JP 2002100580 A JP2002100580 A JP 2002100580A JP 2001198607 A JP2001198607 A JP 2001198607A JP 2001198607 A JP2001198607 A JP 2001198607A JP 2002100580 A JP2002100580 A JP 2002100580A
Authority
JP
Japan
Prior art keywords
forming
semiconductor substrate
oxide film
channel
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001198607A
Other languages
English (en)
Other versions
JP4544788B2 (ja
Inventor
Daiki Gen
大 喜 元
Joko Kan
丞 皓 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2002100580A publication Critical patent/JP2002100580A/ja
Application granted granted Critical
Publication of JP4544788B2 publication Critical patent/JP4544788B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0278—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline channels on wafers after forming insulating device isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 ＳＥＧ工程のための半導体基板の表面処理工
程において成長させるシリコン周辺絶縁膜のエッチング
損傷を防止することにより、均一な形状のエピチャネル
を形成し得る半導体素子のエピチャネル形成方法を提供
すること。 【解決手段】 本発明による半導体素子のエピチャネル
形成方法は、半導体基板上にパッド酸化膜及び窒化膜を
順次形成した後パターニングする段階と、半導体基板の
露出部分をエッチングしてトレンチ構造を形成した後、
トレンチ構造を絶縁物で埋め込む段階と、窒化膜を除去
し、ウェル形成のためのイオン注入を行う段階と、スク
リーン酸化膜を形成した後、しきい値電圧調節のための
イオン注入を行う段階と、Ｈ2ベーク工程で半導体基板
表面の結晶欠陥及び酸化膜を除去する段階と、ＳＥＧ工
程で露出した半導体基板を成長させてエピチャネルを形
成する段階とを含んでなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子のエピチ
ャネル形成方法に係り、特にＳＥＧ工程のための半導体
基板の表面処理工程において成長させるシリコン周辺絶
縁膜のエッチング損傷を防止することにより、均一な形
状のエピチャネルを形成し得る半導体素子のエピチャネ
ル形成方法に関する。
【０００２】
【従来の技術】ＣＭＯＳ構造でＳＥＧ工程（選択エピタ
キシャル成長工程）を積極的に利用しているエピタキシ
ャルチャネル(Epitaxial Channel)工程とは、つまりゲ
ート酸化物の下に形成されるチャネルを、成長したエピ
シリコン(Epi-Silicon)に形成するものである。エピチ
ャネル工程の長所としてはドレイン飽和電流が増加し、
短チャネル効果(Short Channel Effect)が減少すること
を挙げることができる。また、ゲート酸化膜をエピシリ
コンから形成するために、ゲート酸化膜の物性が向上す
る。しかし、一般的なＳＥＧ工程をそのまま適用する
と、幾つかの問題点が発生する。ＳＥＧを用いたＥＳＤ
工程ではインサイツ洗浄(In-Situ Cleaning)としてＨ2
ベークを使用するが、Ｈ2ベークはシリコン表面の酸化
物またはエッチング欠陥を取り除くことを目的とする。
従って、温度が高く且つ圧力が低いほど、表面洗浄効果
が大きいため、ＬＰＣＶＤ法（減圧ＣＶＤ法）を用いた
ＳＥＧ工程では９００℃以上の温度と２０Ｔｏｒｒ以下
の低圧力でＨ2ベークを行わなければならない。しか
し、９００℃以上の温度または２０Ｔｏｒｒ以下の圧力
におけるＨ2ベークはシリコン表面を綺麗に洗浄する役
割を果たすが、一方、エピチャネル工程の特性上、チャ
ネルイオン注入としてのＶｔイオン注入を行ったイオン
を基板に拡散させて素子のＶｔを不均一にするだけでな
く、素子分離構造の絶縁物をエッチングしてアクティブ
シリコンの界面に形成された絶縁膜までも除去してしま
う役割も果たす。このような素子分離構造の酸化物エッ
チングはエピチャネル工程の実施時にアクティブ側面に
おけるエピ成長を引き起こして、チャネルエピ形状を非
正常的に形成し、後続工程を困難にしてしまうことは勿
論のこと、電気的特性の劣化ももたらす。
【０００３】以下、添付図を参照して従来の半導体素子
のエピチャネル形成方法を説明する。
【０００４】図１ａ乃至図１ｃは従来の半導体素子のエ
ピチャネル形成方法を説明するために順次示す断面図で
ある。
【０００５】図１ａを参照して示すとおり、半導体基板
１の、素子形成のためのアクティブ領域を除いた残部を
エッチングしてトレンチ構造を形成し、トレンチ構造を
絶縁物で埋め込む。しきい値電圧Ｖｔを調節するために
半導体基板１の表面１ａにイオン注入を行う。
【０００６】図１ｂに示すとおり、半導体基板１表面の
結晶欠陥及び自然酸化膜を含む各種の酸化膜を除去する
ためにＨ2ベーク工程を行う。この際、Ｈ2ベーク工程は
洗浄工程を高めるために９００℃以上の高い温度と２０
Ｔｏｒｒ以下の低い圧力で行うが、これによりしきい値
電圧を調節するために半導体基板表面１ａに注入したイ
オンが半導体基板１の内部に拡散されつつ、目標とした
しきい値電圧を変化させる。また、極めて高い洗浄効果
によって、エピタキシャル成長させる半導体基板のシリ
コン部分と接する絶縁物の上部６ａがエッチングされて
しまう。
【０００７】図１ｃを参照して示すとおり、ＳＥＧ工程
でシリコンを成長させてエピチャネル８を形成する。こ
の際、絶縁物のエッチングされた部分６ａにもシリコン
が成長して予定しない不均一な形状のエピチャネルが形
成されてしまう。
【０００８】図２は従来の半導体素子のエピチャネル形
成方法によって形成されたエピチャネルを示すＴＥＭ写
真である。同図に示すように、成長したエピチャネル、
即ちエピシリコンの側壁が不均一で凸凹に形成されるこ
とがわかる。
【０００９】つまり、半導体基板表面の欠陥を除去し且
つ洗浄効果を高めるために、高温と低圧でＨ2ベーク工
程を行うことにより絶縁物６の上部に所望しないエッチ
ングが発生し、不均一なエピチャネルが形成される。
【００１０】
【発明が解決しようとする課題】従って、本発明は半導
体基板表面の欠陥を除去し洗浄するに際し、エピタキシ
ャル成長させるシリコンと接する絶縁物の上部がエッチ
ングされない工程条件を提示し、これによりＨ2ベーク
工程を行うことにより、均一な形状のエピチャネルを形
成することのできる半導体素子のエピチャネル形成方法
を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体素子のエピチャネル形成方法
は、半導体基板上にパッド酸化膜及び窒化膜を順次形成
した後パターニングする段階と、半導体基板の露出部分
をエッチングしてトレンチ構造を形成した後、トレンチ
構造を絶縁物で埋め込む段階と、窒化膜を除去し、ウェ
ル形成のためのイオン注入を行う段階と、スクリーン酸
化膜を形成した後、しきい値電圧調節のためのイオン注
入を行う段階と、Ｈ2ベーク工程で半導体基板表面の結
晶欠陥及び酸化膜を除去する段階と、ＳＥＧ工程で露出
した半導体基板を成長させてエピチャネルを形成する段
階とを含んでなる。
【００１２】前記段階において、パッド酸化膜は５０乃
至２００Å範囲の厚さに形成し、窒化膜は１０００乃至
３０００Åの厚さに形成する。
【００１３】トレンチは半導体基板を１５００乃至４０
００Å範囲の厚さにエッチングして形成した後、側壁に
熱酸化膜を５０乃至２００Å範囲の厚さに形成する。
【００１４】絶縁物は高密度プラズマＣＶＤ法またはオ
ゾン−ＴＥＯＳ ＣＶＤ法で形成するが、窒化膜より３
０００乃至５０００Å程度高く形成した後、窒化膜の表
面が露出するまで化学的機械的研磨を実施して形成す
る。
【００１５】ウェル形成後に施される熱処理はＲＴＰ工
程であり、約９５０℃程度の温度で１０秒乃至１００秒
間実施する。
【００１６】しきい値電圧調節のためのイオン注入は１
乃至５ＫｅＶ範囲の電圧をイオン注入エネルギーとする
極低エネルギイオン注入工程で１Ｅ１２乃至３Ｅ１３の
ＢまたはＢＦ2イオンを注入する。その後、ＨＦ溶液ま
たはＢＯＥ溶液を用いて自然酸化膜を除去することもで
きる。
【００１７】Ｈ2ベーク工程はインサイツ(In-Situ)にて
０.１乃至１０Ｔｏｒｒ範囲の圧力下に７５０乃至８５
０℃範囲の温度で１乃至５分間実施する。
【００１８】前記ＳＥＧ工程はＬＰＣＶＤ装備でＨ2ガ
スをキャリアガスとし、ＤＣＳとＨＣｌを用いて前記半
導体基板を１００乃至５００Å範囲の厚さに成長させる
が、Ｈ2ガスの流量を５乃至３０ｓｌｍの範囲とし、Ｄ
ＣＳの流量を５０乃至３００ｓｃｃｍの範囲とし、ＨＣ
ｌの流量を５０乃至２００ｓｃｃｍの範囲とする。
【００１９】
【発明の実施の形態】以下、添付図に基づいて本発明の
実施例をさらに詳細に説明する。
【００２０】図３ａ乃至図３ｃｅは本発明に係る半導体
素子のエピチャネル形成方法を説明するために順次示す
断面図である。
【００２１】図３ａに示すとおり、半導体基板１１上に
パッド酸化膜１２及び窒化膜１３を順次形成した後、窒
化膜１３の上部に感光膜パターン１４を形成する。パッ
ド酸化膜１２は５０乃至２００Å範囲の厚さに形成し、
窒化膜１４は１０００乃至３０００Å範囲の厚さに形成
する。
【００２２】図３ｂに示すとおり、感光膜パターンを用
いたエッチング工程で窒化膜１３及びパッド酸化膜１２
をパターニングし、露出した半導体基板１１を１５００
乃至４０００Å範囲の厚さにエッチングしてトレンチを
形成する。トレンチの側壁には酸化工程で熱酸化膜１５
を形成し、素子分離のためにトレンチを絶縁物１６で埋
め込む。熱酸化膜１５はインタフェーストラップ(Inter
face Trap)電荷を減らすために形成し、５０乃至２００
Å範囲の厚さとする。トレンチを埋め込む絶縁物１６は
高密度プラズマＣＶＤ法またはオゾン−ＴＥＯＳ ＣＶ
Ｄ法で形成する。絶縁物１６は窒化膜１３より３０００
乃至５０００Å程度高く形成した後、化学的機械的研磨
を施して窒化膜１３の表面を露出させる。
【００２３】図３ｃに示すとおり、窒化膜１３を除去
し、ウェルを形成するためのイオン注入を施した後熱処
理する。ウェル形成後にはスクリーン酸化膜１７を形成
し、しきい値電圧Ｖｔを調節するためのイオン注入を行
う。ウェル形成のためのイオン注入後に実施する熱処理
は、約９５０℃程度の温度で１０乃至１００秒間実施す
る急速熱処理とする。しきい値電圧調節のためのイオン
注入は１乃至５ＫｅＶのイオン注入エネルギーで１Ｅ１
２乃至３Ｅ１３ドーズのＢまたはＢＦ2イオンを注入す
るが、半導体基板１１の表面１１ａに薄くイオン注入を
行う必要があるため、極低エネルギーイオン注入工程に
より行う。
【００２４】図３ｄに示すとおり、半導体基板１１に残
っているスクリーン酸化膜１７及び自然酸化膜を取り除
くために、洗浄工程を行う。半導体基板１１上の全ての
酸化膜が除去されると、半導体基板１１表面の欠陥など
を除去するために表面処理を行う。酸化膜除去のための
洗浄工程はＨＦまたはＢＯＥ溶液を用いて実施する。半
導体基板１１の表面処理は、インサイツ(In-Situ)にて
０.１乃至１０Ｔｏｒｒ範囲の圧力下に７５０乃至８５
０℃範囲の温度で１乃至５分間実施するＨ2ベーク工程
により行う。このとき、スクリーン酸化膜１７が半導体
基板１１に隣接する絶縁膜１６との境界線を覆っている
ために、絶縁膜１６の境界部が深くエッチングされてし
まうことを回避することが出来る。
【００２５】図３ｅを参照して示すとおり、表面処理を
行った後、シリコンを成長させてエピチャネル１８を形
成する。エピチャネル１８はＳＥＧ法（選択的エピタキ
シャル成長法）でシリコンを１００乃至５００Å程度の
厚さに成長させて形成するが、Ｈ2ガスをキャリアガス
とし、ＤＣＳ(Dichlorosilane；ＳｉＨ2Ｃｌ2)とＨＣｌ
(hydrogen chloride)を用いて実施する。Ｈ2ガスの流量
を５乃至３０ｓｌｍの範囲とし、ＤＣＳの流量を５０乃
至３００ｓｃｃｍの範囲とし、ＨＣｌの流量を５０乃至
２００ｓｃｃｍの範囲とする。
【００２６】図４は本発明の半導体素子のエピチャネル
形成方法によって形成されたエピチャネルを示すＴＥＭ
写真である。
【００２７】図４を参照すると、半導体基板１１に形成
されたトレンチに絶縁物１６が埋め込まれており、露出
した半導体基板１１、即ちシリコンを成長させてシリコ
ン成長層としてのエピチャネル１８が均一な形状に形成
されている。同図に示すように、半導体基板に形成され
たトレンチと接する絶縁物１６の側壁上部がエッチング
されることなく、均一に形成されているためにエピチャ
ネルが均一な形状をもつ。
【００２８】
【発明の効果】上述したように、本発明は、シリコンを
成長させる前に実施する表面処理工程条件を適切に調節
して、成長させるシリコンと接している絶縁膜上部がエ
ッチングされることを防止することが出来、半導体基板
上にシリコンを成長させて均一な形状のエピチャネルを
形成することにより、後続の工程を容易にすることがで
き、ひいては電気的特性を向上させるという効果があ
る。
【図面の簡単な説明】
【図１】図１ａ乃至図１ｃは従来の半導体素子のエピチ
ャネル形成方法を説明するための説明図である。
【図２】従来の半導体素子のエピチャネル形成方法によ
って形成されたエピチャネルを示すＴＥＭ写真である。
【図３】図３ａ乃至図３ｅは本発明に係る半導体素子の
エピチャネル形成方法を説明するための説明図である。
【図４】本発明の半導体素子のエピチャネル形成方法に
よって形成されたエピチャネルを示すＴＥＭ写真であ
る。
【符号の説明】
１，１１ 半導体基板 １２ パッド酸化膜 １３ 窒化膜 １４ 感光膜パターン １５ 熱酸化膜 ６，１６ 絶縁物 １７ スクリーン酸化膜 ８，１８ エピチャネル １ａ 半導体基板表面 ６ａ 絶縁物エッチング部分
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F045 AA03 AA08 AB02 AC05 AC13 BB16 DB02 DC51 DC69 EB13 EE12 HA12 HA15 HA16 5F140 AA00 BA01 BA16 BC13 BC19 CB04

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にパッド酸化膜及び窒化膜
    を順次形成した後、パターニングする段階と、 前記半導体基板の露出部分をエッチングしてトレンチ構
    造を形成した後、前記トレンチ構造を絶縁物で埋め込む
    段階と、 前記窒化膜を除去し、ウェル形成のためのイオン注入を
    実施する段階と、 スクリーン酸化膜を形成した後、しきい値電圧調節のた
    めのイオン注入を実施する段階と、 Ｈ2ベーク工程で前記半導体基板表面の結晶欠陥及び酸
    化膜を除去する段階と、 ＳＥＧ工程で露出した半導体基板を成長させてエピチャ
    ネルを形成する段階とからなることを特徴とする半導体
    素子のエピチャネル形成方法。
  2. 【請求項２】 前記パッド酸化膜を５０乃至２００Å範
    囲の厚さとすることを特徴とする請求項１記載の半導体
    素子のエピチャネル形成方法。
  3. 【請求項３】 前記窒化膜を１０００乃至３０００Å範
    囲の厚さとすることを特徴とする請求項１記載の半導体
    素子のエピチャネル形成方法。
  4. 【請求項４】 前記トレンチは前記半導体基板を１５０
    ０乃至４０００Å範囲の厚さにエッチングして形成する
    ことを特徴とする請求項１記載の半導体素子のエピチャ
    ネル形成方法。
  5. 【請求項５】 前記トレンチを形成した後、側壁に熱酸
    化膜を５０乃至２００Å範囲の厚さに形成することを特
    徴とする請求項１記載の半導体素子のエピチャネル形成
    方法。
  6. 【請求項６】 前記絶縁物は高密度プラズマＣＶＤ法ま
    たはオゾン−ＴＥＯＳ ＣＶＤ法で形成することを特徴
    とする請求項１記載の半導体素子のエピチャネル形成方
    法。
  7. 【請求項７】 前記絶縁物は前記窒化膜より３０００乃
    至５０００Å程度高く形成した後、前記窒化膜の表面が
    露出するまで化学的機械的研磨を実施して形成すること
    を特徴とする請求項１記載の半導体素子のエピチャネル
    形成方法。
  8. 【請求項８】 前記ウェル形成後に実施する熱処理は、
    ＲＴＰ工程で約９５０℃程度の温度で１０乃至１００秒
    間実施することを特徴とする請求項１記載の半導体素子
    のエピチャネル形成方法。
  9. 【請求項９】 前記しきい値電圧調節のためのイオン注
    入は１乃至５ＫｅＶ範囲の電圧をイオン注入エネルギー
    とする極低エネルギーイオン注入工程で１Ｅ１２乃至３
    Ｅ１３のＢまたはＢＦ2イオンを注入することを特徴と
    する請求項１記載の半導体素子のエピチャネル形成方
    法。
  10. 【請求項１０】 前記しきい値電圧調節のためのイオン
    注入後、ＨＦ溶液またはＢＯＥ溶液を用いて自然酸化膜
    を除去する段階を含んでなることを特徴とする請求項１
    記載の半導体素子のエピチャネル形成方法。
  11. 【請求項１１】 前記Ｈ2ベーク工程はインサイツ（In-
    Situ）にて０.１乃至１０Ｔｏｒｒ範囲の圧力下に７５
    ０乃至８５０℃範囲の温度で１乃至５分間実施すること
    を特徴とする請求項１記載の半導体素子のエピチャネル
    形成方法。
  12. 【請求項１２】 前記ＳＥＧ工程はＬＰＣＶＤ装備でＨ
    2ガスをキャリアガスとし、ＤＣＳとＨＣｌを用いて前
    記半導体基板を１００乃至５００Å範囲の厚さに成長さ
    せることを特徴とする請求項１記載の半導体素子のエピ
    チャネル形成方法。
  13. 【請求項１３】 前記Ｈ2ガスの流量を５乃至３０ｓｌ
    ｍの範囲とし、前記ＤＣＳの流量を５０乃至３００ｓｃ
    ｃｍの範囲とし、前記ＨＣｌの流量を５０乃至２００ｓ
    ｃｃｍの範囲とすることを特徴とする請求項１２記載の
    半導体素子のエピチャネル形成方法。
JP2001198607A 2000-06-30 2001-06-29 半導体素子のエピチャネル形成方法 Expired - Fee Related JP4544788B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2000-0037005A KR100398041B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 에피 채널 형성 방법
KR2000-37005 2000-06-30

Publications (2)

Publication Number Publication Date
JP2002100580A true JP2002100580A (ja) 2002-04-05
JP4544788B2 JP4544788B2 (ja) 2010-09-15

Family

ID=19675268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001198607A Expired - Fee Related JP4544788B2 (ja) 2000-06-30 2001-06-29 半導体素子のエピチャネル形成方法

Country Status (3)

Country Link
US (1) US6368925B2 (ja)
JP (1) JP4544788B2 (ja)
KR (1) KR100398041B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338561A (ja) * 2002-05-20 2003-11-28 Hynix Semiconductor Inc 半導体素子のトランジスタ形成方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005504436A (ja) 2001-09-21 2005-02-10 アンバーウェーブ システムズ コーポレイション 画定された不純物勾配を有するひずみ材料層を使用する半導体構造、およびその構造を製作するための方法。
AU2002341803A1 (en) * 2001-09-24 2003-04-07 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
KR100875072B1 (ko) * 2002-07-02 2008-12-18 매그나칩 반도체 유한회사 반도체 소자의 소자 분리막 형성 방법
KR100464935B1 (ko) * 2002-09-17 2005-01-05 주식회사 하이닉스반도체 불화붕소화합물 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
KR100691002B1 (ko) * 2003-12-23 2007-03-09 주식회사 하이닉스반도체 반도체 공정에서의 이온 주입 방법 및 이를 이용한 반도체장치의 제조 방법
US6969644B1 (en) * 2004-08-31 2005-11-29 Texas Instruments Incorporated Versatile system for triple-gated transistors with engineered corners
KR100603510B1 (ko) * 2004-10-07 2006-07-20 삼성전자주식회사 반도체 소자의 제조 방법
US7795605B2 (en) * 2007-06-29 2010-09-14 International Business Machines Corporation Phase change material based temperature sensor
DE102009006886B4 (de) * 2009-01-30 2012-12-06 Advanced Micro Devices, Inc. Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
WO2010086152A1 (en) * 2009-01-30 2010-08-05 Advanced Micro Devices, Inc. Reduction of thickness variations of a threshold adjusting semiconductor alloy by reducing patterning non-uniformities prior to depositing the semiconductor alloy
US8999861B1 (en) * 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US9246002B2 (en) 2014-03-13 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for semiconductor device
KR102476797B1 (ko) 2016-10-05 2022-12-09 삼성전자주식회사 반도체 장치 제조 방법
US12125907B2 (en) 2021-05-10 2024-10-22 Electronics And Telecommunications Research Institute Semiconductor and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236967A (ja) * 1992-12-14 1994-08-23 Toshiba Corp 半導体装置の製造方法
JPH09246534A (ja) * 1996-03-06 1997-09-19 Oki Electric Ind Co Ltd ｐＭＯＳの製造方法、及びＣＭＯＳの製造方法
JPH10209050A (ja) * 1997-01-24 1998-08-07 Nec Corp 半導体薄膜の製造方法
JP2000022153A (ja) * 1998-07-07 2000-01-21 Nec Corp 半導体装置および半導体装置の製造方法
JP2000082813A (ja) * 1998-06-25 2000-03-21 Toshiba Corp Ｍｉｓ型半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5344793A (en) * 1993-03-05 1994-09-06 Siemens Aktiengesellschaft Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation
JP2765622B2 (ja) * 1995-08-23 1998-06-18 日本電気株式会社 選択シリコンエピタキシャル膜の成長方法
US6303454B1 (en) * 1998-02-02 2001-10-16 Taiwan Semiconductor Manufacturing Company Process for a snap-back flash EEPROM cell
KR100291439B1 (ko) * 1998-02-06 2001-08-07 철 주 황 반도체소자의제조방법
US6303451B1 (en) * 1999-11-22 2001-10-16 Chartered Semiconductor Manufacturing, Ltd Method for forming a transistor within an integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236967A (ja) * 1992-12-14 1994-08-23 Toshiba Corp 半導体装置の製造方法
JPH09246534A (ja) * 1996-03-06 1997-09-19 Oki Electric Ind Co Ltd ｐＭＯＳの製造方法、及びＣＭＯＳの製造方法
JPH10209050A (ja) * 1997-01-24 1998-08-07 Nec Corp 半導体薄膜の製造方法
JP2000082813A (ja) * 1998-06-25 2000-03-21 Toshiba Corp Ｍｉｓ型半導体装置およびその製造方法
JP2000022153A (ja) * 1998-07-07 2000-01-21 Nec Corp 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338561A (ja) * 2002-05-20 2003-11-28 Hynix Semiconductor Inc 半導体素子のトランジスタ形成方法

Also Published As

Publication number Publication date
JP4544788B2 (ja) 2010-09-15
KR100398041B1 (ko) 2003-09-19
US6368925B2 (en) 2002-04-09
US20020001907A1 (en) 2002-01-03
KR20020002719A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
US6627488B2 (en) Method for fabricating a semiconductor device using a damascene process
US6069058A (en) Shallow trench isolation for semiconductor devices
JP4345875B2 (ja) 半導体素子のコンタクトプラグ形成方法
US6261911B1 (en) Method of manufacturing a junction in a semiconductor device
JP4544788B2 (ja) 半導体素子のエピチャネル形成方法
JP2001057428A (ja) 半導体素子の製造方法
KR20040019913A (ko) 반도체 장치 및 그 제조 방법
JP2775194B2 (ja) 半導体装置および半導体分離構造を製造する方法
JP4394846B2 (ja) 半導体素子の素子分離膜形成方法
KR100529395B1 (ko) 이중 에피층 콘택 플러그 구조를 구비하는 반도체 소자 및그 제조 방법
KR100629606B1 (ko) 고전압 소자 영역의 게이트 산화막 질 개선방법
KR19980083840A (ko) 선택적 에피택셜 성장에 의한 소자분리방법
JPH10321860A (ja) Ｍｏｓトランジスタ及びその製造方法
JPH0955421A (ja) 半導体装置の製造方法
KR100501641B1 (ko) 반도체 소자의 웰 형성방법
JP4384269B2 (ja) 半導体装置の素子分離方法
US6743690B2 (en) Method of forming a metal-oxide semiconductor transistor
KR101026474B1 (ko) 반도체 소자의 소자분리막 형성방법
KR101068150B1 (ko) 반도체 소자의 콘택 플러그 형성방법
JP4685215B2 (ja) 半導体素子の製造方法
KR20030023351A (ko) 반도체소자 격리방법
KR100373710B1 (ko) 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법
KR100663609B1 (ko) 반도체 소자의 소자분리막 제조 방법
KR20020080912A (ko) 트렌치형 소자 분리막 형성 방법
KR20050067822A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees