JP2002111191A - はんだ接合方法およびこれを用いた電子回路装置 - Google Patents

はんだ接合方法およびこれを用いた電子回路装置

Info

Publication number
JP2002111191A
JP2002111191A JP2000309286A JP2000309286A JP2002111191A JP 2002111191 A JP2002111191 A JP 2002111191A JP 2000309286 A JP2000309286 A JP 2000309286A JP 2000309286 A JP2000309286 A JP 2000309286A JP 2002111191 A JP2002111191 A JP 2002111191A
Authority
JP
Japan
Prior art keywords
solder
metallization
temporary fixing
electrode
joining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000309286A
Other languages
English (en)
Inventor
Masahito Ijuin
正仁 伊集院
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000309286A priority Critical patent/JP2002111191A/ja
Publication of JP2002111191A publication Critical patent/JP2002111191A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07202Connecting or disconnecting of bump connectors using auxiliary members
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07221Aligning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明の課題は、簡便なプロセスで、作業性、
生産性に優れた高精度はんだ接合を行うことにある。 【解決手段】仮固定用はんだ5とメタライズ8を固相拡
散、溶解により仮固定し、本接合の加熱時に、仮固定さ
れたはんだ5中にメタライズ8が全て溶解して、消費さ
れることで仮固定の拘束が解除される。これにより、本
接合のはんだ3のぬれ広がりやセルフアライメント挙動
等に影響を与えずに接合できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般電子部品や能
動部品等の回路部品の接合方法および電子回路装置に関
する。
【0002】
【従来の技術】従来から、抵抗やコンデンサ等の一般電
子部品やIC、半導体レーザ等の能動部品の実装において
は、はんだによる接合が広く一般的に行われている。し
かし、最近の電子回路装置の小型化、高密度化、多機能
化により、はんだ接合部も微細化、高集積化を要求され
ている。このため、実装形態も急速に変化しつつあり、
QFP等のパッケージの小型化、狭ピッチ化だけでなく、T
AB、フリップチップ方式といったベアチップ実装技術が
注目されている。その中で、フリップチップ方式は、QF
PやTAB方式がチップ周辺から端子を出すのに比べ、チッ
プ全面から取り出すため、チップの多端子化や、配線長
が短くなることにより優れた電気特性を示す。さらに、
この方式は、球状のはんだにより接合されているため、
部品の位置合わせ時に生じた位置ずれを、はんだ溶融時
に働く表面張力によって、ずれを自己補正するというセ
ルフアライメント効果が特徴である。
【0003】さて、上記実装方式に限らず、はんだ接合
においては、部品を基板上に搭載してから接合するまで
の仮固定は、粘性のあるフラックスや仮固定用接着剤に
より行われている。しかし、フラックスは、接合部表面
の清浄化や再酸化防止というはんだ接合に必要不可欠な
作用を及ぼす一方、その残渣を洗浄するために用いられ
るフロンやトリクロロエタン等の有機溶剤が、オゾン層
を破壊するという環境問題を引き起こしている。この問
題を解決するために、無洗浄フラックスが開発されてい
るが、フラックス残渣が接合部に残ってしまうため、マ
イグレーションや腐食など接続信頼性の点で問題がある
だけでなく、特に、上記フリップチップ方式の接合で
は、その粘性により、セルフアライメント効果を阻害す
る可能性がある。また、仮固定用接着剤についても、フ
リップチップ方式のような部品全面が接合部となるよう
な場合には、用いることができない。
【0004】これらの問題を解決するために、はんだ融
点以上の沸点を有し、はんだ加熱溶融工程において接合
完了後に気化する液体、例えばアルコール類を、フラッ
クスの代わりに用いて固定する方式が、特開平6−32644
9号公報に示されている。これにより、液体の表面張力
により、部品が仮固定されるとともに、液体は気化して
しまうので、洗浄の必要もない。また、同一基板上に複
数個接合する場合も、一個ずつ上記液体により仮固定す
れば、すべて搭載した後に、一度に加熱溶融し接合する
ことができる。さらに、セルフアライメント効果を阻害
されないので、高精度の位置合わせ、搭載を必要とせず
に、高精度のはんだ接合が可能となる。
【0005】
【発明が解決しようとする課題】前記、特開平6−32644
9号公報におけるはんだ仮固定および接合方法は、位置
合わせ搭載から接合の工程までに、長期保存を必要とす
る場合、その間の雰囲気により液体が蒸発してしまった
り、接合工程による加熱で、液体の突沸等により、セル
フアライメントで許容できない位置ずれを生じるという
問題がある。
【0006】また、光素子などの接合では、光軸を合わ
せるために、他の部品に比べ、より高精度のアライメン
トが必要となるだけでなく、上記液体の使用で、光が入
出射する部分が液体に接触し、液体中のわずかの不純物
が気化後もその部分に残っていると、入出力損失を起こ
してしまう等の問題がある。
【0007】さらに、光素子などの部品を同一基板上に
複数個接合する場合、高精度の光軸調整を必要とするた
め、一個ずつ位置合わせ搭載、接合を行うので、時間を
要するとともに、次の素子を接合する際に、前の接合部
のはんだが再溶融してずれてしまうという問題がある。
また、部品を接合するごとに加熱されるため、電極上の
メタライズが、拡散により消費されてはがれてしまう可
能性がある。つまり、微細かつ多点の接合部を簡便に仮
固定するともに、高精度にはんだ接合することが、重要
な課題である。
【0008】したがって、本発明の目的は、簡便なプロ
セスで、作業性、生産性に優れ、低コストな高精度はん
だ接合を行うはんだ接合方法および電子回路装置を提供
することにある。
【0009】
【課題を解決するための手段】上記課題は、被接合部の
一方にはんだ材を、他方にメタライズを設けて、両者を
接触、加熱することで仮固定を行い、その後の本接合の
加熱時には、はんだ中にメタライズをすべて拡散・溶解
させることで解決される。
【0010】本発明では、仮固定を行うため、接合部の
片方の電極上にはんだ材を形成させ、もう片方の電極上
に、メタライズを形成させる。この際、はんだとメタラ
イズは溶解や拡散しやすいものを選択することが望まし
い。これにより、はんだとメタライズとを接触、加熱す
ることで両者の一部が固相拡散または溶解し、仮固定さ
れる。そして、本接合を行う際、仮固定部のはんだ中に
メタライズが、全て拡散・溶解してしまうように、加熱
温度、加熱時間を設定することで、仮固定部がフリーと
なる。このため、フラックスや接着剤、液体等を用い
ず、接合部やその周辺を清浄に保ったまま仮固定できる
とともに、本接合時に仮固定が解除されることで、本接
合部に影響を与えずに接合が完了できる。
【0011】また、仮固定部のはんだやメタライズの量
を一定に保つことで、メタライズが全て拡散・溶解した
後の仮接合部のはんだにより、被接合部間の距離を一定
にほじすることが可能となる。
【0012】図2の工程図を代表例として、本発明の原
理を具体的に説明する。まず、同図(a)に示すよう
に、仮固定を行うため、部品または、基板側電極上に、
はんだを蒸着やめっき等により形成させるとともに、そ
れに対応した、もう一方の基板または部品電極上にメタ
ライズを蒸着やめっき等により形成させる。その際、接
合時の加熱によって、メタライズがはんだ中へ全て拡散
・溶解するように、はんだおよびメタライズの量を決め
て形成させる。次に同図(b)に示すように、被接合部
どうしを接触させ、加熱することで、はんだとメタライ
ズの一部が固相拡散または溶解して接合され、仮固定さ
れる。そして同図(c)のように、本接合を行うため、
加熱する。なお、加熱は、本接合部のはんだが溶融する
だけでなく、雁固定部のメタライズ全てが、仮固定部の
はんだに拡散または溶解するように、加熱温度や加熱時
間等の設定する。これにより、本接合部のはんだが溶融
してはんだがぬれ広がって行く際、仮固定部はメタライ
ズが全て消費されているため、仮固定部はんだとメタラ
イズ側の電極は接合が解除されている。
【0013】したがって、本接合部において、はんだの
表面張力によって接合部の位置ずれを補正するセルフア
ライメント等の溶融はんだの動きが、仮固定部に妨げら
れることなく、接合が完了し、同図(d)に示すとお
り、良好な接合が行われる。これにより、接合する部品
を簡便にかつ、清浄に仮固定するとともに、本接合時
に、仮固定部の接合を解除することで接合部の溶融はん
だの動きを妨げないような仮固定を行うことが可能とな
る。
【0014】
【発明の実施の形態】以下、図面にしたがって本発明の
実施例を詳細に説明する。
【0015】(実施例1)図1は本発明における第1の
実施例の説明図である。
【0016】同図に示すとおり、電子部品1上の電極2
aに、はんだ3例えばAu20wt%Sn共晶はんだを蒸着やめ
っき等により形成させる。それと同様に、仮固定するた
めの電極4a上に、仮固定用はんだ5例えばSnを蒸着や
めっき等により形成する。また、電子回路基板6上に、
電子部品1の電極2aと対応して、電極2bおよびメタ
ライズ7例えばAuを蒸着またはめっきで形成する。さら
に、電子部品1の仮固定用電極4aに対応した基板6上
の仮固定用電極4bに仮固定用メタライズ8例えばAuを
蒸着またはめっきにより形成する。この場合、仮固定用
はんだSn5および仮固定用メタライズAu8は、その一部
が固相拡散により接合されることで仮固定される。さら
に、本接合、つまりAu20wt%Sn共晶はんだ3による接合
時に、溶融した仮固定用はんだ5のSn中に仮固定用メタ
ライズ7のAuがすべて溶解してしまうように、それぞれ
Sn、Auの量を設定して形成する。
【0017】図2は本発明によるはんだ仮固定方法を用
いて、基板6上に部品1を接合する断面工程図を示した
ものである。
【0018】同図(a)に示すとおり、電子部品例えば
レーザダイオード等の光素子1の電極2a上に、光回路
基板6と接続するためはんだ3例えばAu20wt%Sn共晶は
んだ(融点:280℃)を蒸着により形成する。また、仮
固定用の電極4a上にもはんだ5例えばSn(融点:23
2℃)を同じく蒸着により形成する。一方、光回路基板
6上の電極2bにはメタライズ7例えばAuを蒸着により
形成させるとともに、仮固定用電極4b上にも、仮固定
用のメタライズ8例えばAuを蒸着にて形成する。但し、
仮固定用のはんだ5とメタライズ8については、本接合
の加熱時に、仮固定用のはんだ5が溶融し、仮固定用の
メタライズ8がそのはんだ5中にすべて溶解してしまう
ように、それぞれの量を決定する必要がある。例えば、
本接合のためのはんだとしてAu20wt%Sn共晶はんだを、
仮固定用のはんだとメタライズとしてSn,Auをそれぞれ
用いる場合、Au20wt%Sn共晶はんだ接合のために320℃
まで加熱するとすれば、SnとAuの重量比が約7:3より
もAuが少なくなるように設定する。次に同図(b)に示
すように、仮固定を行うため、仮固定用はんだ5と仮固
定用メタライズ8を接触させ、加熱することで、一部を
固相拡散させて仮固定する。仮固定用のはんだとメタラ
イズがSnとAuの場合、例えば、Snの融点以下である200
℃まで加熱する。その際、SnとAuの表面の酸化膜や汚染
膜を除去するために、荷重を加えた方が望ましい。ま
た、部品1を基板6上の位置合わせ搭載する際には、仮
固定用はんだ5と仮固定用メタライズ8が接触するだけ
でなく、本接合の加熱時に、電極2a上のはんだ3が溶
融して、対応するメタライズ7に接触するように搭載す
る必要がある。
【0019】次に同図(c)に示すように、本接合を行
うために、加熱を行う。例えば、Au20wt%Sn共晶はんだ
の場合、約320℃まで加熱する。この時、仮固定用はん
だ5も溶融して、メタライズ8は、はんだ5中へ、すべ
て溶解してしまう。この結果、仮固定用はんだ5と基板
6上の仮固定用電極4bは接合が解除される。一方、本
接合部では、溶融したはんだ3の表面張力により、素子
1と基板6との位置ずれを自己補正するセルフアライメ
ントが行われる。その際、仮固定部分の接合は、解除さ
れているため、セルフアライメント挙動を妨げること無
く、同図(d)に示すように、位置ずれを補正して、良
好な接合が完了する。また、加熱中の雰囲気について
は、はんだやメタライズの表面酸化をおさえるために、
N2やAr等の不活性雰囲気中、または、H2とN2の混合等に
よる還元雰囲気中である方が望ましい。
【0020】以上のような工程により、部品や素子を複
数個、簡便に仮固定した後、一挙にリフローしても、仮
固定部がはんだのセルフアライメント挙動を阻害するこ
となく、高精度の接合が効率よく可能となる。
【0021】(実施例2)図3は、本発明における第2
の実施例の説明図である。同図(a)に示すとおり、電
子部品1、例えば、BGA部品上の電極2aに、電子回
路基板6と接合するために、球状はんだ3aを形成させ
る。その際のはんだとしては、例えば、Sn3.5wt%Agの
はんだを用いる。また、基板6の電極2b上には、メタ
ライズ7として、例えばCr、Ni、Auの順で蒸着により形
成する。次に、同図(b)に示す通り、部品1の電極2
aと基板6上の電極2bを対応させて、接触、加圧しな
がら、加熱する。例えば、加熱温度は、Sn3.5wt%Agは
んだの融点以下である、200℃である。これにより、Sn
3.5wt%Agはんだ3aとメタライズ7のAuとの間で、固
相拡散を起こして、一部が接合されることにより、仮固
定される。そして、同図(c)のように、本接合を行う
ために、加熱する。例えば、Sn3.5wt%Agはんだ3aで
接合する場合、約250℃前後である。この加熱の際に、S
n3.5wt%Agはんだ3aが溶融すると、メタライズ7のAu
が瞬間的にはんだ中へ、全て溶解してしまう。これによ
り、仮固定が解除されるが、それと同時にAuの下地のメ
タライズであるNiとSn3.5wt%Agはんだ3aが反応して
化合物を形成するとともに、溶融はんだの表面張力によ
るセルフアライメント効果により、部品1と基板6の位
置ずれを補正して、同図(d)に示すように良好な接合
が行われる。なお、加熱中の雰囲気については、はんだ
やメタライズの表面酸化をおさえるために、N2やAr等の
不活性雰囲気中、または、H2とN2の混合等による還元雰
囲気中である方が望ましい。
【0022】(実施例3)図4は本発明による第3の実
施例の説明図である。同図(a)に示す通り、電子部品
1、例えば半導体ベアチップ上の電極2aに、電子回路
基板6、例えばセラミック基板と接合を行うため、はん
だ3、例えばAu20wt%Sn共晶はんだを蒸着により形成す
る。それと同時に、仮固定用電極4a上に、仮固定用は
んだ5例えばPb25wt%Inはんだ(融点:264℃)を蒸着
により形成する。また、基板6上の電極2bにはメタラ
イズ7例えばAuをめっきにより形成する。さらに、基板
6上の仮固定用電極4bには、仮固定用メタライズ8例
えばAlを蒸着により形成させるとともに、エッチング等
によりAl表面を荒くする。次に同図(b)のように、部
品1上の仮固定はんだ5と仮固定用メタライズ8を接触
させ、加圧する。この時、仮固定用はんだ5であるPb25
wt%Inはんだは軟らかいため、仮固定用はんだであるAl
の表面荒さに対応して変形しながら密着する。これによ
り、アンカー効果で、部品1と基板6が仮固定される。
但し、部品1を基板6上に位置合わせ加圧する際には、
仮固定用はんだ5と仮固定用メタライズ8が接触するだ
けでなく、本接合の加熱時に、電極2a上のはんだ3が
溶融して、対応する電極2b上メタライズ7に接触する
ように搭載する必要がある。
【0023】次に同図(c)に示す通り、接合を行うた
めに加熱する。例えば、Au20wt%Sn共晶はんだの場合、
約320まで加熱すると、アンカー効果により、仮固定さ
れていたPb25wt%Inはんだが融点の264℃を越えると溶
融し、表面張力により、球状になろうとする。ここで、
加熱中の雰囲気については、はんだやメタライズの表面
酸化をおさえるために、N2やAr等の不活性雰囲気中、ま
たは、H2とN2の混合等による還元雰囲気中である方が望
ましい。また、仮固定用メタライズ8であるAlは、表面
を酸化膜が覆っているため、Pb25wt%Inはんだは、ぬれ
ないので仮固定が解除される。その後、280℃でAu20
wt%Sn共晶はんだ3が溶融して、メタライズ7にぬれ広
がり、同図(d)に示すように、接合が完了する。
【0024】(実施例4)図5に本発明における第4の
実施例の説明図を示す。同図(a)に示す通り、電子部
品1の電極2a上に、電子回路基板6と接続するためは
んだ3例えばAu20wt%Sn共晶はんだ(融点:280℃)を
蒸着により形成する。また、仮固定用の電極4a上にも
はんだ5例えばSnをめっきにより形成する。一方、電子
回路基板6上の電極2bには、メタライズ7例えばAuを
蒸着により形成させるとともに、仮固定用電極4b上に
も、仮固定用のメタライズ8例えばSiO2を蒸着で形成し
た後、その上に、Zn、Auの順で蒸着にて形成する。
【0025】次に同図(b)に示すように、電子部品1
の仮固定用はんだ5と、それと対応する電子回路基板6
上の仮固定用メタライズ8とを接触させ、加熱すること
で、SnとAuの固相拡散接合により、仮固定される。但
し、部品1を基板6上に位置合わせ加圧する際には、仮
固定用はんだ5と仮固定用メタライズ8が接触するだけ
でなく、本接合の加熱時に、電極2a上のはんだ3が溶
融して、対応する電極2b上のメタライズ7に接触する
ように搭載する必要がある。
【0026】次に同図(c)に示す通り、本接合を行う
ために、加熱する。例えば、Au20wt%Sn共晶はんだ3を
用いる場合、約320℃まで加熱する。この加熱工程にお
いて、仮固定部では、約232℃で仮固定用はんだ5のSn
が溶融し、仮固定用のメタライズ8の一部であるAuがSn
中にすべて溶解する。さらに、溶融したSnに下地のメタ
ライズのZnも一部溶解する。その後、さらに温度が上昇
していくと、Znとその下地メタライズのSiO2との間で、
両者の熱膨張率の違いにより、剥離してしまうため、仮
固定が解除される。ここで、加熱中の雰囲気について
は、はんだやメタライズの表面酸化をおさえるために、
N2やAr等の不活性雰囲気中、または、H2とN2の混合等に
よる還元雰囲気中である方が望ましい。これにより、本
接合のAu20wt%Sn共晶はんだ3は、溶融後、電子回路基
板6上のメタライズ8にぬれ広がって、セルフアライメ
ントし、同図(d)に示す通り、位置ずれを自己補正し
て、接合が完了する。
【0027】(実施例5)図6に本発明における第5の
実施例の説明図を示す。同図(a)のように、例えば、
光素子1の電極2a上に、光回路基板6と接続するため
はんだ3例えばAu20wt%Sn共晶はんだ(融点:280℃)
を蒸着により形成する。さらに、仮固定用の電極4a上
にもはんだ5例えばSnを蒸着により形成する。また、光
回路基板6上の電極2bには、メタライズ7例えばAuを
蒸着により形成させるとともに、仮固定用電極4b上に
も、仮固定用のメタライズ8例えばAuを蒸着にて形成す
る。なお、仮固定用のはんだ5とメタライズ8について
は、本接合の加熱時に、仮固定用のはんだ5が溶融し、
仮固定用のメタライズ8がそのはんだ5中にすべて溶解
するとともに、はんだとメタライズによる合金を形成し
て融点が上昇して、本接合のはんだ3の融点よりも高く
なるようにする。例えば、Au20wt%Sn共晶はんだ3によ
る接合で、仮固定用はんだ5およびメタライズ7とし
て、Sn、Auをそれぞれ用いる場合について述べる。Au20
wt%Sn共晶はんだの融点である280℃以上に、SnとAuと
の合金の融点を上げるには、SnとAuの重量比が約7.5:3
よりも、Auが多くなるように設定する必要がある。次に
同図(b)に示すように、仮固定を行うため、仮固定用
はんだ5のSnと仮固定用メタライズ8のAuを接触させて
加熱することで、接触している部分で固相拡散させて仮
固定する。その時の加熱温度は、Snの融点以下である、
例えば200℃まで加熱する。その際、SnとAuの表面の酸
化膜や汚染膜を除去するために、荷重を加えた方が望ま
しい。
【0028】そして、同図(c)に示す通り、本接合の
はんだ3であるAu20wt%Sn共晶はんだで接合を行うた
め、例えば、約320℃まで加熱する。この時、仮固定部
は、溶融した仮固定用はんだ5であるSn中に仮固定用の
メタライズ8であるAuが全て溶解し、仮固定は解除され
るが、仮固定用はんだの融点は上昇して、加熱中に凝固
する。これにより、溶融したAu20wt%Sn共晶はんだ3に
よるセルフアライメント挙動を、仮固定部が横方向に妨
げることは無いが、高さ方向には、仮固定用はんだ5が
凝固しているため、その高さ以下には沈み込むことはな
い。つまり、あらかじめ仮固定用はんだ5とメタライズ
8の供給量を一定にしておけば、メタライズ8が溶解し
て凝固した後の仮固定用はんだ5の高さも一定となるた
め、光素子など高精度の位置合わせ、搭載を必要とする
部品においては、接合時の高さ方向を高精度に制御する
ことが容易に可能となる。これにより、同図(d)のよ
うに、高精度の接合が完了する。なお、この場合、仮固
定用の電極は、3個以上設けることにより、高さ方向に
対し、より高精度な接合ができる。
【0029】(実施例6)図7に本発明における第6の
実施例の説明図を示す。同図(a)のように、これまで
の実施例と同様、レーザダイオード等、光素子1の電極
2a上に、例えばAu20wt%Sn共晶はんだ(融点:280
℃)を蒸着により形成する。さらに、仮固定用の電極4
a上にも仮固定はんだ5例えばSnを蒸着により形成す
る。また、光回路基板6上の電極2bには、メタライズ
7例えばAuを蒸着により形成させるとともに、仮固定用
電極4b上にも、仮固定用のメタライズ8例えばAuを蒸
着にて形成する。さらに、仮固定用はんだ5とメタライ
ズ8の間には、導電性粒子9例えばガラスの粒子にSnを
めっきでコーティングしたものを複数個介在させる。そ
して、加圧、加熱する。これにより、仮固定はんだ5の
Snと導電性粒子9表面のSnとは自己拡散して接合され、
仮固定用メタライズのAuと導電性粒子9表面のSnとは相
互拡散により接合されることで、光素子1と光回路基板
6が仮固定される。次に、同図(b)に示す通り、Au20
wt%Sn共晶はんだによる接合を行うために加熱する。こ
の際、仮固定部は、仮固定はんだ5および導電性粒子表
面のSnが溶融するため、導電性粒子9が仮固定はんだ5
中に溶け込む。また、仮固定用メタライズ8のAuも、溶
融したSn中に全て溶解するため、仮固定は解除される。
一方、Au20wt%Sn共晶はんだ3は、溶融後、基板6上メ
タライズ7にぬれ広がり、セルフアライメントする。た
だし、仮固定部に導電性粒子9が介在しているため、高
さは、粒子径によって決定される。つまり、実施例5と
同様に、導電性粒子径により、光素子1と基板6の間隔
を一定に保持できる高精度な搭載が可能となる。これに
より、同図(d)に示すように、高精度な接合が完了す
る。
【0030】
【発明の効果】本発明では、はんだとメタライズを拡
散、溶解により仮固定し、本接合の加熱時に、仮固定さ
れたはんだ中にメタライズが全て溶解して消費されるこ
とで、仮固定の拘束が解除される。これにより、従来の
フラックスや接着剤、仮固定用液体等を用いずに、接合
部やその周辺に残渣等を残さずに清浄を保ったまま仮固
定できるため、光素子等クリーンな実装を要求される接
合に適している。しかも、本接合に仮固定が解除される
ことで、本接合部のぬれ広がりやセルフアライメント挙
動等に影響を与えず接合が完了できる。
【0031】また、仮固定部のはんだやメタライズの量
を一定に保つことで、メタライズが全て拡散・溶解後の
仮接合部の凝固したはんだ等により、被接合部間の距離
を一定に保持することが可能となる。したがって、はん
だのセルフアライメント効果と組み合わせることで、簡
便な仮固定で、高精度な実装ができる。つまり、作業
性、量産性に優れ、低コストで高精度なはんだ接合が可
能である。
【図面の簡単な説明】
【図1】本発明におけるはんだ接合方法の実施例の説明
図である。
【図2】本発明におけるはんだ接合方法を用いて、基板
上に部品を接合する断面工程図である。
【図3】本発明におけるはんだ接合方法の実施例の断面
工程図である。
【図4】本発明におけるアンカー効果の仮固定方法を用
いた実施例の接合断面工程図である。
【図5】本発明における仮固定方法を用いた接合断面工
程図である。
【図6】本発明における高精度はんだ接合を行う断面工
程図である。
【図7】本発明における導電性粒子を用いた仮固定方法
による接合の工程図である。
【符号の説明】
1…電子部品、または光素子、2a,2b…電極3…は
んだ、3a…球状はんだ、4a,4b…仮固定用電極、
5…仮固定用はんだ、6…電子回路基板、または光回路
基板、7…メタライズ、8…仮固定用メタライズ、9…
導電性粒子。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 部品及び基板の対応した被接合部の電極
    上にそれぞれ形成されたはんだとメタライズの一部を拡
    散または溶解させて仮固定を行った後、接合の際にメタ
    ライズを拡散、または溶解させることで仮固定を解除す
    ることを特徴とするはんだ接合方法。
  2. 【請求項2】 請求項1において、仮固定を行う電極と
    電気的接合を行う電極が異なることを特徴とするはんだ
    接合方法。
  3. 【請求項3】 請求項1において、仮固定の解除後、部
    品及び基板の電気的接合部間を接合するはんだの溶融時
    の表面張力により、電気的接合部間の間隔および相対的
    な位置を一定に保持することを特徴とするはんだ接合方
    法。
  4. 【請求項4】 請求項1において、仮固定の解除後、当
    該仮固定部のはんだの形状により、部品及び基板の電気
    的接合部の間隔を一定に保持することを特徴とするはん
    だ接合方法。
  5. 【請求項5】 請求項1において、仮固定後、接合する
    際の加熱による熱膨張の差で仮固定部のはんだまたはメ
    タライズが電極からはがれることで仮固定を解除するこ
    とを特徴とするはんだ接合方法。
  6. 【請求項6】 部品及び基板の対応した被接合部の電極
    上にそれぞれ形成されたはんだとメタライズの一部が加
    圧によるアンカー効果で仮固定されるとともに、接合の
    際に仮固定用のはんだが溶融することで仮固定を解除す
    ることを特徴とする接合方法。
  7. 【請求項7】 部品及び基板の対応した被接合部の電極
    上のはんだまたはメタライズが、導電性粒子表面のメタ
    ライズの一部とそれぞれ拡散または溶解により仮固定さ
    れ、接合時に導電性粒子表面のメタライズが全て拡散ま
    たは溶解することで仮固定を解除することを特徴とする
    はんだ接合方法。
  8. 【請求項8】 請求項7において、導電性粒子により被
    接合部間の距離を一定に保持することを特徴とするはん
    だ接合方法。
  9. 【請求項9】 部品及び基板の対応した被接合部の電極
    上に、仮固定を行うためのはんだまたはメタライズを有
    することを特徴とする電子回路装置。
JP2000309286A 2000-10-04 2000-10-04 はんだ接合方法およびこれを用いた電子回路装置 Pending JP2002111191A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000309286A JP2002111191A (ja) 2000-10-04 2000-10-04 はんだ接合方法およびこれを用いた電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000309286A JP2002111191A (ja) 2000-10-04 2000-10-04 はんだ接合方法およびこれを用いた電子回路装置

Publications (1)

Publication Number Publication Date
JP2002111191A true JP2002111191A (ja) 2002-04-12

Family

ID=18789480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000309286A Pending JP2002111191A (ja) 2000-10-04 2000-10-04 はんだ接合方法およびこれを用いた電子回路装置

Country Status (1)

Country Link
JP (1) JP2002111191A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772032B2 (en) 2007-11-28 2010-08-10 Nec Electronics Corporation Manufacturing method for electronic devices
WO2014020790A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 実装方法
EP3086361A3 (de) * 2015-04-02 2017-01-25 Heraeus Deutschland GmbH & Co. KG Verfahren zum herstellen einer substratanordnung mit einem vorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten vorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
JP2019071427A (ja) * 2013-09-03 2019-05-09 ツェットカーヴェー グループ ゲーエムベーハー 位置安定的はんだ付け方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772032B2 (en) 2007-11-28 2010-08-10 Nec Electronics Corporation Manufacturing method for electronic devices
US7977158B2 (en) 2007-11-28 2011-07-12 Renesas Electronics Corporation Manufacturing method for electronic devices
US8278143B2 (en) 2007-11-28 2012-10-02 Renesas Electronics Corporation Manufacturing method for electronic devices
WO2014020790A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 実装方法
JP2014033100A (ja) * 2012-08-03 2014-02-20 Panasonic Corp 実装方法
JP2019071427A (ja) * 2013-09-03 2019-05-09 ツェットカーヴェー グループ ゲーエムベーハー 位置安定的はんだ付け方法
EP3086361A3 (de) * 2015-04-02 2017-01-25 Heraeus Deutschland GmbH & Co. KG Verfahren zum herstellen einer substratanordnung mit einem vorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten vorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil

Similar Documents

Publication Publication Date Title
KR100605435B1 (ko) 반도체 장치 및 그 조립 방법
JP2960017B2 (ja) はんだペースト組成物
US5470787A (en) Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
KR100321837B1 (ko) 피로내성강화를위한길다란납-인듐-주석제어된붕괴형칩접속기
KR100398716B1 (ko) 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JPH0831835A (ja) 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JPH04273453A (ja) 直接チップ取り付け方法
US9847310B2 (en) Flip chip bonding alloys
US5973406A (en) Electronic device bonding method and electronic circuit apparatus
KR20070058379A (ko) 땜질합금 조성물 및 땜질합금 연결부를 제조하는 방법
KR100493563B1 (ko) 전자 부품 실장 방법
JP2002111191A (ja) はんだ接合方法およびこれを用いた電子回路装置
JP3214995B2 (ja) 電子回路の製造方法
JP4326105B2 (ja) フリップチップ実装方法
US6908789B1 (en) Method of making a microelectronic assembly
Zakel et al. Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy
JP3209640B2 (ja) フリップチップ接続方法および回路基板の製造方法
JP3269211B2 (ja) 半導体装置の製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JPH0637438A (ja) 混成集積回路
JP2025015907A (ja) 半導体装置の製造方法および半導体装置
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
KR100421134B1 (ko) 레이저 다이오드의 플립 칩 본딩 방법
JPH11145613A (ja) 半導体装置およびその製造方法ならびに電子装置
JPH05243289A (ja) 混成集積回路装置およびその製造方法