JP2002111494A - 半導体装置及びその方法 - Google Patents
半導体装置及びその方法Info
- Publication number
- JP2002111494A JP2002111494A JP2000292990A JP2000292990A JP2002111494A JP 2002111494 A JP2002111494 A JP 2002111494A JP 2000292990 A JP2000292990 A JP 2000292990A JP 2000292990 A JP2000292990 A JP 2000292990A JP 2002111494 A JP2002111494 A JP 2002111494A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- conversion
- correction value
- correction
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】製造工程のバラツキによって特性が所望値より
外れたＡ／Ｄコンバータに対して、そのオフセットを自
動的に補正することにより、所望の変換特性を実現で
き、歩留りの向上を実現できる半導体装置及びその補正
方法を提供する。 【解決手段】Ａ／Ｄコンバータ１０と不揮発性メモリ２
０を含む半導体装置において、出荷前の検査でＡ／Ｄコ
ンバータ１０のオフセット電圧ＶOFS を測定し、それに
応じて変換結果を補正する補正値ＤOFS を求めて不揮発
性メモリ２０に記憶する。出荷後半導体装置の使用時、
Ａ／Ｄコンバータ１０から出力されたＡ／Ｄ変換結果Ｄ
ＡＴに不揮発性メモリ２０から読み出された補正値Ｄ
OFS を加算して補正処理を行うことで、Ａ／Ｄコンバー
タ１０のオフセット電圧ＶOFS による誤差を補正でき、
Ａ／Ｄコンバータ１０の変換精度を向上でき、歩留りの
改善及びコストの低減を実現できる。
外れたＡ／Ｄコンバータに対して、そのオフセットを自
動的に補正することにより、所望の変換特性を実現で
き、歩留りの向上を実現できる半導体装置及びその補正
方法を提供する。 【解決手段】Ａ／Ｄコンバータ１０と不揮発性メモリ２
０を含む半導体装置において、出荷前の検査でＡ／Ｄコ
ンバータ１０のオフセット電圧ＶOFS を測定し、それに
応じて変換結果を補正する補正値ＤOFS を求めて不揮発
性メモリ２０に記憶する。出荷後半導体装置の使用時、
Ａ／Ｄコンバータ１０から出力されたＡ／Ｄ変換結果Ｄ
ＡＴに不揮発性メモリ２０から読み出された補正値Ｄ
OFS を加算して補正処理を行うことで、Ａ／Ｄコンバー
タ１０のオフセット電圧ＶOFS による誤差を補正でき、
Ａ／Ｄコンバータ１０の変換精度を向上でき、歩留りの
改善及びコストの低減を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、Ａ／Ｄコ
ンバータを内蔵し、当該Ａ／Ｄコンバータのオフセット
を自動的に補正する機能を有する半導体装置及びその補
正方法に関するものである。
ンバータを内蔵し、当該Ａ／Ｄコンバータのオフセット
を自動的に補正する機能を有する半導体装置及びその補
正方法に関するものである。
【０００２】
【従来の技術】Ａ／Ｄコンバータを内蔵している半導体
装置は、入力されるアナログ信号をディジタル信号に変
換し、変換結果に対して所定の処理を行い、処理結果を
ディジタル信号として出力することができる。このた
め、Ａ／Ｄコンバータ内蔵型の半導体装置は、アナログ
信号を直接処理対象にすることができ、信号処理装置と
して広く実用化されている。
装置は、入力されるアナログ信号をディジタル信号に変
換し、変換結果に対して所定の処理を行い、処理結果を
ディジタル信号として出力することができる。このた
め、Ａ／Ｄコンバータ内蔵型の半導体装置は、アナログ
信号を直接処理対象にすることができ、信号処理装置と
して広く実用化されている。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来のＡ／Ｄコンバータを内蔵している半導体装置では、
出荷時にテスト装置、例えば、ＩＣテスタによってＡ／
Ｄコンバータの精度特性を検査し、精度が所定の誤差範
囲内納まるものだけが検査に合格し、出荷されることに
なり、その他の半導体装置は不良品として廃棄される。
半導体装置の製造工程において製造条件などの微妙なバ
ラツキによって、半導体装置の特性が影響される。特に
不揮発性半導体記憶装置（以下、便宜上不揮発性メモリ
という）を混載した半導体装置の場合に、製造工程数が
通常より多く、製造工程が長くなり、内蔵されているＡ
／Ｄコンバータの特性のバラツキが特に顕著になる傾向
がある。このため、特に不揮発性メモリ及びＡ／Ｄコン
バータ両方を含む半導体装置では、製造工程のバラツキ
によってＡ／Ｄコンバータの特性が設計値より外れ、出
荷時のテストにより不良品として判断されることが多く
なり、歩留りが低下し、生産コストが増加してしまうと
いう不利益がある。
来のＡ／Ｄコンバータを内蔵している半導体装置では、
出荷時にテスト装置、例えば、ＩＣテスタによってＡ／
Ｄコンバータの精度特性を検査し、精度が所定の誤差範
囲内納まるものだけが検査に合格し、出荷されることに
なり、その他の半導体装置は不良品として廃棄される。
半導体装置の製造工程において製造条件などの微妙なバ
ラツキによって、半導体装置の特性が影響される。特に
不揮発性半導体記憶装置（以下、便宜上不揮発性メモリ
という）を混載した半導体装置の場合に、製造工程数が
通常より多く、製造工程が長くなり、内蔵されているＡ
／Ｄコンバータの特性のバラツキが特に顕著になる傾向
がある。このため、特に不揮発性メモリ及びＡ／Ｄコン
バータ両方を含む半導体装置では、製造工程のバラツキ
によってＡ／Ｄコンバータの特性が設計値より外れ、出
荷時のテストにより不良品として判断されることが多く
なり、歩留りが低下し、生産コストが増加してしまうと
いう不利益がある。
【０００４】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、製造工程のバラツキによって特
性が所望値より外れたＡ／Ｄコンバータに対して、その
オフセットを自動的に補正することにより、所望の変換
特性を実現でき、歩留りの向上並びに生産コストの抑制
を実現できる半導体装置及びその補正方法を提供するこ
とにある。
のであり、その目的は、製造工程のバラツキによって特
性が所望値より外れたＡ／Ｄコンバータに対して、その
オフセットを自動的に補正することにより、所望の変換
特性を実現でき、歩留りの向上並びに生産コストの抑制
を実現できる半導体装置及びその補正方法を提供するこ
とにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、入力されたアナログ信号の
レベルに応じたディジタル信号を出力するＡ／Ｄコンバ
ータと、上記Ａ／Ｄコンバータのオフセット電圧に応じ
て求められた補正値を記憶する記憶手段と、上記Ａ／Ｄ
コンバータの変換値を上記記憶手段から読み出した上記
補正値で補正する補正手段とを有する。
め、本発明の半導体装置は、入力されたアナログ信号の
レベルに応じたディジタル信号を出力するＡ／Ｄコンバ
ータと、上記Ａ／Ｄコンバータのオフセット電圧に応じ
て求められた補正値を記憶する記憶手段と、上記Ａ／Ｄ
コンバータの変換値を上記記憶手段から読み出した上記
補正値で補正する補正手段とを有する。
【０００６】また、本発明では、好適には、上記記憶手
段は、不揮発性メモリである。
段は、不揮発性メモリである。
【０００７】また、本発明では、好適には、出荷前の検
査において、上記Ａ／Ｄコンバータのオフセット電圧を
測定し、当該測定結果に応じて上記補正値を計算する測
定手段をさらに有する。
査において、上記Ａ／Ｄコンバータのオフセット電圧を
測定し、当該測定結果に応じて上記補正値を計算する測
定手段をさらに有する。
【０００８】また、本発明では、好適には、上記補正手
段は、上記Ａ／Ｄコンバータ及び上記記憶手段からデー
タの読み出しを行い、且つ所定の演算機能を有するプロ
セッサによって構成されている。
段は、上記Ａ／Ｄコンバータ及び上記記憶手段からデー
タの読み出しを行い、且つ所定の演算機能を有するプロ
セッサによって構成されている。
【０００９】さらに、本発明の半導体装置の補正方法
は、Ａ／Ｄコンバータのオフセット電圧による誤差を補
正する半導体装置の補正方法であって、出荷時の検査に
おいて上記Ａ／Ｄコンバータのオフセット電圧を測定
し、当該測定結果に応じて補正値を計算するステップ
と、上記計算された補正値を所定の記憶手段に記憶する
ステップと、上記Ａ／Ｄコンバータの変換結果を入力す
るステップと、上記記憶手段から上記補正値を読み出す
ステップと、上記変換結果を上記補正値を用いて補正す
るステップとを有する。
は、Ａ／Ｄコンバータのオフセット電圧による誤差を補
正する半導体装置の補正方法であって、出荷時の検査に
おいて上記Ａ／Ｄコンバータのオフセット電圧を測定
し、当該測定結果に応じて補正値を計算するステップ
と、上記計算された補正値を所定の記憶手段に記憶する
ステップと、上記Ａ／Ｄコンバータの変換結果を入力す
るステップと、上記記憶手段から上記補正値を読み出す
ステップと、上記変換結果を上記補正値を用いて補正す
るステップとを有する。
【００１０】
【発明の実施の形態】図１は本発明に係る半導体装置の
一実施形態を示す構成図である。図示のように、本実施
形態の半導体装置は、Ａ／Ｄコンバータ１０、ＥＥＰＲ
ＯＭまたはＥＰＲＯＭからなる電気的にプログラム可能
な不揮発性メモリ（以下、便宜上単に不揮発性メモリと
いう）２０、データバス３０、ＣＰＵ４０、ＲＯＭ（Re
ad Only Memory）５０、ＲＡＭ（Random Access Memor
y）６０、周辺回路７０、及び入出力ポート８０によっ
て構成されている。。
一実施形態を示す構成図である。図示のように、本実施
形態の半導体装置は、Ａ／Ｄコンバータ１０、ＥＥＰＲ
ＯＭまたはＥＰＲＯＭからなる電気的にプログラム可能
な不揮発性メモリ（以下、便宜上単に不揮発性メモリと
いう）２０、データバス３０、ＣＰＵ４０、ＲＯＭ（Re
ad Only Memory）５０、ＲＡＭ（Random Access Memor
y）６０、周辺回路７０、及び入出力ポート８０によっ
て構成されている。。
【００１１】以下、半導体装置を構成する各部分回路の
構成及び機能について説明する。Ａ／Ｄコンバータ１０
は、外部から入力されたアナログ信号Ｓinをディジタル
信号に変換し、アナログ信号Ｓinのレベルに応じたディ
ジタル信号ＤＡＴを出力する。ディジタル信号ＤＡＴ
は、Ａ／Ｄ変換の結果として、例えば、データバス３０
を介してＣＰＵ４０などの回路に出力される。Ａ／Ｄコ
ンバータ１０は、製造工程のバラツキにより変換特性に
オフセット電圧が生じることがあり、当該オフセット電
圧により変換結果ＤＡＴに誤差が生じる。このため、本
実施形態では、出荷時のテストにおいて、ＩＣテスタな
どのテスト装置により、Ａ／Ｄコンバータ１０のオフセ
ット値を測定し、当該オフセット値に応じて計算された
補正値を不揮発性メモリ２０に記憶することによって、
出荷後の使用時にＡ／Ｄコンバータ１０の変換値に対し
て上記補正値を用いて補正した結果を出力することで、
Ａ／Ｄコンバータ１０の変換精度の向上を図り、製造時
のバラツキの影響を低減する。なお、オフセットの補正
処理について後にさらに詳しく説明する。
構成及び機能について説明する。Ａ／Ｄコンバータ１０
は、外部から入力されたアナログ信号Ｓinをディジタル
信号に変換し、アナログ信号Ｓinのレベルに応じたディ
ジタル信号ＤＡＴを出力する。ディジタル信号ＤＡＴ
は、Ａ／Ｄ変換の結果として、例えば、データバス３０
を介してＣＰＵ４０などの回路に出力される。Ａ／Ｄコ
ンバータ１０は、製造工程のバラツキにより変換特性に
オフセット電圧が生じることがあり、当該オフセット電
圧により変換結果ＤＡＴに誤差が生じる。このため、本
実施形態では、出荷時のテストにおいて、ＩＣテスタな
どのテスト装置により、Ａ／Ｄコンバータ１０のオフセ
ット値を測定し、当該オフセット値に応じて計算された
補正値を不揮発性メモリ２０に記憶することによって、
出荷後の使用時にＡ／Ｄコンバータ１０の変換値に対し
て上記補正値を用いて補正した結果を出力することで、
Ａ／Ｄコンバータ１０の変換精度の向上を図り、製造時
のバラツキの影響を低減する。なお、オフセットの補正
処理について後にさらに詳しく説明する。
【００１２】不揮発性メモリ２０は、Ａ／Ｄコンバータ
１０の補正値を記憶する。Ａ／Ｄコンバータ１０の補正
値は、例えば、出荷前の検査によって測定されたオフセ
ット電圧に応じて算出される。当該補正値が不揮発性メ
モリ２０の所定の記憶領域に書き込まれ、記憶される。
出荷後、半導体装置が実際に使用された場合、Ａ／Ｄコ
ンバータ１０によって出力された変換結果ＤＡＴがデー
タベース３０を介してＣＰＵ４０に入力される。さら
に、ＣＰＵ４０は不揮発性メモリ２０の上記記憶領域か
らＡ／Ｄコンバータ１０の補正値を読み出す。Ａ／Ｄコ
ンバータ１０の変換結果ＤＡＴに上記補正値を加えて補
正処理が行われ、補正後の変換値をＡ／Ｄ変換の結果と
して処理に用いられたり、または他の回路に出力され
る。なお、不揮発性メモリ２０には、上述したＡ／Ｄコ
ンバータ１０の補正値の他に、他の回路の補正値、また
はＣＰＵ４０が演算処理に必要なパラメータなども記憶
される。
１０の補正値を記憶する。Ａ／Ｄコンバータ１０の補正
値は、例えば、出荷前の検査によって測定されたオフセ
ット電圧に応じて算出される。当該補正値が不揮発性メ
モリ２０の所定の記憶領域に書き込まれ、記憶される。
出荷後、半導体装置が実際に使用された場合、Ａ／Ｄコ
ンバータ１０によって出力された変換結果ＤＡＴがデー
タベース３０を介してＣＰＵ４０に入力される。さら
に、ＣＰＵ４０は不揮発性メモリ２０の上記記憶領域か
らＡ／Ｄコンバータ１０の補正値を読み出す。Ａ／Ｄコ
ンバータ１０の変換結果ＤＡＴに上記補正値を加えて補
正処理が行われ、補正後の変換値をＡ／Ｄ変換の結果と
して処理に用いられたり、または他の回路に出力され
る。なお、不揮発性メモリ２０には、上述したＡ／Ｄコ
ンバータ１０の補正値の他に、他の回路の補正値、また
はＣＰＵ４０が演算処理に必要なパラメータなども記憶
される。
【００１３】データバス３０は、ＣＰＵ４０とＡ／Ｄコ
ンバータ１０、不揮発性メモリ２０、ＲＯＭ５０、ＲＡ
Ｍ７０などの部分回路との間にデータの転送を行う。
ンバータ１０、不揮発性メモリ２０、ＲＯＭ５０、ＲＡ
Ｍ７０などの部分回路との間にデータの転送を行う。
【００１４】ＣＰＵ４０は、ＲＯＭ５０またはＲＡＭ６
０に格納されている制御プログラムに組み込まれている
命令コードを実行することによって、所定の演算または
処理を制御する。ＲＯＭ５０は、ＣＰＵ４０の制御プロ
グラムの命令コード及び必要な初期データ、制御用のパ
ラメータなどを格納する。
０に格納されている制御プログラムに組み込まれている
命令コードを実行することによって、所定の演算または
処理を制御する。ＲＯＭ５０は、ＣＰＵ４０の制御プロ
グラムの命令コード及び必要な初期データ、制御用のパ
ラメータなどを格納する。
【００１５】ＲＡＭ６０は、例えば、システムが立ち上
がった直後の初期化のとき、またはシステムがリセット
された直後、ＲＯＭ５０に格納されている制御プログラ
ムの命令コードの一部または全部をロードして、処理開
始後命令コードをＣＰＵ４０に提供する。通常、ＲＯＭ
５０よりＲＡＭ６０のデータアクセス速度が速く、プロ
グラムの命令コードを実行する前にＲＯＭ５０からＲＡ
Ｍ６０にロードすることによって、ＣＰＵ４０の動作速
度に追従できる高速なデータアクセスを実現できる。な
お、ＲＯＭ５０のアクセス速度が十分速く、ＣＰＵ４０
の動作速度に追従できる場合、ＲＡＭ６０へのロードを
せずに、ＣＰＵ４０は直接ＲＯＭ５０にアクセスし、プ
ログラムの命令コードを読み出して実行することも可能
である。
がった直後の初期化のとき、またはシステムがリセット
された直後、ＲＯＭ５０に格納されている制御プログラ
ムの命令コードの一部または全部をロードして、処理開
始後命令コードをＣＰＵ４０に提供する。通常、ＲＯＭ
５０よりＲＡＭ６０のデータアクセス速度が速く、プロ
グラムの命令コードを実行する前にＲＯＭ５０からＲＡ
Ｍ６０にロードすることによって、ＣＰＵ４０の動作速
度に追従できる高速なデータアクセスを実現できる。な
お、ＲＯＭ５０のアクセス速度が十分速く、ＣＰＵ４０
の動作速度に追従できる場合、ＲＡＭ６０へのロードを
せずに、ＣＰＵ４０は直接ＲＯＭ５０にアクセスし、プ
ログラムの命令コードを読み出して実行することも可能
である。
【００１６】また、プログラムの命令コードを格納する
他に、ＲＡＭ６０には、ＣＰＵ４０が演算処理を行うと
きの処理結果、または外部装置、例えば、周辺回路７０
及び入出力ポート８０に接続されている他の装置などか
ら取り入れたデータを保持するためにも用いられる。
他に、ＲＡＭ６０には、ＣＰＵ４０が演算処理を行うと
きの処理結果、または外部装置、例えば、周辺回路７０
及び入出力ポート８０に接続されている他の装置などか
ら取り入れたデータを保持するためにも用いられる。
【００１７】周辺回路７０は、例えば、タイマー、割り
込み制御回路などからなる。ＣＰＵ４０が動作すると
き、周辺回路７０から、時間の情報を取得し、割り込み
処理などを行う。入出力ポート８０は、ＣＰＵ４０と外
部装置間のデータの入出力を行う回路であり、例えば、
入出力バッファ回路によって構成されている。
込み制御回路などからなる。ＣＰＵ４０が動作すると
き、周辺回路７０から、時間の情報を取得し、割り込み
処理などを行う。入出力ポート８０は、ＣＰＵ４０と外
部装置間のデータの入出力を行う回路であり、例えば、
入出力バッファ回路によって構成されている。
【００１８】以下、本実施形態の半導体装置におけるＡ
／Ｄコンバータのオフセット電圧の測定及びその補正処
理について説明する。図２は、Ａ／Ｄコンバータ１０の
オフセット電圧の一例を示すグラフである。図２におい
て、横軸はＡ／Ｄコンバータ１０の入力信号の電圧レベ
ルを示し、縦軸はディジタル変換データ、即ち、Ａ／Ｄ
変換の結果を示している。なお、ここで、例えば、Ａ／
Ｄコンバータ１０は、入力信号に対して８ビットのデー
タ“００Ｈ，０１Ｈ，…，ＦＥＨ，ＦＦＨ”の何れかを
変換結果として出力する。
／Ｄコンバータのオフセット電圧の測定及びその補正処
理について説明する。図２は、Ａ／Ｄコンバータ１０の
オフセット電圧の一例を示すグラフである。図２におい
て、横軸はＡ／Ｄコンバータ１０の入力信号の電圧レベ
ルを示し、縦軸はディジタル変換データ、即ち、Ａ／Ｄ
変換の結果を示している。なお、ここで、例えば、Ａ／
Ｄコンバータ１０は、入力信号に対して８ビットのデー
タ“００Ｈ，０１Ｈ，…，ＦＥＨ，ＦＦＨ”の何れかを
変換結果として出力する。
【００１９】図２において、階段状の実線は理想的な変
換特性を示している。一方、階段状の点線は実測データ
によって得られた変換特性を示している。Ａ／Ｄコンバ
ータ１０の特性にバラツキがない場合、図示の理想的な
変換特性を有する。しかし、製造工程のバラツキなどの
原因によって、その変換特性が理想的な特性よりずれ
て、例えば、図２の点線によって示す変換特性となる。
換特性を示している。一方、階段状の点線は実測データ
によって得られた変換特性を示している。Ａ／Ｄコンバ
ータ１０の特性にバラツキがない場合、図示の理想的な
変換特性を有する。しかし、製造工程のバラツキなどの
原因によって、その変換特性が理想的な特性よりずれ
て、例えば、図２の点線によって示す変換特性となる。
【００２０】図２に示すように、Ａ／Ｄコンバータ１０
の変換特性が理想の特性よりずれていたとき、変換結果
に歪みが生じる。例えば、Ａ／Ｄコンバータ１０の最大
入力電圧をＡＶREF とすると、理想的な場合、入力信号
の電圧が０．５ＡＶREF ／２５６〜１．５ＡＶREF ／２
５６の範囲内にあるとき、Ａ／Ｄ変換の結果、変換デー
タ０１Ｈが得られる。しかし、製造工程のバラツキによ
って、Ａ／Ｄコンバータ１０にオフセット電圧ＶOFS が
存在した場合、その変換特性が図２の点線に示す特性に
ずれる。この場合、入力電圧が（０．５ＡＶREF ＋Ｖ
OFS ）〜（１．５ＡＶREF ／２５６＋Ｖ OFS ）の範囲内
にあるとき、Ａ／Ｄ変換の結果、変換データ０１Ｈが得
られる。
の変換特性が理想の特性よりずれていたとき、変換結果
に歪みが生じる。例えば、Ａ／Ｄコンバータ１０の最大
入力電圧をＡＶREF とすると、理想的な場合、入力信号
の電圧が０．５ＡＶREF ／２５６〜１．５ＡＶREF ／２
５６の範囲内にあるとき、Ａ／Ｄ変換の結果、変換デー
タ０１Ｈが得られる。しかし、製造工程のバラツキによ
って、Ａ／Ｄコンバータ１０にオフセット電圧ＶOFS が
存在した場合、その変換特性が図２の点線に示す特性に
ずれる。この場合、入力電圧が（０．５ＡＶREF ＋Ｖ
OFS ）〜（１．５ＡＶREF ／２５６＋Ｖ OFS ）の範囲内
にあるとき、Ａ／Ｄ変換の結果、変換データ０１Ｈが得
られる。
【００２１】Ａ／Ｄコンバータ１０の変換特性が理想の
変換特性よりずれた場合、出荷前の検査において、半導
体装置が不良品として検出されるので、歩留りを低下さ
せる原因の一つとなる。このため、Ａ／Ｄコンバータ１
０の変換特性のずれを補正できれば、半導体装置の歩留
りの改善が図れ、製造コストの低減を実現できる。
変換特性よりずれた場合、出荷前の検査において、半導
体装置が不良品として検出されるので、歩留りを低下さ
せる原因の一つとなる。このため、Ａ／Ｄコンバータ１
０の変換特性のずれを補正できれば、半導体装置の歩留
りの改善が図れ、製造コストの低減を実現できる。
【００２２】本実施形態では、Ａ／Ｄコンバータ１０の
変換特性にずれが生じた場合、出荷前のテストにおいて
Ａ／Ｄコンバータ１０のオフセット電圧ＶOFS を検出し
て、それに応じて変換結果の補正値ＤOFS を算出する。
そして、当該補正値をＣＰＵ４０によって不揮発性メモ
リ２０に書き込む。
変換特性にずれが生じた場合、出荷前のテストにおいて
Ａ／Ｄコンバータ１０のオフセット電圧ＶOFS を検出し
て、それに応じて変換結果の補正値ＤOFS を算出する。
そして、当該補正値をＣＰＵ４０によって不揮発性メモ
リ２０に書き込む。
【００２３】半導体装置が実際の使用において、Ａ／Ｄ
コンバータ１０によって得られた変換結果を上記出荷時
の測定によって得られた補正値ＤOFS で補正することに
よってＡ／Ｄコンバータ１０のバラツキによる変換特性
のずれを補正することができ、製造工程のバラツキによ
る影響を低減でき、Ａ／Ｄコンバータ１０の精度の向上
及び歩留りの改善を実現できる。
コンバータ１０によって得られた変換結果を上記出荷時
の測定によって得られた補正値ＤOFS で補正することに
よってＡ／Ｄコンバータ１０のバラツキによる変換特性
のずれを補正することができ、製造工程のバラツキによ
る影響を低減でき、Ａ／Ｄコンバータ１０の精度の向上
及び歩留りの改善を実現できる。
【００２４】図３は、Ａ／Ｄコンバータ１０の変換結果
に対する補正処理のフローチャートを示している。以
下、図１及び図３を参照しつつ、本実施形態の半導体装
置におけるＡ／Ｄ変換結果の補正処理を説明する。
に対する補正処理のフローチャートを示している。以
下、図１及び図３を参照しつつ、本実施形態の半導体装
置におけるＡ／Ｄ変換結果の補正処理を説明する。
【００２５】まず、Ａ／Ｄコンバータ１０の変換結果Ｄ
ＡＴが入力される（ステップＳ１）。この処理は、ＣＰ
Ｕ４０によって行われ、例えばデータバス３０を介し
て、Ａ／Ｄコンバータ１０からその変換結果ＤＡＴが入
力される。
ＡＴが入力される（ステップＳ１）。この処理は、ＣＰ
Ｕ４０によって行われ、例えばデータバス３０を介し
て、Ａ／Ｄコンバータ１０からその変換結果ＤＡＴが入
力される。
【００２６】次に、Ａ／Ｄ変換値の補正値ＤOFS が入力
される（ステップＳ２）。上述したように、補正値Ｄ
OFS が出荷前の検査によって測定され、不揮発性メモリ
２０に記憶されている。このため、ＣＰＵ４０によって
不揮発性メモリ２０から補正値ＤOFS が読み出される。
される（ステップＳ２）。上述したように、補正値Ｄ
OFS が出荷前の検査によって測定され、不揮発性メモリ
２０に記憶されている。このため、ＣＰＵ４０によって
不揮発性メモリ２０から補正値ＤOFS が読み出される。
【００２７】次いで、Ａ／Ｄコンバータ１０の変換結果
に対して補正処理が行われる（ステップＳ３）。補正処
理において、ＣＰＵ４０によってＡ／Ｄコンバータ１０
から入力された変換結果ＤＡＴに、不揮発性メモリ２０
から読み出した補正値ＤOFSが加算され、その結果を補
正後のＡ／Ｄ変換結果Ｄout とする。即ち、補正後のＡ
／Ｄ変換結果Ｄout を次式によって計算される。
に対して補正処理が行われる（ステップＳ３）。補正処
理において、ＣＰＵ４０によってＡ／Ｄコンバータ１０
から入力された変換結果ＤＡＴに、不揮発性メモリ２０
から読み出した補正値ＤOFSが加算され、その結果を補
正後のＡ／Ｄ変換結果Ｄout とする。即ち、補正後のＡ
／Ｄ変換結果Ｄout を次式によって計算される。
【００２８】
【数１】 Ｄout ＝ＤＡＴ＋ＤOFS …（１）
【００２９】ＣＰＵ４０は、式（１）によって計算され
た補正後のＡ／Ｄ変換結果Ｄout を用いて、他の演算処
理を行ったり（ステップＳ４）、または、入出力ポート
８０を介して他の装置に出力する。
た補正後のＡ／Ｄ変換結果Ｄout を用いて、他の演算処
理を行ったり（ステップＳ４）、または、入出力ポート
８０を介して他の装置に出力する。
【００３０】以上説明したように、本実施形態によれ
ば、Ａ／Ｄコンバータ１０と不揮発性メモリ２０を含む
半導体装置において、出荷前の検査でＡ／Ｄコンバータ
１０のオフセット電圧ＶOFS を測定し、それに応じて変
換結果を補正する補正値ＤOFSを求めて不揮発性メモリ
２０に記憶する。出荷後半導体装置の使用時、Ａ／Ｄコ
ンバータ１０から出力されたＡ／Ｄ変換結果ＤＡＴに不
揮発性メモリ２０から読み出された補正値ＤOFS を加算
して補正処理を行うことによって、Ａ／Ｄコンバータ１
０のオフセット電圧ＶOFS による誤差を補正でき、Ａ／
Ｄコンバータ１０の変換精度を向上でき、歩留りの改善
及びコストの低減を実現できる。
ば、Ａ／Ｄコンバータ１０と不揮発性メモリ２０を含む
半導体装置において、出荷前の検査でＡ／Ｄコンバータ
１０のオフセット電圧ＶOFS を測定し、それに応じて変
換結果を補正する補正値ＤOFSを求めて不揮発性メモリ
２０に記憶する。出荷後半導体装置の使用時、Ａ／Ｄコ
ンバータ１０から出力されたＡ／Ｄ変換結果ＤＡＴに不
揮発性メモリ２０から読み出された補正値ＤOFS を加算
して補正処理を行うことによって、Ａ／Ｄコンバータ１
０のオフセット電圧ＶOFS による誤差を補正でき、Ａ／
Ｄコンバータ１０の変換精度を向上でき、歩留りの改善
及びコストの低減を実現できる。
【００３１】なお、以上説明した補正処理において、一
つの補正値ＤOFS を用いてＡ／Ｄコンバータ１０のすべ
ての変換結果に対して補正処理が行われるが、本実施形
態の補正処理はこれに限定されるものではない。例え
ば、出荷前の測定において、Ａ／Ｄコンバータ１０の各
測定結果に対して、それぞれの補正値を個別に求める。
これらの補正値を、例えば、Ａ／Ｄコンバータ１０の変
換結果に基づいて生成されたアドレスに従って不揮発性
メモリ２０の所定の領域に記憶する。半導体装置使用時
に、Ａ／Ｄコンバータ１０から得られた変換結果に基づ
いてアドレスを計算し、計算されたアドレスで不揮発性
メモリ２０から補正値を読み出して、当該補正値でＡ／
Ｄコンバータ１０の変換結果を補正する方法もある。こ
の場合、各々の変換結果に対してそれぞれ異なる補正値
で補正を行うことができ、より高精度な補正を実現でき
る。また、この場合不揮発性メモリ２０に補正値の代わ
りに補正後の正しい変換結果を記憶すれば、使用時にＡ
／Ｄコンバータ１０の変換結果に応じて、補正後の正し
い変換値を不揮発性メモリ２０から直接読み取ることが
でき、補正処理のための演算を省略できる。
つの補正値ＤOFS を用いてＡ／Ｄコンバータ１０のすべ
ての変換結果に対して補正処理が行われるが、本実施形
態の補正処理はこれに限定されるものではない。例え
ば、出荷前の測定において、Ａ／Ｄコンバータ１０の各
測定結果に対して、それぞれの補正値を個別に求める。
これらの補正値を、例えば、Ａ／Ｄコンバータ１０の変
換結果に基づいて生成されたアドレスに従って不揮発性
メモリ２０の所定の領域に記憶する。半導体装置使用時
に、Ａ／Ｄコンバータ１０から得られた変換結果に基づ
いてアドレスを計算し、計算されたアドレスで不揮発性
メモリ２０から補正値を読み出して、当該補正値でＡ／
Ｄコンバータ１０の変換結果を補正する方法もある。こ
の場合、各々の変換結果に対してそれぞれ異なる補正値
で補正を行うことができ、より高精度な補正を実現でき
る。また、この場合不揮発性メモリ２０に補正値の代わ
りに補正後の正しい変換結果を記憶すれば、使用時にＡ
／Ｄコンバータ１０の変換結果に応じて、補正後の正し
い変換値を不揮発性メモリ２０から直接読み取ることが
でき、補正処理のための演算を省略できる。
【００３２】
【発明の効果】以上説明したように、本発明の半導体装
置及び方法によれば、出荷前の検査においてＡ／Ｄコン
バータの変換特性の測定結果に応じて、そのオフセット
電圧に対する補正値を求めて不揮発性メモリに記憶す
る。使用時にＡ／Ｄコンバータの変換結果に上記補正値
を用いて補正することによって、Ａ／Ｄコンバータの変
換特性のずれによる誤差を補正でき、Ａ／Ｄコンバータ
の高精度化を実現でき、さらに製造工程のバラツキによ
る影響を抑制でき、半導体装置の歩留りの向上及びに製
造コストの低減を実現できる利点がある。
置及び方法によれば、出荷前の検査においてＡ／Ｄコン
バータの変換特性の測定結果に応じて、そのオフセット
電圧に対する補正値を求めて不揮発性メモリに記憶す
る。使用時にＡ／Ｄコンバータの変換結果に上記補正値
を用いて補正することによって、Ａ／Ｄコンバータの変
換特性のずれによる誤差を補正でき、Ａ／Ｄコンバータ
の高精度化を実現でき、さらに製造工程のバラツキによ
る影響を抑制でき、半導体装置の歩留りの向上及びに製
造コストの低減を実現できる利点がある。
【図１】本発明に係る半導体装置の一実施形態を示す構
成図である。
成図である。
【図２】Ａ／Ｄコンバータのオフセット電圧によるずれ
を補正する概念を示すグラフである。
を補正する概念を示すグラフである。
【図３】Ａ／Ｄコンバータの変換結果の補正処理を示す
フローチャートである。
フローチャートである。
１０…Ａ／Ｄコンバータ、２０…不揮発性メモリ、３０
…データバス、４０…ＣＰＵ、５０…ＲＯＭ、６０…Ｒ
ＡＭ、７０…周辺回路、８０…入出力ポート。
…データバス、４０…ＣＰＵ、５０…ＲＯＭ、６０…Ｒ
ＡＭ、７０…周辺回路、８０…入出力ポート。
Claims (6)
- 【請求項１】入力されたアナログ信号のレベルに応じた
ディジタル信号を出力するＡ／Ｄコンバータと、 上記Ａ／Ｄコンバータのオフセット電圧に応じて求めら
れた補正値を記憶する記憶手段と、 上記Ａ／Ｄコンバータの変換値を上記記憶手段から読み
出した上記補正値で補正する補正手段とを有する半導体
装置。 - 【請求項２】上記記憶手段は、不揮発性メモリである請
求項１記載の半導体装置。 - 【請求項３】出荷前の検査において、上記Ａ／Ｄコンバ
ータのオフセット電圧を測定し、当該測定結果に応じて
上記補正値を計算する測定手段を有する請求項１記載の
半導体装置。 - 【請求項４】上記補正手段は、上記Ａ／Ｄコンバータ及
び上記記憶手段からデータの読み出しを行い、且つ所定
の演算機能を有するプロセッサによって構成されている
請求項１記載の半導体装置。 - 【請求項５】Ａ／Ｄコンバータのオフセット電圧による
誤差を補正する半導体装置の補正方法であって、 出荷時の検査において上記Ａ／Ｄコンバータのオフセッ
ト電圧を測定し、当該測定結果に応じて補正値を計算す
るステップと、 上記計算された補正値を所定の記憶手段に記憶するステ
ップと、 上記Ａ／Ｄコンバータの変換結果を入力するステップ
と、 上記記憶手段から上記補正値を読み出すステップと、 上記変換結果を上記補正値を用いて補正するステップと
を有する半導体装置の方法。 - 【請求項６】上記測定結果に応じて計算された補正値が
不揮発性メモリに記憶される請求項５記載の半導体装置
の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292990A JP2002111494A (ja) | 2000-09-26 | 2000-09-26 | 半導体装置及びその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292990A JP2002111494A (ja) | 2000-09-26 | 2000-09-26 | 半導体装置及びその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002111494A true JP2002111494A (ja) | 2002-04-12 |
Family
ID=18775839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000292990A Pending JP2002111494A (ja) | 2000-09-26 | 2000-09-26 | 半導体装置及びその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002111494A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187726A (ja) * | 2008-02-21 | 2008-08-14 | Sanyo Electric Co Ltd | 半導体集積回路装置及びその製造方法 |
| JP2011109653A (ja) * | 2009-10-26 | 2011-06-02 | Fluke Corp | データ取込みシステム及びその校正方法 |
| JP2012049782A (ja) * | 2010-08-26 | 2012-03-08 | Toppan Printing Co Ltd | 逐次比較型ａｄ変換機 |
| JPWO2022102002A1 (ja) * | 2020-11-11 | 2022-05-19 |
-
2000
- 2000-09-26 JP JP2000292990A patent/JP2002111494A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187726A (ja) * | 2008-02-21 | 2008-08-14 | Sanyo Electric Co Ltd | 半導体集積回路装置及びその製造方法 |
| JP2011109653A (ja) * | 2009-10-26 | 2011-06-02 | Fluke Corp | データ取込みシステム及びその校正方法 |
| US9671485B2 (en) | 2009-10-26 | 2017-06-06 | Fluke Corporation | System and method for calibrating a high resolution data acquisition system with a low resolution digital to analog converter |
| JP2012049782A (ja) * | 2010-08-26 | 2012-03-08 | Toppan Printing Co Ltd | 逐次比較型ａｄ変換機 |
| JPWO2022102002A1 (ja) * | 2020-11-11 | 2022-05-19 | ||
| WO2022102002A1 (ja) * | 2020-11-11 | 2022-05-19 | サンケン電気株式会社 | アナログデジタル変換回路 |
| US11677407B2 (en) | 2020-11-11 | 2023-06-13 | Sanken Electric Co., Ltd. | Analog-to-digital converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1983451B (zh) | 半导体存储装置 | |
| JPH0387000A (ja) | 半導体記憶装置 | |
| US6546517B1 (en) | Semiconductor memory | |
| US6886120B2 (en) | Memory control circuit | |
| US6307496B1 (en) | Sensing apparatus including an A/D conversion circuit for detecting a physical quantity | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| JP2012133832A (ja) | 不揮発性半導体記憶装置、及び読み出し電圧検出方法 | |
| JPH0540147A (ja) | 半導体記憶装置の試験方法 | |
| JPH1144585A (ja) | センサ装置 | |
| JP6523114B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
| JPH1068652A (ja) | 電子はかり | |
| JP3389815B2 (ja) | アナログ測定ユニットのデジタルキャリブレーション方法 | |
| JPH04278299A (ja) | 半導体記憶装置 | |
| JP5286831B2 (ja) | 計測装置 | |
| JP2000241202A (ja) | センサ装置 | |
| CN113741789B (zh) | 讯号处理系统及讯号处理系统的操作方法 | |
| US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
| US7027090B2 (en) | Image input device | |
| CN111510142A (zh) | 一种ad码字校准方法、装置、设备及存储介质 | |
| JP2003100099A (ja) | 半導体回路システム | |
| JPS62146500A (ja) | 読出専用メモリ | |
| JP3042087B2 (ja) | 可変減衰器 | |
| KR0186192B1 (ko) | 비휘발성 메모리의 프로그램 장치 및 방법 | |
| JP2907114B2 (ja) | Ｅｅｐｒｏｍの１ビット誤り訂正方法とその装置 | |
| CN118484052A (zh) | 一种芯片内部电源自校准和监控方法和系统 |