JP2002134411A - 横方向ソリッドオーバーグロース法を用いる光導電性又は陰極伝導性デバイスの製作 - Google Patents

横方向ソリッドオーバーグロース法を用いる光導電性又は陰極伝導性デバイスの製作

Info

Publication number
JP2002134411A
JP2002134411A JP2001229289A JP2001229289A JP2002134411A JP 2002134411 A JP2002134411 A JP 2002134411A JP 2001229289 A JP2001229289 A JP 2001229289A JP 2001229289 A JP2001229289 A JP 2001229289A JP 2002134411 A JP2002134411 A JP 2002134411A
Authority
JP
Japan
Prior art keywords
layer
amorphous
growth
medium layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001229289A
Other languages
English (en)
Other versions
JP4090223B2 (ja
Inventor
Alison Chaiken
アリソン・チャイケン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2002134411A publication Critical patent/JP2002134411A/ja
Application granted granted Critical
Publication of JP4090223B2 publication Critical patent/JP4090223B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3241—Materials thereof being conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3436—Deposited materials, e.g. layers characterised by the chemical composition being chalcogenide semiconductor materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3816—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/1472—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the form
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/149—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the memorising material or structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Manufacturing Optical Record Carriers (AREA)

Abstract

(57)【要約】 【課題】好適でない結晶成長形態を有する成長層上にア
モルファス膜を結晶化するための手段を提供する。 【解決手段】本発明の方法は、好適な成長基板を提供し
て、この好適な成長基板のシーディング表面上に第１の
好適でない成長層を形成するステップを含む。第１の好
適でない成長層内に開口をエッチングして、この開口
が、第１の好適でない成長層を通ってシーディング表面
まで下方に延び、これによって、シーディング表面の一
部を露出させるようにする。次に、アモルファス媒体層
を第１の好適でない成長層上に形成する。アモルファス
媒体層は、開口を充填し、かつ、好適な成長基板のシー
ディング表面と接触する。アモルファス媒体層の結晶相
の核生成がアモルファス媒体層全体に伝搬するように、
アモルファス媒体層を焼きなまし処理することによって
結晶化媒体層を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に、最適な
成長基板を用いて媒体層を種付けすることに関する。よ
り詳しくは、本発明は、好適な成長形態を助長する基板
を用いて媒体層の結晶化を行うとともに、好ましくない
成長形態を招く１つ以上の層の上に媒体層を製作するこ
とに関する。
【０００２】本明細書で取りあげた記事及び刊行物は、
それらに含まれている情報を提示するためのものであ
る。その情報のどれも法定の従来技術であると認められ
ず、従って、我々はかかる全ての情報に関して先発明者
としての地位を確立する権利を保有する。
【０００３】
【従来の技術】任意の材料が他方の基板タイプ上でなく
一方の基板タイプ上で好適な形態で成長するところの薄
膜デバイスの加工には多くの事例がある。好適でない成
長基板上における成長形態を改善するための１つの方法
は、好適でない成長形態を有する基板上に下部層（即
ち、緩衝層またはバッファ層）を堆積させ、続いて、そ
の緩衝層の上に活性層を堆積させるものである。緩衝層
は、活性層における好適な成長形態を促進する。具体的
には、高密度データ記憶デバイスに使用される場合があ
るもののような光導電性又は陰極伝導性(または、カソ
コンダクティブ：cathoconductive)デバイスの場合は、
理想的な緩衝層には、緩衝層上に堆積されるデータ層に
対する好適な成長形態、及び、データ層を堆積するため
の平滑な表面が含まれる。緩衝層は電気的に絶縁性であ
り、かつ、熱電導性がなければならない。また、緩衝層
は、データ層と、緩衝層が堆積される基板のいずれとも
反応するものであってはならない。残念ながら、これら
の条件を全て満たす緩衝層は恐らく存在しないであろ
う。
【０００４】好適でない（本明細書において「好適でな
い」とは「不適である」という意味を包含する）成長基
板上における成長形態を改善するための他の方法は、ウ
ェーハボンディングによるアプローチを利用することで
ある。この方法では、好適な成長形態を有する層を含む
第１の基板上に活性層を堆積させ、次いで、その第１の
基板を好適でない成長形態を有する第２の基板に機械的
に接合させることができる。しかし、多くの用途に必要
とされる平坦度及び強靱度をもたせて第１のウェーハと
第２のウェーハを接合することは非常に難しい。第１の
基板及び第２の基板は、同質の材料又は異質の材料から
作ることができる。例えば、第１の基板を半導体基板と
し、第２の基板をガラスとすることができる。加えて、
ウェーハボンディングは、活性層を平坦化し、かつ、第
１の基板及び／または第２の基板の厚みを減らすのに、
しばしば、幾つかの処理ステップを要する。平坦化ステ
ップには、化学的機械的研磨(CMP)処理を含めることが
でき、基板の厚みは、平坦化によって及び／又はウェッ
ト／ドライエッチングステップによって減らすことがで
きる。これらのステップは、しばしば、活性層を損傷す
ることがあり、含まれるステップの数が増えることによ
って製造工程が複雑になり、かつ、歩留りがが低下して
しまう可能性がある。さらに、基板間に高度の平坦度と
分離制御が要求される用途では、ウェーハボンディング
は許容されないであろう。例えば、超高密度記憶デバイ
スでは、電子ビーム電流を使って情報を活性層上に書込
み且つ活性層から読取ることができる。活性層に何らか
の損傷があったり、活性層の厚みに変動があれば、デー
タが破壊されるか、もしくは、正確な、活性層へのデー
タ書込み、または活性層からのデータ読取りができなく
なる恐れがある。超高密度記憶デバイス及び記憶媒体に
おける記憶に関するより詳細な説明は、Gibson他の米国
特許第5,557,596号に記載されている。
【０００５】
【発明が解決しようとする課題】従って、緩衝層、また
は、ウェーハボンディングを用いずに、最適な成長基板
を用いて活性層の成長を起こす（または、種付けする）
ことが必要とされている。さらに、好適な成長形態を有
する基板上に活性層を直接堆積させることなく、活性層
の成長を促すことが必要とされている。
【０００６】
【課題を解決するための手段】本発明の方法によれば、
緩衝層又はウェーハボンディングを使わずに、最適な基
板上で媒体層を成長させることができる。本発明の媒体
層の用途には、例えば、光線又は電子線のコヒーレント
ビームを使って媒体層にデータを記憶する超高密度デー
タ記憶デバイス用の媒体（これに限定されるわけではな
い）が含まれる。
【０００７】本発明の１つの利点は、標準のマイクロエ
レクトロニクス処理ステップと、通常利用することがで
きる処理装置を用いてアモルファス媒体層を結晶化でき
るということである。例えば、横方向ソリッドエピタキ
シャルオーバーグロース(overgrowth)は、SOI(絶縁体上
シリコン：silicon on insulator)及び窒化ガリウム(Ga
N)デバイスの製造に通常用いられる技術であり、この技
術を使用して本発明の媒体層を堆積することができる。
例えば、Moniwa他による「Applied Physics Letters,
Vol.52, No.21,pg.1788,23 May 1988」を参照された
い。さらに、媒体層のオーバーグロースは、シリコン
（Ｓｉ）ウェーハ上にシリコン(Ｓｉ)デバイスを作製す
るためではなく、例えば、酸化ケイ素(ＳｉＯ2)のよう
な絶縁層上に化合物半導体デバイスを作製するのに適用
される。
【０００８】本発明の別の利点は、シリコン、成長に好
適な基板（以下、好適な成長基板ともいう）、の上での
III-VI物質、I-III-VI物質、又はIV-V-VI物質のような
化合物半導体材料の成長を起こすことが可能となると共
に、ＳｉＯ2、成長には適さない基板であるが光導電性
デバイス及び陰極伝導性デバイスには有用な基板、のよ
うな絶縁層上で実際のデバイスを作製することができる
ということである。ＳｉＯ2及びＳｉＮｘのようなその
類似物は、高密度記憶デバイスにも使用できるヘテロ接
合ダイオードにとって有用な誘電層でもある。本発明の
媒体層は、超高密度記憶デバイスの一部分として光導電
式検出器又は光電式検出器で使用するのに適したな電気
特性を有している。
【０００９】大まかに言えば、本発明は、好適でない結
晶成長形態を有する下部層上に形成されたアモルファス
膜を結晶化するための方法において具現化される。好適
な成長基板は、そのシーディング表面（seeding surfac
e）上に第１の好適でない成長層が形成されている。こ
の第１の好適でない成長層に開口が形成される。その開
口は、第１の好適でない成長層を通って下方の好適な成
長基板に延び、シーディング表面を露出させる。第１の
好適でない成長層上にアモルファス媒体層が形成され
る。アモルファス媒体層は第１の好適でない成長層を覆
って、そのアモルファス媒体層の一部分が開口を充填し
てシーディング表面と接触するようにする。アモルファ
ス媒体層を焼きなまし処理（アニーリング）することに
よって結晶化媒体層を形成する。この結果、アモルファ
ス媒体層の結晶相の核生成が生じ、核生成は、シーディ
ング表面で始まり、アモルファス媒体層の残りの部分中
に伝搬して、結局、アモルファス媒体層全体を結晶化す
る。その後、結晶化媒体層と好適な成長基板との間で通
電しないように結晶化媒体層を処理する。本質的に、結
晶化媒体層を好適な成長基板から電気的に絶縁して、好
適な成長基板と結晶化媒体層とが短絡するのを防止す
る。
【００１０】本発明の１実施態様では、第１の好適でな
い成長層は、好適な成長基板を結晶化媒体層から電気的
に絶縁する誘電性材料である。
【００１１】本発明の別の実施態様では、第２の好適で
ない成長層を第１の好適でない成長層上に形成する。
【００１２】本発明の１実施態様では、第２の好適でな
い成長層は誘電性材料である。
【００１３】本発明の別の実施態様では、第２の好適で
ない成長層は導電性材料である。
【００１４】本発明のさらに別の実施態様では、好適な
成長基板は半導体材料である。
【００１５】本発明の１実施態様では、アモルファス媒
体層に入射するレーザビームでアモルファス媒体層を加
熱することによりアモルファス媒体層を焼きなまして結
晶化する。
【００１６】本発明の別の実施態様では、焼きなましの
ステップには、アモルファス媒体層を加熱してアモルフ
ァス媒体層を結晶化するステップが含まれる。
【００１７】本発明の１実施態様では、アモルファス媒
体層を、シリコン上のIII-VI物質、I-III-VI物質、又は
IV-V-VI物質とすることができる。
【００１８】本発明のその他の実施態様、側面、及び利
点は、本発明の原理を例示する添付図面を参照すること
により、以下の詳細な説明から明らかになるであろう。
【００１９】
【発明の実施の形態】以下の詳細な説明及びいくつかの
図面では、同じ要素を同じ参照数字で参照している。
【００２０】例示のための図面に示したように、本発明
は、好適でない（または、適していない）結晶成長形態
を有する下部層上に形成されたアモルファス膜を結晶化
するための方法において具現化される。この方法は、好
適な成長基板を設けることと、次いで、好適な成長基板
のシーディング表面上に第１の好適でない成長層を形成
（即ち、堆積）することとを含む。フォトリソグラフィ
処理又はそれと同様の処理を使用して、第１の好適でな
い成長層を通って下方のシーディング表面に延び、それ
によってシーディング表面の一部を露出させる開口をパ
ターン形成してエッチングすることができる。次に、第
１の好適でない成長層上にアモルファス媒体層を形成す
る。アモルファス媒体層は、開口を充填し、かつ、好適
な成長基板のシーディング表面と接触する。結晶化媒体
層は、アモルファス媒体層の結晶相の核生成がシーディ
ング表面（即ちアモルファス媒体層がシーディング表面
と接触している所）で始まって、アモルファス媒体層全
体にわたって伝搬するようにアモルファス媒体層を焼き
なまし処理することによって形成される。この結果、ア
モルファス媒体層の残りの部分が結晶化されて結晶化媒
体層が形成される。従って、結晶化媒体層は、好適な成
長基板の形態に適する形態を有すると共に、好適でない
結晶成長形態を有する第１の好適でない成長層上に形成
されることになる。好適な成長基板の形態に適する結晶
化媒体層の形態の特性には、単一相、大グレーン、単一
組織成長及び／又は適正な相を促進することが含まれ
る。
【００２１】本発明の方法の１つの利点は、標準的なマ
イクロエレクトロニクス処理ステップと通常利用可能な
処理装置を用いてアモルファス媒体層を結晶化できるこ
とである。従って、ウェーハボンディングに付帯する処
理ステップとその複雑さが排除される。さらに、ウェー
ハボンディング工程における歩留り損失に起因する良好
な動作デバイスの損失が、本発明の方法を使用すること
により大幅に低減される。
【００２２】さらに、本発明の方法では、好適な成長形
態を誘発する緩衝層上に媒体層を堆積させる必要もなく
なる。本発明の方法では、媒体層を好適な成長基板から
電気的に絶縁すると共に、媒体層に対してほぼ平滑で、
熱伝導性を有し、かつ、非反応性の表面をもたらすとこ
ろの好適でない成長層上に媒体層が堆積される。
【００２３】図１において、本発明の方法は、シーディ
ング表面２３を有する好適な成長基板２１を提供するス
テップを含む。好適な成長基板２１を、シリコン(Ｓ
ｉ)、シリコンゲルマニウム(ＳｉＧｅ)、又はヒ化ガリ
ウム(ＧａＡｓ)（但し、これらに限定されるわけではな
い）を含む半導体材料とすることができる。好適な成長
基板２１の厚みは用途によって決まるが、典型的な単結
晶シリコン基板は、そのウェーハの直径に依存して約
０．４０ミリメートル乃至約１．０ミリメートルの厚み
を有することができる。例えば、１０又は１２インチウ
ェーハは、約０．８ミリメートル乃至約１．０ミリメー
トルの厚みをもつことができる。
【００２４】超高密度データ記憶デバイスにおける用途
のような幾つかの用途では、好適な成長基板２１の質量
を減ずることが望ましい。その質量は、研削、研磨等を
して好適な成長基板２１の厚みを減ずることにより減ら
すことができる。好適な成長基板２１の実際の厚みは用
途に応じて決まる。本発明の１実施態様では、好適な成
長基板２１は、約１００μｍ以下の厚みを有する。好ま
しくは、好適な成長基板２１の厚みを減ずるステップ
は、図１を参照して上述した好適な成長基板２１を提供
するステップの前に実施すべきである。
【００２５】本発明の別の実施態様では、好適な成長基
板２１のシーディング表面２３は、好適な成長基板２１
の予め定められた結晶面に沿った向きに向けられる。予
め定められた結晶面の方位には (１１１)面と(１００)
面が含まれる（但し、これらの面に限定するわけではな
い）。例えば、Ｓｉについては、シーディング表面２３
にとって特に好ましい結晶方位は(１１１)面である。他
方、ＧａＡｓでは、シーディング表面２３にとって特に
好ましい結晶方位は(１００)面である。
【００２６】図２において、好適な成長基板２１は、第
１の好適でない成長層２５がシーディング表面２３上に
形成された状態で示されている。第１の好適でない成長
層２５は、酸化ケイ素(ＳｉＯ2)、窒化ケイ素(ＳｉＮ
ｘ)、ヒ化ガリウムアルミニウム(ＧａＡｌＡｓ)、及び
酸化アルミニウム(Ａｌ2Ｏ3)を含む（但し、これらに限
定するわけではない）誘電性材料とすることができる。
第１の好適でない成長層２５は、当分野で周知の半導体
製造技術を使って形成することができる。例えば、第１
の好適でない成長層２５は、化学蒸着法(CVD)、液相化
学蒸着法(LPCVD)、及びプラズマ促進化学蒸着法(PECVD)
のような蒸着法を使って堆積させることができる。代替
的には、第１の好適でない成長層２５を、好適な成長基
板２１を酸化することにより形成することができる。例
えば、好適な成長基板２１にＳｉを用いる場合、第１の
好適でない成長層２５を、Ｏ2で好適な成長基板２１を
酸化してＳｉＯ2を生成することにより形成することが
できる。第１の好適でない成長層２５は、スパッタリン
グによっても形成できる。例えば、第１の好適でない成
長層２５を、Ａｌ2Ｏ3又はＳｉＮ3のような材料をスパ
ッタリングすることにより形成することができる。第１
の好適でない成長層２５の厚みは、用途に応じて決ま
る。典型的には、第２の好適でない成長層４１の厚み
は、約１.０μm以下であろう。
【００２７】図３において、第１の好適でない成長層２
５に開口２７を形成する。開口２７は、第１の好適でな
い成長層２５を通って下方の好適な成長基板２１のシー
ディング表面２３まで延び、シーディング表面２３の一
部を露出させる。フォトリソグラフィを使って、第１の
好適でない成長層２５上にマスク（図示せず）をパター
ン形成し、続いてそのマスク内の穴を通してエッチング
することにより、開口２７を形成することができる。ウ
ェットエッチング又はドライエッチング（即ちプラズマ
エッチング）を使って開口２７を形成することができ
る。説明上、図３には、ほぼ垂直の側壁表面２７ａとほ
ぼ水平の底部表面２７ｂを有する開口２７を示す。しか
しながら、側壁表面２７ａ及び底部表面２７ｂは、それ
ぞれ、垂直及び水平である必要はない。例えば、側壁表
面２７ａは、傾斜した形状もしくは弧状の形状を有して
いてもよい。側壁表面２７ａ及び底部表面２７ｂの実際
の形状は、使用するエッチング液及び第１の好適でない
成長層２５のエッチ選択性に依存するであろう。何れに
せよ、図４及び５を参照して以下に説明する理由によ
り、開口２７は、好適な成長基板２１のシーディング表
面２３まで下方に延びることが不可欠である。
【００２８】図４では、開口２７を形成し終わった後、
第１の好適でない成長層２５上にアモルファス媒体層３
１を形成する。アモルファス媒体層３１は、第１の好適
でない成長層２５の少なくとも一部を覆い、アモルファ
ス媒体層３１の一部が（破線の矢印３５で示したよう
に）開口２７を充填し、かつ、（破線矢印３７で示した
ように）シーディング表面２３と接触する。アモルファ
ス媒体層３１の厚みはアモルファス媒体層３１が用いら
れる用途によって変わるであろうが、その厚みは、約４
０ｎｍ乃至約６００ｎｍの範囲内のものとすることがで
きる。第１の好適でない成長層２５の上部にあるアモル
ファス媒体層３１は、開口２７において第１の好適でな
い成長層２５と連続していなければならず、そのため、
アモルファス媒体層３１の厚み≧開口２７の深さＤ
A（図１１参照）となる（即ち、アモルファス媒体層３
１の厚みは開口２７の深さより大きいか又は等しくなけ
ればならない）。
【００２９】アモルファス媒体層３１の材料には、イン
ジウムセレン化物（indium selenide:ＩｎＳｅ又はＩｎ
2Ｓｅ3）、インジウムテルル化物（indium telluride:
ＩｎＴｅ又はＩｎ2Ｔｅ3）、及び組成ＩｎＳｅ1-xＴｅx
を有する固溶体及び中間相がある。アモルファス媒体層
３１の材料は、周期表のII、IV、VI、又はVII族からの
少なくとも１つのドーパントを含むことができる。イン
ジウムセレン化物、インジウムテルル化物、インジウム
セレン化物とインジウムテルル化物の固溶体及び中間相
は、しばしば、光導電性記憶媒体又は光起電性記憶媒体
に優れた電気的特性を与える。
【００３０】例えば、ＧｅＳｂＴｅ及びその化合物をCD
-RW及びDVD-RAMの光学記憶媒体として使用することは当
該技術分野では周知である。ＧｅＳｂＴｅ及び関連する
相変化化合物は、それらが低温で溶解し、急速に再結晶
し、且つ結晶化した状態とアモルファス状態の間で反射
率に大きな差異があるという点において光学データ記憶
に適した特性を有している。さらに、ＧｅＳｂＴｅは、
再書込み型データ記憶デバイスに必要とされる、多数の
書込み−消去サイクルを支援するための化学的安定性を
有することが実証されている。それ故、ＧｅＳｂＴｅ化
合物は、提案された光電式検出器記憶方式または光導電
式検出器記憶方式におけるデータ記憶媒体にとって当然
の選択肢であった。これらの代替方式では、記憶媒体と
して位相感度が良く、空間分解能が高い光導電式検出器
又は光電式検出器の何れかの検出器を使用することが必
要となり、この場合、この検出器は電子又は光子を検知
するために使用することができる。光導電式検出器の効
率的な動作のためには、高シュップベック（high-schub
weg）、高抵抗性（または高抵抗率）の媒体材料が必要
である。光電式検出器の効率的な動作のためには、良好
な収集効率を有する低漏れダイオードを形成する媒体が
必要である。
【００３１】しかしながら、さらに検討を進めて分かっ
たことは、ＧｅＳｂＴｅ材料は、その組成に依存して、
０．１ｅＶ〜０．３ｅＶのバンドギャップを有するとい
うことである。この小さいバンドギャップは、キャリア
密度が高いことを意味し、光電式検出器及び光導電式検
出器の両記憶方式において高い漏れ電流を生じる。さら
に、ＧｅＳｂＴｅ化合物の高導電率は、ヘテロ接合のＧ
ｅＳｂＴｅ側での空乏層の形成を妨げ、収集効率を制限
し、かつ、ビット検出を不能にする。ＧｅＳｂＴｅのバ
ンドギャップが小さいことは、また、電気的特性の熱的
安定性低下の原因となり、かつ、（Ｅｇ＝１．１ｅＶを
有する）Ｓｉのような技術的に扱いやすい半導体と共に
形成されたヘテロ接合に対してはバンドオフセットが大
きいことを意味する。ＧｅＳｂＴｅの欠陥密度が高いこ
ともまた、キャリア寿命を短くし、かつ移動度を低減す
る原因となり、結果的に、シュップベック（schubweg）
不足となり、かつ、ダイオード構造において大きな逆バ
イアス漏れを生じることとなる。
【００３２】対照的に、インジウムセレン化物（ＩｎＳ
ｅ又はＩｎ2Ｓｅ3）、インジウムテルル化物（ＩｎＴｅ
又はＩｎ2Ｔｅ3）、及び組成ＩｎＳｅ1-xＴｅxを有する
固溶体及び中間相は、提案された電子及び光子検出方式
に対してはるかに優れた電気的特性を示す。これらの材
料は、ＧｅＳｂＴｅ材料の好適な相変化特性を、十分な
移動度及びキャリア寿命、さらには、扱いやすくて制御
可能な抵抗率及びバンドギャップと結び付けるものであ
る。さらに、欠陥密度は許容できるほど低く且つインジ
ウムセレン化物（ＩｎＳｅ又はＩｎ2Ｓｅ3）、インジウ
ムテルル化物（ＩｎＴｅ又はＩｎ2Ｔｅ3）、及びＩｎＳ
ｅ1-xＴｅx化合物の化学的安定性は十分である。本発明
のアモルファス媒体層３１は、それがいかに具体的に準
備されるかに依存して、光導電性デバイスの動作に必要
となる高シュップベック（high-schubweg）及び高抵抗
率を、あるいは、光起電性デバイスに必要な低キャリア
密度、低欠陥密度、及び中間抵抗率を有することができ
る。本発明の別の利点は、多結晶インジウムベースのカ
ルコゲニド（chalcogenide）を、種々の標準的な半導体
加工技術を用いて容易に製造することができるというこ
とである。
【００３３】アモルファス媒体層３１は、化学蒸着法(C
VD)、液相化学蒸着法(LPCVD)、及びプラズマ促進化学蒸
着法(PECVD)、熱蒸着法、スパッタリング、又は液相エ
ピタキシーのような標準的な堆積技術を使って堆積させ
ることができる。
【００３４】図５では、結晶化媒体層３９は、アモルフ
ァス媒体層３１を焼きなまし処理して、アモルファス媒
体層３１の結晶相の核生成がシーディング表面２３で始
まり（矢印３９ａ参照）、アモルファス媒体層３１の残
りの部分全体にわたって伝搬するようにして形成され
る。図６において、結晶相の核生成は、開口２７の外に
出て（矢印３９ｂ参照）、アモルファス媒体層３１の残
りの部分の中に進行している。本発明の１実施態様で
は、アモルファス媒体層３１の結晶相の核生成は、矢印
３４で示すように、ほぼ横方向に伝搬する。
【００３５】図７において、結晶相の核生成は、アモル
ファス媒体層３１全体にわたって伝搬し、結晶化媒体層
３９の形成が完了する。
【００３６】アモルファス媒体層３１を、炉の中でアモ
ルファス媒体層３１に熱を加えることにより焼きなまし
処理することができる。例えば、その炉は真空炉であ
る。代替的には、焼きなまし処理中に反応性ガス又は不
活性ガスを炉に導入することもできる。炉の温度は、結
晶相(３９ａ)の核生成が好適な成長基板２１のシーディ
ング表面２３で確実に始まるよう焼きなまし処理中のあ
る時間にわたって徐々に上げなければならない。約１５
０℃乃至約３００℃の範囲の炉温度を使ってアモルファ
ス媒体層３１を焼きなまし処理することもできる。炉の
温度の上限は、アモルファス媒体層３１の結晶化温度で
ある。
【００３７】代替的には、アモルファス媒体層３１は、
アモルファス媒体層３１にレーザビームを照射してアモ
ルファス媒体層３１を加熱することにより焼きなまし処
理することができる。レーザビームは、例えば、アルゴ
ンレーザのような、ガスレーザで発生させることができ
る。あるいは、レーザビームは、例えば、ＸｅＣｌエキ
シマレーザのような、エキシマレーザで発生させること
もできる。好ましくは、アモルファス媒体層３１の照射
は、図６の矢印４２で示したように開口２７の上方に中
心が配置されているアモルファス媒体層３１の一部分に
入射するレーザビームで開始しなければならない。さら
に、レーザビームが、アモルファス媒体層３１の任意の
所与の部分にアモルファス媒体層３１を過熱するのに十
分な時間にわたって留まらないようにすることが望まし
い。この目的のためには、アモルファス媒体層３１とレ
ーザビーム間に相対運動を与えるか、または、アモルフ
ァス媒体層３１全体にレーザビームを走査させるかによ
って、レーザビームをアモルファス媒体層３１全体にく
まなく移動させなければならない。例えば、レーザビー
ムをアモルファス媒体層３１全体にラスター走査させる
こともできる。
【００３８】図８及び９において、結晶化媒体層３９を
好適な成長基板２１から電気的に絶縁ために、結晶化媒
体層３９を処理する。図８において、この処理ステップ
には、マスク（図示せず）をパターン形成し、次いで、
マスクを通して結晶化媒体層３９をエッチングして好適
な成長基板２１と接触している結晶化媒体層３９の部分
３８を（エッチングにより）除去するステップが含まれ
る。部分３８は、矢印４７で示すように、シーディング
表面２３まで下方に延びる。結果として、結晶化媒体層
３９と好適な成長基板２１とは互いに電気的に絶縁され
る。当分野で周知のフォトリソグラフィ及びエッチング
プロセスを用いて結晶化媒体層３９を処理することもで
きる。例えば、結晶化媒体層３９をエッチングするのに
反応性イオンエッチング(RIE)を用いることができる。
【００３９】図９において、処理ステップは、結晶化媒
体層３９上でマスク（図示せず）をパターン形成するス
テップを含む。次に、結晶化媒体層３９の部分４０の電
気的特性（即ち、導電率）をマスクを介したイオン注入
によって変化させ、この電気特性の変化により、結晶化
媒体層３９と好適な成長基板２１とが電気的に絶縁され
るようにする。部分４０は、部分４０とシーディング表
面２３との間の接触点４９で、好適な成長基板２１から
電気的に絶縁された状態にする電気的特性を有するの
で、好適な成長基板２１と結晶化媒体層３９との間には
何ら電気的連絡は存在しない。
【００４０】代替的には、マスクを介したイオン注入の
代わりに、好適な成長基板２１と接触している部分４０
（矢印４９参照）が酸化されるようにマスクを通して結
晶化媒体層３９を酸化することにより部分４０を電気的
に絶縁することができる。この結果、好適な成長基板２
１が結晶化媒体層３９から電気的に絶縁されることにな
る。
【００４１】他方、マスクを通して結晶化媒体層３９を
効果的に焼きなまし処理して、好適な成長基板２１と接
触している部分４０（矢印４９参照）を焼きなまし処理
するすることによって部分４０を電気的に絶縁すること
ができ、この結果、好適な成長基板２１が結晶化媒体層
３９から電気的に絶縁されることになる。
【００４２】図３に示したように、本発明の１実施態様
では、第１の好適でない成長基板２５上に第２の好適で
ない成長層４１を形成することができる。第２の好適で
ない成長層４１を、開口２７をパターン形成するステッ
プの前に第１の好適でない成長基板２５上に形成する
か、または、パターン形成及びエッチング処理の後に第
２の好適でない成長層４１を第１の好適でない成長基板
２５上に形成することができる。アモルファス媒体層３
１を形成した後、アモルファス媒体層３１の少なくとも
一部分は、図４及び５の矢印４３で示したように、第２
の好適でない成長層４１と接触する。第２の好適でない
成長層４１の厚みは、用途に依存して決められることに
なる。
【００４３】本発明の他の実施態様では、第２の好適で
ない成長層４１は、モリブデン(Mo)、チタン(Ti)、窒化
チタン(TiN)、タングステン(W)、クロム(Cr)、ニオブ(N
b)、及びタンタル(Ta)のような（但し、これらに限定す
るわけではない）耐火金属を含む導電性材料から作るこ
とができる。例えば、電子アドレス指定型(electron-ad
dressed)記憶デバイスについては、第２の好適でない成
長層４１を電極として用いることができる（Gibson他の
米国特許第5,557,596号参照）。対照的なものとして、
光学的アドレス指定型(optically addressed)記憶デバ
イスについては、第２の好適でない成長層４１は、上記
の金属から、または、インジウムスズ酸化物（ＩｎＳｎ
Ｏ、ＩＴＯとも呼ばれる）のような透過性導体から作る
ことができる（Hopkins他の米国特許第5,625,617号参
照）。
【００４４】本発明の１実施態様では、第２の好適でな
い成長層４１を、酸化ケイ素(ＳｉＯ2)、窒化ケイ素(Ｓ
ｉＮｘ)、ヒ化ガリウムアルミニウム(ＧａＡｌＡｓ)、
及び酸化アルミニウム(Ａｌ2Ｏ3)を含む（これらに限定
するわけではないが）誘電性材料から作ることができ
る。
【００４５】図１０及び１１において、第１の好適でな
い成長層２５は、複数の開口２７が形成された状態で示
されている。開口２７は、垂直ピッチＤY及び水平ピッ
チＤXの格子状に隔置されている。さらに、開口２７
は、ＡYとＡXの寸法を有している。説明上、開口は矩形
形状を有するように示されているが、開口の実際の形状
は用途次第であり、多角形、円形、又は弓形のような他
の形状も可能である。寸法ＡY及びＡXは、用途に基づい
て変化するであろうが、寸法ＡY及びＡXは、約０．５μ
ｍ乃至約２．０μｍとすることができる。垂直ピッチＤ
Y及び水平ピッチＤXは、寸法ＡY及びＡXの約５倍乃至約
１０倍とすることができる。例えば、ＡY＝ＡX＝０．５
μｍの時、１０という係数（即ち、１０Ｘ）を用いれ
ば、垂直及び水平ピッチの間隔は、ＤY＝ＤX＝５．０μ
ｍである。典型的には、開口２７は、図１１に示したよ
うに、第１の好適でない成長層２５の厚みにほぼ等しい
深さＤＡを有することになろう。さらに、アモルファス
媒体層３１の厚みは、≧ＤＡ（すなわち、ＤＡ以上）で
なければならない。
【００４６】本発明の幾つかの実施態様について図示し
説明したが、本発明は、そのように説明し図示した構成
要素の特定の形態または配置に限定されるものではな
い。本発明は、特許請求の範囲によってのみ限定され
る。
【００４７】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．好適でない結晶成長形態を有する下部層の上に形成
されたアモルファス膜を結晶化するための方法におい
て、シーディング表面を上部に有する好適な成長基板を
設けるステップと、前記シーディング表面上に第１の好
適でない成長層を形成するステップと、前記第１の好適
でない成長層を通って前記シーディング表面まで下方に
延びる開口をパターン形成し、その後、エッチングする
ステップと、前記第１の好適でない成長層の上にアモル
ファス媒体層を形成して、前記アモルファス媒体層の一
部が前記開口を充填し、かつ、前記シーディング表面と
接触するようにするステップと、前記アモルファス媒体
層を焼きなまし処理することにより、前記アモルファス
媒体層の結晶相の核生成が前記シーディング表面で始ま
り、前記アモルファス媒体層の残りの部分全体にわたっ
て伝搬するように、結晶化媒体層を形成するステップ
と、前記結晶化媒体層を前記好適な成長基板から電気的
に絶縁するために前記結晶化媒体層を処理するステップ
とからなる、方法。 ２．前記第１の好適でない成長層上に第２の好適でない
成長層を形成するステップをさらに含む、上項１の方
法。 ３．前記開口をパターン形成する前に、前記第１の好適
でない成長層上に前記第２の好適でない成長層を形成す
る、上項２の方法。 ４．前記アモルファス媒体層を堆積した後、前記アモル
ファス媒体層の少なくとも一部分が前記第２の好適でな
い成長層と接触する、上項２の方法。 ５．前記第１の好適でない成長層は、酸化ケイ素、窒化
ケイ素、ヒ化ガリウムアルミニウム、及び酸化アルミニ
ウムから成るグループから選択される誘電性材料であ
る、上項２の方法。 ６．前記第２の好適でない成長層は、モリブデン、チタ
ン、窒化チタン、タングステン、クロム、ニオブ、イン
ジウムスズ酸化物、及びタンタルから成るグループから
選択される電導性材料である、上項２の方法。 ７．前記第２の好適でない成長層は、酸化ケイ素、窒化
ケイ素、ヒ化ガリウムアルミニウム、及び酸化アルミニ
ウムから成るグループから選択される誘電性材料であ
る、上項２の方法。 ８．前記好適な成長基板が、約１００マイクロメートル
以下の厚みを有する、上項１の方法。 ９．前記アモルファス媒体層は、インジウムセレン化
物、インジウムテルル化物、及び組成ＩｎＳｅ1-xＴｅx
を有する固溶体及び中間相から成るグループから選択さ
れる材料である、上項１の方法。 １０．前記アモルファス媒体層は、周期表のII族、IV
族、VI族、及びVII族から成るグループから選択される
少なくとも１つのドーパントを含む、上項９の方法。 １１．前記好適な成長基板は、シリコン、シリコンゲル
マニウム、及びヒ化ガリウムから成るグループから選択
される半導体材料である、上項１の方法。 １２．前記シーディング表面は、前記好適な成長基板の
所定の結晶面に沿った方向に向けられる、上項１１の方
法。 １３．前記の所定の結晶面は、111結晶面及び100結晶面
から成るグループから選択される、上項１２の方法。 １４．前記第１の好適でない成長層は、酸化ケイ素、窒
化ケイ素、ヒ化ガリウムアルミニウム、及び酸化アルミ
ニウムから成るグループから選択される誘電性材料であ
る、上項１の方法。 １５．前記アモルファス媒体層の結晶相の核生成は、ほ
ぼ横方向に伝搬する、上項１の方法。 １６．前記焼きなましをするステップが、前記アモルフ
ァス媒体層にレーザビームを照射することにより前記ア
モルファス媒体層を加熱して前記アモルファス媒体層を
結晶化するステップを含む、上項１の方法。 １７．前記レーザビームは、ガスレーザ、及びエキシマ
レーザから成るグループから選択されるレーザによって
発生される、上項１６の方法。 １８．前記焼きなましをするステップが、前記のレーザ
ビームとアモルファス媒体層との間に相対運動を与える
ことにより前記アモルファス媒体層全体にレーザビーム
を走査させるステップをさらに含む、上項１６の方法。 １９．前記焼きなましをするステップが、真空、反応性
ガス、及び不活性ガスから成るグループから選択される
雰囲気中で前記アモルファス媒体層に熱を加えるステッ
プを含む、上項１の方法。 ２０．前記処理ステップが、前記結晶化媒体層をパター
ン形成し、その後、前記好適な成長基板と接触している
前記結晶化媒体層の一部分を除去するために前記結晶化
媒体層をエッチングして、前記結晶化媒体層が前記好適
な成長基板から電気的に絶縁されるようにするステップ
を含む、上項１の方法。 ２１．前記処理ステップが、前記結晶化媒体層上でマス
クをパターン形成し、続いて、前記マスクを介したイオ
ン注入によって前記結晶化媒体層の一部分の電気的特性
を変化させ、この電気的特性の変化により、前記結晶化
媒体層を前記好適な成長基板から電気的に絶縁するステ
ップを含む、上項１の方法。 ２２．前記処理ステップが、前記結晶化媒体層上でマス
クをパターン形成し、続いて、前記好適な成長基板と接
触している前記結晶化媒体層の一部分が酸化されるよう
に前記マスクを通して前記結晶化媒体層を酸化すること
によって、前記結晶化媒体層を前記好適な成長基板から
電気的に絶縁するステップを含む、上項１の方法。 ２３．前記処理ステップが、前記結晶化媒体層上でマス
クをパターン形成し、続いて、前記好適な成長基板と接
触している前記結晶化媒体層の一部分が焼きなましされ
るように前記マスクを通して前記結晶化媒体層に反応性
良く焼きなまし処理を施すことによって、前記結晶化媒
体層を前記好適な成長基板から電気的に絶縁するステッ
プを含む、上項１の方法。 ２４．前記アモルファス媒体層は、III-VI材料、I-III-
VI材料、及びIV-V-VI材料から成るグループから選択さ
れる材料を含む、上項１の方法。本発明の概要は次の様
である。本発明は、好適でない結晶成長形態を有する下
部層上に形成されたアモルファス膜を結晶化するための
方法である。この方法は、好適な成長基板を提供し、次
に、この好適な成長基板のシーディング表面上に第１の
好適でない成長層を形成するステップを含む。第１の好
適でない成長層内に開口をエッチングして、この開口
が、第１の好適でない成長層を通ってシーディング表面
まで下方に延び、これによって、シーディング表面の一
部を露出させるようにする。次に、アモルファス媒体層
を第１の好適でない成長層上に形成する。アモルファス
媒体層は、開口を充填し、かつ、好適な成長基板のシー
ディング表面と接触する。アモルファス媒体層を焼きな
まし処理することによって結晶化媒体層を形成して、ア
モルファス媒体層の結晶相の核生成が、シーディング表
面で開始して、アモルファス媒体層の全体にわたって伝
搬し、これにより、アモルファス媒体層の残りの部分が
結晶化して結晶化媒体層が形成される。この結果、結晶
化媒体層は、好適な成長基板上での結晶の核生成により
有用な形態を有することとなると共に、好適でない結晶
成長形態を誘発する傾向がある第１の好適でない成長層
上に形成されることとなる。結晶化媒体層を、超高密度
データ記憶装置内のデータ記憶媒体として使用すること
ができる。
【００４８】
【発明の効果】本発明によれば、緩衝層（すなわちバッ
ファ層）又はウェーハボンディングを使わずに、最適な
基板上で媒体層を成長させることができる。
【図面の簡単な説明】
【図１】本発明による好適な成長基板の断面図である。
【図２】本発明に従って、好適な成長基板のシーディン
グ表面上に形成された第１の好適でない成長層の断面図
である。
【図３】本発明に従って、第１の好適でない成長層に形
成された第２の好適でない成長層と開口の断面図であ
る。
【図４】本発明に従って、第１の好適でない成長層上に
堆積されたアモルファス媒体層の断面図である。
【図５】本発明によるアモルファス媒体層の結晶相の核
生成を示す断面図である。
【図６】本発明によるアモルファス媒体層の結晶相の伝
搬を示す断面図である。
【図７】本発明による結晶化媒体層の断面図である。
【図８】本発明に従って、好適な成長基板から結晶化媒
体層を電気的に絶縁するために結晶化媒体層をエッチン
グした状態を示す断面図である。
【図９】本発明に従って、好適な成長基板から結晶化媒
体層を電気的に絶縁するために結晶化媒体層を処理した
状態を示す断面図である。
【図１０】本発明に従って、隣接する開口間の水平及び
垂直ピッチと開口の寸法を示す平面図である。
【図１１】本発明に従って、第１の好適でない成長層に
形成された図１０の開口の断面図である。
【符号の説明】
２１ 好適な成長基板 ２３ シーディング表面 ２５ 第１の好適でない成長層 ３１ アモルファス媒体層 ３９ 結晶化媒体層 ４１ 第２の好適でない成長層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5D121 AA03 GG08 5F052 AA02 AA17 BA02 BB01 BB07 DA10 DB01 DB02 DB03 DB04 DB07 DB09 GA01 GC03 GC04 GC10

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】好適でない結晶成長形態を有する下部層の
    上に形成されたアモルファス膜を結晶化するための方法
    において、 シーディング表面を上部に有する好適な成長基板を設け
    るステップと、 前記シーディング表面上に第１の好適でない成長層を形
    成するステップと、 前記第１の好適でない成長層を通って前記シーディング
    表面まで下方に延びる開口をパターン形成し、その後、
    エッチングするステップと、 前記第１の好適でない成長層の上にアモルファス媒体層
    を形成して、前記アモルファス媒体層の一部が前記開口
    を充填し、かつ、前記シーディング表面と接触するよう
    にするステップと、 前記アモルファス媒体層を焼きなまし処理することによ
    り、前記アモルファス媒体層の結晶相の核生成が前記シ
    ーディング表面で始まり、前記アモルファス媒体層の残
    りの部分全体にわたって伝搬するように、結晶化媒体層
    を形成するステップと、 前記結晶化媒体層を前記好適な成長基板から電気的に絶
    縁するために前記結晶化媒体層を処理するステップとか
    らなる、方法。
JP2001229289A 2000-07-31 2001-07-30 横方向ソリッドオーバーグロース法を用いる光導電性又は陰極伝導性デバイスの製作 Expired - Fee Related JP4090223B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/628,566 US6274463B1 (en) 2000-07-31 2000-07-31 Fabrication of a photoconductive or a cathoconductive device using lateral solid overgrowth method
US09/628566 2000-07-31

Publications (2)

Publication Number Publication Date
JP2002134411A true JP2002134411A (ja) 2002-05-10
JP4090223B2 JP4090223B2 (ja) 2008-05-28

Family

ID=24519432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001229289A Expired - Fee Related JP4090223B2 (ja) 2000-07-31 2001-07-30 横方向ソリッドオーバーグロース法を用いる光導電性又は陰極伝導性デバイスの製作

Country Status (4)

Country Link
US (1) US6274463B1 (ja)
EP (1) EP1179619A1 (ja)
JP (1) JP4090223B2 (ja)
CN (1) CN1174466C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506290A (ja) * 2003-09-23 2007-03-15 インテル コーポレイション 絶縁構造部上の半導体チャンネル

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
KR101027485B1 (ko) 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7149155B2 (en) * 2002-09-20 2006-12-12 Hewlett-Packard Development Company, L.P. Channeled dielectric re-recordable data storage medium
US20040218499A1 (en) * 2003-05-01 2004-11-04 Alison Chaiken Ultra-high density storage and retrieval device using ordered-defect materials and methods of fabrication thereof
US6804137B1 (en) 2003-06-12 2004-10-12 Hewlett-Packard Development Company, L.P. Data storage medium having layers acting as transistor
US7029995B2 (en) * 2003-06-13 2006-04-18 Asm America, Inc. Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
US6937502B2 (en) * 2003-07-10 2005-08-30 Hewlett-Packard Development Company, L.P. Re-recordable data storage medium utilizing conduction barrier
JP2007505477A (ja) * 2003-07-23 2007-03-08 エーエスエム アメリカ インコーポレイテッド シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積
JP2006100661A (ja) * 2004-09-30 2006-04-13 Sony Corp 薄膜半導体装置の製造方法
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
US20220199405A1 (en) * 2020-12-18 2022-06-23 Osram Opto Semiconductors Gmbh Method for Producing a Semiconductor Body, A Semiconductor Body and an Optoelectronic Device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
JPS61117821A (ja) * 1984-11-14 1986-06-05 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS63503345A (ja) * 1985-12-19 1988-12-02 アライド・コ−ポレ−ション Ｓｐｅ種およびレ−ザ結晶化を用いて単結晶シリコンを形成する方法
US4760036A (en) 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
US4910167A (en) 1987-11-13 1990-03-20 Kopin Corporation III-V Semiconductor growth initiation on silicon using TMG and TEG
US5024723A (en) 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
DE69132934T2 (de) 1990-05-23 2002-08-29 Uniphase Opto Holdings Inc., San Jose Strahlungsemittierende Halbleiteranordnung und Verfahren zum Herstellen derselben
US5312765A (en) 1991-06-28 1994-05-17 Hughes Aircraft Company Method of fabricating three dimensional gallium arsenide microelectronic device
US5302544A (en) 1992-12-17 1994-04-12 Eastman Kodak Company Method of making CCD having a single level electrode of single crystalline silicon
EP0603780B1 (en) 1992-12-21 1998-04-29 Nippon Steel Corporation Method of growing compound semiconductor on silicon wafer
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US5414276A (en) 1993-10-18 1995-05-09 The Regents Of The University Of California Transistors using crystalline silicon devices on glass
US5557596A (en) 1995-03-20 1996-09-17 Gibson; Gary Ultra-high density storage device
US5625617A (en) 1995-09-06 1997-04-29 Lucent Technologies Inc. Near-field optical apparatus with a laser having a non-uniform emission face
JPH09167877A (ja) 1995-12-15 1997-06-24 Furukawa Electric Co Ltd:The 半導体レーザ装置及びその製造方法
JPH09246654A (ja) 1996-03-01 1997-09-19 Mitsubishi Electric Corp 半導体レーザ装置
US5943560A (en) 1996-04-19 1999-08-24 National Science Council Method to fabricate the thin film transistor
US6028875A (en) 1996-10-11 2000-02-22 Nortel Networks Corporation Buried heterostructure laser with quaternary current blocking layer
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5835521A (en) 1997-02-10 1998-11-10 Motorola, Inc. Long wavelength light emitting vertical cavity surface emitting laser and method of fabrication
US5976959A (en) 1997-05-01 1999-11-02 Industrial Technology Research Institute Method for forming large area or selective area SOI
SG72852A1 (en) * 1997-08-15 2000-05-23 Ricoh Kk Optical recording medium and recording and reproducing method using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506290A (ja) * 2003-09-23 2007-03-15 インテル コーポレイション 絶縁構造部上の半導体チャンネル

Also Published As

Publication number Publication date
CN1174466C (zh) 2004-11-03
CN1336683A (zh) 2002-02-20
US6274463B1 (en) 2001-08-14
JP4090223B2 (ja) 2008-05-28
EP1179619A1 (en) 2002-02-13

Similar Documents

Publication Publication Date Title
USRE33096E (en) Semiconductor substrate
JP4090223B2 (ja) 横方向ソリッドオーバーグロース法を用いる光導電性又は陰極伝導性デバイスの製作
TW561652B (en) Method of manufacturing compound semiconductor substrate
AU623861B2 (en) Crystal article, method for producing the same and semiconductor device utilizing the same
JP4511092B2 (ja) 半導体素子の製造方法
JP2501118B2 (ja) 半導体装置の製造方法
US4670086A (en) Process for the growth of structures based on group IV semiconductor materials
TWI875958B (zh) 具有氧化物或氮氧化物晶種層的高臨界溫度金屬氮化物層
JPH0395922A (ja) 半導体薄膜の形成方法
JP2004134577A (ja) 半導体薄膜の製造方法、薄膜トランジスタ、半導体装置、薄膜太陽電池、複合半導体装置の製造方法、電気光学装置及び電子機器
JP2670453B2 (ja) 結晶の形成方法
KR100317638B1 (ko) 폴리실리콘 박막트랜지스터 소자 및 그 제조방법
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
KR19990013304A (ko) 비정질 막을 결정화하는 방법
KR100469503B1 (ko) 비정질막을결정화하는방법
JP2720473B2 (ja) 薄膜トランジスタ及びその製造方法
JPH0453123A (ja) 半導体膜の製造方法
JPS5856457A (ja) 半導体装置の製造方法
JP3069208B2 (ja) 薄膜多結晶Ｓｉ太陽電池の製造方法
JPH0334847B2 (ja)
JPH0243331B2 (ja)
JPH09260284A (ja) 半導体装置の製造方法
Inoue et al. Electron-beam recrystallization of silicon layers on silicon dioxide
JPS6362893B2 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070316

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees