JPH0395922A - 半導体薄膜の形成方法 - Google Patents

半導体薄膜の形成方法

Info

Publication number
JPH0395922A
JPH0395922A JP1233940A JP23394089A JPH0395922A JP H0395922 A JPH0395922 A JP H0395922A JP 1233940 A JP1233940 A JP 1233940A JP 23394089 A JP23394089 A JP 23394089A JP H0395922 A JPH0395922 A JP H0395922A
Authority
JP
Japan
Prior art keywords
substrate
single crystal
amorphous
single crystalline
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1233940A
Other languages
English (en)
Inventor
Takeshi Ichikawa
武史 市川
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1233940A priority Critical patent/JPH0395922A/ja
Priority to DE69032340T priority patent/DE69032340T2/de
Priority to EP90309592A priority patent/EP0421605B1/en
Publication of JPH0395922A publication Critical patent/JPH0395922A/ja
Priority to US08/270,309 priority patent/US5484746A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3256—Microstructure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3412—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials including tin
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H10P14/3602—In-situ cleaning

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体薄膜の形成方法、詳しくは、非晶質絶
縁基体上に単結晶領域を形成する方法に関する。本発明
は、たとえば、ＳＯＩ技術に好適に用いられる。
［従来の技ｆｒ］ 従来、半導体デバイスの形成に不可欠である単結晶薄膜
は、単結晶基板からエビタキシャル成長させることによ
って形成されてきた。
ところが、この方法によると、非晶貿基板上に単結晶を
成長させることや、格子定数や熱膨張係数が基板と異な
る結晶を成長させることは非常に難しく、基板材料およ
び成長膜の種類が限定ざれてしまっていた。
一方、近年の研究開発では、半導体デバイスを基板上に
積層形成し高集積化および多機能化を図る三次元集積回
路や、安価なガラス基板上に半導体材料を堆積して、太
陽電池やデバイスをアレー状に配列する液晶画素のスイ
ッチングトランジスタなどの開発が盛んであり、これら
のデバイスに共通する構造である、高品質な半導体薄膜
が非品質絶縁基板上に形成されている構造（ＳＯＩ構造
）を実現する技術が重要となってきている。
近年、このＳＯＩ構造を実現するためにさまざまな研究
が威されているが、横方向固相戒長法（Ｌ−ＳＰＥ）は
プロセス温度が６００℃以下で可能なので、そのなかで
も特に期待されている技術の１つである。
しかし、基板の単結晶をｆ！結晶として固相成長を起こ
させるため、基板との完全な電気的絶縁が達成されてい
ないことや、種結晶から遠い基板上での７モルファスシ
リコン中、主にＳｔ．．−アモルファスシリコン界面で
起こるランダムな核発生および成長による多結晶領域の
形成のために種結晶からの成長距離が数μｍ〜数十μｍ
と非常に短く、さらには、Ｌ−ＳＰＥ層中に残留する欠
陥（双晶、転位が多い）の問題などデバイス応用にはま
だ課題も多い。これらの問題点を解決し、Ｌ−ＳＰＥ技
術をデバイス応用に取り入れるためには、非品質半導体
層堆積前の基板の表面クリーニング技術が非常に重要と
なる。最近では、　■超高真空中での８００℃熱処理（
Ｈ．ｒｓｈｆｗａｒａ，　Ａ．　Ｔａｍｂａ，　ａｎｄ
　Ｓ．　Ｆｕｒｕｋａｗａ，　Ａｐｐｌ．　Ｐｈｙｓ．
　Ｌｅｔｔ．４８，７７３　（１９８５））、 ■Ａｒスパッタによるクリーニング（６８０℃熱処理）
（Ｋ６κｕｓｕｋａ＊ａ，　Ｍ．　Ｍｏｎｉｗａ，　Ｅ
．　Ｍｕｒａｋａｍｉ　　ＭＭｉｙａｏ，Ｔ．Ｗａｒａ
ｂｉｓａｋｏ，ａｎｄ　　Ｙ．Ｗａｄａ，Ｅｘｔｅｎｄ
ｅｄＡｂｓｔ−　　ｒａｃｔｓ　　ｏｆ　　ｔｈｅ　　
１９ｔｈ　　Ｃｏｎ−　　ｆｅｒｅｎｃｅ　　ｏｎＳｏ
ｌｉｄ　　Ｓｔａｔｅ　　Ｄｅｖｉｃｅｓ　　ａｎｄ　
Ｍａｔｅｒｉａｌｓ，　　Ｔｏｋｙｏ，１９８７，ｐｐ
ｌ７９−　　１８２）、■Ｓ　ｉ２　Ｈ６−Ｈ２ガスに
よるエッチング（８５０℃熱処理）　　（Ｙ．　ｌｆｕ
ｎｉｉ，　ａｎｄ　Ｙ．　Ｓａｋａｋｉｂａｒａ，Ｊｐ
ｎ．　Ｊ．＾ｐｐｌ．　Ｐｈｙｓ．　２［ｉ　１８１６
　（１９８７））などの方法が行われているが、低温化
プロセスを考えると、■のスパッタリングによるクリー
ニングが望ましいと考えられる。アルゴンによる基板表
面のスバッタクリーニングは、ＣＶＤによる低温シリコ
ンエビタキシサル成長の前処理としても用いられており
、通常１　００ｅＶ以上という、基板材料のスパッタリ
ング闘値よりも高いエネルギを持つアルゴンイオンを使
用するが熱処工里を伴うためにスパッタ時に生じた放射
線損傷その他の損傷を低減している　（Ｗ．　Ｒ．　Ｂ
ｕｒｇｅｒ，　Ｊ．　ＨＣｏｍｆｏｒｔ，　Ｌ．　Ｍ．
　Ｇａｒｖｅｒｆｃｋ，　Ｔ．　Ｒ．　Ｙｅｗ，　ａｎ
ｄ　Ｒ．Ｒｉｅｆ，　ＩＥＥＥ　ＥＬＥＣＴＲＯＮ　Ｄ
ＥＶＩＣＥ　ＬＥＴＴＥ！｛Ｓ．　Ｖｏｌ．ＥＤＬ−８
　　ｐｐ．　　１６８　　（１９８７））。
現在のところ、■〜■のクリーニング技術を用いた場合
でも横方向成長の成長距離は短く、形成ざれた半導体薄
膜中には結晶欠陥も多くて、デバイス作成には多くの課
題を残している。
［発明が解決しようとする課題コ 本発明の目的は、非晶貿絶縁基体上に高品質な単結晶領
域を形成する半導体薄膜の形成方法を提供することにあ
る。
［課題を解決するための手段コ 本願発明の半導体薄膜の形成方法は、非晶買絶縁基体上
に微細なＪＩＬ結晶領域を形成する工程と、該基体と該
単結晶領域の表面吸着物を除去する工程と、その直後に
非晶貿半導体層を堆積する工程と、該非品質半導体層を
固相成長により単結晶化する工程とを有することを特徴
とする。
（実施態様） 以下、木発明の実施態様を図面に基づいて詳細に説明す
る。
第ｌ図は、木発明による半導体薄膜の形成方法の製造工
程を示す概略的断面図である。
まず、第１図（Ａ）に示すように非品質絶縁基板１の表
面に、微細な単結晶領域２を形成する。
そして、数ｅＶというエネルギに精密に制御されたイオ
ンにより該単結晶領域と該非晶貿絶縁基板上の表面吸着
物を除去しクリーンな表面を露出させ（第１図（Ｂ））
、該クリーンな露出面に汚染物質が吸着しないうちに、
同一装置内で非晶買半導体層３を堆積させる（第１図（
Ｃ））。この表面クリーニング工程と後の非晶質半導体
層の堆積工程は、汚染物質が吸着しないように連続に行
うことが重要である。数ｅＶに精密にエネルギを制御さ
れたイオンによる表面吸着物除去の例は、ｒｆ−ｄｃ結
合バイアススバッタ装置内で、アルゴンイオンによるシ
リコン基板表面のクリーニングという形で実現されてお
り（Ｔ．　Ｏｈｍｌ，　Ｔ．Ｉｃｈｉｋａｗａ，　Ｔ．
　Ｓｈｆｂａｔａ，　Ｋ．　Ｍａｔｓｕｄｏ，　ａｎｄ
　Ｈ．Ｉｗａｂｕｃｈｉ，　Ａｐｐｌ．　Ｐｈｙｓ．　
Ｌｅｔｔ．　５３．　４５　（１９８８））、そのクリ
ーニング工程直後に同一装置内でスパッタ成膜を行うと
基板に照射するエネルギに依存して完全な単結晶シリコ
ンからアモルファスシリコンまでさまざまな結晶性を示
すＲ膜をシリコン基板の上に堆積させることができる（
　Ｔ．Ｏｈｍｉ，Ｋ．Ｍａｔｓｕｄｏ，　Ｔ．Ｓｈｉｂ
ａｔａ，　Ｔ．Ｉｃｈｉｋａ＊ａ，　ａｎｄ　Ｈ．Ｉｗ
ａｂｕｃｈｉ，　Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．
　５３，　３８４（１９８８））。
基板が絶縁材料である本発明の場合の基板表面クリーニ
ングは、２周波励起のｒｆバイアススパッタ装置を用い
ることにより実現できる。この方法については後で詳細
に述べる。その後、熱ｌＡ埋を施すことによって該単結
晶領域を種結晶とした固相成長を生じさせ、非品質絶縁
基板上に高品質の単結晶薄膜４を成長させることが可能
となる（第１図（Ｄ））。該！＃結晶領域と該非品質半
導体層の界面や該非晶買絶縁基板上の汚染物質が完全に
除去されているために、アモルファスシリコン中で起こ
るランダムな核発生および成長による多結晶領域の形成
が抑制され成長距離は大きくなり、形成ざれた単結晶薄
膜の結晶性も良質である。
２周波励起のバイアススバツタ装置による基板の表面ク
リーニングおよびアモルファスシリコンの堆積について
述べる。
第２図に示す空間に高周波によりアルゴンプラズマを生
成し、このアルゴンイオンを、基板にかける高周波のパ
ワー、周波数、もしくは、基板とアースの間のインピー
ダンスを制御して、数ｅＶのエネルギで基板に照射させ
、氷分子を中心とする表面吸着物と自然酸化膜を、基板
に放射線損傷その他の損傷を与えることなしに除去する
ことが可能である。すなわち、基板を載置するサセブタ
に供給する高周波を、高い周波数で小さなパワーに制御
するとともに制御された周波数のみがサセブタに供給さ
れるようにサセブタとアースとの間のインピーダンスを
制御してセルフバイアスを小さく制御するものである。
このようにして得られた清浄な表面に、ターゲットのス
パッタリングにより（プラズマによるセルフバイアス、
もしくは、直流電源によるバイアス制御によりプラズマ
ポテンシャルとターゲット電位の差９エネルギを持つア
ルゴンイオンを、ターゲットに照射させターゲット材の
スパッタリング現象を引き起こさせる）、アモルファス
シリコンを堆積させる。
このプロセスは同じ装置内で、連続に行えるために、基
板や−ｌ．結晶領域と堆積したアモルファスシリコンの
間から汚染物質は完全に除去され、その後の固相成長を
円滑に行うことができる。また、デバイス作製時の不純
物汚染の擾乱も取り除くことができる。
［実施例］ 以下、本発明の実施例を詳細に説明する。
まず非品質絶縁基板であるＳｉｎ．基板にＬＰ−ＣＶＤ
装置でアモルファスシリコン、もしくは、ポリシリコン
を薄く堆積させた後、イオン注入冫去によりＰをドーズ
量として３．８Ｘ１０１５ａｍ−２、加速電圧１０Ｋｅ
Ｖでドーブし、完全にシリコン薄膜をアモルファス化す
る。そして、レジストパターニング後、プラズマエッチ
ングにより該アモルファスシリコンを１．２μｍ角の大
きさ、それぞれの距１ｉｉｉ５０μｍにバターニングし
、Ｎ２中１０００℃、３０分の熱処理を行うことにより
、該アモルファスシリコンを異常粒成長によって単結晶
化し、ｆ！１！結晶とする。そして、２周波数励起のｒ
ｆバイアススパッタ装置を用いて、数ｅＶというエネル
ギに精密に制御されたＡｒイオンにより該単結晶領域と
該非晶貿基板上の表面吸Ｓ物を除去し、クリーンな表面
を露出させ、該クリーンな露出面に汚染物質が吸着しな
いうちに、同一装置内でターゲット材のスパッタリング
によりアモルファスシリコンを堆積させる。次に、６０
０℃、５０時間の熱処理をＮ２雰囲気中で行うことによ
って該単結晶領域を種結晶とした固相戒長を生じさせ、
非品質絶縁基板上の全面に高品質の単結晶薄膜領域を戒
長させることが可能となる（Ｌ−ＳＰＥの距離としては
２５μｍ以上である）。なお、上記の実施例において、
！＃結晶のｆ！結晶となる部分の形成方法は上記に示さ
れた方法に限らず、結果的に微細な単結晶領域が形成さ
れていればよい。
たとえば、第３図のように堆積面を構成する非晶Ｘ　絶
縁基板１の表面に、アモルファスシリコンもしくはポリ
シリコンを薄く堆積させた後、イオン注入法によりＰを
ドーズ量として３．８×１　０　”ａ　ｍ−’、加速電
圧１０ＫｅＶでドーブし、完全にシリコン薄膜をアモル
ファス化し（第３図（Ａ））、レジストパターニング後
、プラズマエッチングにより言亥アモノレファスシリコ
ン５を０．９μｍ角の大きさにパターニングし（第３図
（Ｂ））．｝Ｉ２雰囲気中、９５０℃、３分のｐＩＩ処
理を行うことにより、該アモルファスシリコンを！＃結
晶化する方法を用いても全く問題はない。
このときは凝集反応が起き、単結晶６はファセットは持
たず、半球状となる（第３図（Ｃ））。
また、第４図に示すように、シリコンウエハ７上に酸化
膜などの絶縁＠８を形成した後、バターニングし、シリ
コン表面を一部露出して単結晶の種結晶としてもよいが
、この場合、形成されたシリコン薄膜は完全には基板と
絶縁分離されていないという欠点を持つ。
第５図は上記の本発明に係る半導体薄膜を用いたＭＯＳ
型トランジスタの概略的断面図である。
同図において、９はＰ型半導体領域である。１０および
１１はＮ型半導体領域であり、それぞれソース、ドレイ
ンをなす．１２はＰ型半導体領域９およびＮ型半導体領
域１０．１１上に形成されるゲート酸化膜であり、１３
はゲート酸化膜１２上に形成されたポリシリコンなどの
ゲート電極である。本発明によって製造されたＭＯＳ型
トランジスタは絶縁基板上に形成ざれているために、ラ
ッチ７ツブやα線障害がないなどの長所を有する。また
、このようにして得られたｎ−ＭＯＳＦＥＴのチャネル
移動度はゲート幅＝４μｍ、実効チャネル長＝２μｍの
ＦＥＴで５５０ｃｍ２／■・５１オフ時のリーク電流で
は１０−１２台とバルクＦＥＴの値と同等であった。
［発明の効果］ 以上の説明から明らかになったように、本発明は次のよ
うな効果を有する。
本発明の半導体薄膜の形戊方法によれば、非晶質絶縁基
板上に高品質な単結晶薄膜を、デバイス作製に必要であ
る十分大きな領域に戊長させることが可能となり、その
Ｒ−結晶薄膜内に形成ざれたＭＯＳＦＥＴの特性もバル
ク基板と同等である。
ざらに、このＳｏｌ構造により三次元集積回路をはしめ
基板との寄生容量の少ない高速、高性能デバイス、ガラ
ス基板上の高性能太陽電池、耐放射線デバイスなどのデ
バイスへの応用が可能となる。
【図面の簡単な説明】
第１図（Ａ）〜（Ｄ）は、本発明による半導体薄膜の形
成方法の実施態様を示す概略的断面図である。 第２図は２周波励起のバイアススパッタ装置の概略図で
ある。 第３図（Ａ）〜（Ｃ）は微細な単結晶領域を形成する方
法の一実施例である。 第４図は微細な単体結晶領域が基板である一実施例であ
る。 第５図は本発明の半導体基材を用いたＭＯＳ型トランジ
スタの概略的断面図である。 （符号の説明） １・・・非品質絶縁基板 ２・・・単結晶領域 ３・・・非品質半導体層 ４・・・単結晶薄膜 ５・・・非品質薄膜 ６・・・単結晶 ７・・・シリコンウエハ ８・・・絶縁膜 ９・・・Ｐ型半導体領域 ｔｏ，ｉｉ・・・Ｎ型半導体領域 １２・・・ゲート酸化膜 １３・・・ゲート電極 第 図 （Ｂ） （Ｃ） （Ｄ） 第 ３ 図 （Ａ） （８） （Ｃ） 弟 ４ 図 第 ２ 図 第 ５ 図 手続補正書 明細書 平成　２年１１月１６日

Claims (1)

    【特許請求の範囲】
  1. 非晶質絶縁基体上の所望の位置に単結晶領域を微細に形
    成し、該基体および該単結晶領域に数エレクトロンボル
    トにエネルギが制御されたイオンを照射することによつ
    て、該基体および該単結晶領域の表面吸着物を除去した
    直後に、同一装置内で非晶質半導体層を堆積させその後
    熱処理を行うことにより、該単結晶領域を種結晶とした
    固相成長を生じさせ、非晶質絶縁基体上に単結晶領域を
    形成させることを特徴とする半導体薄膜の形成方法。
JP1233940A 1989-09-07 1989-09-07 半導体薄膜の形成方法 Pending JPH0395922A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1233940A JPH0395922A (ja) 1989-09-07 1989-09-07 半導体薄膜の形成方法
DE69032340T DE69032340T2 (de) 1989-09-07 1990-08-31 Verfahren zur Herstellung einer Halbleiterdünnschicht
EP90309592A EP0421605B1 (en) 1989-09-07 1990-08-31 Process for forming semiconductor thin film
US08/270,309 US5484746A (en) 1989-09-07 1994-07-05 Process for forming semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1233940A JPH0395922A (ja) 1989-09-07 1989-09-07 半導体薄膜の形成方法

Publications (1)

Publication Number Publication Date
JPH0395922A true JPH0395922A (ja) 1991-04-22

Family

ID=16963002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1233940A Pending JPH0395922A (ja) 1989-09-07 1989-09-07 半導体薄膜の形成方法

Country Status (4)

Country Link
US (1) US5484746A (ja)
EP (1) EP0421605B1 (ja)
JP (1) JPH0395922A (ja)
DE (1) DE69032340T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006347744A (ja) * 2005-06-20 2006-12-28 Maruzen Showa Unyu Co Ltd プラスチック製滑り部材及び重量物運搬用ソリ並びに重量物運搬方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339730B2 (ja) * 1992-12-24 2002-10-28 忠弘 大見 半導体装置
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
JP3174486B2 (ja) * 1995-09-08 2001-06-11 シャープ株式会社 太陽電池およびその製造方法
US5843811A (en) * 1996-04-10 1998-12-01 University Of Florida Method of fabricating a crystalline thin film on an amorphous substrate
US6033938A (en) * 1996-11-15 2000-03-07 Xilinx, Inc. Antifuse with improved on-state reliability
US5976959A (en) * 1997-05-01 1999-11-02 Industrial Technology Research Institute Method for forming large area or selective area SOI
JP2000188257A (ja) * 1998-12-22 2000-07-04 Sharp Corp 結晶性シリコン系半導体薄膜の製造方法
JP3421660B2 (ja) * 2001-05-09 2003-06-30 東京エレクトロン株式会社 熱処理装置及びその方法
US20060228872A1 (en) * 2005-03-30 2006-10-12 Bich-Yen Nguyen Method of making a semiconductor device having an arched structure strained semiconductor layer
KR100982306B1 (ko) * 2008-06-09 2010-09-15 삼성모바일디스플레이주식회사 가상 계측 장치 및 계측 방법
JP5607399B2 (ja) * 2009-03-24 2014-10-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8637117B2 (en) * 2009-10-14 2014-01-28 Lotus Applied Technology, Llc Inhibiting excess precursor transport between separate precursor zones in an atomic layer deposition system
US9499901B2 (en) * 2012-01-27 2016-11-22 Applied Materials, Inc. High density TiN RF/DC PVD deposition with stress tuning

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3021271A (en) * 1959-04-27 1962-02-13 Gen Mills Inc Growth of solid layers on substrates which are kept under ion bombardment before and during deposition
US3704219A (en) * 1971-04-07 1972-11-28 Mcdowell Electronics Inc Impedance matching network for use with sputtering apparatus
US4585517A (en) * 1985-01-31 1986-04-29 Motorola, Inc. Reactive sputter cleaning of semiconductor wafer
US4757030A (en) * 1985-06-20 1988-07-12 Cornell Research Foundation, Inc. Method of making group IV single crystal layers on group III-V substrates using solid phase epitaxial growth
US4772564A (en) * 1985-10-30 1988-09-20 Astrosystems, Inc. Fault tolerant thin-film photovoltaic cell fabrication process
JPS62126626A (ja) * 1985-11-28 1987-06-08 Fujitsu Ltd Ｓｏｉ基板の製造方法
JPH0798521B2 (ja) * 1986-08-20 1995-10-25 澁谷工業株式会社 回転式重量充填装置
US4866291A (en) * 1987-06-30 1989-09-12 Canon Kabushiki Kaisha Photosensor with charge storage unit and switch unit formed on a single-crystal semiconductor film
AU623601B2 (en) * 1987-08-08 1992-05-21 Canon Kabushiki Kaisha Method for growth of crystal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006347744A (ja) * 2005-06-20 2006-12-28 Maruzen Showa Unyu Co Ltd プラスチック製滑り部材及び重量物運搬用ソリ並びに重量物運搬方法

Also Published As

Publication number Publication date
EP0421605A1 (en) 1991-04-10
DE69032340T2 (de) 1998-10-08
DE69032340D1 (de) 1998-07-02
US5484746A (en) 1996-01-16
EP0421605B1 (en) 1998-05-27

Similar Documents

Publication Publication Date Title
US5373803A (en) Method of epitaxial growth of semiconductor
US6399429B1 (en) Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device
JP2003178975A (ja) 半導体装置及びその製造方法
JPH0395922A (ja) 半導体薄膜の形成方法
JP2501118B2 (ja) 半導体装置の製造方法
JP2007515790A (ja) ＭＯＳＦＥＴ構造体内に歪みＳｉチャネルを形成する方法
JP2001102587A (ja) 薄膜トランジスタおよびその製造方法ならびに半導体薄膜の製造方法
JPH05134272A (ja) アクテイブマトリクス型液晶表示素子の駆動用半導体装置及びその製造方法
JPH03280435A (ja) 薄膜半導体装置の製造方法
JP3220864B2 (ja) 半導体装置の製造方法
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
JP2867402B2 (ja) 半導体装置の製造方法
JPH03250622A (ja) 半導体薄膜の形成方法
JP3273037B2 (ja) ヘテロ構造半導体多層薄膜の製造方法
JP2773203B2 (ja) 半導体装置の製造方法
JPH04373171A (ja) 半導体素子の作製方法
Park et al. High performance LTPS TFT with very large grains producedby sequential lateral crystallization
JP2976569B2 (ja) 半導体装置の製造方法
JP3239372B2 (ja) 半導体装置の製造方法
KR0128522B1 (ko) 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법
JP2910752B2 (ja) 半導体装置の製造方法
JPH04107916A (ja) 半導体装置の製造方法
JPH03248434A (ja) 半導体装置の製造方法
JPH03132074A (ja) 薄膜の製造方法及び薄膜トランジスターの製造方法
JPS63301516A (ja) 半導体装置の製造方法