JP2002184591A - 放電灯点灯装置 - Google Patents
放電灯点灯装置Info
- Publication number
- JP2002184591A JP2002184591A JP2000382177A JP2000382177A JP2002184591A JP 2002184591 A JP2002184591 A JP 2002184591A JP 2000382177 A JP2000382177 A JP 2000382177A JP 2000382177 A JP2000382177 A JP 2000382177A JP 2002184591 A JP2002184591 A JP 2002184591A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- discharge lamp
- lighting device
- timer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 105
- 238000009499 grossing Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 2
- 238000004804 winding Methods 0.000 abstract description 41
- 238000010586 diagram Methods 0.000 description 32
- 230000010354 integration Effects 0.000 description 21
- 238000007599 discharging Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 6
- 230000001172 regenerating effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
による自励発振周波数の低下を確実に防止する。 【解決手段】 整流器DB、平滑キャパシタC3、スイ
ッチング素子Q1,Q2、放電灯LAMP、リーケージ
トランスT1、カレントトランスT2、キャパシタC
1,C4,C5、ダイオードD1、抵抗R1,R2によ
り構成される自励式ハーフブリッジ回路に対し、他制回
路を設けた。他制回路は、ダイオードD10およびトラ
ンジスタQ10の直列回路と、トランジスタQ11と、
キャパシタC10,C11と、抵抗R10,R11との
構成に加えて、抵抗R12およびダイオードD12と、
トランジスタQ12とを備えている。これにより、カレ
ントトランスT2の二次巻線N22に正電圧が発生して
いる状態でキャパシタC10の積分回路がリセットされ
て、負荷状態変化で低周波共振となっても、安定にスイ
ッチング素子Q2のオン時間の制御を行うことができ
る。
Description
グ素子の直列回路を有するインバータ回路により直流電
圧を交流電圧に変換して放電灯に印加する放電灯点灯装
置に関するものである。
販されまた提案されている。
なされた別途出願(特願2000−155567)で提
案している電源装置の構成図を示す。
を負荷とするいわゆる放電灯点灯装置であり、大別する
と、自励式ハーフブリッジ回路と、他制回路とにより構
成されている。
sに接続された整流器DBと、この整流器DBの出力端
子間に接続された、キャパシタC4およびダイオードD
1の並列回路とスイッチング素子(図では回生ダイオー
ドを有するFET)Q1,Q2との直列回路と、この直
列回路のうちスイッチング素子Q1,Q2に並列に接続
された平滑キャパシタC3と、スイッチング素子Q1,
Q2の接続点と整流器DBの負の出力との間に接続され
た、カレントトランスT2の一次巻線N21、リーケー
ジトランスT1の一次巻線N11およびキャパシタC5
の直列回路と、リーケージトランスT1の二次巻線N1
2間に接続された、放電灯LAMPおよびキャパシタC
1の並列回路と、スイッチング素子Q1のゲート・ソー
ス間に接続されたカレントトランスの2次巻線N23お
よび抵抗R1の直列回路と、スイッチング素子Q2のゲ
ートとグランドとの間に接続されたカレントトランスの
2次巻線N22および抵抗R2の直列回路とにより構成
されている。
ト・ソース間に接続されたダイオードD10およびトラ
ンジスタQ10の直列回路と、トランジスタQ10のべ
一ス・エミッタにそれぞれコレクタ・エミッタが接続さ
れたトランジスタQ11と、トランジスタQ10のべ一
ス・エミッタ間に接続されたキャパシタC10と、トラ
ンジスタQ11のべ一ス・エミッタ間に接続されたキャ
パシタC11と、スイッチング素子Q2のドレインとト
ランジスタQ11のベースとの間に接続された抵抗R1
1と、スイッチング素子Q1のドレインとトランジスタ
Q10のベースとの間に接続された抵抗R10とにより
構成されている。
図をさらに用いて上記回路の動作を説明する。ハーフブ
リッジ回路が自励動作すると、スイッチング素子Q2の
ゲート端子には、図16に示す「Vgs」のような正負
のオン/オフ信号が現れる。
ッチング素子Q1,Q2の接続点の電圧がゼロとなるた
め、キャパシタC10を放電するトランジスタQ11の
べ一ス電位(キャパシタC11の両端電圧VC11)が
やがてゼロとなって、トランジスタQ11がオフする。
これにより、キャパシタC10の充電が始まる。そし
て、一定時間が経過すると、キャパシタC10の電位
(電圧VC10)がトランジスタQ10をオンできる電
圧となってトランジスタQ10がオンする。これによ
り、スイッチング素子Q2のゲート・ソース間が短絡し
て、スイッチング素子Q2がオフすることになる。
ング素子Q1の回生ダイオードがオンする。スイッチン
グ素子Q1がオンしたことにより、スイッチング素子Q
1,Q2の接続点の電圧がキャパシタC3に充電されて
いる電圧と等しくなるため、トランジスタQ11のべ一
ス電圧がやがてトランジスタQ11をオンする電圧まで
上昇して、トランジスタQ11がオンする。トランジス
タQ11がオンすると、キャパシタC10が放電して、
トランジスタQ10がオフする。
イッチング素子Q2のオン時間が特に上記他制回路によ
って制御されるようになる。
振周波数が変化し、自励発振周波数が極端に低下するこ
とがしばしば起きる。そして、発振周波数が極端に低下
すると、図17に示すような異常動作に陥ってしまう。
これは、スイッチング素子Q2のオンの状態から共振回
路の転流により、スイッチング素子Q1の回生ダイオー
ドがオンするが、このスイッチング素子Q1の回生ダイ
オードがオンしたタイミングから一定時間後に、スイッ
チング素子Q2をオフさせていたトランジスタQ10を
オフするため、一定時間以上回生が続くと、スイッチン
グ素子Q2をオンする電圧がカレントトランスT2に生
じているにもかかわらず、トランジスタQ10をオンし
てしまうためである。
1の回生ダイオードを流れている状態でスイッチング素
子Q2がオンし、スイッチング素子Q1,Q2に貫通電
流が発生し、スイッチング素子がdi/dtストレス破
壊を起こすのである。
のリセットを行うまでの一定時間の遅れを大きくし、ス
イッチング素子Q1に回生電流が流れているときにスイ
ッチング素子Q2がオンしないようにする方法がとられ
る。しかしながら、積分リセット回路の遅れを大きくす
ると、逆に放電灯の状態により共振周波数が高くなった
とき、積分キャパシタC10のリセットが行われないう
ちにスイッチング素子Q2のオン信号が発生するタイミ
ングとなり、スイッチング素子Q2がオンできず、やが
て発振が停止する状態に至る。
であり、特別な素子の追加をすることなく、負荷変動に
よる自励発振周波数の低下を確実に防止しうる放電灯点
灯装置を提供することを目的とする。
の請求項1記載の発明の放電灯点灯装置は、交流電源
と、この交流電源を整流する整流器と、この整流器の整
流出力を平滑する平滑キャパシタと、一対のスイッチン
グ素子の直列回路を有しこれらスイッチング素子で上記
平滑キャパシタの直流電圧をスイッチングすることによ
り交流電圧に変換するインバータ回路と、少なくとも放
電灯およびLC共振回路を含み、上記一対のスイッチン
グ素子の一方の両端間に接続された負荷回路と、駆動ト
ランスを含み上記一対のスイッチング素子を交互にオン
オフさせる自励式の駆動回路と、抵抗およびキャパシタ
により構成されたタイマ回路と、上記スイッチング素子
のオン時間を上記タイマ回路で決定する時間に応じて制
御する他制回路とを備え、自励振幅信号を検出して上記
タイマ回路をリセットすることを特徴とする。
電灯点灯装置において、上記タイマ回路の電源を一対の
スイッチング素子の直列回路の接続点とし、上記タイマ
回路のキャパシタのリセットを駆動トランスの電圧を検
出して行なうことを特徴とする。
電灯点灯装置において、上記タイマ回路の電源を一対の
スイッチング素子の直列回路の接続点とし、上記タイマ
回路のキャパシタのリセットを駆動トランスの電圧が正
のときに行なうことを特徴とする。
電灯点灯装置において、上記タイマ回路の電源をインバ
ータの電源とし、上記タイマ回路のキャパシタのリセッ
トを駆動トランスの負電圧を利用して行なうことを特徴
とする。
電灯点灯装置において、上記タイマ回路の電源を一対の
スイッチング素子の直列回路の接続点とし、上記タイマ
回路のキャパシタのリセットを駆動トランスの負電圧を
検出して行なうことを特徴とする。
電灯点灯装置において、上記タイマ回路の電源を駆動ト
ランスとし、上記タイマ回路のキャパシタのリセットを
駆動トランスの負電圧を利用して行なうことを特徴とす
る。
電灯点灯装置において、上記タイマ回路の電源を負荷に
接続されたトランスとし、上記タイマ回路のキャパシタ
のリセットを駆動トランスの負電圧を検出して行なうこ
とを特徴とする。
る放電灯点灯装置の構成図、図2は図1の動作波形図で
ある。以下、これらの図を用いて第1実施形態について
説明する。
フブリッジ回路を図15の電源装置と同様に備えている
ほか、その電源装置との相違点として、自励振幅信号を
検出して維持する手段を有する他制回路を備えている。
成に加えて、二次巻線N22および抵抗R2の接続点と
スイッチング素子Q2のソースとの間に直列に接続され
た抵抗R12およびダイオードD12と、このダイオー
ドD12の両端にベース・エミッタが接続されトランジ
スタQ11のベースにコレクタが接続されたトランジス
タQ12とを備えている。
フブリッジ回路が自励動作すると、スイッチング素子Q
2のゲート端子には、図2に示す「Vgs」のような正
負のオン/オフ信号が現れる。
とき、トランジスタQ12は、抵抗R12から流入する
電流によりオンし、キャパシタC11を放電する。その
ため、トランジスタQ11はオンできない。
による積分回路がトランジスタQ10をオンさせる電圧
まで上昇すると、トランジスタQ10がオンする。トラ
ンジスタQ10がオンすると、スイッチング素子Q2の
ゲート端子がダイオードD10およびトランジスタQ1
0により短絡し、スイッチング素子Q2がオフし、そし
て、抵抗R10から流入する電流により、トランジスタ
Q10がオンし続ける。また、トランジスタQ10がオ
ンしても、カレントトランスT2の二次巻線N22には
正の電圧が発生しているから、抵抗R12を介してトラ
ンジスタQ12はオンし続ける。
より、カレントトランスT2の一次巻線N21に流れる
電流が反転すると、その二次巻線N22に現れる電圧も
反転し、トランジスタQ12をオンする電流がなくな
り、トランジスタQ12がオフする。その結果、抵抗R
11からの給電によりトランジスタQ11がオンするた
め、トランジスタQ10をオンさせていた抵抗R10お
よびキャパシタC10による積分回路が放電し、トラン
ジスタQ10がオフする。カレントトランスT2の二次
巻線N22に負の電圧が現れている間は、トランジスタ
Q12がオンしないため、トランジスタQ11はキャパ
シタC10を0Vに維持する。
振回路により、カレントトランスT2の二次巻線N22
に正の電圧が現れると、再びトランジスタQ12がオン
し、トランジスタQ11がオフし、抵抗R10およびキ
ャパシタC10による積分回路が積分動作を始める。
が自励信号によりオン可能な期間、すなわちカレントト
ランスT2の二次巻線N22に正電圧が発生している状
態でキャパシタC10の積分回路がリセットされて、ス
イッチング素子Q2が再度オンすることが防がれる。し
たがって、負荷状態変化で低周波共振となっても、安定
にスイッチング素子Q2のオン時間の制御を行うことが
できる。
およびキャパシタC4を備える回路構成になっている
が、図3に示すように、それらダイオードD1およびキ
ャパシタC4を具備しない回路構成でもよく、この場合
も同様の効果が得られる。
御電源とし、積分回路のキャパシタのリセットを、カレ
ントトランスの負電圧を検出して行う構成、積分回路の
キャパシタのリセットにフォトカプラを用いた構成、積
分回路のキャパシタのリセットにカレントトランスの電
流を検出する構成、積分回路のキャパシタのリセットに
カレントトランスの3次巻線の電圧を利用する構成、ま
たは積分回路のキャパシタのリセットに、負荷に接続さ
れたリーケージトランスの3次巻線の電圧を利用する構
成などでもよく、これらの具体構成などについては後述
する。
点灯装置の構成図である。以下、この図を用いて第2実
施形態について説明する。
フブリッジ回路を第1実施形態と同様に備えているほ
か、第1実施形態との相違点として、平滑キャパシタC
3の端子間に接続された抵抗R10およびキャパシタC
10からなる積分回路と、抵抗R10およびキャパシタ
C10の接続点とカレントトランスT2の2次巻線N2
2および抵抗R2の接続点との間に接続されたダイオー
ドD100および抵抗R12からなる積分リセット回路
と、スイッチング素子Q2のゲート・ソース間に接続さ
れたダイオードD10とトランジスタQ10からなるQ
2強制オフ回路と、キャパシタC10に並列に接続され
たダイオードD101とにより構成される他制回路を備
えている。ただし、トランジスタQ10のコレクタおよ
びエミッタは、ダイオードD10およびスイッチング素
子Q2のソース間にそれぞれ接続され、トランジスタQ
10のベースは、抵抗R10およびキャパシタC10の
接続点に接続されている。
フブリッジ回路が自励動作すると、既に説明したよう
に、スイッチング素子Q2のゲート端子に正負のオン/
オフ信号が現れる。
とき、積分回路の抵抗R10およびキャパシタC10に
て、キャパシタC10で電圧積分が行われ、やがて、ト
ランジスタQ10のしきい値を超えてトランジスタQ1
0がオンし、スイッチング素子Q2がオフする。スイッ
チング素子Q2がオフすると、キャパシタC10がリセ
ットされない限り、トランジスタQ10がオンし続ける
ので、スイッチング素子Q2が再度オンすることはな
い。
より、カレントトランスT2の一次巻線N21に流れる
電流が反転すると、その二次巻線N22に現れる電圧も
反転し、負電位となる。すると、キャパシタC10、ダ
イオードD100、抵抗R12、カレントトランスT2
の2次巻線N22の経路でキャパシタC10のリセット
が行われ、トランジスタQ10のべ一スバイアスが解除
される。このキャパシタC10の放電は、スイッチング
素子Q2のゲート電圧が負の期間中亘って行われる。
位が正となると、ダイオードD100によりキャパシタ
C10の放電が無くなり、抵抗R10によってキャパシ
タC10の積分が再スタートする。
イング素子の必ずオフする期間として、ゲート電圧の負
電圧を検知して、積分回路のリセットを行う例であり、
負荷状態変化で低周波共振となっても、安定にスイッチ
ング素子のオン時間の制御を行うことができる。
点灯装置の構成図である。以下、この図を用いて第3実
施形態について説明する。
フブリッジ回路を第2実施形態と同様に備えているほ
か、第2実施形態とは相違する他制回路を備えている。
この他制回路は、抵抗R10およびキャパシタC10か
らなる積分回路と、ダイオードD10およびトランジス
タQ10からなるQ2強制オフ回路とを第2実施形態の
他制回路と同様に備えているとともに、キャパシタC1
0の両端にエミッタおよびコレクタがそれぞれ接続され
た(PNP)トランジスタQ13と、このトランジスタ
Q13のベースと二次巻線N22および抵抗R2の接続
点との間に接続されたダイオードD100,D102お
よび抵抗R12からなる積分リセット回路とを備えてい
る。
様に、スイッチング素子Q2のゲート電圧が負になった
とき、積分回路のキャパシタC10を放電リセットする
回路になっている。この構成の動作波形図は、図6に示
すように、第1および第2実施形態と同様である。
タC10の放電にPNPのトランジスタQ13を用いて
いる点である。第2実施形態では、キャパシタC10の
放電スピードが抵抗R12により遅延が起こり、制御回
路の設計が難しくなる場合があるが、第3実施形態で
は、積分キャパシタC10の放電タイミングは抵抗R1
2およびダイオードD100,D102から得て、放電
はトランジスタQ13で行うことで、制御回路の設計を
容易とすることができる。
セット動作の負電圧を決める素子であり、直列ダイオー
ドの数は任意に設定可能である。
点灯装置の構成図である。以下、この図を用いて第4実
施形態について説明する。
フブリッジ回路を第1実施形態と同様に備えているほ
か、第1実施形態とは相違する他制回路を備えている。
この他制回路は、スイッチング素子Q2のゲート・ソー
ス間に接続されたツェナーダイオードZD1,ZD2の
直列回路と、スイッチング素子Q2のゲート・ソース間
に接続されたダイオードD10およびトランジスタQ1
0の直列回路と、カレントトランスT2の二次巻線N2
2および抵抗R2の接続点とスイッチング素子Q2のソ
ース端子との間に接続された抵抗R10およびキャパシ
タC10と、キャパシタC10と並列に接続されたダイ
オードD103とにより構成されている。
形態と異なり、他制回路の積分電源をカレントトランス
T2から取ることを特徴としている。
回路が自励動作すると、スイッチング素子Q2のゲート
端子には正負のオン/オフ信号が現れる。
とき、積分回路の抵抗R10およびキャパシタC10に
て、キャパシタC10の電圧積分が行われ、やがて、ト
ランジスタQ10のしきい値を超えてトランジスタQ1
0がオンし、スイッチング素子Q2がオフする。また、
トランジスタQ10がオンし、スイッチング素子Q2の
ゲート・ソースを短絡しても、カレントトランスT2の
2次巻線N22には正の電圧が発生しているから、抵抗
R10を介してトランジスタQ10はオンし続ける。
より、カレントトランスT2の一次巻線N21に流れる
電流が反転すると、その二次巻線N22に現れる電圧も
反転し、トランジスタQ10をオンする電流がなくな
り、トランジスタQ10がオフする。カレントトランス
T2の2次巻線N22に負の電圧が現れている間は、ダ
イオードD103、抵抗R10、カレントトランスT2
の2次巻線N22の経路で電流が流れ続け、キャパシタ
C10はダイオードD103の順方向電圧分だけ負の電
位をもってリセットされる。
振回路により、カレントトランスT2の2次巻線N22
に正の電圧が現れると、抵抗R10およびキャパシタC
10による積分回路が動作を始める。
品点数で、負荷状態変化で低周波共振となっても、安定
にスイッチのオン時間の制御を行うことができる。
点灯装置の構成図である。以下、この図を用いて第5実
施形態について説明する。
フブリッジ回路を第3実施形態と同様に備えているほ
か、第3実施形態とは相違する他制回路を備えている。
この他制回路は、積分回路の電源を平滑キャパシタC3
からとるのではなく、リーケージトランスT1からとる
点で、第3実施形態の他制回路と相違する。すなわち、
リーケージトランスT1に対してダイオードD1のアノ
ードに一端が接続される二次巻線N13をさらに設け、
この2次巻線N13の他端にダイオードD50を直列に
接続し、これら直列のダイオードD50および二次巻線
N13と並列にキャパシタC50を接続して、キャパシ
タC50およびダイオードD50の接続点から積分回路
の電源をとる回路構成になっている。
トランスT1の補助巻線からとる構成でも、第3実施形
態と同様の効果が得られる。
点灯装置の構成図である。以下、この図を用いて第6実
施形態について説明する。
フブリッジ回路を第3実施形態と同様に備えているほ
か、第3実施形態とは相違する他制回路を備えている。
この他制回路は、積分回路の電源を平滑キャパシタC3
からとるのではなく、図9に示すように、直流電源Eか
らとる点で、第3実施形態の他制回路と相違する。
らとる構成でも、第3実施形態と同様の効果が得られる
ほか、積分回路の電圧源を定電圧とすることで正確なオ
ン時間制御を行うことができる。
灯点灯装置の構成図である。以下、この図を用いて第7
実施形態について説明する。
ーフブリッジ回路を第1実施形態と同様に備えているほ
か、第1実施形態とは相違する他制回路を備えている。
この他制回路は、スイッチング素子Q2のゲート・ソー
ス間に接続されたダイオードD10およびトランジスタ
Q10と、直流電源Vccとスイッチング素子Q2のソ
ースとの間に接続された抵抗R12およびキャパシタC
10の積分回路と、キャパシタC10と並列に接続され
たフォトカプラPCの受光素子(図ではフォトトランジ
スタ)と、スイッチング素子Q1のゲート・ソース間に
接続されたフォトカプラPCの発光素子(図では発光ダ
イオード)および抵抗R201の直列回路とにより構成
されている。
キャパシタC10からなる積分回路をリセットする検出
手段として、スイッチング素子Q1のゲート電圧を用い
ることを特徴とする。すなわち、スイッチング素子Q1
のオンとともにフォトカプラPCの受光素子が発光し、
発光素子がオンし、キャパシタC10を放電する。
がオンしているときのみ積分回路をリセットすることに
より、スイッチング素子Q2がオン可能な期間での積分
リセットをなくすことのできる。
灯点灯装置の構成図である。以下、この図を用いて第8
実施形態について説明する。
ーフブリッジ回路を第7実施形態と同様に備えているほ
か、第7実施形態とは相違する他制回路を備えている。
この他制回路は、ダイオードD10およびトランジスタ
Q10からなるQ2強制オフ回路と、抵抗R12および
キャパシタC10からなる積分回路と、キャパシタC1
0と並列に接続されたフォトカプラPCの受光素子と、
カレントトランスT2の二次巻線N22とスイッチング
素子Q2のソースとの間に接続された、フォトカプラP
Cの発光素子およびダイオードD201の並列回路とに
より構成されている。
巻線N22の負電流を検出して、積分回路のキャパシタ
C10を放電リセットする構成でも、第7実施形態と同
様の効果を得ることができる。
灯点灯装置の構成図である。以下、この図を用いて第9
実施形態について説明する。
ーフブリッジ回路を第8実施形態と同様に備えているほ
か、第8実施形態とは相違する他制回路を備えている。
この他制回路は、第8実施形態と同様なQ2強制オフ回
路および積分回路と、カレントトランスT2の巻線N2
4の間に接続された、抵抗R301,R302の分圧回
路と、抵抗R302と並列に接続されたダイオードD1
1と、キャパシタC10と並列に接続されたトランジス
タQ11とにより構成されている。ただし、トランジス
タQ11のコレクタおよびエミッタはキャパシタC10
の両端にそれぞれ接続され、トランジスタQ11のベー
スはダイオードD11および抵抗R302の接続点に接
続されている。
ング素子Q2の駆動信号の巻線であるカレントトランス
T2の二次巻線N22と逆極性の電圧を発生する巻線N
24をリセット信号として用いる構成でも、負荷変動に
よる自励発振周波数の低下を確実に防止することができ
る。
電灯点灯装置の構成図である。以下、この図を用いて第
10実施形態について説明する。
ーフブリッジ回路を第1実施形態と同様に備えているほ
か、第1実施形態とは相違する他制回路を備えている。
この他制回路は、リーケージトランスT1に設けられ一
端がGNDに接続された三次巻線N13と、この三次巻
線N13の他端とスイッチング素子Q2のソースとの間
に直列に接続されたキャパシタC501および抵抗R5
01と、スイッチング素子Q2のゲート・ソース端子間
に並列に接続された、ダイオードD10およびトランジ
スタQ10の直列回路と、直流電圧源Vccとスイッチン
グ素子Q2のソースとの間に直列に接続された、抵抗R
12およびキャパシタC10の積分回路と、キャパシタ
C10と並列に接続されたトランジスタQ11と、キャ
パシタC501および抵抗R501の接続点とトランジ
スタQ11のベースとの間に接続された抵抗R502と
により構成されている。ただし、トランジスタQ10の
コレクタおよびエミッタはダイオードD10およびスイ
ッチング素子Q2のソース間にそれぞれ接続され、トラ
ンジスタQ10のベースは抵抗R12およびキャパシタ
C10の接続点に接続されている。また、トランジスタ
Q11のコレクタおよびエミッタはキャパシタC10の
両端にそれぞれ接続されている。
抗R12、キャパシタC10、ダイオードD10、トラ
ンジスタQ10で構成されているスイッチング素子Q2
のオン時間を制限する回路の積分のキャパシタC10を
放電リセットするタイミングとして、リーケージトラン
スT1の三次巻線N13の電圧信号(図14のVN1
3)をキャパシタC501および抵抗R501で構成さ
れている微分回路によって微分処理したもの(図14の
VR501)を用いることを特徴としている。
次巻線N13から同期をとって、積分のキャパシタC1
0をリセットすることで、負荷変動による共振周波数変
化が起こっても、安定してスイッチング素子Q2の制御
を行うことができる。
は、交流電源と、この交流電源を整流する整流器と、こ
の整流器の整流出力を平滑する平滑キャパシタと、一対
のスイッチング素子の直列回路を有しこれらスイッチン
グ素子で上記平滑キャパシタの直流電圧をスイッチング
することにより交流電圧に変換するインバータ回路と、
少なくとも放電灯およびLC共振回路を含み、上記一対
のスイッチング素子の一方の両端間に接続された負荷回
路と、駆動トランスを含み上記一対のスイッチング素子
を交互にオンオフさせる自励式の駆動回路と、抵抗およ
びキャパシタにより構成されたタイマ回路と、上記スイ
ッチング素子のオン時間を上記タイマ回路で決定する時
間に応じて制御する他制回路とを備え、自励振幅信号を
検出して上記タイマ回路をリセットするので、特別な素
子の追加をすることなく、負荷変動による自励発振周波
数の低下を確実に防止することができる。
電灯点灯装置において、上記タイマ回路の電源を一対の
スイッチング素子の直列回路の接続点とし、上記タイマ
回路のキャパシタのリセットを駆動トランスの電圧を検
出して行なうので、スイッチング素子が自励信号により
オン可能な期間、タイマ回路がリセットされて、負荷状
態変化で低周波共振となっても、安定にスイッチング素
子のオン時間の制御を行うことができる。
電灯点灯装置において、上記タイマ回路の電源を一対の
スイッチング素子の直列回路の接続点とし、上記タイマ
回路のキャパシタのリセットを駆動トランスの電圧が正
のときに行なうので、スイッチング素子が自励信号によ
りオン可能な期間、タイマ回路がリセットされて、負荷
状態変化で低周波共振となっても、安定にスイッチング
素子のオン時間の制御を行うことができる。
電灯点灯装置において、上記タイマ回路の電源をインバ
ータの電源とし、上記タイマ回路のキャパシタのリセッ
トを駆動トランスの負電圧を利用して行なうのであり、
この構成でも、負荷状態変化で低周波共振となっても、
安定にスイッチング素子のオン時間の制御を行うことが
できる。
電灯点灯装置において、上記タイマ回路の電源を一対の
スイッチング素子の直列回路の接続点とし、上記タイマ
回路のキャパシタのリセットを駆動トランスの負電圧を
検出して行なうのであり、この構成でも、負荷状態変化
で低周波共振となっても、安定にスイッチング素子のオ
ン時間の制御を行うことができる。
電灯点灯装置において、上記タイマ回路の電源を駆動ト
ランスとし、上記タイマ回路のキャパシタのリセットを
駆動トランスの負電圧を利用して行なうのであり、この
構成でも、負荷状態変化で低周波共振となっても、安定
にスイッチング素子のオン時間の制御を行うことができ
る。
電灯点灯装置において、上記タイマ回路の電源を負荷に
接続されたトランスとし、上記タイマ回路のキャパシタ
のリセットを駆動トランスの負電圧を検出して行なうの
であり、この構成でも、負荷状態変化で低周波共振とな
っても、安定にスイッチング素子のオン時間の制御を行
うことができる。
構成図である。
示す図である。
構成図である。
構成図である。
構成図である。
構成図である。
構成図である。
の構成図である。
の構成図である。
の構成図である。
置の構成図である。
る。
る電源装置の構成図である。
Claims (7)
- 【請求項1】 交流電源と、 この交流電源を整流する整流器と、 この整流器の整流出力を平滑する平滑キャパシタと、 一対のスイッチング素子の直列回路を有しこれらスイッ
チング素子で上記平滑キャパシタの直流電圧をスイッチ
ングすることにより交流電圧に変換するインバータ回路
と、 少なくとも放電灯およびLC共振回路を含み、上記一対
のスイッチング素子の一方の両端間に接続された負荷回
路と、 駆動トランスを含み上記一対のスイッチング素子を交互
にオンオフさせる自励式の駆動回路と、 抵抗およびキャパシタにより構成されたタイマ回路と、 上記スイッチング素子のオン時間を上記タイマ回路で決
定する時間に応じて制御する他制回路とを備え、 自励振幅信号を検出して上記タイマ回路をリセットする
ことを特徴とする放電灯点灯装置。 - 【請求項2】 上記タイマ回路の電源を一対のスイッチ
ング素子の直列回路の接続点とし、上記タイマ回路のキ
ャパシタのリセットを駆動トランスの電圧を検出して行
なうことを特徴とする請求項1記載の放電灯点灯装置。 - 【請求項3】 上記タイマ回路の電源を一対のスイッチ
ング素子の直列回路の接続点とし、上記タイマ回路のキ
ャパシタのリセットを駆動トランスの電圧が正のときに
行なうことを特徴とする請求項1記載の放電灯点灯装
置。 - 【請求項4】 上記タイマ回路の電源をインバータの電
源とし、上記タイマ回路のキャパシタのリセットを駆動
トランスの負電圧を利用して行なうことを特徴とする請
求項1記載の放電灯点灯装置。 - 【請求項5】 上記タイマ回路の電源を一対のスイッチ
ング素子の直列回路の接続点とし、上記タイマ回路のキ
ャパシタのリセットを駆動トランスの負電圧を検出して
行なうことを特徴とする請求項1記載の放電灯点灯装
置。 - 【請求項6】 上記タイマ回路の電源を駆動トランスと
し、上記タイマ回路のキャパシタのリセットを駆動トラ
ンスの負電圧を利用して行なうことを特徴とする請求項
1記載の放電灯点灯装置。 - 【請求項7】 上記タイマ回路の電源を負荷に接続され
たトランスとし、上記タイマ回路のキャパシタのリセッ
トを駆動トランスの負電圧を検出して行なうことを特徴
とする請求項1記載の放電灯点灯装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382177A JP3890885B2 (ja) | 2000-12-15 | 2000-12-15 | 放電灯点灯装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382177A JP3890885B2 (ja) | 2000-12-15 | 2000-12-15 | 放電灯点灯装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002184591A true JP2002184591A (ja) | 2002-06-28 |
| JP3890885B2 JP3890885B2 (ja) | 2007-03-07 |
Family
ID=18850050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000382177A Expired - Fee Related JP3890885B2 (ja) | 2000-12-15 | 2000-12-15 | 放電灯点灯装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3890885B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010520583A (ja) * | 2007-03-01 | 2010-06-10 | オスラム ゲゼルシャフト ミット ベシュレンクテル ハフツング | 放電ランプの始動エネルギーの評価装置 |
-
2000
- 2000-12-15 JP JP2000382177A patent/JP3890885B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010520583A (ja) * | 2007-03-01 | 2010-06-10 | オスラム ゲゼルシャフト ミット ベシュレンクテル ハフツング | 放電ランプの始動エネルギーの評価装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3890885B2 (ja) | 2007-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8710804B2 (en) | Discharge circuit and method | |
| EP1215808B1 (en) | A power supply circuit and method thereof to detect demagnitization of the power supply | |
| US5774350A (en) | Integrated low dissipation power controller | |
| US5818669A (en) | Zener diode power dissipation limiting circuit | |
| US7247998B2 (en) | Transient detection of end of lamp life condition apparatus and method | |
| JP2007215253A (ja) | スイッチング電源装置 | |
| JP6415252B2 (ja) | 周波数検出装置 | |
| JP4407077B2 (ja) | スイッチング電源装置 | |
| JP3890885B2 (ja) | 放電灯点灯装置 | |
| US6208258B1 (en) | Circuit and method for determining whether AC mains voltage is below or above a predetermined set point | |
| JP2004510399A (ja) | パワーコンバータの連続モードの制限 | |
| KR20150112838A (ko) | 전력 공급 장치 | |
| US7466568B2 (en) | Switching power supply circuit | |
| JP2006186479A (ja) | クランプ回路及びこれを備えた半導体装置 | |
| EP0061730A2 (en) | Transistor inverter device | |
| JPH05304415A (ja) | 特に自動車に使用されるガス放電ランプを駆動させるための自励発振回路 | |
| JPH07322639A (ja) | 電力変換装置 | |
| TW202007062A (zh) | 電力轉換器及用於控制其之方法與一次控制器 | |
| JP5267829B2 (ja) | 放電灯点灯装置 | |
| JP4853729B2 (ja) | 放電灯点灯装置 | |
| JP4399745B2 (ja) | 放電灯点灯装置 | |
| JPH09320770A (ja) | 点灯装置 | |
| JP3142431B2 (ja) | リンギングチョークコンバータ | |
| JPH1146480A (ja) | スイッチング電源装置 | |
| JPH0998568A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040224 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| A02 | Decision of refusal |
Effective date: 20060627 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Effective date: 20060828 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061127 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20091215 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20091215 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |