JPH0998568A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH0998568A JPH0998568A JP7253170A JP25317095A JPH0998568A JP H0998568 A JPH0998568 A JP H0998568A JP 7253170 A JP7253170 A JP 7253170A JP 25317095 A JP25317095 A JP 25317095A JP H0998568 A JPH0998568 A JP H0998568A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- control circuit
- current
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 ２次側出力電圧がＧＮＤとショートした場合
に制御回路の動作を停止し、安全性、信頼性を向上させ
ることを目的とする。 【構成】 ２次側出力電圧端子の電圧を検出する手段４
１と、前記手段で検出した情報を１次側制御回路に伝達
する手段と、前記伝達手段に流れる電流を検出する手段
と、前記電流検出手段で検出した電流値がゼロである状
態が一定の時間連続した場合に電源の動作を停止させる
制御手段５とを備えた構成を有する。
に制御回路の動作を停止し、安全性、信頼性を向上させ
ることを目的とする。 【構成】 ２次側出力電圧端子の電圧を検出する手段４
１と、前記手段で検出した情報を１次側制御回路に伝達
する手段と、前記伝達手段に流れる電流を検出する手段
と、前記電流検出手段で検出した電流値がゼロである状
態が一定の時間連続した場合に電源の動作を停止させる
制御手段５とを備えた構成を有する。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受信機な
どで使用されるスイッチング電源回路に関するものであ
る。
どで使用されるスイッチング電源回路に関するものであ
る。
【０００２】
【従来の技術】従来のスイッチング電源の一例として自
励式フライバックコンバーターの構成を図３に示す。
励式フライバックコンバーターの構成を図３に示す。
【０００３】図３において、１は電源電圧、２は電圧平
滑用電解コンデンサ、３はトランス、４はトランス３の
１次側巻線、５はスイッチング電源の制御回路、６は電
解効果型トランジスタ（以下ＦＥＴ）を用いたスイッチ
ング素子、７はホトカプラー、８はトランス３の２次側
巻線、９、１２、１５はトランス３の２次側巻線に発生
する電圧を整流するダイオード、１０、１３、１６はダ
イオード９、１２、１５で整流した電圧を平滑する電解
コンデンサ、１１、１４、１７は２次側の直流出力電
圧、１８は誤差増幅器、１９、２０は電流制限用抵抗、
２１はＦＥＴ６のドレインソース端子間に接続された共
振用コンデンサ、２２はＦＥＴ４に流れる電流を検出す
るための微小抵抗、２３、２４は分圧用抵抗、２５はノ
イズ除去用コンデンサ、２６はＦＥＴ４のゲート抵抗、
２７はトランス３のバイアス巻線、２８はバイアス巻線
２７に発生した電圧を整流するダイオード、２９はノイ
ズ除去用抵抗、３０はダイオード２８で整流した電圧を
平滑する電解コンデンサ、３１、３２は遅延用積分回路
を構成する抵抗とコンデンサ、３３は過電圧検出用ツェ
ナーダイオード、３４は起動抵抗、３５は電源電圧１の
グランド端子、３６は制御回路５のＦＥＴ６を駆動する
出力端子、３７は制御回路５の過電流保護入力端子、３
８は制御回路５のトランスリセット検出入力端子、３９
は制御回路５のグランド端子、４０は制御回路５のフィ
ードバック入力端子、４１は制御回路５の過電圧保護入
力端子、４２は制御回路５の電源電圧入力端子、４３は
２次側出力電圧１４のショート検出用ダイオードであ
る。
滑用電解コンデンサ、３はトランス、４はトランス３の
１次側巻線、５はスイッチング電源の制御回路、６は電
解効果型トランジスタ（以下ＦＥＴ）を用いたスイッチ
ング素子、７はホトカプラー、８はトランス３の２次側
巻線、９、１２、１５はトランス３の２次側巻線に発生
する電圧を整流するダイオード、１０、１３、１６はダ
イオード９、１２、１５で整流した電圧を平滑する電解
コンデンサ、１１、１４、１７は２次側の直流出力電
圧、１８は誤差増幅器、１９、２０は電流制限用抵抗、
２１はＦＥＴ６のドレインソース端子間に接続された共
振用コンデンサ、２２はＦＥＴ４に流れる電流を検出す
るための微小抵抗、２３、２４は分圧用抵抗、２５はノ
イズ除去用コンデンサ、２６はＦＥＴ４のゲート抵抗、
２７はトランス３のバイアス巻線、２８はバイアス巻線
２７に発生した電圧を整流するダイオード、２９はノイ
ズ除去用抵抗、３０はダイオード２８で整流した電圧を
平滑する電解コンデンサ、３１、３２は遅延用積分回路
を構成する抵抗とコンデンサ、３３は過電圧検出用ツェ
ナーダイオード、３４は起動抵抗、３５は電源電圧１の
グランド端子、３６は制御回路５のＦＥＴ６を駆動する
出力端子、３７は制御回路５の過電流保護入力端子、３
８は制御回路５のトランスリセット検出入力端子、３９
は制御回路５のグランド端子、４０は制御回路５のフィ
ードバック入力端子、４１は制御回路５の過電圧保護入
力端子、４２は制御回路５の電源電圧入力端子、４３は
２次側出力電圧１４のショート検出用ダイオードであ
る。
【０００４】次に図４も参照しながら動作説明を行う。
図４は定常状態での各部の波形を示したものである。
図４は定常状態での各部の波形を示したものである。
【０００５】図４において（ａ）は制御回路５によって
出力されるＦＥＴ６の駆動波形ＶOUT 、（ｂ）はＦＥＴ
６を流れる電流波形ＩD でドレイン端子からソース端子
に流れる向きを正としている。（ｃ）は前記電流ＩD を
微小抵抗２２で電圧として検出し抵抗２３、２４で分圧
しコンデンサ２５でノイズ除去した電圧波形ＶCL、
（ｄ）はＦＥＴ６のドレインソース端子間電圧ＶDS、
（ｅ）はバイアス巻線２７の出力電圧、（ｆ）は積分回
路３１、３２により積分され制御回路５に入力される電
圧波形ＶDLである。
出力されるＦＥＴ６の駆動波形ＶOUT 、（ｂ）はＦＥＴ
６を流れる電流波形ＩD でドレイン端子からソース端子
に流れる向きを正としている。（ｃ）は前記電流ＩD を
微小抵抗２２で電圧として検出し抵抗２３、２４で分圧
しコンデンサ２５でノイズ除去した電圧波形ＶCL、
（ｄ）はＦＥＴ６のドレインソース端子間電圧ＶDS、
（ｅ）はバイアス巻線２７の出力電圧、（ｆ）は積分回
路３１、３２により積分され制御回路５に入力される電
圧波形ＶDLである。
【０００６】時刻ｔ１でＶOUT がＨになると、ＦＥＴ６
はオンし電流ＩD が流れ始める。そのとき１次巻線４に
流れる１次電流により、トランス３に磁束が発生しエネ
ルギーが蓄積され、同時にトランス３の２次巻線８にも
誘起電圧が発生するが、２次側整流ダイオード９、１
２、１５を逆バイアスする方向に誘起電圧を発生するよ
うに構成しているので２次側電流は流れない。このとき
同時にバイアス巻線２７にも誘起電圧が発生するが、Ｖ
OUT と逆相で発生するように構成されているので、この
ときＶS は負電圧になり積分回路３１、３２を通って制
御回路５に入力される波形ＶDLは、制御回路５に内蔵さ
れたクランプ回路によって０Ｖにクランプされる。制御
回路５によって決められるオン期間が終わると、時刻ｔ
２でＶOUTはＬになりＦＥＴ６はオフする。ＦＥＴ６が
オフすると１次巻線４にフライバック電圧が発生すると
同時に、２次巻線８にもフライバック電圧が発生し、２
次側整流ダイオード９、１２、１５を順バイアスする方
向に電圧が印可されるのでトランス３に蓄積されたエネ
ルギーが前記２次巻線８を介して２次電流として放出さ
れ、平滑コンデンサー１０、１３、１６によって平滑さ
れ直流電源電圧１１、１４、１７として出力される。こ
のとき１次側バイアス巻線２７に発生したフライバック
電圧ＶS は積分回路３１、３２によってＶDLのような波
形となり制御回路５に入力される。時刻ｔ３にトランス
３に蓄積されたエネルギーが２次電流としてすべて放出
されると、２次巻線８に誘起されていたフライバック電
圧は反転し２次側整流ダイオード９、１２、１５は逆バ
イアスされるので２次電流はオフする。１次側巻線に発
生していたフライバック電圧も反転し、共振コンデンサ
２１に蓄積されていたエネルギーは放出され１次巻線４
のインダクタンスと共振を始めるので、ＦＥＴ６のドレ
インソース間電圧ＶDSは（ｃ）に示すように低下してゆ
く。このとき時刻ｔ４でＶDLが０Ｖになるように積分定
数３１、３２を設定することにより制御回路５は時刻ｔ
４でターンオンし、ＶOUT はＨが出力される。ＶOUT が
Ｈになったあとの動作は時刻ｔ１からの動作と同様であ
る。
はオンし電流ＩD が流れ始める。そのとき１次巻線４に
流れる１次電流により、トランス３に磁束が発生しエネ
ルギーが蓄積され、同時にトランス３の２次巻線８にも
誘起電圧が発生するが、２次側整流ダイオード９、１
２、１５を逆バイアスする方向に誘起電圧を発生するよ
うに構成しているので２次側電流は流れない。このとき
同時にバイアス巻線２７にも誘起電圧が発生するが、Ｖ
OUT と逆相で発生するように構成されているので、この
ときＶS は負電圧になり積分回路３１、３２を通って制
御回路５に入力される波形ＶDLは、制御回路５に内蔵さ
れたクランプ回路によって０Ｖにクランプされる。制御
回路５によって決められるオン期間が終わると、時刻ｔ
２でＶOUTはＬになりＦＥＴ６はオフする。ＦＥＴ６が
オフすると１次巻線４にフライバック電圧が発生すると
同時に、２次巻線８にもフライバック電圧が発生し、２
次側整流ダイオード９、１２、１５を順バイアスする方
向に電圧が印可されるのでトランス３に蓄積されたエネ
ルギーが前記２次巻線８を介して２次電流として放出さ
れ、平滑コンデンサー１０、１３、１６によって平滑さ
れ直流電源電圧１１、１４、１７として出力される。こ
のとき１次側バイアス巻線２７に発生したフライバック
電圧ＶS は積分回路３１、３２によってＶDLのような波
形となり制御回路５に入力される。時刻ｔ３にトランス
３に蓄積されたエネルギーが２次電流としてすべて放出
されると、２次巻線８に誘起されていたフライバック電
圧は反転し２次側整流ダイオード９、１２、１５は逆バ
イアスされるので２次電流はオフする。１次側巻線に発
生していたフライバック電圧も反転し、共振コンデンサ
２１に蓄積されていたエネルギーは放出され１次巻線４
のインダクタンスと共振を始めるので、ＦＥＴ６のドレ
インソース間電圧ＶDSは（ｃ）に示すように低下してゆ
く。このとき時刻ｔ４でＶDLが０Ｖになるように積分定
数３１、３２を設定することにより制御回路５は時刻ｔ
４でターンオンし、ＶOUT はＨが出力される。ＶOUT が
Ｈになったあとの動作は時刻ｔ１からの動作と同様であ
る。
【０００７】つぎに出力電圧が安定に制御される動作に
ついて説明する。誤差増幅器１８は基準電圧を内蔵して
おり、電源電圧１１が前記基準電圧より低ければホトカ
プラ７の発光ダイオードに流れる電流が減少し、受光側
トランジスタのベース電流が減少しコレクタ電流も減少
する。制御回路５はコレクタ電流が減少するとＶOUTの
オン期間を広げてＦＥＴ６に流れる電流を増加させ、単
位時間にトランス３に蓄積されるエネルギーを増加させ
る。このとき２次巻線に流れる電流も増加してコンデン
サ−１０にエネルギーを蓄積し電源電圧１１を上昇させ
る。電源電圧１１が誤差増幅器１８の基準電圧より高く
なった場合には、上記と全く逆の動作で電源電圧１１を
低下させる。このように電源電圧１１の電圧が変動して
も電圧は常に一定になるように制御される。
ついて説明する。誤差増幅器１８は基準電圧を内蔵して
おり、電源電圧１１が前記基準電圧より低ければホトカ
プラ７の発光ダイオードに流れる電流が減少し、受光側
トランジスタのベース電流が減少しコレクタ電流も減少
する。制御回路５はコレクタ電流が減少するとＶOUTの
オン期間を広げてＦＥＴ６に流れる電流を増加させ、単
位時間にトランス３に蓄積されるエネルギーを増加させ
る。このとき２次巻線に流れる電流も増加してコンデン
サ−１０にエネルギーを蓄積し電源電圧１１を上昇させ
る。電源電圧１１が誤差増幅器１８の基準電圧より高く
なった場合には、上記と全く逆の動作で電源電圧１１を
低下させる。このように電源電圧１１の電圧が変動して
も電圧は常に一定になるように制御される。
【０００８】つぎに保護回路動作について説明する。ま
ず過電流保護について図４を用いて説明する。時刻ｔ１
でＶOUT がＨになりＦＥＴ６がオンすると、ＦＥＴ６に
電流ＩD が流れ始め、そのＩD に対応して制御回路５に
電圧波形ＶCLが入力される。いまＩD が上昇を続け、Ｖ
CLが時刻ｔ２でしきい値Ｖthに達すると、制御回路５は
直ちにＶOUT をＬに引き落す。ＶOUT がＬになるとＦＥ
Ｔ６はオフするので電流ＩD もオフし、それ以上電流が
流れ続ける事なくＦＥＴ６は過電流による破壊から保護
される。なおこの動作はＶOUT の１パルスごとに動作
し、電源の動作を停止させることはない。したがって２
次側の負荷が瞬間的に過負荷状態になっても、なんら問
題なく動作を続ける。図４では過電流保護回路について
説明するためＶCLがＶthに達したように描いているが、
通常の負荷範囲ではＶCLがＶthに達することはない。つ
ぎに過電圧保護について説明する。もし回路になんらか
の異常があり２次側電源電圧１１が上昇したとすると、
２次巻線８と１次側バイアス巻線２７との結合が十分よ
くなるよう構成していれば、１次側バイアス巻線２７の
整流平滑電圧ＶCCも上昇する。制御回路５はＶCCの上昇
をツェナーダイオード３３を介して入力される電圧ＶOV
P として入力端子４１で監視しており、ＶOVPがしきい
値に達した時点で制御回路は動作を停止するようになっ
ている。つぎに２次側出力電圧がＧＮＤとショートした
場合の保護動作について説明する。出力電圧１１がＧＮ
Ｄとショートして電圧が低下したとすると、前述と同様
に２次巻線８と１次側バイアス巻線２７との結合が十分
よくなるよう構成していれば、１次側バイアス巻線２７
の整流平滑電圧ＶCCも低下する。ＶCCが低下して行き、
あらかじめ設定された制御回路５の動作停止電圧を下回
った時、制御回路５は動作を停止する。制御回路５が動
作を停止すれば、制御回路は電流を消費しないのでＶCC
はそれ以下に低下せず、逆に抵抗３４を介して電解コン
デンサ３０が充電されるのでＶCCは上昇する。ＶCCは上
昇して行き再び制御回路５の起動電圧に達し、電源は起
動する。しかし前述のように出力電圧１１がＧＮＤとシ
ョートしているためＶCCは低下して行き、再び制御回路
５は停止する。このように出力電圧１１がＧＮＤとショ
ートしている間は、起動・停止をくり返す（以後間欠発
振と呼ぶ）。ここで制御回路５の動作停止電圧は、ＶCC
の電圧変動やノイズなどで停止しないように起動電圧よ
りも低く設定してある。つぎに出力電圧１７がＧＮＤと
ショートした場合について述べる。出力電圧１７の２次
側巻線と１次側バイアス巻線２７の結合がよければ前記
出力電圧１１の場合と同様に間欠発振モードに至るが、
一般的には出力電圧の低い巻線は巻数が少ないため、１
次側バイアス巻線２７とは結合が悪く以下の動作をす
る。出力電圧１７は抵抗２０を介してホトカプラ７に電
源電圧を供給しているので、出力電圧１７が低下した場
合まずホトカプラ７に流れる電流がほとんどゼロにな
る。すると受光側ホトトランジスタのコレクタ電流がゼ
ロになり、制御回路５はオン期間を広げてＦＥＴ６に流
れる電流を増加させ、単位時間にトランス３に蓄積され
るエネルギーを増加させるので、バイアス巻線２７の電
圧が上昇し、整流電圧ＶCCも上昇する。ツェナー３３を
介した電圧ＶOVP が過電圧保護検出端子４１のしきい値
に達した時点で制御回路５は動作を停止する。つぎに出
力電圧１４がＧＮＤとショートされた場合について述べ
る。出力電圧１４の巻線は出力電圧１７の場合と同様バ
イアス巻線２７と結合が悪いため、ショート検出ダイオ
ード４３によってホトダイオード７のアノード側の電圧
を強制的に引き落し、ホトダイオード７に電流をゼロに
して前記出力電圧１７の場合と同様に１次側ＶCCを上昇
させ、制御回路５の過電圧保護によって停止する。
ず過電流保護について図４を用いて説明する。時刻ｔ１
でＶOUT がＨになりＦＥＴ６がオンすると、ＦＥＴ６に
電流ＩD が流れ始め、そのＩD に対応して制御回路５に
電圧波形ＶCLが入力される。いまＩD が上昇を続け、Ｖ
CLが時刻ｔ２でしきい値Ｖthに達すると、制御回路５は
直ちにＶOUT をＬに引き落す。ＶOUT がＬになるとＦＥ
Ｔ６はオフするので電流ＩD もオフし、それ以上電流が
流れ続ける事なくＦＥＴ６は過電流による破壊から保護
される。なおこの動作はＶOUT の１パルスごとに動作
し、電源の動作を停止させることはない。したがって２
次側の負荷が瞬間的に過負荷状態になっても、なんら問
題なく動作を続ける。図４では過電流保護回路について
説明するためＶCLがＶthに達したように描いているが、
通常の負荷範囲ではＶCLがＶthに達することはない。つ
ぎに過電圧保護について説明する。もし回路になんらか
の異常があり２次側電源電圧１１が上昇したとすると、
２次巻線８と１次側バイアス巻線２７との結合が十分よ
くなるよう構成していれば、１次側バイアス巻線２７の
整流平滑電圧ＶCCも上昇する。制御回路５はＶCCの上昇
をツェナーダイオード３３を介して入力される電圧ＶOV
P として入力端子４１で監視しており、ＶOVPがしきい
値に達した時点で制御回路は動作を停止するようになっ
ている。つぎに２次側出力電圧がＧＮＤとショートした
場合の保護動作について説明する。出力電圧１１がＧＮ
Ｄとショートして電圧が低下したとすると、前述と同様
に２次巻線８と１次側バイアス巻線２７との結合が十分
よくなるよう構成していれば、１次側バイアス巻線２７
の整流平滑電圧ＶCCも低下する。ＶCCが低下して行き、
あらかじめ設定された制御回路５の動作停止電圧を下回
った時、制御回路５は動作を停止する。制御回路５が動
作を停止すれば、制御回路は電流を消費しないのでＶCC
はそれ以下に低下せず、逆に抵抗３４を介して電解コン
デンサ３０が充電されるのでＶCCは上昇する。ＶCCは上
昇して行き再び制御回路５の起動電圧に達し、電源は起
動する。しかし前述のように出力電圧１１がＧＮＤとシ
ョートしているためＶCCは低下して行き、再び制御回路
５は停止する。このように出力電圧１１がＧＮＤとショ
ートしている間は、起動・停止をくり返す（以後間欠発
振と呼ぶ）。ここで制御回路５の動作停止電圧は、ＶCC
の電圧変動やノイズなどで停止しないように起動電圧よ
りも低く設定してある。つぎに出力電圧１７がＧＮＤと
ショートした場合について述べる。出力電圧１７の２次
側巻線と１次側バイアス巻線２７の結合がよければ前記
出力電圧１１の場合と同様に間欠発振モードに至るが、
一般的には出力電圧の低い巻線は巻数が少ないため、１
次側バイアス巻線２７とは結合が悪く以下の動作をす
る。出力電圧１７は抵抗２０を介してホトカプラ７に電
源電圧を供給しているので、出力電圧１７が低下した場
合まずホトカプラ７に流れる電流がほとんどゼロにな
る。すると受光側ホトトランジスタのコレクタ電流がゼ
ロになり、制御回路５はオン期間を広げてＦＥＴ６に流
れる電流を増加させ、単位時間にトランス３に蓄積され
るエネルギーを増加させるので、バイアス巻線２７の電
圧が上昇し、整流電圧ＶCCも上昇する。ツェナー３３を
介した電圧ＶOVP が過電圧保護検出端子４１のしきい値
に達した時点で制御回路５は動作を停止する。つぎに出
力電圧１４がＧＮＤとショートされた場合について述べ
る。出力電圧１４の巻線は出力電圧１７の場合と同様バ
イアス巻線２７と結合が悪いため、ショート検出ダイオ
ード４３によってホトダイオード７のアノード側の電圧
を強制的に引き落し、ホトダイオード７に電流をゼロに
して前記出力電圧１７の場合と同様に１次側ＶCCを上昇
させ、制御回路５の過電圧保護によって停止する。
【０００９】
【発明が解決しようとする課題】しかしながら上記構成
においては、２次側出力電圧がＧＮＤとショートした
際、２次側の負荷状態やパターンの引き回しにより必ず
しも上記動作にならずにＦＥＴ６の加熱やパターンの焼
損が発生することがあり、その防止のため２次側の出力
電圧にヒューズ抵抗を挿入しておく必要があった。
においては、２次側出力電圧がＧＮＤとショートした
際、２次側の負荷状態やパターンの引き回しにより必ず
しも上記動作にならずにＦＥＴ６の加熱やパターンの焼
損が発生することがあり、その防止のため２次側の出力
電圧にヒューズ抵抗を挿入しておく必要があった。
【００１０】本発明は上記従来の課題を解決するもので
２次側電力出力電圧がＧＮＤとショ−トされたときの保
護動作が容易な電源回路を提供することを目的とする。
２次側電力出力電圧がＧＮＤとショ−トされたときの保
護動作が容易な電源回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電源回路は、２次側出力電圧端子の電圧を
検出する手段と、前記手段で検出された情報を１次側制
御回路に伝達する手段と、前記伝達手段に流れる電流を
検出する手段と、前記電流検出手段で検出した電流値が
ゼロである状態が一定の時間連続した場合に電源の動作
を停止させる制御手段とを備えた構成を有する。
に、本発明の電源回路は、２次側出力電圧端子の電圧を
検出する手段と、前記手段で検出された情報を１次側制
御回路に伝達する手段と、前記伝達手段に流れる電流を
検出する手段と、前記電流検出手段で検出した電流値が
ゼロである状態が一定の時間連続した場合に電源の動作
を停止させる制御手段とを備えた構成を有する。
【００１２】
【作用】この構成によって、２次側出力電圧がＧＮＤと
ショートした場合に、電流検出手段からの信号により電
源の動作を停止することができる。
ショートした場合に、電流検出手段からの信号により電
源の動作を停止することができる。
【００１３】
（実施例１）以下図面により本発明の一実施例を説明す
る。
る。
【００１４】図１は本発明の実施例である自励式フライ
バックコンバーターの構成図である。この図において１
から４３までは図３に示す従来例と同じである。
バックコンバーターの構成図である。この図において１
から４３までは図３に示す従来例と同じである。
【００１５】４４、４５、４６、４７はトランジスタ、
４８から５３は抵抗、５４は電解コンデンサ、５５はダ
イオードである。
４８から５３は抵抗、５４は電解コンデンサ、５５はダ
イオードである。
【００１６】つぎに図２を用いて動作を説明する。
（ａ）は出力電圧１４の電圧ＶO 、（ｂ）はホトカプラ
７のコレクタ電流ＩFB、（ｃ）は電解コンデンサ５４の
端子電圧ＶSHORT 、（ｄ）は制御回路５の過電圧検出端
子４１の端子電圧ＶOVP である。２次側出力がショート
されていない通常動作時は、制御回路５のフィードバッ
ク電流ＩFBには２次側出力１１を安定化させるように電
流が流れている。トランジスタ４４、４５および４６、
４７はカレントミラー構成になっておりＩFBと同じ電流
がトランジスタ４５に流れると同時に、トランジスタ４
７にも流れる。電解コンデンサ５４にはトランジスタ４
７のエミッター電圧が抵抗５３を介して充電されるよう
になっているが、通常動作時にはトランジスタ４７が導
通するためエミッター電圧、すなわち電解コンデンサ５
４の電圧は、過電圧検出端子４１のしきい値よりも低く
なるように設定されている。出力電圧１４が時刻ｔ１で
０Ｖに低下すると、制御回路５のフィードバック電流Ｉ
FBはすでに説明した通りほぼゼロになる。カレントミラ
ートランジスタ４５、４６を介してトランジスタ４７に
も電流が流れないため、トランジスタ４７のエミッター
電圧はほぼＶCCとなり抵抗５３を介して電解コンデンサ
５４を充電し、電解コンデンサ５４の電圧ＶSHORT は上
昇して行く。電解コンデンサ５４の電圧ＶSHORT はダイ
オード５５を介して過電圧検出端子４１に入力されるの
で、過電圧検出端子４１の端子電圧が時刻ｔ２でしきい
値に達すると制御回路５は動作を停止する。
（ａ）は出力電圧１４の電圧ＶO 、（ｂ）はホトカプラ
７のコレクタ電流ＩFB、（ｃ）は電解コンデンサ５４の
端子電圧ＶSHORT 、（ｄ）は制御回路５の過電圧検出端
子４１の端子電圧ＶOVP である。２次側出力がショート
されていない通常動作時は、制御回路５のフィードバッ
ク電流ＩFBには２次側出力１１を安定化させるように電
流が流れている。トランジスタ４４、４５および４６、
４７はカレントミラー構成になっておりＩFBと同じ電流
がトランジスタ４５に流れると同時に、トランジスタ４
７にも流れる。電解コンデンサ５４にはトランジスタ４
７のエミッター電圧が抵抗５３を介して充電されるよう
になっているが、通常動作時にはトランジスタ４７が導
通するためエミッター電圧、すなわち電解コンデンサ５
４の電圧は、過電圧検出端子４１のしきい値よりも低く
なるように設定されている。出力電圧１４が時刻ｔ１で
０Ｖに低下すると、制御回路５のフィードバック電流Ｉ
FBはすでに説明した通りほぼゼロになる。カレントミラ
ートランジスタ４５、４６を介してトランジスタ４７に
も電流が流れないため、トランジスタ４７のエミッター
電圧はほぼＶCCとなり抵抗５３を介して電解コンデンサ
５４を充電し、電解コンデンサ５４の電圧ＶSHORT は上
昇して行く。電解コンデンサ５４の電圧ＶSHORT はダイ
オード５５を介して過電圧検出端子４１に入力されるの
で、過電圧検出端子４１の端子電圧が時刻ｔ２でしきい
値に達すると制御回路５は動作を停止する。
【００１７】電源が起動して２次側の各電圧が上昇する
までの一定の時間（数十ｍｓｅｃから１００ｍｓｅｃ）
はＩFBが小さく電解コンデンサ５４の電圧が上昇する
が、ｔ１からｔ２までの時間を数百ｍｓｅｃから１ｓｅ
ｃになるよう抵抗５３と電解コンデンサ５４の時定数を
設定することにより２次側出力電圧ショート時と区別す
ることができる。
までの一定の時間（数十ｍｓｅｃから１００ｍｓｅｃ）
はＩFBが小さく電解コンデンサ５４の電圧が上昇する
が、ｔ１からｔ２までの時間を数百ｍｓｅｃから１ｓｅ
ｃになるよう抵抗５３と電解コンデンサ５４の時定数を
設定することにより２次側出力電圧ショート時と区別す
ることができる。
【００１８】また一般的に制御回路５はＩＣ化されてお
り、本発明の保護回路をＩＣ内に構成すればなんらコス
トアップにはならない。
り、本発明の保護回路をＩＣ内に構成すればなんらコス
トアップにはならない。
【００１９】以上の構成により、２次側出力電圧が連続
してＧＮＤとショートされた場合に、なんらコストアッ
プすることなく回路を安定して保護することができる。
してＧＮＤとショートされた場合に、なんらコストアッ
プすることなく回路を安定して保護することができる。
【００２０】さらに付け加えると２次側各出力電圧に挿
入していたヒューズ抵抗を削除することができ、コスト
ダウンすることが可能である。
入していたヒューズ抵抗を削除することができ、コスト
ダウンすることが可能である。
【００２１】
【発明の効果】以上のように本発明のテレビジョン用電
源回路によれば、２次側出力電圧がＧＮＤとショートさ
れたときの保護動作が容易かつ確実になり、電源の安全
性、信頼性の向上が図れる。
源回路によれば、２次側出力電圧がＧＮＤとショートさ
れたときの保護動作が容易かつ確実になり、電源の安全
性、信頼性の向上が図れる。
【図１】本発明の一実施例による電源回路の構成図
【図２】本発明の一実施例における電源回路の動作波形
を示す図
を示す図
【図３】従来例である電源回路の構成図
【図４】従来例の同電源回路の動作波形を示す図
１ 電源電圧 ２ 電解コンデンサ ３ トランス ４ １次巻線 ５ 制御回路 ６ ＦＥＴ ７ ホトカプラー ８ ２次巻線 ９、１２、１５ 整流ダイオード １１、１４、１７ 電源電圧 １８ 誤差増幅器 ２１ 共振用コンデンサ ２２ 電流検出用微小抵抗 ２７ バイアス巻線 ３５ グランド ４１ 過電圧検出端子 ４３ ショート検出用ダイオード ４４、４５、４６、４７ トランジスタ ５３ 抵抗 ５４ 電解コンデンサ ５５ ダイオード
Claims (1)
- 【請求項１】 ２次側出力電圧端子の電圧を検出する手
段と、前記手段で検出された情報を１次側制御回路に伝
達する手段と、前記伝達手段に流れる電流を検出する手
段と、前記電流検出手段で一定の時間決められた電流値
を検出したときに電源の動作を停止させる制御手段とを
備えたことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7253170A JPH0998568A (ja) | 1995-09-29 | 1995-09-29 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7253170A JPH0998568A (ja) | 1995-09-29 | 1995-09-29 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0998568A true JPH0998568A (ja) | 1997-04-08 |
Family
ID=17247515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7253170A Pending JPH0998568A (ja) | 1995-09-29 | 1995-09-29 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0998568A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008104275A (ja) * | 2006-10-18 | 2008-05-01 | Matsushita Electric Works Ltd | 無負荷時発振停止機能付きの定電流制御型ｄｃ−ｄｃコンバータ回路 |
| JP2008104274A (ja) * | 2006-10-18 | 2008-05-01 | Matsushita Electric Works Ltd | スイッチング電源装置 |
-
1995
- 1995-09-29 JP JP7253170A patent/JPH0998568A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008104275A (ja) * | 2006-10-18 | 2008-05-01 | Matsushita Electric Works Ltd | 無負荷時発振停止機能付きの定電流制御型ｄｃ−ｄｃコンバータ回路 |
| JP2008104274A (ja) * | 2006-10-18 | 2008-05-01 | Matsushita Electric Works Ltd | スイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8259471B2 (en) | Converter that actuates a switch corresponding to a detected valley of a resonance waveform | |
| JP4774904B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3475887B2 (ja) | スイッチング電源装置 | |
| JP4950320B2 (ja) | スイッチング電源装置 | |
| US6137696A (en) | Switching regulator for power converter with dual mode feedback input and method thereof | |
| JPH1023354A (ja) | テレビジョン受像機用電源装置 | |
| JP4289904B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP6481407B2 (ja) | 電源制御用半導体装置 | |
| CN113224932B (zh) | 开关控制电路以及电源电路 | |
| JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
| US20040174721A1 (en) | Switching power supply unit | |
| JPH0998568A (ja) | 電源回路 | |
| JP3419134B2 (ja) | 自励式コンバータ装置 | |
| JP2004015993A (ja) | 無負荷時省電力電源装置 | |
| JP4332935B2 (ja) | テレビジョン受信機 | |
| JP2004040901A (ja) | 絶縁型電源装置 | |
| US20070019444A1 (en) | Switching power supply circuit | |
| JP3171068B2 (ja) | スイッチング電源 | |
| JPH0927932A (ja) | テレビジョン用電源回路 | |
| JPH09168100A (ja) | テレビジョン用電源装置 | |
| KR910000541B1 (ko) | Dc-dc 포워드 컨버터 | |
| KR930008657B1 (ko) | 모스 fet를 이용한 스위칭 제어회로 | |
| JPH06189545A (ja) | スイッチング電源装置 | |
| JPH0998574A (ja) | 電源回路 | |
| JPH0998573A (ja) | 電源回路 |