JP2002190194A - データ処理回路 - Google Patents
データ処理回路Info
- Publication number
- JP2002190194A JP2002190194A JP2000387709A JP2000387709A JP2002190194A JP 2002190194 A JP2002190194 A JP 2002190194A JP 2000387709 A JP2000387709 A JP 2000387709A JP 2000387709 A JP2000387709 A JP 2000387709A JP 2002190194 A JP2002190194 A JP 2002190194A
- Authority
- JP
- Japan
- Prior art keywords
- data
- information
- reset
- storage means
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42692—Internal components of the client ; Characteristics thereof for reading from or writing on a volatile storage medium, e.g. Random Access Memory [RAM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
- H04N21/42615—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific demultiplexing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 データの種類数だけＦＩＦＯとＦＩＦＯ監視
回路を設ける必要があり、データの種類が多くなった場
合、回路規模が大きくなり、コストも増加するなどの課
題があった。 【解決手段】 ＦＩＦＯ５が複数の種類のキューデータ
を順番に蓄積し、ＦＩＦＯ６が、ＦＩＦＯ５に記憶され
た各キューデータに対応してそのキューデータの種類お
よび連続性の情報を記憶し、監視制御回路８が、ＦＩＦ
Ｏ６に記憶されたそれらの情報に基づいて同一種類の複
数のキューデータを連続してＦＩＦＯ５から読み出し、
バックエンドプロセッサ部７が、そのキューデータを一
括して出力して図示せぬメモリに書き込む。
回路を設ける必要があり、データの種類が多くなった場
合、回路規模が大きくなり、コストも増加するなどの課
題があった。 【解決手段】 ＦＩＦＯ５が複数の種類のキューデータ
を順番に蓄積し、ＦＩＦＯ６が、ＦＩＦＯ５に記憶され
た各キューデータに対応してそのキューデータの種類お
よび連続性の情報を記憶し、監視制御回路８が、ＦＩＦ
Ｏ６に記憶されたそれらの情報に基づいて同一種類の複
数のキューデータを連続してＦＩＦＯ５から読み出し、
バックエンドプロセッサ部７が、そのキューデータを一
括して出力して図示せぬメモリに書き込む。
Description
【０００１】
【発明の属する技術分野】この発明は、伝送されてきた
複数の種類のデータを一時的に蓄積し、蓄積したデータ
を種類ごとに出力するデータ処理回路に関するものであ
る。
複数の種類のデータを一時的に蓄積し、蓄積したデータ
を種類ごとに出力するデータ処理回路に関するものであ
る。
【０００２】
【従来の技術】放送や通信の分野では、映像や音声のデ
ータやキューデータがパケット化され、それらのパケッ
トが混合した状態で送信されてくる。受信側では、送信
されてきたパケットを、一度外付けなどのメモリに記憶
し、一定量のデータが蓄積された時点で一括してそのデ
ータを処理するようにシステムを構築する事がある。
ータやキューデータがパケット化され、それらのパケッ
トが混合した状態で送信されてくる。受信側では、送信
されてきたパケットを、一度外付けなどのメモリに記憶
し、一定量のデータが蓄積された時点で一括してそのデ
ータを処理するようにシステムを構築する事がある。
【０００３】ここで受信側での外付けなどのメモリへの
データ転送には、アドレスの切り替えに起因するオーバ
ーヘッドがあるため、１ワードごとに独立してデータ転
送が実行されると、データ全体でのオーバーヘッドが大
きくなる。そこで、可能な限り連続したアドレスへデー
タをまとめて転送することにより、データ全体でのオー
バーヘッドを低減する。例えば、アドレス切り替えに１
０サイクルのオーバーヘッドがある場合、４ワードを独
立に転送すると４４（＝（１０＋１）×４）サイクルが
必要になるが、４ワードを一括して転送すると１４（＝
１０＋１×４）サイクルで済む。
データ転送には、アドレスの切り替えに起因するオーバ
ーヘッドがあるため、１ワードごとに独立してデータ転
送が実行されると、データ全体でのオーバーヘッドが大
きくなる。そこで、可能な限り連続したアドレスへデー
タをまとめて転送することにより、データ全体でのオー
バーヘッドを低減する。例えば、アドレス切り替えに１
０サイクルのオーバーヘッドがある場合、４ワードを独
立に転送すると４４（＝（１０＋１）×４）サイクルが
必要になるが、４ワードを一括して転送すると１４（＝
１０＋１×４）サイクルで済む。
【０００４】次にこのように受信したデータを一括して
メモリに書き込むための従来のデータ処理回路について
説明する。図８は従来のデータ処理回路の一例を示すブ
ロック図である。図８において、１０１はキューデータ
＃０入力用のＦＩＦＯ（First-In First-Out）であり、
１０２はキューデータ＃１入力用のＦＩＦＯであり、１
１１はＭＰＥＧ（Moving Picture Experts Group）複合
データ入力用のＦＩＦＯであり、１１２はＭＰＥＧビッ
トストリーム入力用のＦＩＦＯであり、１２１は映像デ
ータ出力用のＦＩＦＯであり、１２２はグラフィックス
データ出力用のＦＩＦＯであり、１２３はＭＰＥＧヘッ
ダ出力用のＦＩＦＯであり、１２４は音声データ出力用
のＦＩＦＯである。
メモリに書き込むための従来のデータ処理回路について
説明する。図８は従来のデータ処理回路の一例を示すブ
ロック図である。図８において、１０１はキューデータ
＃０入力用のＦＩＦＯ（First-In First-Out）であり、
１０２はキューデータ＃１入力用のＦＩＦＯであり、１
１１はＭＰＥＧ（Moving Picture Experts Group）複合
データ入力用のＦＩＦＯであり、１１２はＭＰＥＧビッ
トストリーム入力用のＦＩＦＯであり、１２１は映像デ
ータ出力用のＦＩＦＯであり、１２２はグラフィックス
データ出力用のＦＩＦＯであり、１２３はＭＰＥＧヘッ
ダ出力用のＦＩＦＯであり、１２４は音声データ出力用
のＦＩＦＯである。
【０００５】１３１はＦＩＦＯ１０１を監視し、ＦＩＦ
Ｏ１０１への入力データをまとめて出力させるＦＩＦＯ
監視回路であり、１３２はＦＩＦＯ１０２を監視し、Ｆ
ＩＦＯ１０２への入力データをまとめて出力させるＦＩ
ＦＯ監視回路であり、１３３はＦＩＦＯ１１１を監視
し、ＦＩＦＯ１１１への入力データをまとめて出力させ
るＦＩＦＯ監視回路であり、１３４はＦＩＦＯ１１２を
監視し、ＦＩＦＯ１１２への入力データをまとめて出力
させるＦＩＦＯ監視回路である。１４１はＦＩＦＯ１２
１を監視し、ＦＩＦＯ１２１への入力データを出力させ
るＦＩＦＯ監視回路であり、１４２はＦＩＦＯ１２２を
監視し、ＦＩＦＯ１２２への入力データを出力させるＦ
ＩＦＯ監視回路であり、１４３はＦＩＦＯ１２３を監視
し、ＦＩＦＯ１２３への入力データを出力させるＦＩＦ
Ｏ監視回路であり、１４４はＦＩＦＯ１２４を監視し、
ＦＩＦＯ１２４への入力データを出力させるＦＩＦＯ監
視回路である。
Ｏ１０１への入力データをまとめて出力させるＦＩＦＯ
監視回路であり、１３２はＦＩＦＯ１０２を監視し、Ｆ
ＩＦＯ１０２への入力データをまとめて出力させるＦＩ
ＦＯ監視回路であり、１３３はＦＩＦＯ１１１を監視
し、ＦＩＦＯ１１１への入力データをまとめて出力させ
るＦＩＦＯ監視回路であり、１３４はＦＩＦＯ１１２を
監視し、ＦＩＦＯ１１２への入力データをまとめて出力
させるＦＩＦＯ監視回路である。１４１はＦＩＦＯ１２
１を監視し、ＦＩＦＯ１２１への入力データを出力させ
るＦＩＦＯ監視回路であり、１４２はＦＩＦＯ１２２を
監視し、ＦＩＦＯ１２２への入力データを出力させるＦ
ＩＦＯ監視回路であり、１４３はＦＩＦＯ１２３を監視
し、ＦＩＦＯ１２３への入力データを出力させるＦＩＦ
Ｏ監視回路であり、１４４はＦＩＦＯ１２４を監視し、
ＦＩＦＯ１２４への入力データを出力させるＦＩＦＯ監
視回路である。
【０００６】１６１はＦＩＦＯ１０１，１０２，１１
１，１１２からの一括されたデータをＳＤＲＡＭ１６３
に書き込むとともに、ＳＤＲＡＭ１６３から一括してデ
ータを読み出し、ＦＩＦＯ１２１〜１２４に供給する転
送回路であり、１６２はＦＩＦＯ監視回路１３１〜１３
４からＳＤＲＡＭ１６３へのデータ転送、およびＳＤＲ
ＡＭ１６３からＦＩＦＯ監視回路１４１〜１４４へのデ
ータ転送を制御する制御回路であり、１６３は受信され
た各種データや図示せぬ処理回路により処理された後の
各種データを記憶するＳＤＲＡＭ（Synchronous Dynami
c Random AccessMemory）である。
１，１１２からの一括されたデータをＳＤＲＡＭ１６３
に書き込むとともに、ＳＤＲＡＭ１６３から一括してデ
ータを読み出し、ＦＩＦＯ１２１〜１２４に供給する転
送回路であり、１６２はＦＩＦＯ監視回路１３１〜１３
４からＳＤＲＡＭ１６３へのデータ転送、およびＳＤＲ
ＡＭ１６３からＦＩＦＯ監視回路１４１〜１４４へのデ
ータ転送を制御する制御回路であり、１６３は受信され
た各種データや図示せぬ処理回路により処理された後の
各種データを記憶するＳＤＲＡＭ（Synchronous Dynami
c Random AccessMemory）である。
【０００７】次に動作について説明する。この従来のデ
ータ処理回路では、ＭＰＥＧビットストリームなどの他
に受信ビットストリームに挿入されるキューデータ＃
０，＃１が、その種類に応じたＦＩＦＯ１０１，１０２
にそれぞれ供給され、その種類ごとにＦＩＦＯ監視回路
１３１，１３２により管理される。そして、ＦＩＦＯ監
視回路１３１，１３２はＦＩＦＯ１０１，１０２の状態
によって外付けＳＤＲＡＭの書き込み／読み出し請求を
行い、その要求を制御回路１６２が調整し、ＳＤＲＡＭ
１６３への書き込み、およびＳＤＲＡＭ１６３からの読
み出しを実現する。
ータ処理回路では、ＭＰＥＧビットストリームなどの他
に受信ビットストリームに挿入されるキューデータ＃
０，＃１が、その種類に応じたＦＩＦＯ１０１，１０２
にそれぞれ供給され、その種類ごとにＦＩＦＯ監視回路
１３１，１３２により管理される。そして、ＦＩＦＯ監
視回路１３１，１３２はＦＩＦＯ１０１，１０２の状態
によって外付けＳＤＲＡＭの書き込み／読み出し請求を
行い、その要求を制御回路１６２が調整し、ＳＤＲＡＭ
１６３への書き込み、およびＳＤＲＡＭ１６３からの読
み出しを実現する。
【０００８】
【発明が解決しようとする課題】従来のデータ処理回路
は以上のように構成されているので、データの種類の数
だけＦＩＦＯとＦＩＦＯ監視回路を設ける必要があり、
データの種類が多くなった場合、回路規模が大きくな
り、コストも増加するなどの課題があった。
は以上のように構成されているので、データの種類の数
だけＦＩＦＯとＦＩＦＯ監視回路を設ける必要があり、
データの種類が多くなった場合、回路規模が大きくな
り、コストも増加するなどの課題があった。
【０００９】近年、ＬＳＩ（Large Scale Integrated c
ircuit)の集積度が増加し、１つのＬＳＩに、多くの処
理を実行する回路を実装することが可能であり、その場
合、そのＬＳＩに入力されるデータの種類も増加する。
したがって、その場合、従来のデータ処理回路では、Ｆ
ＩＦＯとＦＩＦＯ監視回路の部分の回路規模が増大して
しまう。
ircuit)の集積度が増加し、１つのＬＳＩに、多くの処
理を実行する回路を実装することが可能であり、その場
合、そのＬＳＩに入力されるデータの種類も増加する。
したがって、その場合、従来のデータ処理回路では、Ｆ
ＩＦＯとＦＩＦＯ監視回路の部分の回路規模が増大して
しまう。
【００１０】この発明は上記のような課題を解決するた
めになされたもので、複数の種類のデータを順番に蓄積
する第１の記憶手段と、第１の記憶手段に記憶された各
データに対応してそのデータの種類の情報および同一種
類のデータの連続性の情報を記憶する第２の記憶手段
と、第２の記憶手段に記憶された情報に基づいて同一種
類の複数のデータを連続して第１の記憶手段から読み出
す制御手段と、制御手段により読み出されたデータを一
括して出力する出力手段とを備えるようにして、データ
の種類が多い場合の回路規模の増加を抑制するデータ処
理回路を得ることを目的とする。
めになされたもので、複数の種類のデータを順番に蓄積
する第１の記憶手段と、第１の記憶手段に記憶された各
データに対応してそのデータの種類の情報および同一種
類のデータの連続性の情報を記憶する第２の記憶手段
と、第２の記憶手段に記憶された情報に基づいて同一種
類の複数のデータを連続して第１の記憶手段から読み出
す制御手段と、制御手段により読み出されたデータを一
括して出力する出力手段とを備えるようにして、データ
の種類が多い場合の回路規模の増加を抑制するデータ処
理回路を得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係るデータ処
理回路は、複数の種類のデータを順番に蓄積する第１の
記憶手段と、第１の記憶手段に記憶された各データに対
応してそのデータの種類の情報および同一種類のデータ
の連続性の情報を記憶する第２の記憶手段と、第２の記
憶手段に記憶された情報に基づいて同一種類の複数のデ
ータを連続して第１の記憶手段から読み出す制御手段
と、制御手段により読み出されたデータを一括して出力
する出力手段とを備えるものである。
理回路は、複数の種類のデータを順番に蓄積する第１の
記憶手段と、第１の記憶手段に記憶された各データに対
応してそのデータの種類の情報および同一種類のデータ
の連続性の情報を記憶する第２の記憶手段と、第２の記
憶手段に記憶された情報に基づいて同一種類の複数のデ
ータを連続して第１の記憶手段から読み出す制御手段
と、制御手段により読み出されたデータを一括して出力
する出力手段とを備えるものである。
【００１２】この発明に係るデータ処理回路は、制御手
段が、第２の記憶手段に記憶されたデータの種類の情報
および同一種類のデータの連続性の情報を、記憶された
順番で読み出し、その後、そのデータの種類の情報およ
び同一種類のデータの連続性の情報に基づいてその情報
に対応するデータを第１の記憶手段から読み出すように
したものである。
段が、第２の記憶手段に記憶されたデータの種類の情報
および同一種類のデータの連続性の情報を、記憶された
順番で読み出し、その後、そのデータの種類の情報およ
び同一種類のデータの連続性の情報に基づいてその情報
に対応するデータを第１の記憶手段から読み出すように
したものである。
【００１３】この発明に係るデータ処理回路は、第１の
記憶手段が、伝送されてきたデータから、廃棄するデー
タ種類を示すリセット情報が検出されると、そのリセッ
ト情報を順番に蓄積し、第２の記憶手段が、そのリセッ
ト情報に対応して所定の値のリセットフラグを記憶し、
制御手段が、伝送されてきたデータからリセット情報が
検出されると、そのリセット情報により指定された種類
のデータの廃棄を開始し、第２の記憶手段からデータの
種類および連続性の情報並びにリセットフラグを、記憶
された順番で読み出すとともに、第１の記憶手段からデ
ータおよびリセット情報を、記憶された順番で読み出
し、第２の記憶手段から所定の値のリセットフラグを読
み出した場合、それに同期して第１の記憶手段からリセ
ット情報を読み出し、第１の記憶手段から読み出したリ
セット情報により指定されている種類のデータの廃棄を
終了するようにしたものである。
記憶手段が、伝送されてきたデータから、廃棄するデー
タ種類を示すリセット情報が検出されると、そのリセッ
ト情報を順番に蓄積し、第２の記憶手段が、そのリセッ
ト情報に対応して所定の値のリセットフラグを記憶し、
制御手段が、伝送されてきたデータからリセット情報が
検出されると、そのリセット情報により指定された種類
のデータの廃棄を開始し、第２の記憶手段からデータの
種類および連続性の情報並びにリセットフラグを、記憶
された順番で読み出すとともに、第１の記憶手段からデ
ータおよびリセット情報を、記憶された順番で読み出
し、第２の記憶手段から所定の値のリセットフラグを読
み出した場合、それに同期して第１の記憶手段からリセ
ット情報を読み出し、第１の記憶手段から読み出したリ
セット情報により指定されている種類のデータの廃棄を
終了するようにしたものである。
【００１４】この発明に係るデータ処理回路は、第２の
記憶手段が、伝送されてきたデータから、廃棄するデー
タ種類を示すリセット情報が検出されると、その廃棄す
るデータ種類と所定の値の開始フラグを順番に蓄積し、
制御手段が、伝送されてきたデータからリセット情報が
検出されると、そのリセット情報により指定された種類
のデータの廃棄を開始し、第２の記憶手段からデータの
種類および連続性の情報並びに開始フラグを、記憶され
た順番で読み出し、第２の記憶手段から所定の値の開始
フラグを読み出した場合、その開始フラグとともに読み
出されたデータの種類の情報が示すデータの廃棄を終了
するようにしたものである。
記憶手段が、伝送されてきたデータから、廃棄するデー
タ種類を示すリセット情報が検出されると、その廃棄す
るデータ種類と所定の値の開始フラグを順番に蓄積し、
制御手段が、伝送されてきたデータからリセット情報が
検出されると、そのリセット情報により指定された種類
のデータの廃棄を開始し、第２の記憶手段からデータの
種類および連続性の情報並びに開始フラグを、記憶され
た順番で読み出し、第２の記憶手段から所定の値の開始
フラグを読み出した場合、その開始フラグとともに読み
出されたデータの種類の情報が示すデータの廃棄を終了
するようにしたものである。
【００１５】この発明に係るデータ処理回路は、第１の
記憶手段が、伝送されてきたデータからリセット情報が
検出されると、そのリセット情報の一部を１ワードとし
て順番に従って蓄積し、第２の記憶手段が、そのリセッ
ト情報の一部に対応してリセット情報におけるその一部
の位置を示すリセットフラグＩＤを記憶し、制御手段
が、伝送されてきたデータからリセット情報が検出され
ると、そのリセット情報により指定された種類のデータ
の廃棄を開始し、第２の記憶手段からデータの種類およ
び連続性の情報、リセットフラグ並びにリセットフラグ
ＩＤを、記憶された順番で読み出すとともに、第１の記
憶手段からデータおよびリセット情報を、記憶された順
番で読み出し、第２の記憶手段から所定の値のリセット
フラグを読み出した場合、それに同期して第１の記憶手
段からリセット情報の一部を読み出し、第１の記憶手段
から読み出したリセット情報の一部およびリセットフラ
グＩＤにより指定されている種類のデータの廃棄を終了
するようにしたものである。
記憶手段が、伝送されてきたデータからリセット情報が
検出されると、そのリセット情報の一部を１ワードとし
て順番に従って蓄積し、第２の記憶手段が、そのリセッ
ト情報の一部に対応してリセット情報におけるその一部
の位置を示すリセットフラグＩＤを記憶し、制御手段
が、伝送されてきたデータからリセット情報が検出され
ると、そのリセット情報により指定された種類のデータ
の廃棄を開始し、第２の記憶手段からデータの種類およ
び連続性の情報、リセットフラグ並びにリセットフラグ
ＩＤを、記憶された順番で読み出すとともに、第１の記
憶手段からデータおよびリセット情報を、記憶された順
番で読み出し、第２の記憶手段から所定の値のリセット
フラグを読み出した場合、それに同期して第１の記憶手
段からリセット情報の一部を読み出し、第１の記憶手段
から読み出したリセット情報の一部およびリセットフラ
グＩＤにより指定されている種類のデータの廃棄を終了
するようにしたものである。
【００１６】この発明に係るデータ処理回路は、第２の
記憶手段が、第１の記憶手段において同一種類のデータ
が連続する場合、連続性の情報として、連続するデータ
数を各データに対応して記憶し、制御手段が、第２の記
憶手段からデータ数を読み出して、そのデータ数のデー
タを連続して第１の記憶手段から読み出すようにしたも
のである。
記憶手段が、第１の記憶手段において同一種類のデータ
が連続する場合、連続性の情報として、連続するデータ
数を各データに対応して記憶し、制御手段が、第２の記
憶手段からデータ数を読み出して、そのデータ数のデー
タを連続して第１の記憶手段から読み出すようにしたも
のである。
【００１７】この発明に係るデータ処理回路は、第２の
記憶手段が、第１の記憶手段において同一種類のデータ
が連続する場合、連続性の情報として、連続するデータ
のうちの最後尾のデータに対応して１ビットの所定の値
の停止情報を記憶し、制御手段が、第１の記憶手段およ
び第２の記憶手段からデータおよびそのデータに対応す
る停止情報を同期して読み出し、第２の記憶手段から所
定の値の停止情報が出現するまで、第１の記憶手段から
データを連続して読み出すようにしたものである。
記憶手段が、第１の記憶手段において同一種類のデータ
が連続する場合、連続性の情報として、連続するデータ
のうちの最後尾のデータに対応して１ビットの所定の値
の停止情報を記憶し、制御手段が、第１の記憶手段およ
び第２の記憶手段からデータおよびそのデータに対応す
る停止情報を同期して読み出し、第２の記憶手段から所
定の値の停止情報が出現するまで、第１の記憶手段から
データを連続して読み出すようにしたものである。
【００１８】この発明に係るデータ処理回路は、第１の
記憶手段および第２の記憶手段をＦＩＦＯとしたもので
ある。
記憶手段および第２の記憶手段をＦＩＦＯとしたもので
ある。
【００１９】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるデ
ータ処理回路の構成を示すブロック図である。図１にお
いて、１は伝送されてくるビットストリームをキューデ
ータＬＢＤＡＴＡ、伝送されてきたデータがキューデー
タであるか否かを示すバリッド信号ＤＶＬＤ、キューデ
ータの種類を示すキュー種類ＱＩＤ、および、リセット
するキュー種類を示すリセット情報ＱＲＳＴに分離する
とともに、キューデータ伝送完了時にＲＡＭ２における
データのフラッシュ（払い出し）要求を示す信号ＬＢＱ
ＦＬを出力するデータ分離部である。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるデ
ータ処理回路の構成を示すブロック図である。図１にお
いて、１は伝送されてくるビットストリームをキューデ
ータＬＢＤＡＴＡ、伝送されてきたデータがキューデー
タであるか否かを示すバリッド信号ＤＶＬＤ、キューデ
ータの種類を示すキュー種類ＱＩＤ、および、リセット
するキュー種類を示すリセット情報ＱＲＳＴに分離する
とともに、キューデータ伝送完了時にＲＡＭ２における
データのフラッシュ（払い出し）要求を示す信号ＬＢＱ
ＦＬを出力するデータ分離部である。
【００２０】２は、キュー種類ごとに８ビットのキュー
データを所定のワード数（今の場合、４ワード）だけ記
憶可能な１２個のＲＡＭ３１−１〜３１−１２を有し、
８ビットのキューデータＬＢＤＡＴＡを９６ビットのキ
ューデータに変換するシリアル→パラレル変換メモリ部
である。
データを所定のワード数（今の場合、４ワード）だけ記
憶可能な１２個のＲＡＭ３１−１〜３１−１２を有し、
８ビットのキューデータＬＢＤＡＴＡを９６ビットのキ
ューデータに変換するシリアル→パラレル変換メモリ部
である。
【００２１】３は、バリッド信号ＤＶＬＤ、キュー種類
ＱＩＤ、信号ＬＢＱＦＬ、およびリセット情報ＱＲＳＴ
１に基づいて、シリアル→パラレル変換メモリ部２およ
びＦＩＦＯ５，６を制御するＦＩＦＯ／ＲＡＭ書込制御
部である。
ＱＩＤ、信号ＬＢＱＦＬ、およびリセット情報ＱＲＳＴ
１に基づいて、シリアル→パラレル変換メモリ部２およ
びＦＩＦＯ５，６を制御するＦＩＦＯ／ＲＡＭ書込制御
部である。
【００２２】なお、データ分離部１、シリアル→パラレ
ル変換メモリ部２およびＦＩＦＯ／ＲＡＭ書込制御部３
はフロントエンドプロセッサ部４１を構成する。
ル変換メモリ部２およびＦＩＦＯ／ＲＡＭ書込制御部３
はフロントエンドプロセッサ部４１を構成する。
【００２３】４はシリアル→パラレル変換メモリ部２か
らのキューデータおよびＦＩＦＯ／ＲＡＭ書込制御部３
からのリセット情報ＱＲＳＴ１のいずれかを選択するセ
レクタであり、５はキューデータやリセット情報などを
記憶するＦＩＦＯ（第１の記憶手段）であり、６は各キ
ューデータやリセット情報に対応してキュー種類ＱＩ
Ｄ、リセットフラグ、カウント情報などを記憶するＦＩ
ＦＯ（第２の記憶手段）である。
らのキューデータおよびＦＩＦＯ／ＲＡＭ書込制御部３
からのリセット情報ＱＲＳＴ１のいずれかを選択するセ
レクタであり、５はキューデータやリセット情報などを
記憶するＦＩＦＯ（第１の記憶手段）であり、６は各キ
ューデータやリセット情報に対応してキュー種類ＱＩ
Ｄ、リセットフラグ、カウント情報などを記憶するＦＩ
ＦＯ（第２の記憶手段）である。
【００２４】７はＦＩＦＯ５からのキューデータを図示
せぬＳＤＲＡＭなどのメモリや後段の図示せぬ処理回路
に出力するバックエンドプロセッサ部（出力手段）であ
る。８はＦＩＦＯ５から出力されるキューデータの有効
性およびそのキューデータについてのリセット情報を監
視し、それに応じてバックエンドプロセッサ部７を制御
する監視制御回路（制御手段）である。
せぬＳＤＲＡＭなどのメモリや後段の図示せぬ処理回路
に出力するバックエンドプロセッサ部（出力手段）であ
る。８はＦＩＦＯ５から出力されるキューデータの有効
性およびそのキューデータについてのリセット情報を監
視し、それに応じてバックエンドプロセッサ部７を制御
する監視制御回路（制御手段）である。
【００２５】監視制御回路８において、２１はリセット
フラグの値に応じてＦＩＦＯ５から出力されるリセット
情報ＱＲＳＴでリセット情報レジスタ部２２の内容をク
リアするリセット情報選択部であり、２２はＳＲフリッ
プフロップやＪＫフリップフロップなどでリセット情報
ＱＲＳＴを記憶するリセット情報レジスタ部であり、２
３はリセット情報レジスタ部２２のリセット情報を参照
して、ＦＩＦＯ６から出力されたキュー種類ＱＩＤのキ
ューデータの有効性（すなわち、リセット状態であるか
否か）を確認するデータ有効性確認部であり、２４はＦ
ＩＦＯ５，６にＲＥ（リードイネーブル）信号を独立し
て供給するとともに、バックエンドプロセッサ部７を制
御する制御部である。
フラグの値に応じてＦＩＦＯ５から出力されるリセット
情報ＱＲＳＴでリセット情報レジスタ部２２の内容をク
リアするリセット情報選択部であり、２２はＳＲフリッ
プフロップやＪＫフリップフロップなどでリセット情報
ＱＲＳＴを記憶するリセット情報レジスタ部であり、２
３はリセット情報レジスタ部２２のリセット情報を参照
して、ＦＩＦＯ６から出力されたキュー種類ＱＩＤのキ
ューデータの有効性（すなわち、リセット状態であるか
否か）を確認するデータ有効性確認部であり、２４はＦ
ＩＦＯ５，６にＲＥ（リードイネーブル）信号を独立し
て供給するとともに、バックエンドプロセッサ部７を制
御する制御部である。
【００２６】次に動作について説明する。図２は実施の
形態１における監視制御回路の状態遷移図である。
形態１における監視制御回路の状態遷移図である。
【００２７】データ分離部１は、ビットストリームに含
まれているキューデータＬＢＤＡＴＡ、バリッド信号Ｄ
ＶＬＤ、キュー種類ＱＩＤ、およびリセット情報ＱＲＳ
Ｔを抽出し、キューデータをシリアル→パラレル変換メ
モリ部２に供給し、バリッド信号ＤＶＬＤおよびキュー
種類ＱＩＤをＦＩＦＯ／ＲＡＭ書込制御部３に供給し、
ビットストリーム中にデータの終了を示すビットを検出
すると、信号ＬＢＱＦＬをＦＩＦＯ／ＲＡＭ書込制御部
３に供給し、リセット情報ＱＲＳＴを検出すると、その
リセット情報ＱＲＳＴをＦＩＦＯ／ＲＡＭ書込制御部３
および監視制御回路８に供給する。
まれているキューデータＬＢＤＡＴＡ、バリッド信号Ｄ
ＶＬＤ、キュー種類ＱＩＤ、およびリセット情報ＱＲＳ
Ｔを抽出し、キューデータをシリアル→パラレル変換メ
モリ部２に供給し、バリッド信号ＤＶＬＤおよびキュー
種類ＱＩＤをＦＩＦＯ／ＲＡＭ書込制御部３に供給し、
ビットストリーム中にデータの終了を示すビットを検出
すると、信号ＬＢＱＦＬをＦＩＦＯ／ＲＡＭ書込制御部
３に供給し、リセット情報ＱＲＳＴを検出すると、その
リセット情報ＱＲＳＴをＦＩＦＯ／ＲＡＭ書込制御部３
および監視制御回路８に供給する。
【００２８】なお、今の場合、キュー種類の数を３２と
すると、リセット情報ＱＲＳＴのビット数は３２であ
り、キュー種類ＱＩＤのビット数は５である。
すると、リセット情報ＱＲＳＴのビット数は３２であ
り、キュー種類ＱＩＤのビット数は５である。
【００２９】ＦＩＦＯ／ＲＡＭ書込制御部３は、８ビッ
トのキューデータＬＢＤＡＴＡを記憶させるＲＡＭ３１
−ｉ（ｉ＝１，・・・，１２）を順番に指定してＷＥ信
号をシリアル→パラレル変換メモリ部２に供給するとと
もに、キュー種類ＱＩＤに応じた記憶領域を指す書込ア
ドレスをシリアル→パラレル変換メモリ部２に供給する
ことで、キューデータＬＢＤＡＴＡをいずれかのＲＡＭ
３１−ｉの、そのキュー種類ＱＩＤに対応する領域に書
き込む。
トのキューデータＬＢＤＡＴＡを記憶させるＲＡＭ３１
−ｉ（ｉ＝１，・・・，１２）を順番に指定してＷＥ信
号をシリアル→パラレル変換メモリ部２に供給するとと
もに、キュー種類ＱＩＤに応じた記憶領域を指す書込ア
ドレスをシリアル→パラレル変換メモリ部２に供給する
ことで、キューデータＬＢＤＡＴＡをいずれかのＲＡＭ
３１−ｉの、そのキュー種類ＱＩＤに対応する領域に書
き込む。
【００３０】例えば、キュー種類ＱＩＤ＝０であるキュ
ーデータに対してＲＡＭ３１−１〜３１−１２のアドレ
ス００〜０３が割り当てられ、キュー種類ＱＩＤ＝１で
あるキューデータに対してＲＡＭ３１−１〜３１−１２
のアドレス０４〜０７が割り当てられる。そして、キュ
ー種類ＱＩＤ＝０である最初のキューデータは、ＲＡＭ
３１−１のアドレス００に書き込まれ、キュー種類ＱＩ
Ｄ＝０である次のキューデータは、ＲＡＭ３１−２のア
ドレス００に書き込まれる。以下、順次、キュー種類Ｑ
ＩＤ＝０であるキューデータは、ＲＡＭ３１−３〜３１
−１２のアドレス００に書き込まれる。そしてキュー種
類ＱＩＤ＝０である次のキューデータは、ＲＡＭ３１−
１のアドレス０１に書き込まれる。以下同様にして、キ
ュー種類ＱＩＤ＝０であるキューデータが、ＲＡＭ３１
−１２のアドレス０３まで書き込まれる。
ーデータに対してＲＡＭ３１−１〜３１−１２のアドレ
ス００〜０３が割り当てられ、キュー種類ＱＩＤ＝１で
あるキューデータに対してＲＡＭ３１−１〜３１−１２
のアドレス０４〜０７が割り当てられる。そして、キュ
ー種類ＱＩＤ＝０である最初のキューデータは、ＲＡＭ
３１−１のアドレス００に書き込まれ、キュー種類ＱＩ
Ｄ＝０である次のキューデータは、ＲＡＭ３１−２のア
ドレス００に書き込まれる。以下、順次、キュー種類Ｑ
ＩＤ＝０であるキューデータは、ＲＡＭ３１−３〜３１
−１２のアドレス００に書き込まれる。そしてキュー種
類ＱＩＤ＝０である次のキューデータは、ＲＡＭ３１−
１のアドレス０１に書き込まれる。以下同様にして、キ
ュー種類ＱＩＤ＝０であるキューデータが、ＲＡＭ３１
−１２のアドレス０３まで書き込まれる。
【００３１】そしてＦＩＦＯ／ＲＡＭ書込制御部３は、
ＲＡＭ３１−１〜３１−１２に、同一キュー種類ＱＩＤ
の４ワード分の９６（＝８×１２）ビットのキューデー
タが蓄積されると、シリアル→パラレル変換メモリ部２
に適宜ＲＥ信号および読出アドレスを供給して、その４
ワード分のデータを出力させるとともに、各ワードに対
するカウント情報およびそのワードのキュー種類ＱＩＤ
をＦＩＦＯ６に供給する。なお、カウント情報は、同一
キュー種類のキューデータがあと何ワード連続するかを
示すものであり、４ワード連続する場合、最初のワード
についてのカウント情報は３であり、第２番目のワード
についてのカウント情報は２であり、第３番目のワード
についてのカウント情報は１であり、第４番目のワード
についてのカウント情報は０である。
ＲＡＭ３１−１〜３１−１２に、同一キュー種類ＱＩＤ
の４ワード分の９６（＝８×１２）ビットのキューデー
タが蓄積されると、シリアル→パラレル変換メモリ部２
に適宜ＲＥ信号および読出アドレスを供給して、その４
ワード分のデータを出力させるとともに、各ワードに対
するカウント情報およびそのワードのキュー種類ＱＩＤ
をＦＩＦＯ６に供給する。なお、カウント情報は、同一
キュー種類のキューデータがあと何ワード連続するかを
示すものであり、４ワード連続する場合、最初のワード
についてのカウント情報は３であり、第２番目のワード
についてのカウント情報は２であり、第３番目のワード
についてのカウント情報は１であり、第４番目のワード
についてのカウント情報は０である。
【００３２】シリアル→パラレル変換メモリ部２から出
力された４ワードのキューデータは、セレクタ４を介し
てＦＩＦＯ５に供給される。
力された４ワードのキューデータは、セレクタ４を介し
てＦＩＦＯ５に供給される。
【００３３】そして、ＦＩＦＯ／ＲＡＭ書込制御部３
は、ワード毎にＷＥ信号をＦＩＦＯ５，６に供給する。
これにより、ＦＩＦＯ５には、キューデータが１ワード
ずつ書き込まれ、ＦＩＦＯ６には、各ワードのキューデ
ータに対応するキュー種類およびカウント情報が書き込
まれる。
は、ワード毎にＷＥ信号をＦＩＦＯ５，６に供給する。
これにより、ＦＩＦＯ５には、キューデータが１ワード
ずつ書き込まれ、ＦＩＦＯ６には、各ワードのキューデ
ータに対応するキュー種類およびカウント情報が書き込
まれる。
【００３４】一方、信号ＬＢＱＦＬが供給されると、Ｆ
ＩＦＯ／ＲＡＭ書込制御部３は、４ワード分のキューデ
ータが蓄積されていなくても、シリアル→パラレル変換
メモリ部２にＲＥ信号および読出アドレスを供給して、
その時点で蓄積されているキューデータを出力させる。
このときも同様にして、ＦＩＦＯ／ＲＡＭ書込制御部３
は、ワード毎に、そのワードのキュー種類ＱＩＤとカウ
ント情報をＦＩＦＯ６に供給する。例えば、４８ビット
のキューデータが書き込まれた時点で、ＬＢＱＦＬが供
給されると、その４８ビットのキューデータが、１ワー
ドとして出力され、そのワードに対応するカウント情報
は０とされる。
ＩＦＯ／ＲＡＭ書込制御部３は、４ワード分のキューデ
ータが蓄積されていなくても、シリアル→パラレル変換
メモリ部２にＲＥ信号および読出アドレスを供給して、
その時点で蓄積されているキューデータを出力させる。
このときも同様にして、ＦＩＦＯ／ＲＡＭ書込制御部３
は、ワード毎に、そのワードのキュー種類ＱＩＤとカウ
ント情報をＦＩＦＯ６に供給する。例えば、４８ビット
のキューデータが書き込まれた時点で、ＬＢＱＦＬが供
給されると、その４８ビットのキューデータが、１ワー
ドとして出力され、そのワードに対応するカウント情報
は０とされる。
【００３５】そして、ＦＩＦＯ／ＲＡＭ書込制御部３が
ワード毎にＷＥ信号をＦＩＦＯ５，６に供給することに
より、ＦＩＦＯ５には、キューデータが書き込まれ、Ｆ
ＩＦＯ６には、そのキューデータに対応するキュー種類
およびカウント情報が書き込まれる。
ワード毎にＷＥ信号をＦＩＦＯ５，６に供給することに
より、ＦＩＦＯ５には、キューデータが書き込まれ、Ｆ
ＩＦＯ６には、そのキューデータに対応するキュー種類
およびカウント情報が書き込まれる。
【００３６】なお、ＦＩＦＯ５，６は、ＷＥ信号が供給
される度に記憶内容を１ワードずつシフトさせていき、
先読み先出しの順番で記憶内容を出力する機能を備え
る。
される度に記憶内容を１ワードずつシフトさせていき、
先読み先出しの順番で記憶内容を出力する機能を備え
る。
【００３７】一方、監視制御回路８は、図２に示すよう
に、ＦＩＦＯ５にデータが存在するかどうかを監視し、
ＦＩＦＯ５からの情報に応じて、バックエンドプロセッ
サ部７にＦＩＦＯ５から読み出されたキューデータを出
力し、図示せぬＳＤＲＡＭに適宜書き込ませる。
に、ＦＩＦＯ５にデータが存在するかどうかを監視し、
ＦＩＦＯ５からの情報に応じて、バックエンドプロセッ
サ部７にＦＩＦＯ５から読み出されたキューデータを出
力し、図示せぬＳＤＲＡＭに適宜書き込ませる。
【００３８】このとき、制御部２４がＲＥ信号をＦＩＦ
Ｏ６にまず供給してキューデータのキュー種類などを読
み出す。データ有効性確認部２３は、そのときのＦＩＦ
Ｏ６から読み出されたキュー種類に対応するリセット情
報をリセット情報レジスタ部２２から読み出し、それに
基づいてＦＩＦＯ５の中に記憶されているキューデータ
の有効性を確認し、制御部２４に通知する。制御部２４
は、ＦＩＦＯ６から読み出されたカウント情報およびデ
ータ有効性確認部２３からのデータの有効性の情報に基
づいて、同一キュー種類の有効なキューデータが連続す
る場合、ＦＩＦＯ５からそのキューデータを連続して出
力し、ＳＤＲＡＭに記憶させる。
Ｏ６にまず供給してキューデータのキュー種類などを読
み出す。データ有効性確認部２３は、そのときのＦＩＦ
Ｏ６から読み出されたキュー種類に対応するリセット情
報をリセット情報レジスタ部２２から読み出し、それに
基づいてＦＩＦＯ５の中に記憶されているキューデータ
の有効性を確認し、制御部２４に通知する。制御部２４
は、ＦＩＦＯ６から読み出されたカウント情報およびデ
ータ有効性確認部２３からのデータの有効性の情報に基
づいて、同一キュー種類の有効なキューデータが連続す
る場合、ＦＩＦＯ５からそのキューデータを連続して出
力し、ＳＤＲＡＭに記憶させる。
【００３９】このようにして、複数の種類のキューデー
タが１つのＦＩＦＯ５に一時的に蓄積され、ＦＩＦＯ６
に記憶された各キューデータに関する情報に応じて、同
一種類の連続するキューデータが一括して出力され、図
示せぬＳＤＲＡＭに書き込まれる。
タが１つのＦＩＦＯ５に一時的に蓄積され、ＦＩＦＯ６
に記憶された各キューデータに関する情報に応じて、同
一種類の連続するキューデータが一括して出力され、図
示せぬＳＤＲＡＭに書き込まれる。
【００４０】次に、キュー種類ごとに、ＦＩＦＯ５の内
容をリセットする際の動作について説明する。なお、こ
の実施の形態では、ＦＩＦＯ５が複数種類のキューデー
タのために兼用されるので、通常のようにリセット信号
をＦＩＦＯ５に供給して記憶内容をリセットすると、Ｆ
ＩＦＯ５に記憶されている複数種類のキューデータのす
べてがリセットされてしまうため、後述のようにして、
キュー種類ごとのキューデータのリセット（廃棄）を可
能にするものである。図３は第１７番目の種類のキュー
データをリセットする場合のタイミングチャートであ
る。
容をリセットする際の動作について説明する。なお、こ
の実施の形態では、ＦＩＦＯ５が複数種類のキューデー
タのために兼用されるので、通常のようにリセット信号
をＦＩＦＯ５に供給して記憶内容をリセットすると、Ｆ
ＩＦＯ５に記憶されている複数種類のキューデータのす
べてがリセットされてしまうため、後述のようにして、
キュー種類ごとのキューデータのリセット（廃棄）を可
能にするものである。図３は第１７番目の種類のキュー
データをリセットする場合のタイミングチャートであ
る。
【００４１】所定のキュー種類のキューデータがリセッ
トされる場合には、ビットストリームからデータ分離部
１によりリセット情報ＱＲＳＴが抽出され、ＦＩＦＯ／
ＲＡＭ書込制御部３に供給される。リセット情報ＱＲＳ
Ｔは、各キュー種類に対して１ビットを割り当てられ、
リセットされるキュー種類に対応する１ビットの値が１
に設定される。
トされる場合には、ビットストリームからデータ分離部
１によりリセット情報ＱＲＳＴが抽出され、ＦＩＦＯ／
ＲＡＭ書込制御部３に供給される。リセット情報ＱＲＳ
Ｔは、各キュー種類に対して１ビットを割り当てられ、
リセットされるキュー種類に対応する１ビットの値が１
に設定される。
【００４２】リセット情報ＱＲＳＴが供給されると、Ｆ
ＩＦＯ／ＲＡＭ書込制御部３は、リセット情報のいずれ
かのビットの値が１である場合には、セレクタ４にその
リセット情報ＱＲＳＴ１を供給するとともに、セレクタ
４を制御して、そのリセット情報をＦＩＦＯ５に供給さ
せる。また、その場合、ＦＩＦＯ／ＲＡＭ書込制御部３
は、値１のリセットフラグをＦＩＦＯ６に供給する。な
おこの時ＱＩＤ信号を参照しなくてもよい。このため任
意の信号でよい事を示すため、図１では“Ｎ／Ｃ”と記
載している。
ＩＦＯ／ＲＡＭ書込制御部３は、リセット情報のいずれ
かのビットの値が１である場合には、セレクタ４にその
リセット情報ＱＲＳＴ１を供給するとともに、セレクタ
４を制御して、そのリセット情報をＦＩＦＯ５に供給さ
せる。また、その場合、ＦＩＦＯ／ＲＡＭ書込制御部３
は、値１のリセットフラグをＦＩＦＯ６に供給する。な
おこの時ＱＩＤ信号を参照しなくてもよい。このため任
意の信号でよい事を示すため、図１では“Ｎ／Ｃ”と記
載している。
【００４３】そして、ＦＩＦＯ／ＲＡＭ書込制御部３が
ＷＥ信号をＦＩＦＯ５，６に供給することにより、ＦＩ
ＦＯ５には、リセット情報ＱＲＳＴが書き込まれ、ＦＩ
ＦＯ６には、そのリセット情報ＱＲＳＴに対応して値１
のリセットフラグが書き込まれる。
ＷＥ信号をＦＩＦＯ５，６に供給することにより、ＦＩ
ＦＯ５には、リセット情報ＱＲＳＴが書き込まれ、ＦＩ
ＦＯ６には、そのリセット情報ＱＲＳＴに対応して値１
のリセットフラグが書き込まれる。
【００４４】さらに、データ分離部１からのリセット情
報ＱＲＳＴは、監視制御回路８のリセット情報レジスタ
部２２にも記憶される。例えば、リセット情報レジスタ
部２２はそのリセット情報ＱＲＳＴのビット数と同数
（今の場合、３２）のＳＲフリップフロップで構成さ
れ、それらのＳＲフリップフロップでリセット情報ＱＲ
ＳＴを保持する。
報ＱＲＳＴは、監視制御回路８のリセット情報レジスタ
部２２にも記憶される。例えば、リセット情報レジスタ
部２２はそのリセット情報ＱＲＳＴのビット数と同数
（今の場合、３２）のＳＲフリップフロップで構成さ
れ、それらのＳＲフリップフロップでリセット情報ＱＲ
ＳＴを保持する。
【００４５】監視制御回路８のデータ有効性確認部２３
は、上述のように、リセット情報レジスタ部２２に記憶
されたリセット情報を参照して、ＦＩＦＯ６から読み出
されたキュー種類ＱＩＤのキューデータを廃棄するか否
かを判断する。制御部２４は、そのキュー種類ＱＩＤの
キューデータをリセットする場合には、ＦＩＦＯ５およ
びＦＩＦＯ６を同期させてデータを空読みし、連続する
そのキュー種類のキューデータを廃棄する。ただし、Ｆ
ＩＦＯ６からリセット情報を先行して読み出しているた
め、空読みの際には、ＦＩＦＯ６の空読みを１回少なく
する。
は、上述のように、リセット情報レジスタ部２２に記憶
されたリセット情報を参照して、ＦＩＦＯ６から読み出
されたキュー種類ＱＩＤのキューデータを廃棄するか否
かを判断する。制御部２４は、そのキュー種類ＱＩＤの
キューデータをリセットする場合には、ＦＩＦＯ５およ
びＦＩＦＯ６を同期させてデータを空読みし、連続する
そのキュー種類のキューデータを廃棄する。ただし、Ｆ
ＩＦＯ６からリセット情報を先行して読み出しているた
め、空読みの際には、ＦＩＦＯ６の空読みを１回少なく
する。
【００４６】ＦＩＦＯ６からのリセットフラグの値が１
になると、リセット情報選択部２１により、そのときの
ＦＩＦＯ５の出力、すなわち先に記憶されたリセット情
報に基づいて、リセット情報レジスタ部２２の内容がリ
セットされ、リセット状態のキュー種類がリセット状態
から復帰する。例えばリセット情報選択部２１は一方の
入力をリセットフラグとし、他方の入力をリセット情報
のいずれかのビットとした３２個のＡＮＤ回路で構成さ
れ、リセットフラグの値が１である場合だけリセット情
報がリセット情報選択部２１を介してリセット情報レジ
スタ部２２に供給される。
になると、リセット情報選択部２１により、そのときの
ＦＩＦＯ５の出力、すなわち先に記憶されたリセット情
報に基づいて、リセット情報レジスタ部２２の内容がリ
セットされ、リセット状態のキュー種類がリセット状態
から復帰する。例えばリセット情報選択部２１は一方の
入力をリセットフラグとし、他方の入力をリセット情報
のいずれかのビットとした３２個のＡＮＤ回路で構成さ
れ、リセットフラグの値が１である場合だけリセット情
報がリセット情報選択部２１を介してリセット情報レジ
スタ部２２に供給される。
【００４７】このとき、ＦＩＦＯ５からリセット情報選
択部２１を介してリセット情報レジスタ部２２にリセッ
ト情報が供給されると、そのリセット情報はリセット情
報レジスタ部２２に記憶されているリセット情報と同一
であるので、リセット情報レジスタ部２２の各ＳＲフリ
ップフロップの保持値がクリアされ、廃棄要求状態から
解除され、元に戻る。例えば第１番目と第２番目のキュ
ー種類がリセットされる場合、リセット情報ＱＲＳＴが
データ分離部１からリセット情報レジスタ部２２のＳＲ
フリップフロップに供給され、第１番目と第２番目のＳ
Ｒフリップフロップの保持値が１に設定される。その
後、同一のリセット情報がＦＩＦＯ５を通過してリセッ
ト情報レジスタ部２２のＳＲフリップフロップに供給さ
れ、第１番目と第２番目のＳＲフリップフロップの保持
値が元の０に設定される。なお、図３に、第１７番目の
キューデータがリセットされる場合の第１７番目のキュ
ーデータについてのＳＲフリップフロップの保持値の変
化を示す。
択部２１を介してリセット情報レジスタ部２２にリセッ
ト情報が供給されると、そのリセット情報はリセット情
報レジスタ部２２に記憶されているリセット情報と同一
であるので、リセット情報レジスタ部２２の各ＳＲフリ
ップフロップの保持値がクリアされ、廃棄要求状態から
解除され、元に戻る。例えば第１番目と第２番目のキュ
ー種類がリセットされる場合、リセット情報ＱＲＳＴが
データ分離部１からリセット情報レジスタ部２２のＳＲ
フリップフロップに供給され、第１番目と第２番目のＳ
Ｒフリップフロップの保持値が１に設定される。その
後、同一のリセット情報がＦＩＦＯ５を通過してリセッ
ト情報レジスタ部２２のＳＲフリップフロップに供給さ
れ、第１番目と第２番目のＳＲフリップフロップの保持
値が元の０に設定される。なお、図３に、第１７番目の
キューデータがリセットされる場合の第１７番目のキュ
ーデータについてのＳＲフリップフロップの保持値の変
化を示す。
【００４８】したがって、リセット情報がＦＩＦＯ５を
通過してくる期間だけ、リセット状態に設定されたキュ
ー種類のキューデータが廃棄される。
通過してくる期間だけ、リセット状態に設定されたキュ
ー種類のキューデータが廃棄される。
【００４９】以上のように、この実施の形態１によれ
ば、ＦＩＦＯ５が複数の種類のキューデータを順番に蓄
積し、ＦＩＦＯ６が、ＦＩＦＯ５に記憶された各キュー
データに対応してキュー種類およびカウント情報を記憶
し、監視制御回路８が、ＦＩＦＯ６に記憶されたそれら
の情報に基づいて同一種類の複数のキューデータを連続
してＦＩＦＯ５から読み出し、バックエンドプロセッサ
部７が、監視制御回路８により読み出されたキューデー
タを一括して出力するようにしたので、キューデータの
種類が多い場合でも一定の回路規模で、効率良くメモリ
にキューデータを書き込むことができるという効果が得
られる。
ば、ＦＩＦＯ５が複数の種類のキューデータを順番に蓄
積し、ＦＩＦＯ６が、ＦＩＦＯ５に記憶された各キュー
データに対応してキュー種類およびカウント情報を記憶
し、監視制御回路８が、ＦＩＦＯ６に記憶されたそれら
の情報に基づいて同一種類の複数のキューデータを連続
してＦＩＦＯ５から読み出し、バックエンドプロセッサ
部７が、監視制御回路８により読み出されたキューデー
タを一括して出力するようにしたので、キューデータの
種類が多い場合でも一定の回路規模で、効率良くメモリ
にキューデータを書き込むことができるという効果が得
られる。
【００５０】また、この実施の形態１によれば、監視制
御回路８が、ＦＩＦＯ６に記憶されたキュー種類ＱＩＤ
を、記憶された順番に読み出し、その後、そのキュー種
類ＱＩＤに基づいてその情報に対応するキューデータを
ＦＩＦＯ５から読み出すようにしたので、ＦＩＦＯ６か
ら先に読み出した情報に基づいてＦＩＦＯ５に記憶され
たキューデータをどのように処理するかを決定すること
ができ、ＦＩＦＯ５およびＦＩＦＯ６から同時にデータ
を読み出した場合に処理の決定までＦＩＦＯ５からのデ
ータを記憶するための記憶手段を設ける必要がなく、回
路規模を低減することができるという効果が得られる。
御回路８が、ＦＩＦＯ６に記憶されたキュー種類ＱＩＤ
を、記憶された順番に読み出し、その後、そのキュー種
類ＱＩＤに基づいてその情報に対応するキューデータを
ＦＩＦＯ５から読み出すようにしたので、ＦＩＦＯ６か
ら先に読み出した情報に基づいてＦＩＦＯ５に記憶され
たキューデータをどのように処理するかを決定すること
ができ、ＦＩＦＯ５およびＦＩＦＯ６から同時にデータ
を読み出した場合に処理の決定までＦＩＦＯ５からのデ
ータを記憶するための記憶手段を設ける必要がなく、回
路規模を低減することができるという効果が得られる。
【００５１】さらに、この実施の形態１によれば、リセ
ット情報が検出されると、ＦＩＦＯ５がそのリセット情
報を蓄積し、ＦＩＦＯ６がそのリセット情報に対応して
所定の値のリセットフラグを記憶し、監視制御回路８
が、リセット情報検出時にそのリセット情報により指定
されたキュー種類のデータの廃棄を開始し、ＦＩＦＯ６
から所定の値のリセットフラグを読み出した場合、それ
に同期してＦＩＦＯ５からリセット情報を読み出し、Ｆ
ＩＦＯ５から読み出したリセット情報により指定されて
いるキュー種類のデータの廃棄を終了するようにしたの
で、簡単な処理で特定のキュー種類についてリセットを
実行することができるという効果が得られる。
ット情報が検出されると、ＦＩＦＯ５がそのリセット情
報を蓄積し、ＦＩＦＯ６がそのリセット情報に対応して
所定の値のリセットフラグを記憶し、監視制御回路８
が、リセット情報検出時にそのリセット情報により指定
されたキュー種類のデータの廃棄を開始し、ＦＩＦＯ６
から所定の値のリセットフラグを読み出した場合、それ
に同期してＦＩＦＯ５からリセット情報を読み出し、Ｆ
ＩＦＯ５から読み出したリセット情報により指定されて
いるキュー種類のデータの廃棄を終了するようにしたの
で、簡単な処理で特定のキュー種類についてリセットを
実行することができるという効果が得られる。
【００５２】さらに、この実施の形態１によれば、ＦＩ
ＦＯ６が、ＦＩＦＯ５において同一種類のキューデータ
が連続する場合、連続性の情報として、連続するデータ
数（カウント情報）を各キューデータに対応して記憶
し、監視制御回路８がＦＩＦＯ５からそのデータ数を読
み出して、そのデータ数のデータを連続してＦＩＦＯ５
から読み出すようにしたので、連続して読み出すワード
数を把握することができ、処理を最適化しやすくなると
いう効果が得られる。
ＦＯ６が、ＦＩＦＯ５において同一種類のキューデータ
が連続する場合、連続性の情報として、連続するデータ
数（カウント情報）を各キューデータに対応して記憶
し、監視制御回路８がＦＩＦＯ５からそのデータ数を読
み出して、そのデータ数のデータを連続してＦＩＦＯ５
から読み出すようにしたので、連続して読み出すワード
数を把握することができ、処理を最適化しやすくなると
いう効果が得られる。
【００５３】実施の形態２．この発明の実施の形態２に
よるデータ処理回路は、リセット情報をＦＩＦＯ５に書
き込まず、廃棄を指定されたキュー種類について開始フ
ラグがＦＩＦＯ６から出力されるまでリセット状態を継
続させるようにしたものである。図４はこの発明の実施
の形態２によるデータ処理回路の構成を示すブロック図
である。図４において、３Ａは、ＦＩＦＯ／ＲＡＭ書込
制御部３と同様に動作するが、リセットフラグに代わり
に開始フラグをＦＩＦＯ６に供給するＦＩＦＯ／ＲＡＭ
書込制御部であり、６１はＦＩＦＯ６から所定の値の開
始フラグが出力されると、そのときにＦＩＦＯ６から出
力されるキュー種類ＱＩＤに対応するビットだけ所定の
値としたリセット情報と同ビット数（今の場合、３２ビ
ット）のリセット信号をリセット情報選択部２１に供給
するリセット信号生成部である。
よるデータ処理回路は、リセット情報をＦＩＦＯ５に書
き込まず、廃棄を指定されたキュー種類について開始フ
ラグがＦＩＦＯ６から出力されるまでリセット状態を継
続させるようにしたものである。図４はこの発明の実施
の形態２によるデータ処理回路の構成を示すブロック図
である。図４において、３Ａは、ＦＩＦＯ／ＲＡＭ書込
制御部３と同様に動作するが、リセットフラグに代わり
に開始フラグをＦＩＦＯ６に供給するＦＩＦＯ／ＲＡＭ
書込制御部であり、６１はＦＩＦＯ６から所定の値の開
始フラグが出力されると、そのときにＦＩＦＯ６から出
力されるキュー種類ＱＩＤに対応するビットだけ所定の
値としたリセット情報と同ビット数（今の場合、３２ビ
ット）のリセット信号をリセット情報選択部２１に供給
するリセット信号生成部である。
【００５４】なお、図４におけるその他の構成要素につ
いては実施の形態１によるものと同様であるので、その
説明を省略する。ただし、この実施の形態２では、リセ
ットされるキュー種類が開始フラグとともにＦＩＦＯ６
に書き込まれる。図４に示す場合では、第２番目のキュ
ー種類がリセットされている。
いては実施の形態１によるものと同様であるので、その
説明を省略する。ただし、この実施の形態２では、リセ
ットされるキュー種類が開始フラグとともにＦＩＦＯ６
に書き込まれる。図４に示す場合では、第２番目のキュ
ー種類がリセットされている。
【００５５】次に動作について説明する。図５は実施の
形態２における監視制御回路の状態遷移図である。
形態２における監視制御回路の状態遷移図である。
【００５６】キューデータのリセットの際の動作以外の
この実施の形態２によるデータ処理回路の動作について
は実施の形態１によるものと同様であるので、その説明
を省略する。
この実施の形態２によるデータ処理回路の動作について
は実施の形態１によるものと同様であるので、その説明
を省略する。
【００５７】特定のキューデータを廃棄する際、まず、
リセット情報ＱＲＳＴがリセット情報レジスタ部２２に
保持されるとともに、値１の開始フラグおよびリセット
されるキュー種類がＦＩＦＯ６に書き込まれる。
リセット情報ＱＲＳＴがリセット情報レジスタ部２２に
保持されるとともに、値１の開始フラグおよびリセット
されるキュー種類がＦＩＦＯ６に書き込まれる。
【００５８】その後、監視制御回路８により、値１の開
始フラグがＦＩＦＯ６から読み出されると、リセット信
号生成部６１は、そのときにＦＩＦＯ６から読み出され
たキュー種類ＱＩＤに対応するビットの値を１とした３
２ビットのリセット信号をリセット情報選択部２１に供
給する。そして、開始フラグの値が１であるため、その
リセット信号はリセット情報選択部２１を介してリセッ
ト情報レジスタ部２２に供給され、リセット情報レジス
タ部２２の内容が更新されてそのキュー種類が廃棄状態
から復帰する。
始フラグがＦＩＦＯ６から読み出されると、リセット信
号生成部６１は、そのときにＦＩＦＯ６から読み出され
たキュー種類ＱＩＤに対応するビットの値を１とした３
２ビットのリセット信号をリセット情報選択部２１に供
給する。そして、開始フラグの値が１であるため、その
リセット信号はリセット情報選択部２１を介してリセッ
ト情報レジスタ部２２に供給され、リセット情報レジス
タ部２２の内容が更新されてそのキュー種類が廃棄状態
から復帰する。
【００５９】なお、実施の形態２は実施の形態１を改変
したものであるが、同様に他の実施の形態を改変しても
よい。
したものであるが、同様に他の実施の形態を改変しても
よい。
【００６０】以上のように、この実施の形態２によれ
ば、リセット情報が検出されると、ＦＩＦＯ６がそのリ
セット情報により指定された廃棄するキュー種類ＱＩＤ
と所定の値の開始フラグを蓄積し、監視制御回路８が、
リセット情報検出時にそのリセット情報により指定され
たキュー種類のキューデータの廃棄を開始し、ＦＩＦＯ
５から所定の値の開始フラグを読み出した場合、その開
始フラグとともに読み出されたキュー種類ＱＩＤが示す
キューデータの廃棄を終了するようにしたので、ＦＩＦ
Ｏ５にリセット情報を書き込まなくて済み、リセット情
報とキューデータとを選択する手段（セレクタ４）が必
要なくなり、回路規模を小さくすることができるととも
に、その手段に起因する処理の遅延を抑制することがで
きるという効果が得られる。
ば、リセット情報が検出されると、ＦＩＦＯ６がそのリ
セット情報により指定された廃棄するキュー種類ＱＩＤ
と所定の値の開始フラグを蓄積し、監視制御回路８が、
リセット情報検出時にそのリセット情報により指定され
たキュー種類のキューデータの廃棄を開始し、ＦＩＦＯ
５から所定の値の開始フラグを読み出した場合、その開
始フラグとともに読み出されたキュー種類ＱＩＤが示す
キューデータの廃棄を終了するようにしたので、ＦＩＦ
Ｏ５にリセット情報を書き込まなくて済み、リセット情
報とキューデータとを選択する手段（セレクタ４）が必
要なくなり、回路規模を小さくすることができるととも
に、その手段に起因する処理の遅延を抑制することがで
きるという効果が得られる。
【００６１】実施の形態３．この発明の実施の形態３に
よるデータ処理回路は、リセット情報の所定の一部を１
ワードとしてＦＩＦＯ５に書き込み、ＦＩＦＯ５から出
力されるそのリセット情報の一部の位置をリセットフラ
グＩＤの値に基づいて判断し、そのリセット情報に基づ
いて、ＦＩＦＯ５の１ワードのビット数よりキュー種類
の数が多い場合にも、リセット状態のキュー種類をリセ
ット状態から復帰させるようにしたものである。
よるデータ処理回路は、リセット情報の所定の一部を１
ワードとしてＦＩＦＯ５に書き込み、ＦＩＦＯ５から出
力されるそのリセット情報の一部の位置をリセットフラ
グＩＤの値に基づいて判断し、そのリセット情報に基づ
いて、ＦＩＦＯ５の１ワードのビット数よりキュー種類
の数が多い場合にも、リセット状態のキュー種類をリセ
ット状態から復帰させるようにしたものである。
【００６２】図６はこの発明の実施の形態３によるデー
タ処理回路の構成を示すブロック図である。図６におい
て、２Ａは２つのＲＡＭ３１−１，３１−２を有し、８
ビットのキューデータＬＢＤＡＴＡを１６ビットのキュ
ーデータとして出力するシリアル→パラレル変換メモリ
部である。
タ処理回路の構成を示すブロック図である。図６におい
て、２Ａは２つのＲＡＭ３１−１，３１−２を有し、８
ビットのキューデータＬＢＤＡＴＡを１６ビットのキュ
ーデータとして出力するシリアル→パラレル変換メモリ
部である。
【００６３】３Ｂは、ＦＩＦＯ／ＲＡＭ書込制御部３と
同様に動作するが、リセット情報ＱＲＳＴに基づいて、
リセット時のリセット状態になるキュー種類に応じて、
ＦＩＦＯ５Ａに書き込まれるリセット情報の一部がその
リセット情報のうちの上位半分のビットであるか下位半
分のビットであるかを示すリセットフラグＩＤをＦＩＦ
Ｏ６Ａに供給し、また、そのリセットフラグＩＤの値に
応じて、リセット情報ＱＲＳＴの上位半分のビットまた
は下位半分のビットをセレクタ４に供給するＦＩＦＯ／
ＲＡＭ書込制御部である。
同様に動作するが、リセット情報ＱＲＳＴに基づいて、
リセット時のリセット状態になるキュー種類に応じて、
ＦＩＦＯ５Ａに書き込まれるリセット情報の一部がその
リセット情報のうちの上位半分のビットであるか下位半
分のビットであるかを示すリセットフラグＩＤをＦＩＦ
Ｏ６Ａに供給し、また、そのリセットフラグＩＤの値に
応じて、リセット情報ＱＲＳＴの上位半分のビットまた
は下位半分のビットをセレクタ４に供給するＦＩＦＯ／
ＲＡＭ書込制御部である。
【００６４】５Ａはキュー種類数（今の場合、３２）よ
り１ワードのビット数（今の場合、１６）が少ないＦＩ
ＦＯ（第１の記憶手段）であり、６Ａはキュー種類ＱＩ
Ｄ、リセットフラグＩＤ、リセットフラグおよびカウン
ト情報を１ワードとして保持するＦＩＦＯ（第２の記憶
手段）である。
り１ワードのビット数（今の場合、１６）が少ないＦＩ
ＦＯ（第１の記憶手段）であり、６Ａはキュー種類ＱＩ
Ｄ、リセットフラグＩＤ、リセットフラグおよびカウン
ト情報を１ワードとして保持するＦＩＦＯ（第２の記憶
手段）である。
【００６５】２１Ａは、リセットフラグの値が所定の値
である場合に、リセットフラグＩＤの値に応じて、ＦＩ
ＦＯ５Ａから出力される上位半分または下位半分のビッ
トのリセット情報から、残りのビットの値を０として、
元のリセット情報ＱＲＳＴと同一ビット数のリセット信
号を生成して、そのリセット信号でリセット情報レジス
タ部２２の内容をリセットするリセット情報選択部であ
る。
である場合に、リセットフラグＩＤの値に応じて、ＦＩ
ＦＯ５Ａから出力される上位半分または下位半分のビッ
トのリセット情報から、残りのビットの値を０として、
元のリセット情報ＱＲＳＴと同一ビット数のリセット信
号を生成して、そのリセット信号でリセット情報レジス
タ部２２の内容をリセットするリセット情報選択部であ
る。
【００６６】なお、図６におけるその他の構成要素につ
いては実施の形態１によるものと同様であるので、その
説明を省略する。
いては実施の形態１によるものと同様であるので、その
説明を省略する。
【００６７】次に動作について説明する。この実施の形
態３では、一例としてキュー種類が３２であり、ＦＩＦ
Ｏ５Ａの１ワードが１６ビットである場合について説明
する。
態３では、一例としてキュー種類が３２であり、ＦＩＦ
Ｏ５Ａの１ワードが１６ビットである場合について説明
する。
【００６８】シリアル→パラレル変換メモリ部２Ａは、
シリアル→パラレル変換メモリ部２と同様な順番で、８
ビットのキューデータＬＢＤＡＴＡを２つのＲＡＭ３１
−１，３１−２に蓄積し、４ワード分だけ１６ビットの
キューデータを出力する。セレクタ４は、いずれのキュ
ー種類も廃棄されない場合には、この１６ビットのキュ
ーデータをＦＩＦＯ５Ａに供給する。
シリアル→パラレル変換メモリ部２と同様な順番で、８
ビットのキューデータＬＢＤＡＴＡを２つのＲＡＭ３１
−１，３１−２に蓄積し、４ワード分だけ１６ビットの
キューデータを出力する。セレクタ４は、いずれのキュ
ー種類も廃棄されない場合には、この１６ビットのキュ
ーデータをＦＩＦＯ５Ａに供給する。
【００６９】そして、実施の形態１と同様にして、ＦＩ
ＦＯ５Ａにキューデータが書き込まれるとともに、ＦＩ
ＦＯ６Ａにキュー種類ＱＩＤ、リセットフラグＩＤ、値
０のリセットフラグおよびカウント情報が書き込まれ
る。なお、キューデータがＦＩＦＯ５Ａに書き込まれる
場合には、リセットフラグＩＤの値はいずれの値でもよ
い。
ＦＯ５Ａにキューデータが書き込まれるとともに、ＦＩ
ＦＯ６Ａにキュー種類ＱＩＤ、リセットフラグＩＤ、値
０のリセットフラグおよびカウント情報が書き込まれ
る。なお、キューデータがＦＩＦＯ５Ａに書き込まれる
場合には、リセットフラグＩＤの値はいずれの値でもよ
い。
【００７０】そして監視制御回路８は、実施の形態１の
場合と同様にバックエンドプロセッサ部７を制御して、
リセット情報レジスタ部２２のリセット情報およびＦＩ
ＦＯ６Ａからのキュー種類ＱＩＤに応じて、ＦＩＦＯ５
Ａから出力される有効なキューデータを出力し、図示せ
ぬＳＤＲＡＭに書き込ませる。
場合と同様にバックエンドプロセッサ部７を制御して、
リセット情報レジスタ部２２のリセット情報およびＦＩ
ＦＯ６Ａからのキュー種類ＱＩＤに応じて、ＦＩＦＯ５
Ａから出力される有効なキューデータを出力し、図示せ
ぬＳＤＲＡＭに書き込ませる。
【００７１】このようにキューデータを出力し、ＳＤＲ
ＡＭに書き込む動作については実施の形態１とほぼ同様
に動作する。
ＡＭに書き込む動作については実施の形態１とほぼ同様
に動作する。
【００７２】次に、キュー種類ごとに、ＦＩＦＯ５Ａの
内容をリセットする際の動作について説明する。
内容をリセットする際の動作について説明する。
【００７３】いずれかのキュー種類のキューデータが廃
棄される場合、いずれかのビットの値が１であるリセッ
ト情報ＱＲＳＴがデータ分離部１からリセット情報レジ
スタ部２２およびＦＩＦＯ／ＲＡＭ書込制御部３Ｂに供
給される。
棄される場合、いずれかのビットの値が１であるリセッ
ト情報ＱＲＳＴがデータ分離部１からリセット情報レジ
スタ部２２およびＦＩＦＯ／ＲＡＭ書込制御部３Ｂに供
給される。
【００７４】ＦＩＦＯ／ＲＡＭ書込制御部３Ｂは、３２
ビットのリセット情報ＱＲＳＴにより指定される廃棄状
態になるキュー種類に応じてリセットフラグＩＤの値を
設定し、リセットフラグＩＤをＦＩＦＯ６Ａに供給す
る。
ビットのリセット情報ＱＲＳＴにより指定される廃棄状
態になるキュー種類に応じてリセットフラグＩＤの値を
設定し、リセットフラグＩＤをＦＩＦＯ６Ａに供給す
る。
【００７５】このリセットフラグＩＤは、ＦＩＦＯ５Ａ
に書き込まれるリセット情報の一部がそのリセット情報
のうちの上位半分のビットであるか下位半分のビットで
あるかを示す。すなわち、今の場合、廃棄状態になる１
または複数のキュー種類が第１〜第１６のいずれかのキ
ュー種類である場合には、リセットフラグＩＤの値が０
に設定され、廃棄状態になる１または複数のキュー種類
が第１７〜第３２のいずれかのキュー種類である場合に
は、リセットフラグＩＤの値が１に設定される。
に書き込まれるリセット情報の一部がそのリセット情報
のうちの上位半分のビットであるか下位半分のビットで
あるかを示す。すなわち、今の場合、廃棄状態になる１
または複数のキュー種類が第１〜第１６のいずれかのキ
ュー種類である場合には、リセットフラグＩＤの値が０
に設定され、廃棄状態になる１または複数のキュー種類
が第１７〜第３２のいずれかのキュー種類である場合に
は、リセットフラグＩＤの値が１に設定される。
【００７６】そして、ＦＩＦＯ／ＲＡＭ書込制御部３Ｂ
は、リセットフラグＩＤの値が０である場合には、３２
ビットのリセット情報のうちの下位１６ビットを選択
し、リセットフラグＩＤの値が１である場合には、上位
１６ビットを選択する。選択された１６ビットのデータ
は、セレクタ４を介してＦＩＦＯ５Ａに書き込まれる。
は、リセットフラグＩＤの値が０である場合には、３２
ビットのリセット情報のうちの下位１６ビットを選択
し、リセットフラグＩＤの値が１である場合には、上位
１６ビットを選択する。選択された１６ビットのデータ
は、セレクタ４を介してＦＩＦＯ５Ａに書き込まれる。
【００７７】これに同期して、そのリセットフラグＩＤ
および値１のリセットフラグがＦＩＦＯ６Ａに書き込ま
れる。
および値１のリセットフラグがＦＩＦＯ６Ａに書き込ま
れる。
【００７８】その後、監視制御回路８により、ＦＩＦＯ
６Ａから値１のリセットフラグが読み出されると、リセ
ット情報選択部２１Ａは、それと同時に出力されたリセ
ットフラグＩＤの値に応じて、ＦＩＦＯ５Ａから出力さ
れる１６ビットのリセット情報から３２ビットのリセッ
ト信号を生成する。
６Ａから値１のリセットフラグが読み出されると、リセ
ット情報選択部２１Ａは、それと同時に出力されたリセ
ットフラグＩＤの値に応じて、ＦＩＦＯ５Ａから出力さ
れる１６ビットのリセット情報から３２ビットのリセッ
ト信号を生成する。
【００７９】このとき、リセットフラグＩＤの値が０で
ある場合には、ＦＩＦＯ５Ａからの１６ビットのリセッ
ト情報を下位１６ビットの値とし、上位１６ビットの値
をすべて０として３２ビットのリセット信号が生成され
る。一方、リセットフラグＩＤの値が１である場合に
は、ＦＩＦＯ５Ａからの１６ビットのリセット情報を上
位１６ビットの値とし、下位１６ビットの値をすべて０
として３２ビットのリセット信号が生成される。
ある場合には、ＦＩＦＯ５Ａからの１６ビットのリセッ
ト情報を下位１６ビットの値とし、上位１６ビットの値
をすべて０として３２ビットのリセット信号が生成され
る。一方、リセットフラグＩＤの値が１である場合に
は、ＦＩＦＯ５Ａからの１６ビットのリセット情報を上
位１６ビットの値とし、下位１６ビットの値をすべて０
として３２ビットのリセット信号が生成される。
【００８０】そしてリセット情報選択部２１Ａからの３
２ビットのデータによりリセット情報レジスタ部２２の
保持値がクリアされ、廃棄状態にあったキュー種類が廃
棄状態から復帰する。
２ビットのデータによりリセット情報レジスタ部２２の
保持値がクリアされ、廃棄状態にあったキュー種類が廃
棄状態から復帰する。
【００８１】なお、廃棄状態にするキュー種類が、リセ
ット情報の上位１６ビットおよび下位１６ビットの両方
に存在する場合、図６に示すように、上位１６ビットと
下位１６ビットとに２回に分けてリセット情報を書き込
むようにすればよい。
ット情報の上位１６ビットおよび下位１６ビットの両方
に存在する場合、図６に示すように、上位１６ビットと
下位１６ビットとに２回に分けてリセット情報を書き込
むようにすればよい。
【００８２】また、この実施の形態３では、元のリセッ
ト情報を上位半分のビットと下位半分のビットとに分け
ているが、他の分け方で元のリセット情報を分けるよう
にしてもよい。例えば、予め関連のあるキュー種類同士
をまとめるようにして元のリセット情報を分けるように
してもよい。
ト情報を上位半分のビットと下位半分のビットとに分け
ているが、他の分け方で元のリセット情報を分けるよう
にしてもよい。例えば、予め関連のあるキュー種類同士
をまとめるようにして元のリセット情報を分けるように
してもよい。
【００８３】なお、実施の形態３は実施の形態１を改変
したものであるが、同様に他の実施の形態を改変しても
よい。
したものであるが、同様に他の実施の形態を改変しても
よい。
【００８４】以上のように、この実施の形態３によれ
ば、リセット情報が検出されると、ＦＩＦＯ５Ａがその
リセット情報の一部を１ワードとして順番に蓄積し、Ｆ
ＩＦＯ６Ａが、そのリセット情報の一部に対応してリセ
ット情報におけるその一部の位置を示すリセットフラグ
ＩＤを記憶し、監視制御回路８が、リセット情報検出時
にそのリセット情報により指定された種類のデータの廃
棄を開始し、ＦＩＦＯ６Ａから所定の値のリセットフラ
グを読み出した場合、それに同期してＦＩＦＯ５Ａから
リセット情報の一部を読み出し、そのリセット情報の一
部およびリセットフラグＩＤにより指定されている種類
のデータの廃棄を終了するようにしたので、ＦＩＦＯ５
Ａの１ワードのビット数がキューデータの種類数より小
さい場合にも、同様に、キューデータの種類が多い場合
でも一定の回路規模で、効率良くメモリにキューデータ
を書き込むことができるという効果が得られる。
ば、リセット情報が検出されると、ＦＩＦＯ５Ａがその
リセット情報の一部を１ワードとして順番に蓄積し、Ｆ
ＩＦＯ６Ａが、そのリセット情報の一部に対応してリセ
ット情報におけるその一部の位置を示すリセットフラグ
ＩＤを記憶し、監視制御回路８が、リセット情報検出時
にそのリセット情報により指定された種類のデータの廃
棄を開始し、ＦＩＦＯ６Ａから所定の値のリセットフラ
グを読み出した場合、それに同期してＦＩＦＯ５Ａから
リセット情報の一部を読み出し、そのリセット情報の一
部およびリセットフラグＩＤにより指定されている種類
のデータの廃棄を終了するようにしたので、ＦＩＦＯ５
Ａの１ワードのビット数がキューデータの種類数より小
さい場合にも、同様に、キューデータの種類が多い場合
でも一定の回路規模で、効率良くメモリにキューデータ
を書き込むことができるという効果が得られる。
【００８５】実施の形態４．この発明の実施の形態４に
よるデータ処理回路は、カウント情報の代わりに、連続
する同一キュー種類の最後のキューデータの場合のみ異
なる値を示す１ビットの停止情報をＦＩＦＯ６Ｂに書き
込むようにし、その停止情報に基づいて同一キュー種類
の最後尾を判断するようにしたものである。
よるデータ処理回路は、カウント情報の代わりに、連続
する同一キュー種類の最後のキューデータの場合のみ異
なる値を示す１ビットの停止情報をＦＩＦＯ６Ｂに書き
込むようにし、その停止情報に基づいて同一キュー種類
の最後尾を判断するようにしたものである。
【００８６】図７はこの発明の実施の形態４によるデー
タ処理回路の構成を示すブロック図である。図７におい
て、３Ｃは、ＦＩＦＯ／ＲＡＭ書込制御部３と同様に動
作するが、同一キュー種類のキューデータが連続する場
合に、データの連続性の情報として、その最後尾のキュ
ーデータ以外の連続するキューデータに同期して値０
の、また、その最後尾のキューデータに同期して値１の
停止情報をＦＩＦＯ６Ｂに供給するＦＩＦＯ／ＲＡＭ書
込制御部である。
タ処理回路の構成を示すブロック図である。図７におい
て、３Ｃは、ＦＩＦＯ／ＲＡＭ書込制御部３と同様に動
作するが、同一キュー種類のキューデータが連続する場
合に、データの連続性の情報として、その最後尾のキュ
ーデータ以外の連続するキューデータに同期して値０
の、また、その最後尾のキューデータに同期して値１の
停止情報をＦＩＦＯ６Ｂに供給するＦＩＦＯ／ＲＡＭ書
込制御部である。
【００８７】２４Ａは制御部２４と同様に動作し、停止
情報の値が１になるまで、同一キュー種類のキューデー
タをＦＩＦＯ５から連続して出力させ、図示せぬＳＤＲ
ＡＭに転送させる制御部である。６Ｂはキュー種類ＱＩ
Ｄ、リセットフラグ、停止情報などを記憶するＦＩＦＯ
（第２の記憶手段）である。
情報の値が１になるまで、同一キュー種類のキューデー
タをＦＩＦＯ５から連続して出力させ、図示せぬＳＤＲ
ＡＭに転送させる制御部である。６Ｂはキュー種類ＱＩ
Ｄ、リセットフラグ、停止情報などを記憶するＦＩＦＯ
（第２の記憶手段）である。
【００８８】なお、図７におけるその他の構成要素につ
いては実施の形態１によるものと同様であるので、その
説明を省略する。
いては実施の形態１によるものと同様であるので、その
説明を省略する。
【００８９】次に動作について説明する。ＦＩＦＯ／Ｒ
ＡＭ書込制御部３Ｃは、ＦＩＦＯ５に書き込まれる同一
キュー種類のキューデータが連続する場合に、その最後
尾のキューデータ以外の連続するキューデータに同期し
て値０の、また、その最後尾のキューデータに同期して
値１の停止情報をＦＩＦＯ６Ｂに供給する。そしてこの
停止情報がキュー種類およびリセットフラグとともに書
き込まれる。なお、同一キュー種類のキューデータが連
続しない場合には、値１の停止情報が書き込まれる。
ＡＭ書込制御部３Ｃは、ＦＩＦＯ５に書き込まれる同一
キュー種類のキューデータが連続する場合に、その最後
尾のキューデータ以外の連続するキューデータに同期し
て値０の、また、その最後尾のキューデータに同期して
値１の停止情報をＦＩＦＯ６Ｂに供給する。そしてこの
停止情報がキュー種類およびリセットフラグとともに書
き込まれる。なお、同一キュー種類のキューデータが連
続しない場合には、値１の停止情報が書き込まれる。
【００９０】そして、監視制御回路８の制御部２４Ａ
は、ＦＩＦＯ５からの同一種類のキューデータを一括し
て出力させる際に、停止情報の値が１になるまで、バッ
クエンドプロセッサ部７を制御して、連続してＦＩＦＯ
５からキューデータを読み出し、バックエンドプロセッ
サ部７に出力させ、ＳＤＲＡＭへ書き込ませる。
は、ＦＩＦＯ５からの同一種類のキューデータを一括し
て出力させる際に、停止情報の値が１になるまで、バッ
クエンドプロセッサ部７を制御して、連続してＦＩＦＯ
５からキューデータを読み出し、バックエンドプロセッ
サ部７に出力させ、ＳＤＲＡＭへ書き込ませる。
【００９１】なお、その他の動作については実施の形態
１によるものと同様であるので、その説明を省略する。
また、実施の形態４は実施の形態１を改変したものであ
るが、同様に他の実施の形態を改変してもよい。
１によるものと同様であるので、その説明を省略する。
また、実施の形態４は実施の形態１を改変したものであ
るが、同様に他の実施の形態を改変してもよい。
【００９２】以上のように、この実施の形態４によれ
ば、ＦＩＦＯ５において同一種類のデータが連続する場
合、ＦＩＦＯ６Ｂが、連続性の情報として、連続するキ
ューデータのうちの最後尾のキューデータに対応して１
ビットの所定の値の停止情報を記憶し、監視制御回路８
が、ＦＩＦＯ５およびＦＩＦＯ６Ｂからキューデータお
よびそのキューデータに対応する停止情報を同期して読
み出し、ＦＩＦＯ６Ｂから所定の値の停止情報が出現す
るまで、ＦＩＦＯ５からキューデータを連続して読み出
すようにしたので、ＦＩＦＯ６Ｂの各ワードのビット数
を１だけ増加するだけで、連続して読み出すキューデー
タを簡単に把握することができ、処理を最適化しやすく
なるという効果が得られる。
ば、ＦＩＦＯ５において同一種類のデータが連続する場
合、ＦＩＦＯ６Ｂが、連続性の情報として、連続するキ
ューデータのうちの最後尾のキューデータに対応して１
ビットの所定の値の停止情報を記憶し、監視制御回路８
が、ＦＩＦＯ５およびＦＩＦＯ６Ｂからキューデータお
よびそのキューデータに対応する停止情報を同期して読
み出し、ＦＩＦＯ６Ｂから所定の値の停止情報が出現す
るまで、ＦＩＦＯ５からキューデータを連続して読み出
すようにしたので、ＦＩＦＯ６Ｂの各ワードのビット数
を１だけ増加するだけで、連続して読み出すキューデー
タを簡単に把握することができ、処理を最適化しやすく
なるという効果が得られる。
【００９３】なお、上記実施の形態１〜４における各部
の回路については上記のものに限定されるものではな
く、同等のものを使用することができる。また、キュー
種類の数、ＦＩＦＯ５，５Ａ，６，６Ａ，６Ｂのワード
数および１ワードのビット数なども、上記のものに限定
されるものではない。
の回路については上記のものに限定されるものではな
く、同等のものを使用することができる。また、キュー
種類の数、ＦＩＦＯ５，５Ａ，６，６Ａ，６Ｂのワード
数および１ワードのビット数なども、上記のものに限定
されるものではない。
【００９４】
【発明の効果】以上のように、この発明によれば、複数
の種類のデータを順番に蓄積する第１の記憶手段と、第
１の記憶手段に記憶された各データに対応してそのデー
タの種類の情報および同一種類のデータの連続性の情報
を記憶する第２の記憶手段と、第２の記憶手段に記憶さ
れた情報に基づいて同一種類の複数のデータを連続して
第１の記憶手段から読み出す制御手段と、制御手段によ
り読み出されたデータを一括して出力する出力手段とを
備えるようにしたので、データの種類が多い場合でも一
定の回路規模で、効率良くメモリにデータを書き込むこ
とができるという効果がある。
の種類のデータを順番に蓄積する第１の記憶手段と、第
１の記憶手段に記憶された各データに対応してそのデー
タの種類の情報および同一種類のデータの連続性の情報
を記憶する第２の記憶手段と、第２の記憶手段に記憶さ
れた情報に基づいて同一種類の複数のデータを連続して
第１の記憶手段から読み出す制御手段と、制御手段によ
り読み出されたデータを一括して出力する出力手段とを
備えるようにしたので、データの種類が多い場合でも一
定の回路規模で、効率良くメモリにデータを書き込むこ
とができるという効果がある。
【００９５】この発明によれば、制御手段が、第２の記
憶手段に記憶されたデータの種類の情報および同一種類
のデータの連続性の情報を、記憶された順番で読み出
し、その後、そのデータの種類の情報および同一種類の
データの連続性の情報に基づいてその情報に対応するデ
ータを第１の記憶手段から読み出すようにしたので、第
１の記憶手段および第２の記憶手段から同時にデータを
読み出した場合に処理の決定まで第１の記憶手段からの
データを記憶するための記憶手段を設ける必要がなく、
回路規模を低減することができるという効果がある。
憶手段に記憶されたデータの種類の情報および同一種類
のデータの連続性の情報を、記憶された順番で読み出
し、その後、そのデータの種類の情報および同一種類の
データの連続性の情報に基づいてその情報に対応するデ
ータを第１の記憶手段から読み出すようにしたので、第
１の記憶手段および第２の記憶手段から同時にデータを
読み出した場合に処理の決定まで第１の記憶手段からの
データを記憶するための記憶手段を設ける必要がなく、
回路規模を低減することができるという効果がある。
【００９６】この発明によれば、第１の記憶手段が、伝
送されてきたデータから、廃棄するデータ種類を示すリ
セット情報が検出されると、そのリセット情報を順番に
蓄積し、第２の記憶手段が、そのリセット情報に対応し
て所定の値のリセットフラグを記憶し、制御手段が、伝
送されてきたデータからリセット情報が検出されると、
そのリセット情報により指定された種類のデータの廃棄
を開始し、第２の記憶手段からデータの種類および連続
性の情報並びにリセットフラグを、記憶された順番で読
み出すとともに、第１の記憶手段からデータおよびリセ
ット情報を、記憶された順番で読み出し、第２の記憶手
段から所定の値のリセットフラグを読み出した場合、そ
れに同期して第１の記憶手段からリセット情報を読み出
し、第１の記憶手段から読み出したリセット情報により
指定されている種類のデータの廃棄を終了するようにし
たので、簡単な処理で特定のデータ種類についてリセッ
トを実行することができるという効果がある。
送されてきたデータから、廃棄するデータ種類を示すリ
セット情報が検出されると、そのリセット情報を順番に
蓄積し、第２の記憶手段が、そのリセット情報に対応し
て所定の値のリセットフラグを記憶し、制御手段が、伝
送されてきたデータからリセット情報が検出されると、
そのリセット情報により指定された種類のデータの廃棄
を開始し、第２の記憶手段からデータの種類および連続
性の情報並びにリセットフラグを、記憶された順番で読
み出すとともに、第１の記憶手段からデータおよびリセ
ット情報を、記憶された順番で読み出し、第２の記憶手
段から所定の値のリセットフラグを読み出した場合、そ
れに同期して第１の記憶手段からリセット情報を読み出
し、第１の記憶手段から読み出したリセット情報により
指定されている種類のデータの廃棄を終了するようにし
たので、簡単な処理で特定のデータ種類についてリセッ
トを実行することができるという効果がある。
【００９７】この発明によれば、第２の記憶手段が、伝
送されてきたデータから、廃棄するデータ種類を示すリ
セット情報が検出されると、その廃棄するデータ種類と
所定の値の開始フラグを順番に蓄積し、制御手段が、伝
送されてきたデータからリセット情報が検出されると、
そのリセット情報により指定された種類のデータの廃棄
を開始し、第２の記憶手段からデータの種類および連続
性の情報並びに開始フラグを、記憶された順番で読み出
し、第２の記憶手段から所定の値の開始フラグを読み出
した場合、その開始フラグとともに読み出されたデータ
の種類の情報が示すデータの廃棄を終了するようにした
ので、第１の記憶手段にリセット情報を書き込まなくて
済み、リセット情報とデータとを選択する手段が必要な
くなり、回路規模を小さくすることができるとともに、
その手段に起因する処理の遅延を抑制することができる
という効果がある。
送されてきたデータから、廃棄するデータ種類を示すリ
セット情報が検出されると、その廃棄するデータ種類と
所定の値の開始フラグを順番に蓄積し、制御手段が、伝
送されてきたデータからリセット情報が検出されると、
そのリセット情報により指定された種類のデータの廃棄
を開始し、第２の記憶手段からデータの種類および連続
性の情報並びに開始フラグを、記憶された順番で読み出
し、第２の記憶手段から所定の値の開始フラグを読み出
した場合、その開始フラグとともに読み出されたデータ
の種類の情報が示すデータの廃棄を終了するようにした
ので、第１の記憶手段にリセット情報を書き込まなくて
済み、リセット情報とデータとを選択する手段が必要な
くなり、回路規模を小さくすることができるとともに、
その手段に起因する処理の遅延を抑制することができる
という効果がある。
【００９８】この発明によれば、第１の記憶手段が、伝
送されてきたデータからリセット情報が検出されると、
そのリセット情報の一部を１ワードとして順番に従って
蓄積し、第２の記憶手段が、そのリセット情報の一部に
対応してリセット情報におけるその一部の位置を示すリ
セットフラグＩＤを記憶し、制御手段が、伝送されてき
たデータからリセット情報が検出されると、そのリセッ
ト情報により指定された種類のデータの廃棄を開始し、
第２の記憶手段からデータの種類および連続性の情報、
リセットフラグ並びにリセットフラグＩＤを、記憶され
た順番で読み出すとともに、第１の記憶手段からデータ
およびリセット情報を、記憶された順番で読み出し、第
２の記憶手段から所定の値のリセットフラグを読み出し
た場合、それに同期して第１の記憶手段からリセット情
報の一部を読み出し、第１の記憶手段から読み出したリ
セット情報の一部およびリセットフラグＩＤにより指定
されている種類のデータの廃棄を終了するようにしたの
で、第１の記憶手段の１ワードのビット数がデータの種
類数より小さい場合にも、同様に、データの種類が多い
場合でも一定の回路規模で、効率良くメモリにデータを
書き込むことができるという効果がある。
送されてきたデータからリセット情報が検出されると、
そのリセット情報の一部を１ワードとして順番に従って
蓄積し、第２の記憶手段が、そのリセット情報の一部に
対応してリセット情報におけるその一部の位置を示すリ
セットフラグＩＤを記憶し、制御手段が、伝送されてき
たデータからリセット情報が検出されると、そのリセッ
ト情報により指定された種類のデータの廃棄を開始し、
第２の記憶手段からデータの種類および連続性の情報、
リセットフラグ並びにリセットフラグＩＤを、記憶され
た順番で読み出すとともに、第１の記憶手段からデータ
およびリセット情報を、記憶された順番で読み出し、第
２の記憶手段から所定の値のリセットフラグを読み出し
た場合、それに同期して第１の記憶手段からリセット情
報の一部を読み出し、第１の記憶手段から読み出したリ
セット情報の一部およびリセットフラグＩＤにより指定
されている種類のデータの廃棄を終了するようにしたの
で、第１の記憶手段の１ワードのビット数がデータの種
類数より小さい場合にも、同様に、データの種類が多い
場合でも一定の回路規模で、効率良くメモリにデータを
書き込むことができるという効果がある。
【００９９】この発明によれば、第２の記憶手段が、第
１の記憶手段において同一種類のデータが連続する場
合、連続性の情報として、連続するデータ数を各データ
に対応して記憶し、制御手段が、第２の記憶手段からデ
ータ数を読み出して、そのデータ数のデータを連続して
第１の記憶手段から読み出すようにしたので、連続して
読み出すワード数を把握することができ、処理を最適化
しやすくなるという効果がある。
１の記憶手段において同一種類のデータが連続する場
合、連続性の情報として、連続するデータ数を各データ
に対応して記憶し、制御手段が、第２の記憶手段からデ
ータ数を読み出して、そのデータ数のデータを連続して
第１の記憶手段から読み出すようにしたので、連続して
読み出すワード数を把握することができ、処理を最適化
しやすくなるという効果がある。
【０１００】この発明によれば、第２の記憶手段が、第
１の記憶手段において同一種類のデータが連続する場
合、連続性の情報として、連続するデータのうちの最後
尾のデータに対応して１ビットの所定の値の停止情報を
記憶し、制御手段が、第１の記憶手段および第２の記憶
手段からデータおよびそのデータに対応する停止情報を
同期して読み出し、第２の記憶手段から所定の値の停止
情報が出現するまで、第１の記憶手段からデータを連続
して読み出すようにしたので、第２の記憶手段の各ワー
ドのビット数を１だけ増加するだけで、連続して読み出
すキューデータを簡単に把握することができ、処理を最
適化しやすくなるという効果がある。
１の記憶手段において同一種類のデータが連続する場
合、連続性の情報として、連続するデータのうちの最後
尾のデータに対応して１ビットの所定の値の停止情報を
記憶し、制御手段が、第１の記憶手段および第２の記憶
手段からデータおよびそのデータに対応する停止情報を
同期して読み出し、第２の記憶手段から所定の値の停止
情報が出現するまで、第１の記憶手段からデータを連続
して読み出すようにしたので、第２の記憶手段の各ワー
ドのビット数を１だけ増加するだけで、連続して読み出
すキューデータを簡単に把握することができ、処理を最
適化しやすくなるという効果がある。
【図１】 この発明の実施の形態１によるデータ処理回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】 実施の形態１における監視制御回路の状態遷
移図である。
移図である。
【図３】 第１７番目の種類のキューデータをリセット
する場合のタイミングチャートである。
する場合のタイミングチャートである。
【図４】 この発明の実施の形態２によるデータ処理回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図５】 実施の形態２における監視制御回路の状態遷
移図である。
移図である。
【図６】 この発明の実施の形態３によるデータ処理回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図７】 この発明の実施の形態４によるデータ処理回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図８】 従来のデータ処理回路の一例を示すブロック
図である。
図である。
５，５Ａ ＦＩＦＯ（第１の記憶手段）、６，６Ａ，６
Ｂ ＦＩＦＯ（第２の記憶手段）、７ バックエンドプ
ロセッサ部（出力手段）、８ 監視制御回路（制御手
段）。
Ｂ ＦＩＦＯ（第２の記憶手段）、７ バックエンドプ
ロセッサ部（出力手段）、８ 監視制御回路（制御手
段）。
Claims (8)
- 【請求項１】 伝送されてきた複数の種類のデータを一
時的に蓄積し、蓄積したデータを種類ごとに一括して出
力するデータ処理回路において、 複数の種類のデータを順番に蓄積する第１の記憶手段
と、 前記第１の記憶手段に記憶された各データに対応してそ
のデータの種類の情報および同一種類のデータの連続性
の情報を記憶する第２の記憶手段と、 前記第２の記憶手段に記憶された前記情報に基づいて同
一種類の複数のデータを連続して前記第１の記憶手段か
ら読み出す制御手段と、 前記制御手段により読み出されたデータを一括して出力
する出力手段とを備えることを特徴とするデータ処理回
路。 - 【請求項２】 制御手段は、第２の記憶手段に記憶され
たデータの種類の情報および同一種類のデータの連続性
の情報を、記憶された順番で読み出し、その後、そのデ
ータの種類の情報および同一種類のデータの連続性の情
報に基づいてその情報に対応するデータを第１の記憶手
段から読み出すことを特徴とする請求項１記載のデータ
処理回路。 - 【請求項３】 第１の記憶手段は、伝送されてきたデー
タから、廃棄するデータ種類を示すリセット情報が検出
されると、そのリセット情報を順番に蓄積し、 第２の記憶手段は、そのリセット情報に対応して所定の
値のリセットフラグを記憶し、 制御手段は、伝送されてきたデータからリセット情報が
検出されると、そのリセット情報により指定された種類
のデータの廃棄を開始し、前記第２の記憶手段からデー
タの種類および連続性の情報並びに前記リセットフラグ
を、記憶された順番で読み出すとともに、前記第１の記
憶手段からデータおよびリセット情報を、記憶された順
番で読み出し、前記第２の記憶手段から前記所定の値の
リセットフラグを読み出した場合、それに同期して前記
第１の記憶手段からリセット情報を読み出し、前記第１
の記憶手段から読み出したリセット情報により指定され
ている種類のデータの廃棄を終了することを特徴とする
請求項１記載のデータ処理回路。 - 【請求項４】 第２の記憶手段は、伝送されてきたデー
タから、廃棄するデータ種類を示すリセット情報が検出
されると、その廃棄するデータ種類と所定の値の開始フ
ラグを順番に蓄積し、 制御手段は、伝送されてきたデータからリセット情報が
検出されると、そのリセット情報により指定された種類
のデータの廃棄を開始し、前記第２の記憶手段からデー
タの種類および連続性の情報並びに前記開始フラグを、
記憶された順番で読み出し、前記第２の記憶手段から前
記所定の値の開始フラグを読み出した場合、その開始フ
ラグとともに読み出されたデータの種類の情報が示すデ
ータの廃棄を終了することを特徴とする請求項１記載の
データ処理回路。 - 【請求項５】 第１の記憶手段は、伝送されてきたデー
タからリセット情報が検出されると、そのリセット情報
の一部を１ワードとして順番に従って蓄積し、 第２の記憶手段は、そのリセット情報の一部に対応して
前記リセット情報におけるその一部の位置を示すリセッ
トフラグＩＤを記憶し、 制御手段は、伝送されてきたデータからリセット情報が
検出されると、そのリセット情報により指定された種類
のデータの廃棄を開始し、前記第２の記憶手段からデー
タの種類および連続性の情報、前記リセットフラグ並び
に前記リセットフラグＩＤを、記憶された順番で読み出
すとともに、前記第１の記憶手段からデータおよびリセ
ット情報を、記憶された順番で読み出し、前記第２の記
憶手段から前記所定の値のリセットフラグを読み出した
場合、それに同期して前記第１の記憶手段からリセット
情報の一部を読み出し、前記第１の記憶手段から読み出
したリセット情報の一部および前記リセットフラグＩＤ
により指定されている種類のデータの廃棄を終了するこ
とを特徴とする請求項３記載のデータ処理回路。 - 【請求項６】 第２の記憶手段は、第１の記憶手段にお
いて同一種類のデータが連続する場合、連続性の情報と
して、連続するデータ数を各データに対応して記憶し、 制御手段は、前記第２の記憶手段から前記データ数を読
み出して、そのデータ数のデータを連続して前記第１の
記憶手段から読み出すことを特徴とする請求項１記載の
データ処理回路。 - 【請求項７】 第２の記憶手段は、第１の記憶手段にお
いて同一種類のデータが連続する場合、連続性の情報と
して、連続するデータのうちの最後尾のデータに対応し
て１ビットの所定の値の停止情報を記憶し、 制御手段は、前記第１の記憶手段および前記第２の記憶
手段からデータおよびそのデータに対応する停止情報を
同期して読み出し、前記第２の記憶手段から前記所定の
値の停止情報が出現するまで、前記第１の記憶手段から
データを連続して読み出すことを特徴とする請求項１記
載のデータ処理回路。 - 【請求項８】 第１の記憶手段および第２の記憶手段
は、ＦＩＦＯであることを特徴とする請求項１記載のデ
ータ処理回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387709A JP2002190194A (ja) | 2000-12-20 | 2000-12-20 | データ処理回路 |
| US09/849,393 US20020078468A1 (en) | 2000-12-20 | 2001-05-07 | Data processor for outputting data according to their types |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387709A JP2002190194A (ja) | 2000-12-20 | 2000-12-20 | データ処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002190194A true JP2002190194A (ja) | 2002-07-05 |
Family
ID=18854588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000387709A Pending JP2002190194A (ja) | 2000-12-20 | 2000-12-20 | データ処理回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020078468A1 (ja) |
| JP (1) | JP2002190194A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515914B2 (en) * | 2001-03-21 | 2003-02-04 | Micron Technology, Inc. | Memory device and method having data path with multiple prefetch I/O configurations |
| US20040193763A1 (en) | 2003-03-28 | 2004-09-30 | Fujitsu Limited | Inter-bus communication interface device and data security device |
| JP4684194B2 (ja) * | 2006-09-19 | 2011-05-18 | 富士通株式会社 | マルチキャリア伝送方式を用いる送信装置及び受信装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621796B1 (en) * | 1999-03-22 | 2003-09-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Discard mechanism for selective repeat automatic repeat request |
| US6721316B1 (en) * | 2000-02-14 | 2004-04-13 | Cisco Technology, Inc. | Flexible engine and data structure for packet header processing |
-
2000
- 2000-12-20 JP JP2000387709A patent/JP2002190194A/ja active Pending
-
2001
- 2001-05-07 US US09/849,393 patent/US20020078468A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020078468A1 (en) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6438145B1 (en) | Transport packet distribution system and method using local header | |
| CN112084136B (zh) | 队列缓存管理方法、系统、存储介质、计算机设备及应用 | |
| US6434146B1 (en) | Use of sequencing information in a local header that allows proper synchronization of packets to subsidiary interfaces within the post-processing environment of an mpeg-2 packet demultiplexing architecture | |
| WO2004045161A1 (en) | Packet storage system for traffic handling | |
| JPH1084389A (ja) | パケット化ネットワークにおけるオーバーヘッド帯域復元方法およびシステム | |
| WO2011115900A1 (en) | Stream identifier hash table | |
| JP3417392B2 (ja) | 同期制御装置 | |
| JPH03182140A (ja) | 共通バッファ形交換装置 | |
| JP3429652B2 (ja) | ディジタル符号化多重化装置 | |
| JPH1198099A (ja) | データ多重化方法および装置 | |
| JP3506130B2 (ja) | バッファリング装置及びバッファリング方法 | |
| JP4030055B2 (ja) | フォーマット変換回路 | |
| JP2002190194A (ja) | データ処理回路 | |
| JP4428779B2 (ja) | データ多重装置 | |
| US9367496B2 (en) | DMA transfer device and method | |
| US8111721B2 (en) | Multiplexing apparatus and method | |
| US6868091B1 (en) | Apparatus and method for depacketizing and aligning packetized input data | |
| JP4126959B2 (ja) | データ転送システム、およびアクセスモニタ装置 | |
| JP2000083064A (ja) | トランスポ―トストリ―ム処理装置 | |
| KR100991122B1 (ko) | 데이터 패킷 전송 방법 및 디바이스 | |
| JP2003204511A (ja) | 多重データ転送装置 | |
| JP2001094523A (ja) | データ伝送装置およびデータ伝送方法 | |
| JP4392952B2 (ja) | 符号化装置及び符号化方法 | |
| JP2004164067A (ja) | 受信装置 | |
| JP2000023135A (ja) | データ選別装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |