JP2002246554A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板中に設けた高アスペクト比のトレ
ンチを有する半導体装置の製造方法を提供する。 【解決手段】第１の溝４が設けられた第１の半導体基板
１の溝４が設けられた面と反対側の面を研磨して、第１
の溝４の底部を露出させる工程と、前記第１の半導体基
板１の露出した第１の溝４が設けられた面に第２の溝９
が設けられた第２の半導体基板５を接着する工程と、こ
の第２の半導体基板５の第２の溝９が設けられた面と反
対側の面を研磨して、第２の溝９を露出する工程と、前
記第２の半導体基板５に第３の溝１２が設けられた第３
の半導体基板１０の第３の溝１２が設けられた面を接着
する工程とを有する半導体装置の製造方法である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板中の溝
形成又は半導体基板上の絶縁膜中のコンタクト形成技術
に関するもので、特に微細化された高アスペクト比の溝
又はコンタクトを有する半導体装置の製造方法に関わる
ものである。

【０００２】

【従来の技術】半導体装置の製造におけるドライエッチ
ング方法では、所定のパターンを有する基板を装置の真
空反応室内に設置し、その真空反応室内に反応ガスを導
入するとともに放電プラズマを発生させ、反応性イオン
によりエッチングを行う。ドライエッチングの場合、一
般的に反応性イオンと被エッチング層との反応で、蒸気
圧の高い反応生成物が生成されて、排気される。ここ
で、真空容器内の圧力、反応ガスの種類、流量及び反応
性イオンのエネルギー量によって、被エッチング膜との
反応速度や反応生成物の種類が異なってくる。

【０００３】一方、半導体装置の微細化が進み、それに
伴い高アスペクト比を有する形状加工と処理基板の面内
の加工精度向上の技術が必要とされるようになってい
る。近年、半導体集積回路は高集積密度化が進み、特に
ＤＲＡＭにおいては、ギガビットレベルの高集積密度が
要求されている。このような半導体集積回路の高集積密
度化に伴い、トレンチキャパシタやその周辺の素子分離
領域の微細化が必須技術となってきている。

【０００４】すなわち、溝（以下トレンチという）を半
導体基板中に形成する場合、ウエーハ面内の上部テーパ
ー部の角度のばらつきをΔ０．３度以下にして、深さの
ばらつきをΔ０．１μｍ以下にしつつ、トレンチ深さの
ばらつきをΔ０．４μｍ以下にすることが必要である。

【０００５】例えば、ＤＲＡＭにおけるトレンチキャパ
シタ（以下：トレンチという）は高いアスペクト比加工
技術を必要している。ここで、図９を用いて一般的なト
レンチ形状の製造方法を説明する。

【０００６】まず、図９（Ａ）に示されるように、シリ
コンからなる半導体基板５０上にＢＳＧ膜５１を成膜
し、開口部５２を有したレジスト５３を加工する。

【０００７】次に、図９（Ｂ）に示されるように、レジ
スト５３を用いてＢＳＧ膜５１を加工して半導体基板５
０表面を露出した開口部５４を形成する。

【０００８】次に、図９（Ｃ）に示されるように、開口
部５４が設けられた半導体基板５０をマグネトロンＲＩ
Ｅ装置を用い、プロセスガスのＨＢｒ／Ｏ₂／ＮＦ₃をそ
れぞれ約２００／５／３０ｓｃｃｍ、圧力約２００ｍ
Ｔ、高周波電源出力約１３００Ｗの条件でＢＳＧ膜２を
マスクとして、ドライエッチングを行い、トレンチ５５
を半導体基板５０中に形成する。

【０００９】ここで、トレンチ形状は、上部テーパー部
５６、下部テーパー部５７、トレンチボトム部５８に分
類することができる。

【００１０】

【発明が解決しようとする課題】以上のような従来の半
導体装置では、以下の課題が生じる。

【００１１】図９に示される製造方法で使用されたエッ
チング条件を用いて、シリコンのエッチングレートとア
スペクト比の依存性を調査したところ、図１０に示すよ
うにアスペクト比が高くなるに連れて、シリコンのエッ
チングレートが減少することが確認できた。

【００１２】これは、穴径が小さいほどトレンチ内部に
侵入するイオンや中性活性種（ラジカル）の量が減るこ
とおよびトレンチ内部に侵入したイオン等はトレンチ側
壁に衝突・反射しながら進むと考えられるため、被エッ
チング部（トレンチの底）に到達するまでにエネルギー
の損失が発生することによるものと考えられる。

【００１３】プラズマ密度を増加させることでイオンや
ラジカルの絶対量を増加させたり、高イオンエネルギー
の寄与により、高アスペクト領域においてのシリコンの
エッチングレートの減少率の低減は可能である。しか
し、同時にマスク材のエッチングレートも増加するた
め、選択比は下がる結果となってしまう。

【００１４】また、処理基板の面内にて均一性の良い加
工形状を確立するためには、プラズマや反応生成物の分
布の均一化を図ることや、シリコン基板界面の穴径を等
しくすることが重要である。

【００１５】すなわち、エッチングにおいては、形状制
御方法として、プラズマ密度や反応生成物の量の制御が
ある。そのため、ウエーハ面内にて均一性の良い形状を
得るためには、ウエーハ直上にて均一な密度分布を有し
たプラズマを生成させて、ウエーハの単位面積あたりに
付着する反応生成物の量を同じにしなくてはならない。

【００１６】また、図１０に示されるシリコン基板のエ
ッチングレートはアスペクト比に依存する。なお、この
アスペクト比はシリコン基板界面におけるトレンチの開
口の径に対するトレンチの深さの割合を意味する。従っ
て、同等なトレンチ形状を形成するためには、ウエーハ
直上にて均一な密度分布を有したプラズマを生成させ
て、ウエーハの単位面積あたりに付着する反応生成物の
量を同じにした上にさらに、シリコン基板界面の穴径を
等しくすることが必要である。

【００１７】しかし、均一なプラズマ生成は非常に難し
く、処理基板の大口径化がなされた際には、さらにその
困難度が増す。ここで、チャンバー内のパーツ構成やそ
れらパーツの材料、ガス種や圧力などのエッチングの際
のパラメータによって、プラズマの形態は変化する。し
かし、排気口の位置などの装置構成からの制約があり、
さらに使用するガスの種類によっては、パーツの材料は
ある程度限定されてしまう。

【００１８】また、マスク材との選択比を維持しつつ、
所望の形状を得るために用いるエッチング条件は限定さ
れてしまう。これら両者を同時に満足させることは非常
に難しく、特にパーツの材料の制約は大きく、不均一な
プラズマになりがちである。

【００１９】さらにウエーハの大口径化がなされた場合
には、ウエーハの中心部と端部との距離が長くなり、ウ
エーハ直上において、均一性の良いプラズマを得ること
は困難である。

【００２０】すなわち、アスペクト比が５以上の高アス
ペクト比の領域を形成することは困難であった。

【００２１】なお、半導体基板上の絶縁膜中に設けられ
たコンタクトの形成においても上記のトレンチ形成に際
しての課題と共通の課題がある。

【００２２】本発明の目的は以上のような従来技術の課
題を解決することにある。

【００２３】特に、本発明の目的は、半導体基板中に設
けた高アスペクト比のトレンチを有する半導体装置の製
造方法を提供することが可能である。

【００２４】さらに本発明の別の目的は、半導体基板上
の絶縁膜中に設けた高アスペクト比のコンタクトを有す
る半導体装置の製造方法を提供することが可能である。

【００２５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の特徴は、第１の溝が設けられた第１の半導
体基板の溝が設けられた面と反対側の面を研磨して、第
１の溝の底部を露出させる工程と、前記第１の半導体基
板の露出した第１の溝が設けられた面に第２の溝が設け
られた第２の半導体基板を接着する工程と、この第２の
半導体基板の第２の溝が設けられた面と反対側の面を研
磨して、第２の溝を露出する工程と、前記第２の半導体
基板に第３の溝が設けられた第３の半導体基板の第３の
溝が設けられた面を接着する工程とを有する半導体装置
の製造方法である。

【００２６】本発明の別の特徴によれば、第１の半導体
基板上に第１の深さを持ち、底部の径が第１の大きさの
溝を形成する工程と、第２の半導体基板上に第２の深さ
を持ち、開口部の径が前記第１の大きさの溝を形成する
工程と、第３の半導体基板上に第３の深さを持ち、開口
部の径が前記第１の大きさの溝を形成する工程と、溝が
設けられた前記第１の半導体基板の前記溝が設けられた
表面を第４の半導体基板上に接着する工程と、前記第４
の半導体基板に接着された第１の半導体基板の接着面の
反対側の面を研磨して、溝の底部を露出させる工程と、
前記第１の半導体基板の溝の底部が露出した側の表面上
に前記第２の半導体基板の溝が設けられた表面を接着す
る工程と、前記第１の半導体基板に接着された第２の半
導体基板の接着面の反対側の面を研磨して、溝の底部を
露出させる工程と、前記第２の半導体基板の溝の底部が
露出した側の表面上に前記第３の半導体基板の溝が設け
られた表面を接着する工程と、前記第４の半導体基板を
研磨し、前記第１の半導体基板の溝を露出させる工程と
を有する半導体装置の製造方法である。

【００２７】本発明の別の特徴によれば、第１の溝を有
する第１の半導体基板の第１の溝開口部がある表面に第
１の開口部を有するマスクが形成された第２の半導体基
板のマスク形成面を接着する工程と、前記マスクを残し
て、前記第２の半導体基板を除去する工程と、前記マス
クを除去して、前記第１の溝をエッチングする工程とを
有する半導体装置の製造方法である。

【００２８】本発明の別の特徴によれば、第１の溝を有
する第１の半導体基板上の第１絶縁層の第１の溝開口部
がある表面に第１の開口部を有するマスクが形成された
第２の半導体基板のマスク形成面を接着する工程と、前
記マスクを残して、前記第２の半導体基板を除去する工
程と、前記マスクを除去して、前記第１の溝をエッチン
グする工程とを有する半導体装置の製造方法である。

【００２９】

【発明の実施の形態】次に，図面を参照して、本発明の
実施の形態を説明する。以下の図面の記載において、同
一又は類似の部分には、同一又は類似の符号を付してい
る。ただし、図面は模式的なものであり，厚みと平面寸
法との関係、各層の厚みの比率等は、現実のものとは異
なる。従って、具体的な厚みや寸法は以下の説明を参酌
して判断すべきものである。また、図面相互間において
も互いの寸法の関係や比率が異なる部分が含まれてい
る。

【００３０】（第１の実施の形態）本発明にかかる第１
の実施の形態にかかる半導体記憶装置の製造方法を、図
１乃至３を用いて説明する。

【００３１】ここでは、一例として、放電プラズマを用
いた半導体基板を処理する方法で、高アスペクト比を有
する形状加工の一つとして、トレンチの加工工程を説明
する。まず、図２（Ａ）に示されるように、シリコンか
らなる第１半導体基板１上にＢＳＧ膜２を形成し、開口
部３を有するマスク形状とする。

【００３２】次に、図２（Ｂ）に示されるように、プロ
セスガスのＨＢｒ／Ｏ₂／ＮＦ₃をそれぞれ約２００／１
５／３０ｓｃｃｍ、圧力約１００ｍＴ、高周波電源出力
約８００Ｗの条件でＢＳＧ膜２をマスクとして、ドライ
エッチングを行い、開口部３下の第１半導体基板１中に
トレンチ上部テーパー部４の形成を行う。次に、マスク
材のＢＳＧ膜２をＷｅｔ処理にて剥離する。

【００３３】次に、図２（Ｃ）に示されるように、シリ
コンからなる第２半導体基板５表面上の一部に酸化膜層
６を形成し、これら第２半導体基板５及び酸化膜層６表
面上にマスク材としてのＢＳＧ膜７を形成する。このＢ
ＳＧ膜７の酸化膜６上以外の部分に開口部８を形成す
る。この開口部８の径は第１半導体基板１中に設けられ
たトレンチ上部テーパー部４の底部の径と等しく形成さ
れている。

【００３４】次に、図３（Ａ）に示されるように、放電
プラズマ装置、すなわち、マグネトロンＲＩＥ装置を用
いてプロセスガスのＨＢｒ／Ｏ₂／ＮＦ₃をそれぞれ約２
００／８／２４ｓｃｃｍ、圧力約１５０ｍＴ、高周波電
源出力約１３００Ｗの条件でＢＳＧ膜７をマスクとし
て、ドライエッチングを行い、開口部８下の第２半導体
基板５中にトレンチ下部テーパー部９の形成を行う。次
に、マスク材のＢＳＧ膜７をＷｅｔ処理にて剥離する。
ここでＢＳＧ膜は酸化膜に対して選択比が高いため、Ｗ
ｅｔ処理を行うことで酸化膜層が剥離することはない。

【００３５】次に、図２（Ｃ）に示された第２半導体基
板５と同様の構成となるように、シリコンからなる第３
半導体基板１０表面上の一部に酸化膜層１１を形成し、
図２（Ｃ）に示されるマスク材と同様のマスク材（図示
せず）を用いて、図２（Ｃ）と同様の開口部（図示せ
ず）を形成する。

【００３６】さらに、図３（Ｂ）に示されるようにプロ
セスガスのＨＢｒ／Ｏ₂／ＮＦ₃をそれぞれ約２００／８
／２４ｓｃｃｍ、圧力約１２０ｍＴ、高周波電源出力約
１０００Ｗの条件でドライエッチングを行い、トレンチ
ボトム部１２の形成を行う。ここで、トレンチボトム部
１２の開口部の径は、トレンチ下部テーパー部９の底部
の径と等しく形成されている。

【００３７】次に、図３（Ｃ）に示されるように表面上
に酸化膜層１３が形成されたシリコンからなる第４半導
体基板１４を第１半導体基板１のトレンチ上部テーパー
部４が形成された面に接着する。この際にボンディング
アニ−ルとして、温度９００℃、Ｎ₂の雰囲気中で約２
時間のアニールを行った。

【００３８】ここで、第１半導体基板１と第４半導体基
板１４の貼り付け方法は、図２（Ｂ）に示された第１半
導体基板１を逆さにして、その上表面に酸化膜層１３が
形成され、パターンが形成されていない第４半導体基板
１４を貼り付ける。

【００３９】ここで、図４（Ａ）に接着温度（アニール
温度）と接着強度の関係を示す。このアニールにより、
図４（Ｂ）に示すような結合が生じ、半導体基板間の接
着が可能となる。また、接着時の温度を調整すること
で、接着強度を変えることができる。

【００４０】ここでは、アニ−ルを９００℃で行ってい
て、その接着強度は約４７０ｅｒｇ／ｃｍ²になる。

【００４１】次に、図３（Ｄ）に示されるように、この
張り合わせた第１半導体基板１の上表面、すなわち、ト
レンチ上部テーパー部４が形成されていない面をＣＭＰ
を用いて研磨して、第１貼り付け半導体基板１５を形成
する。ここで、上部テーパー部のトレンチの深さが約
１．５μｍ程度の深さになるまで研磨を行う。また、上
部テーパー部のトレンチの底部は、後の工程において貼
り付けていく下部テーパー部と導通させる必要があるた
め、露出した状態にする必要がある。

【００４２】次に、図１（Ａ）に示されるように、この
第１貼り付け半導体基板１５に第２半導体基板５を貼り
付ける。すなわち、第１貼り付け半導体基板１５上に
は、図３（Ａ）に示された第２半導体基板を逆さにして
貼り付ける。この貼り付け条件は先に図３（Ｃ）にて示
された２つの半導体基板の貼り付け条件と同様である。

【００４３】次に、第２半導体基板５のトレンチ下部テ
ーパー部９の開口面と反対側の面を研磨する。この研磨
条件は図３（Ｄ）に示された研磨の際の研磨条件と同様
である。ここで、第２半導体基板５の研磨は、トレンチ
下部テーパー部９の垂直トレンチの底が露出するまで行
う。このようにして、第１貼り付け半導体基板１５と第
２半導体基板５を貼り付け、研磨を行って第２貼り付け
基板１６を形成する。

【００４４】次に、第２貼り付け半導体基板１６表面上
に第３半導体基板１０を貼り付けて、第３貼り付け半導
体基板１７を形成する。ここで、第２貼り付け半導体基
板１６に貼り付けられた第３半導体基板１０は図３
（Ｂ）に示された状態から逆さにして貼り付ける。この
貼り付け条件は先に図３（Ｃ）にて示された２つの半導
体基板の貼り付け条件と同様である次に、図１（Ｃ）に
示されるように第４半導体基板１４をＣＭＰで研磨し
て、酸化膜層１３にＷｅｔ処理又はＣＭＰを施すことに
より、酸化膜層１３が形成された第４半導体基板１４及
び酸化膜層１３を除去して、トレンチ上部テーパー部４
の開口部を露出させて第４貼り付け半導体基板１８を形
成する。ここで、図１（Ｃ）に示される半導体装置は図
１（Ｂ）に示される半導体装置を上下逆にして示してい
る。こうして、トレンチ上部テーパー部４、トレンチ下
部テーパー部９、及びトレンチボトム部１２を有するト
レンチ１９を備えた半導体装置の形成が可能となる。

【００４５】本実施の形態では、第２半導体基板５の貼
り付け回数を１回としたが、貼り付け回数を任意に変え
ることで、所望のアスペクト比を有したトレンチ形状の
形成が可能である。

【００４６】すなわち、トレンチ深さは第２半導体基板
５の貼り付け回数に依存する。例えば、図１（Ａ）に示
される工程の後に再び別に用意した第２半導体基板５を
図２（Ａ）に示す第２半導体基板５の上に接着し、その
表面をトレンチ下部テーパー部９が露出するまで研磨を
行うことで、トレンチ下部テーパー部９の長さが２倍と
なり、後の工程は同様に行うことで、アスペクト比がよ
り大きいトレンチを備えた半導体装置を形成することが
できる。もちろん、第２半導体基板５の貼り付け回数は
さらにより多くの回数行うことができ、貼り付け回数に
比例してアスペックト比が増加する。

【００４７】なお、第２半導体基板５のトレンチを深く
できれば所望のアスペクト比のトレンチ形状が得られる
が、高アスペクト比のトレンチをひとつの基板中に形成
することは困難である。ここで、トレンチの深さは例え
ば約６μｍ程度である。

【００４８】さらに深いトレンチ、例えば、最終の所望
のトレンチの深さが１０μｍの場合、第２半導体基板５
のトレンチ深さを２μｍとして、この第２半導体基板５
を４回貼り合わせにしたり、第２半導体基板５のトレン
チ深さを３μｍとして、この第２半導体基板５を３回貼
り合わせるなどして形成する。ここで、トレンチボトム
部での深さでも調整を行う。

【００４９】ここで、アスペクト比αはトレンチ深さを
トレンチの開口径（シリコン界面の径）で割った値とな
る。トレンチ開口径は変化しないので,アスペクト比α
は貼り付け回数と比例関係になる。

【００５０】本実施の形態によれば、アスペクト比の小
さいパターンを形成した半導体基板を貼り合わせをし、
研磨を行うことで、高アスペクト比を有する形状の形成
が可能である。また、半導体基板を処理する方法におい
て、少なくとも二つ以上の半導体基板を重ね合わせるこ
とで、高アスペクト比を有する形状の形成およびその制
御を行うことができる。

【００５１】（第２の実施の形態）本発明にかかる第２
の実施の形態にかかる半導体記憶装置の製造方法を、図
５乃び図６を一例として用いて説明する。

【００５２】ここでは、一例として、放電プラズマを用
いた半導体基板を処理する方法で、高アスペクト比を有
する形状加工の一つとして、トレンチの加工工程を説明
する。まず、図５（Ａ）に示されるように、シリコンか
らなる第１半導体基板１上にＢＳＧ膜２を形成し、開口
部３を有するマスク形状とする。

【００５３】次に、図５（Ｂ）に示されるように、放電
プラズマ装置、すなわち、マグネトロンＲＩＥ装置を用
いてプロセスガスのＨＢｒ／Ｏ₂／ＮＦ₃をそれぞれ約２
００／８／２４ｓｃｃｍ、圧力約１５０ｍＴ、高周波電
源出力約１３００Ｗの条件でＢＳＧ膜２をマスクとし
て、ドライエッチングを行い、開口部３下の第１半導体
基板１中にトレンチ２０の形成を行う。

【００５４】しかし、マスク材であるＢＳＧ膜２の残膜
量を０．１μｍ以上確保する必要があるため、必然と加
工可能なトレンチの深さは決定されてしまう。そこで、
図５（Ｂ）に示したようなトレンチ２０を例えば約６μ
ｍの深さで形成する。

【００５５】次に、このトレンチ２０内にポリシリコン
２１を埋め込み、プロセスガスの次に、マスク材のＢＳ
Ｇ膜２をＷｅｔ処理にて剥離する。

【００５６】次に、図５（Ｃ）に示されるように、シリ
コンからなる第２半導体基板２２表面上にシリコン窒化
膜２３を形成し、このシリコン窒化膜２３上にＢＳＧ膜
２４を形成する。次に、これらシリコン窒化膜２３及び
ＢＳＧ膜２４中に開口部２５を設けて、第２半導体基板
２２表面を露出させる。この開口部２５の径は第１半導
体基板１中のトレンチ２０の開口部の径と等しく形成さ
れている。第２半導体基板２２において、ＢＳＧ膜２４
の膜厚は約１μｍであり、シリコン窒化膜２３の膜厚は
約０．２μｍである。

【００５７】次に、図６（Ａ）に示されるように表面上
にＢＳＧ膜２４が形成された第２半導体基板２２を第１
半導体基板１のトレンチ２０が形成された面に接着す
る。この際にボンディングアニ−ルとして、温度９００
℃、Ｎ₂の雰囲気中で約２時間のアニールを行った。

【００５８】ここで、第１半導体基板１と第２半導体基
板２２の貼り付け方法は、図５（Ｃ）に示された第２半
導体基板２２を逆さにして、第１半導体基板１を貼り付
ける。

【００５９】ここでは、アニ−ルを９００℃で行ってい
て、その接着強度は約４７０ｅｒｇ／ｃｍ²になる。

【００６０】次に、図６（Ｂ）に示されるように、この
貼り合わせた第１半導体基板１の上表面、すなわち、開
口部２５が形成されていない面をＣＭＰを用いて研磨し
て、第１貼り付け半導体基板２６を形成する。ここで、
第２半導体基板２２のシリコン窒化膜２３が露出するま
で研磨を行う。さらにトレンチ２０中のポリシリコン層
２１を完全に除去して、第１貼り付け半導体基板２６を
形成する。

【００６１】トレンチ部２０内のポリシリコン層２１は
混酸を用いたウエット処理にて、酸化膜やシリコン基板
に対して選択比を確保しながら除去できる。ここで、第
２半導体基板２２のシリコン窒化膜２３は図６（Ａ）の
工程において、ＣＭＰにてシリコンを研磨する際のスト
ッパーの役割を果たしていて、その膜厚が薄くなる程度
であれば問題はないが、除去されてしまうのは好ましく
ない。

【００６２】第１半導体基板１と第２半導体基板２２の
貼り合わせにおいては、第１半導体基板１に設けられた
トレンチ２０の開口部と第２半導体基板２２上に設けら
れた開口部２５との位置を完全に一致させることが望ま
しい。ただし、トレンチの開口径は約０．４μｍ程度で
あり、１００分の数μｍ程度のすれは問題にはならな
い。

【００６３】さらに第１半導体基板１に設けられたトレ
ンチ２０の開口部の径と第２半導体基板２２上に設けら
れた開口部２５の径とが等しいことが望ましいが、第２
半導体基板２２上に設けられた開口部２５の径が第１半
導体基板１に設けられたトレンチ部２０の開口部の径よ
りも小さければ構わない。

【００６４】ここで、第１半導体基板１中に形成された
トレンチ２０内にポリシリコン層２１を埋め込むのは、
第２半導体基板２２のシリコン部分をＣＭＰで研磨した
時にトレンチ２０内部に研磨剤などが入り込むことを防
止するためである。なお、場合によっては、第１半導体
基板１中のトレンチ２０内にポリシリコン層２１を埋め
込まなくてもよい。

【００６５】次に、図６（Ｃ）に示されるように、第２
半導体基板２２のシリコン窒化膜２３及びＢＳＧ膜２４
をマスク材としたこの第１貼り付け半導体基板２６を用
いて、図５（Ｂ）において使用したエッチング装置及び
エッチング条件を用いてトレンチ形状の追加工を行い、
さらに深いトレンチ２７を形成する。

【００６６】ここで、図６（Ｂ）の状態からエッチング
を行い、マスク材であるシリコン窒化膜２３は完全に削
り取られ、ＢＳＧ膜２４は一部のみ残る。図６（Ｃ）の
工程で、エッチング後にフッ酸処理にてこのＢＳＧ膜２
４の残膜を剥離した状態となり、第２半導体基板２２は
無くなっている。

【００６７】本実施の形態では、追加工時に新マスクと
なる第２半導体基板２２の貼り合わせを一回としたが、
貼り合わせ回数を変化させることで、所望の深さをもっ
たトレンチ形状の加工は可能である。

【００６８】すなわち、図６（Ｂ）に示された工程で
は、トレンチの深さは約６μｍであるが、この状態でエ
ッチングを行うとトレンチの深さをより深く形成するこ
とが可能である。次に図６（Ｃ）に示された工程の後
に、再度ポリシリコンを成膜して、ＣＭＰを行うこと
で、図５（Ｂ）の状態となる。この時のトレンチの深さ
は約８μｍとなり、第２半導体基板２２の張り合わせ回
数を増やすことで、トレンチの深さが深く形成できる。

【００６９】また、マスク材としてＢＳＧ膜とシリコン
窒化膜構造を用いたが、別のマスク材を用いることで
も、十分にトレンチ形状の追加工は可能である。すなわ
ち、ＴＥＯＳ膜を用いることができる。

【００７０】本実施の形態によれば、放電プラズマを用
い、半導体基板を処理する方法において、少なくとも二
つ以上の半導体基板を重ね合わせ、目的とする加工形状
のマスク材の厚さを厚くすることができる。

【００７１】すなわち、半導体基板を処理する方法にお
いて、少なくとも二つ以上の半導体基板を重ね合わせる
ことで、シリコン基板に加工する高アスペクト比を有す
るトレンチの形成およびその制御を行うことができる。

【００７２】さらに、本実施の形態によれば、第１の実
施の形態よりも少ない製造工程数を用いて、高アスペク
ト比のトレンチを有する半導体装置を製造することが可
能である。

【００７３】なお、第１の実施の形態において説明した
応用例や変形例などは適宜、本実施の形態においても適
用できる。

【００７４】（第３の実施の形態）本実施の形態は、上
部配線と下部配線とを絶縁膜を貫いて接続するコンタク
トホールに適用したものであり、図７及び図８を用いて
説明する。

【００７５】まず、図７（Ａ）に示されるようにシリコ
ンからなる第１半導体基板３０上にＢＳＧ膜３１を形成
する。このＢＳＧ膜３１の上にレジスト３２を形成す
る。このレジスト中に開口部３３を形成する。

【００７６】次に、図７（Ｂ）に示されるように放電プ
ラズマ装置、すなわち、マグネトロンＲＩＥ装置を用い
てプロセスガスのＣ₄Ｆ₈／ＣＯ／Ａｒ／Ｏ₂をそれぞれ
約１０／７０／２５０／１０ｓｃｃｍ、圧力約５０ｍ
Ｔ、高周波電源出力約２２００Ｗの条件でＢＳＧ膜２を
マスクとして、ドライエッチングを行い、開口部３３下
のＢＳＧ膜３１中にコンタクト３４の形成を行う。

【００７７】本実施の形態では、被エッチング膜が第
１、第２の実施の形態ではシリコンであったものを層間
絶縁膜であるＢＳＧ膜（酸化膜）としているため、エッ
チング条件を他の実施の形態と異ならせている。

【００７８】このとき、コンタクト３４の深さは約1μ
ｍであり、マスク材であるレジスト３２の残膜量は０．
０５μｍ程度であるため、所望とする深さ１．５μｍの
コンタクト形状の形成は不可能である。

【００７９】そこで、図７（Ｃ）に示されるようなシリ
コンからなる第２半導体基板３５、この第２半導体基板
３５上に形成されたＢＳＧ膜３６、このＢＳＧ膜３６上
のポリシリコン層３７を用意する。このポリシリコン層
３７及びＢＳＧ膜３６中には第２半導体基板３５表面が
露出する開口部３８が設けられている。この開口部３８
の径は第１半導体基板３０上に設けられたコンタクト３
４の開口部の径と等しく形成される。ここで、第２半導
体基板３５上のＢＳＧ膜３６の膜厚は約０．０５μｍ程
度、ポリシリコン層３７の膜厚は約０．３μｍ程度であ
る。

【００８０】次に、図８（Ａ）に示されるように第１半
導体基板３０のコンタクト３４の開口部が形成された面
に第２半導体基板３５の開口部３８が設けられた面を接
着する。この際にボンディングアニ−ルとして、温度９
００℃、Ｎ₂の雰囲気中で約２時間のアニールを行っ
た。

【００８１】ここで、第１半導体基板３０と第２半導体
基板３５の貼り付け方法は、図７（Ｃ）に示された第２
半導体基板３５を上下逆さにして、第１半導体基板３０
上に貼り付ける。

【００８２】ここでは、アニ−ルを９００℃で行ってい
て、その接着強度は約４７０ｅｒｇ／ｃｍ²になる。

【００８３】第１半導体基板３０と第２半導体基板３５
の貼り合わせにおいては、第１半導体基板３０に設けら
れたコンタクト３４の開口部と第２半導体基板３５上に
設けられた開口部３８との位置を完全に一致させること
が望ましい。

【００８４】次に、図８（Ｂ）に示されるように、この
貼り合わせた第２半導体基板３５の上表面、すなわち、
開口部３８が形成されていない面をＣＭＰを用いて研磨
して、第１貼り付け半導体基板３９を形成する。ここ
で、第２半導体基板３５のＢＳＧ３６が露出するまで研
磨を行う。

【００８５】次に、図８（Ｃ）に示されるように、ポリ
シリコン層３７及びＢＳＧ膜３６をマスク材とした第１
貼り付け半導体基板３９を用い、図７（Ｂ）において用
いたエッチング装置及びエッチング条件を用いて、コン
タクト形状の追加工を行うことで、さらに深いコンタク
ト４０を形成する。

【００８６】ここで、コンタクト４０の深さは約１．５
μｍであり、コンタクトが形成される層間絶縁膜はＢＳ
Ｇに限らず、ＢＰＳＧやＴＥＯＳなども適用できる。

【００８７】本実施の形態では、追加工時に新マスクと
なる第２半導体基板３５の貼り合わせを一回としたが、
貼り合わせ回数を変えることで、所望の深さをもったコ
ンタクト形状の加工が可能である。

【００８８】第２半導体基板３５上のＢＳＧ膜３６は、
図８（Ａ）の工程から図８（Ｂ）の工程におけるＣＭＰ
の際、もしくは第１貼り付け半導体基板３９を用いての
エッチング時に無くなる。そして、第１貼り付け半導体
基板３９からエッチングを行い、残ったポリシリコン層
３７は混酸によるウエット処理を用いて除去でき、図８
（Ｃ）又は図７（Ｂ）に示される構造となる。ここで、
図７（Ｂ）に示されたの構造の場合、コンタクト部の深
さは不十分なため、図７（Ｃ）に示される第構造の第２
半導体基板３５をさらに繰り返す工程数分用意して、さ
らに一連の製造工程を繰り返す。

【００８９】また、ここではマスク材としてポリシリコ
ン層／ＢＳＧ膜構造を用いたが、別のマスク材を用いる
ことでも、十分にコンタクト形状の追加工は可能であ
る。

【００９０】また、第２半導体基板３５上のＢＳＧ膜３
６に代えて、ＴＥＯＳやＢＰＳＧを用いることが可能で
ある。

【００９１】また、第２半導体基板３５上のポリシリコ
ン膜３７に代えて、シリコン窒化膜を適用することもで
きる。このシリコン窒化膜を用いる場合は、ポリシリコ
ン膜の厚さの約１．５倍程度、例えば約０．４５μｍ程
度の厚さとすることが必要となる。

【００９２】本実施の形態によれば、半導体基板の貼り
合わせと研磨を行い、マスク材の積み重ねをすること
で、追加加工が可能となり、高アスペクト比を有するコ
ンタクトの加工が可能である。

【００９３】さらに、放電プラズマを用い、半導体基板
を処理する方法にて、少なくとも一つ以上の半導体基板
を重ね合わせ、目的とする加工形状のマスクパターン
を、同じ位置に少なくとも一回以上形成することで、絶
縁膜層中に高アスペクト比を有するコンタクトの形成お
よびその制御を行うことができる。

【００９４】このように、本実施の形態によれば、比較
的少ない工程数で、高アスペクト比のコンタクトを有す
る半導体装置を形成することができ、半導体装置の微細
化が可能であり、1ウエーハあたりの半導体装置の収量
を増加できる。

【００９５】上記各実施の形態においては、トレンチ又
はコンタクトを半導体基板中にひとつ形成する場合を説
明したが、その場合に限られるものではなく、複数個互
いに分離されながら形成できる。その場合、半導体基板
表面から見ると井桁状に形成されてもよい。

【００９６】

【発明の効果】本発明によれば、半導体基板中に設けた
高アスペクト比のトレンチを有する半導体装置の製造方
法を提供することが可能である。

【００９７】さらに本発明によれば、半導体基板上の絶
縁膜中に設けた高アスペクト比のコンタクトを有する半
導体装置の製造方法を提供することが可能である。

【図面の簡単な説明】

【図１】 （Ａ）は、本発明における第１の実施の形態
にかかる半導体装置の製造方法の一工程を表す断面図で
あり、（Ｂ）は本発明における第１の実施の形態にかか
る半導体装置の製造方法の一工程を表す断面図であり、
（Ｃ）は本発明における第１の実施の形態にかかる半導
体装置の製造方法の一工程を表す断面図である。

【図２】（Ａ）は、本発明における第１の実施の形態に
かかる半導体装置の製造方法の一工程を表す断面図であ
り、（Ｂ）は本発明における第１の実施の形態にかかる
半導体装置の製造方法の一工程を表す断面図であり、
（Ｃ）は本発明における第１の実施の形態にかかる半導
体装置の製造方法の一工程を表す断面図である。

【図３】（Ａ）は、本発明における第１の実施の形態に
かかる半導体装置の製造方法の一工程を表す断面図であ
り、（Ｂ）は本発明における第１の実施の形態にかかる
半導体装置の製造方法の一工程を表す断面図であり、
（Ｃ）は本発明における第１の実施の形態にかかる半導
体装置の製造方法の一工程を表す断面図であり、（Ｄ）
は本発明における第１の実施の形態にかかる半導体装置
の製造方法の一工程を表す断面図である。

【図４】（Ａ）は、本発明における第１の実施の形態に
かかるシリコン基板貼り合わせ温度と接着強度の関係を
示す特性図であり、（Ｂ）は、本発明における第１の実
施の形態にかかるシリコン基板貼り合わせにおける化学
結合状態を表す化学式を示す図である。

【図５】 （Ａ）は、本発明における第２の実施の形態
にかかる半導体装置の製造方法の一工程を表す断面図で
あり、（Ｂ）は本発明における第２の実施の形態にかか
る半導体装置の製造方法の一工程を表す断面図であり、
（Ｃ）は本発明における第２の実施の形態にかかる半導
体装置の製造方法の一工程を表す断面図である。

【図６】（Ａ）は、本発明における第２の実施の形態に
かかる半導体装置の製造方法の一工程を表す断面図であ
り、（Ｂ）は本発明における第２の実施の形態にかかる
半導体装置の製造方法の一工程を表す断面図であり、
（Ｃ）は本発明における第２の実施の形態にかかる半導
体装置の製造方法の一工程を表す断面図である。

【図７】 （Ａ）は、本発明における第３の実施の形態
にかかる半導体装置の製造方法の一工程を表す断面図で
あり、（Ｂ）は本発明における第３の実施の形態にかか
る半導体装置の製造方法の一工程を表す断面図であり、
（Ｃ）は本発明における第３の実施の形態にかかる半導
体装置の製造方法の一工程を表す断面図である。

【図８】（Ａ）は、本発明における第３の実施の形態に
かかる半導体装置の製造方法の一工程を表す断面図であ
り、（Ｂ）は本発明における第３の実施の形態にかかる
半導体装置の製造方法の一工程を表す断面図であり、
（Ｃ）は本発明における第３の実施の形態にかかる半導
体装置の製造方法の一工程を表す断面図である。

【図９】（Ａ）は、従来の半導体装置の製造方法の一工
程を表す断面図であり、（Ｂ）は従来の半導体装置の製
造方法の一工程を表す断面図であり、（Ｃ）は従来の半
導体装置の製造方法の一工程を表す断面図である。

【図１０】アスペクト比とシリコンのエッチングレート
の関係を示す特性図。

【符号の説明】

１，３０ 第１半導体基板 ２、７，２４，３１，３６ ＢＳＧ膜 ３、８，２５、３３，３８ 開口部 ４ トレンチ上部テーパー部 ５，２２，３５ 第２半導体基板 ６，１１，１３ 酸化膜層 ９ トレンチ下部テーパー部 １０ 第３半導体基板 １２ トレンチボトム部 １４ 第４半導体基板 １５，２６，３９ 第１貼り付け半導体基板 １６ 第２貼り付け半導体基板 １７ 第３貼り付け半導体基板 １８ 第４貼り付け半導体基板 １９，２０，２７ トレンチ ２１ ポリシリコン層 ２３ シリコン窒化膜 ３２ レジスト ３４，４０ コンタクト ３７ ポリシリコン膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 27/10 ６２５Ｚ 27/108 21/8242 Ｆターム(参考） 4M104 AA01 DD06 DD08 DD09 DD12 DD16 DD17 DD19 DD99 EE15 EE16 EE17 FF06 FF40 GG16 HH14 5F032 AA36 AA37 DA23 DA24 DA28 DA33 DA71 DA74 5F033 MM30 NN32 QQ07 QQ09 QQ11 QQ12 QQ13 QQ19 QQ28 QQ35 QQ46 QQ48 RR02 RR06 RR13 SS04 VV16 XX04 5F038 AC01 AC06 AC10 DF05 EZ15 EZ20 5F083 AD15 MA01 PR03 PR07 PR33 PR40

Claims (7)

【特許請求の範囲】
1. 【請求項１】第１の溝が設けられた第１の半導体基板の
   溝が設けられた面と反対側の面を研磨して、第１の溝の
   底部を露出させる工程と、 前記第１の半導体基板の露出した第１の溝が設けられた
   面に第２の溝が設けられた第２の半導体基板を接着する
   工程と、 この第２の半導体基板の第２の溝が設けられた面と反対
   側の面を研磨して、第２の溝を露出する工程と、 前記第２の半導体基板に第３の溝が設けられた第３の半
   導体基板の第３の溝が設けられた面を接着する工程とを
   有することを特徴とする半導体装置の製造方法。
2. 【請求項２】前記第２の溝を露出する工程の後で、第３
   の半導体基板を接着する工程の前に、前記第２の半導体
   基板の露出した第２の溝が設けられた面に第４の溝が設
   けられた第４の半導体基板を接着する工程と、 この第４の半導体基板の溝が設けられた面と反対側の面
   を研磨して、第４の溝を露出する工程とをさらに有する
   ことを特徴とする請求項１記載の半導体装置の製造方
   法。
3. 【請求項３】前記第４の溝を露出する工程の後に前記Ｎ
   −１（Ｎは５以上の整数）番目の溝が設けられた面に第
   Ｎ番目の溝が設けられた第Ｎ番目の半導体基板を接着す
   る工程と、 この第Ｎ番目の半導体基板の溝が設けられた面と反対側
   の面を研磨して、第Ｎ番目の溝を露出する工程とをＮ−
   ４回繰り返して有することを特徴とする請求項２記載の
   半導体装置の製造方法。
4. 【請求項４】第１の半導体基板上に第１の深さを持ち、
   底部の径が第１の大きさの溝を形成する工程と、 第２の半導体基板上に第２の深さを持ち、開口部の径が
   前記第１の大きさの溝を形成する工程と、 第３の半導体基板上に第３の深さを持ち、開口部の径が
   前記第１の大きさの溝を形成する工程と、 溝が設けられた前記第１の半導体基板の前記溝が設けら
   れた表面を第４の半導体基板上に接着する工程と、 前記第４の半導体基板に接着された第１の半導体基板の
   接着面の反対側の面を研磨して、溝の底部を露出させる
   工程と、 前記第１の半導体基板の溝の底部が露出した側の表面上
   に前記第２の半導体基板の溝が設けられた表面を接着す
   る工程と、 前記第１の半導体基板に接着された第２の半導体基板の
   接着面の反対側の面を研磨して、溝の底部を露出させる
   工程と、 前記第２の半導体基板の溝の底部が露出した側の表面上
   に前記第３の半導体基板の溝が設けられた表面を接着す
   る工程と、 前記第４の半導体基板を研磨し、前記第１の半導体基板
   の溝を露出させる工程とを有することを特徴とする半導
   体装置の製造方法。
5. 【請求項５】第１の溝を有する第１の半導体基板の第１
   の溝開口部がある表面に第１の開口部を有するマスクが
   形成された第２の半導体基板のマスク形成面を接着する
   工程と、 前記マスクを残して、前記第２の半導体基板を除去する
   工程と、 前記マスクを除去して、前記第１の溝をエッチングする
   工程とを有することを特徴とする半導体装置の製造方
   法。
6. 【請求項６】前記第１の溝をエッチングする工程の後
   に、第Ｎ（Ｎは２以上の整数）の開口部を有するマスク
   が形成された第Ｎ＋１番目の半導体基板のマスク形成面
   を接着する工程と、 前記マスクを残して、前記第Ｎ＋１番目の半導体基板を
   除去する工程と、前記マスクを除去して、前記第１の溝
   をエッチングする工程とをさらＮ−１回繰り返して有す
   ることを特徴とする請求項５記載の半導体装置の製造方
   法。
7. 【請求項７】第１の溝を有する第１の半導体基板上の第
   １絶縁層の第１の溝開口部がある表面に第１の開口部を
   有するマスクが形成された第２の半導体基板のマスク形
   成面を接着する工程と、 前記マスクを残して、前記第２の半導体基板を除去する
   工程と、 前記マスクを除去して、前記第１の溝をエッチングする
   工程とを有することを特徴とする半導体装置の製造方
   法。