JPH01290236A - 幅の広いトレンチを平坦化する方法 - Google Patents

幅の広いトレンチを平坦化する方法

Info

Publication number
JPH01290236A
JPH01290236A JP1048661A JP4866189A JPH01290236A JP H01290236 A JPH01290236 A JP H01290236A JP 1048661 A JP1048661 A JP 1048661A JP 4866189 A JP4866189 A JP 4866189A JP H01290236 A JPH01290236 A JP H01290236A
Authority
JP
Japan
Prior art keywords
layer
dielectric
dielectric layer
trench
wide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1048661A
Other languages
English (en)
Inventor
Charles P Breiten
チヤールズ・フイリツプ・ブライテン
David Stanasolovich
デビツド・スタナソロヴイツチ
Jacob F Theisen
ジヤコブ・フレドリツク・タイセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01290236A publication Critical patent/JPH01290236A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step
    • H10P95/064—Planarisation of inorganic insulating materials involving a dielectric removal step the removal being chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、一般に集積回路表面の平坦化に関するもので
、特に、半導体基板表面の幅の広い誘電体で充てんした
分離トレンチの平坦化に関するものである。
Ｂ、従来技術 半導体集積回路中のデバイスを分離するために、酸化シ
リコン等の誘電体絶縁材料で充てんしたトレンチは、他
の分離技術よりもデバイス密度が著しく改良されること
が知られている。しかし、トレンチに誘導体その他の絶
縁材料を堆積させると、その表面は著しく凹凸になる。
この凹凸が過度になると、異常なデバイス洩れや不完全
な分離の原因となり、ひいてはメタライゼーシヨンの欠
陥を生じることがある。この影響は、後の加工の結果倍
加されることがあるため、トレンチと、このトレンチに
よって分離されるデバイスを含む基板は、できるだけ平
坦であることが重要である。
°各種のトレンチが知られているが、集積回路中の１つ
のデバイスを他のデバイスから分離するには、一般に深
く狭いトレンチが使用されている。
たとえば、あるトレンチは、１つのトランジスタを他の
トランジスタから分離する。浅いトレンチは、デバイス
内の個々の素子の分離に、たとえば、バイポーラ・トラ
ンジスタ中のベースをコレクタから（０ＭＯ８ＦＥＴで
はソースをドレインから）分離するために使用される。
幅の広いトレンチも一般に使用され、メタライゼーシヨ
ン・パターンを付着させる領域として用いられる。浅い
トレンチ、深いトレンチ及び幅の広いトレンチのいずれ
かを使ってデバイスを分離することができる。
一般に、これらのトレンチは酸化シリコン、窒化シリコ
ン等の誘電材料で充てんする。これらの材料は一般に化
学蒸着（ＣＶＤ）等のコンフォーマル・コーティングに
よって付着させる。
したがって、単一の集積回路内に各種のトレンチが存在
するが、それらのすべて°を分離のため誘電材料で充て
んし、異常な洩れやメタライゼーシヨンの欠陥を防止す
るために平坦化しなければならない。比較的狭いトレン
チは、コンフォーマル分離層により、比較的容易に平坦
化することができるが、幅の広いトレンチを完全に平坦
化することははるかに困難である。狭いトレンチを完全
に平坦化する方法を用いると、一般に幅の広いトレンチ
から多くの誘電体が除去されてしまう。
Ｃ０発明が解決しようとする問題点 従来技術では、誘電体で充てんした幅の広いトレンチを
平坦化するための各種の方法が提案されている。提案さ
れた方法の１つは、幅の広い有機物のプラグを形成させ
、これを深いトレンチ内で誘電体に変換する方法である
。樹脂ガラス等の有機材料をトレンチ中に堆積させた後
、電子線に当ててストリッピング溶剤に対して不溶性に
する。
過剰の材料は、適当な溶剤またはエッチ液で除去する。
有機材料のプラグを、酸素雰囲気中で加熱して酸化物に
変換する。次に基板全体に二酸化シリコン層を付着させ
、エッチ・バック゛して表面を平坦化させる。この方法
は、有機材料中に不純物が存在し、また電子線をトレン
チに正確に位置合わせする必要があるという欠点がある
。また、電子線露出装置は高価であり、製造経費を節減
するため、できる限り使用を避けるべきである。
幅の広いトレンチを充てんするもう一つの方法は、幅の
広いトレンチ上の区域の一部をフォトレジストでマスク
して、トレンチ中に幅の広い誘電性プラグを形成する方
法である。誘電体のコンフォーマル・コーティングを基
板上に付着させた後、フォトレジスト層を塗布し、通常
のフォトリソグラフィによりパターン付けする。エツチ
ングにより、幅の広いトレンチの中央に幅の広い誘電体
のプラグを形成させて、実質的に幅の広いトレンチを、
元のトレンチの両側の２本の狭いトレンチに変換する。
次に、この狭いトレンチを第２の誘電体のコンフォーマ
ル・コーティングとフォトレジストで充てんし、エッチ
・バックして表面を平坦化させる。この方法は、高価な
フォトリソグラフィ装置を使用しなければならず、フォ
トレジスト・マスクを下のトレンチ構造に正確に位置合
わせする必要がある。
さらに別の方法は、誘電体のコンフォーマル層の上面に
塗布したフォトレジスト層を完全に平坦にした後、レジ
ストと酸化シリコンとを１対１のエッチ速度比で非選択
的にエツチングすることにより、幅の広いトレンチを平
坦化するものである。
この方法は、最初に標準のフォトマスキング法または自
己整合法により、深いトレンチ上にフォトレジストのプ
ラグを形成させた後、第２のフォトレジスト層を塗布し
て平坦な表面を得る。この方法には、レジストのエッチ
特性が不均一であり、また１対１のエッチ速度比が製造
環境で実現し維持するのが困難であるという問題がある
。さらに、レジスト層は平坦化用レジストをリフローさ
せる時、または反応性エツチング時に、波を形成するこ
とがある。これらの影響があいまって、幅の広い分離ト
レンチ中の誘電体表面が波を打ち、１対１のエッチ速度
比を維持しないと、半導体基板表面と平坦にならない。
この発明の主目的は、半導体基板表面中の誘電体で充て
んした幅の広いトレンチを平坦化する改良法を提供する
ことにある。
この発明の他の目的は、誘電体で充てんした幅の広いト
レンチを平坦化するための、自己整合法を提供すること
にある。
この発明の他の目的は、選択性の高いエツチングを使用
し、これにより、終点制御の条件を緩和し、工程に幅を
もたせる方法を提供することにある。
さらに、この発明の他の目的は、誘電体で充てんした幅
の広いトレンチを平坦化するために、高価で長時間を要
するフォトリソグラフィを必要としない方法を提供する
ことにある。
Ｄ０問題点を解決するための手段 上記及びその他の目的は、周知のエツチング技法を用い
て、半導体基板の表面に一連の幅の広いトレンチと幅の
狭いトレンチを形成することによって達成される。第１
の誘電体を、半導体表面の広いトレンチと狭いトレンチ
のパターンの上にコンフォーマルに付着させる。次に、
好ましくは異なる誘電材料の第２の層を、第１の誘電体
上に付着させる。次に、フォトレジストやポリイミド等
の厚い有機物の層を塗布し、さらに構造を平坦化させる
。第２の層は、第１の誘電体層に対するエッチ・マスク
として機能するように、第１の層及び有機層とはエッチ
特性が異なるものでなければならない。次に有機層を、
デバイス領域及び狭いトレンチの上の第２の層の表面ま
でエッチ・バックする。この時点で有機材料の一部は広
いトレンチの上の凹部中に残っている。次に、露出した
領域中の第２の層をエツチングし、広いトレンチ領域を
保護するエッチ・マスクを形成させる。次いで、第１の
誘電体層をデバイス及び狭いトレンチ領域中で露出させ
る。次に、半導体表面で終点が検出されるまで、第２の
層に選択性の高いエツチングを行なう。次に、第２の層
のマスキング部分をエツチングその他の手段によって除
去する。必要があれば、第１の誘電体の第２の層を付着
させ、エッチ・バックして、半導体基板の表面を平坦化
させる。
Ｅ、実施例 第２ａ図ないし第２ｃ図は、誘電体で充てんした幅の広
いトレンチを平坦化する従来技術における問題点を示す
。第２ａ図は、いくつかのＦＥＴ等のソリッド・ステー
ト・デバイスを実装し、熱酸化した酸化シリコン１３及
びＣＶＤによる窒化シリコン１５で上面を被覆したシリ
コン基板１１を示す。エツチングにより、酸化シリコン
１３及び窒化シリコン１５を貫通してシリコン１１まで
、全体の深さが０．５μｍ程度になるように幅の広いト
レンチ１７と幅の狭いトレンチ１９が作成されている。
第２ｂ図は、ＣｖＤによる二酸化シリコン２１のコンフ
ォーマル・コーチインフラ示ス。
狭いトレンチ１９上の二酸化シリコン２１はほぼ平坦で
あるのに対し、広いトレンチ１７の上の二酸化シリコン
は、トレンチの深さに等しい大きな段差を有する。平坦
化のためレジストを塗布し、エツチングすると、第２ｃ
図に示す構造が得られる。幅の広いトレンチとは、トレ
ンチを充てんするのに用いるコンフォーマル誘電体の厚
みの２倍を超える幅を有するトレンチをいう。幅の狭い
トレンチとは、幅の広いトレンチより幅が小さいあらゆ
るトレンチ、すなわち、コンフォー、マル誘電体の厚み
の２倍以下の幅を有するトレンチである。
付着させる二酸化シリコン２１は通常、トレンチの深さ
よりわずかだけ厚く、たとえば、深さ０゜５μｍのトレ
ンチでは００６μｍの誘電体を使用するので、幅の広い
トレンチは、幅が１．２μｍを超えるものである。トレ
ンチの幅が広いほど、平坦化は困難になり、その結果、
問題が深刻になる。広いトレンチ１７中の二酸化シリコ
ン２１は余り平坦でなく、トレンチを完全に充てんしな
いが、狭いトレンチ１９は完全に充てんされ、基板１１
の上面の窒化シリコン層１５と平坦になる。
次に第１ａ図ないし第１ｆ図を参照して、本発明による
誘電体で充てんされた幅の広い比較的浅いトレンチを平
坦化する好ましい実施例について説明する。浅いトレン
チを完全に充てんする方が深いトレンチを充てんするよ
り、側壁洩れ及びしきい電圧の不均衡に対する感度が大
きいため、重要をある。第１ａ図は、標準のエツチング
技法を用イてエツチングした広いトレンチ１７と狭いト
レンチ１９を有する、熱酸化した二酸化シリコン１３と
ＣＶＤによる窒化シリコン１５で上面を被覆した半導体
基板１１を示す。これらのトレンチは、深さが約５，０
００Åであるが、浅いトレンチ加工法では、３，０００
人から７，０００人の範囲にすることができる。この実
施例における広いトレンチ１７の幅は約２μｍであるが
、５０μｍを超えるものでもよい。半導体基板１１はＧ
　ａ　Ａ　Ｓ　１Ｃｄ　Ｔ　ｅ等どのような化合物半導
体でもよいが、大抵はシリコンである。半導体基板１１
の上に、約ｅ、ｏｏｏ人の誘電体の第１のコンフォーマ
ル層２３を付着させる。誘電体層２３は、コンフォーマ
ルに付着するものであれば、どのような誘電体材料でも
よいが、ＣｖＤによる二酸化シリコンが好ましい。ＴＥ
０１　（テトラエチルオルソシリケート、テトラエトキ
シオルソシリケート等）が、ＣＶＤによる二酸化シリコ
ンの原料として適している。この二酸化シリコン層２３
上に約５００人の第２のマスキング層２５をコンフォー
マルに付着させる。この層は後の工程で除去するため、
誘電体である必要はないが、工程への適合性及びエツチ
ング特性の点から、第２の層２５の材料としては、ＬＰ
ＧＶＤによる窒化シリコンが好ましい。次に、約１．５
μｍの厚い有機層２７を塗布して、構造全体を平坦化す
る。ノボラックのポジティブ・フォトレジスト材料が好
ましいが、第２の層２５を選択的に除去するため、この
層とは十分に異なるエッチ特性を有し、必要な平坦化−
特性を有するものであれば、どんな材料を使用してもよ
い。層２７の厚みは、使用する材料と、その材料がどれ
ほどリフローしやすいか、また材料を完全に平坦化する
ために加熱を用いるかどうかによって異なる。
第１ｂ図は、フォトレジスト層２７を、デバイス領域及
び狭いトレンチの上の窒化シリコン層２５０表面までエ
ッチ・バックした後の断面を示す。
ある量のフォトレジスト２７が広いトレンチ１７上の凹
部に残り、ここに付着した窒化シリコンを被覆すること
に注目されたい。
次に第１ｃ図に示すように、窒化シリコン層２５の露出
領域をエツチングによって除去して、広いトレンチ領域
上に窒化シリコンのマスク２５を残す。有機層２７とし
てフォトレジスト、第２の層２５として窒化シリコン、
第１の誘電体層２３として二酸化シリコンを使用する場
合、このエツチング工程ではＣＨＦ３１０□混合気体を
使用する。
大電極反応装置で、次の処理条件を用いる。電力＝５０
０Ｗ、圧力＝　０　、０５　ｍ　ｍ　Ｈｇ　Ｎ　ＣＨＦ
　３＝６Ｎｃｍ３／ｍｉｎ１０２＝４４Ｎｃｍ３／ｍ１
ｎ０こうした処理条件では、窒化シリコンと二酸化シリ
コンのエッチ速度比は１６対１となり、したがって、こ
の工程中に二酸化シリコン層２３がエツチングされるの
が防止される。
第１ｄ図で、二酸化シリコンの露出した領域を、窒化シ
リコンのマスキング領域２５に対して薄皮に選択的にエ
ツチングさせる。第１の層２３に二酸化シリコン、第２
の層２５に窒化シリコンを使用する場合、ＣＨＦ３／　
ＣＦ＋７ｆｌＡ合気体が推奨される。大電極反応装置で
、次の処理条件を用いる。
電力＝１，０ＯＯＷ〜１，４００Ｗ１圧力＝０゜０５〜
０．Ｏ７ｍｍＨｇ、ＣＨＦ３中のＣＦ　４の百分率＝６
．０〜１８．０％。これにより、二酸化シリコンと窒化
シリコンのエッチ速度比は約８対１となる。終点は、パ
ッド窒化物１５に到達した時と決める。終点の決定には
発光終点技法を用いれば最も正確な結果が得られる。
第１ｅ図で広いトレンチ１７上の窒化シリコン層２５を
除去する。この工程は、窒化シリコン２５がトレンチ中
の二酸化シリコン２３に優先して除去されるように選ぶ
べきである。この除去には、高温のリン酸に浸漬する方
法を用いることができる。別法として、窒化シリコンと
酸化シリコンの間の選択性が高いＣＨＦ３１０２中での
プラズマ・エツチングを使用してもよい。
終点決定が正確に行なわれないと、二酸化シリコン２３
中で窒化シリコン・マスク２５のいずれかの側でエツチ
ングが起こる。第１ｆ図は二酸化シリコンの第２の層２
９を示す。この層は広いトレンチ１７を完全に充てんす
るために必要なものである。二酸化シリコンの第２の層
を平坦化するために、平坦化用のレジスト層を塗布する
。次に、ＣＦ４１０２混合気体を用いた二酸化シリコン
とレジストのエッチ速度比が１対１の非選択的エツチン
グなどの標準のエツチング技法により、二酸化シリコン
とレジストを基板の表面までエッチ・バックする。別法
として、平坦化用レジストを塗布した後、イオン・ビー
ム・ミリング装置等の特殊な平坦化法を用いて二酸化シ
リコンとレジストをエッチしてもよい。二酸化シリコン
の第２の層の表面は実質的に平坦であるため、二酸化シ
リコンの第２の層を平坦化するのに他の多くの周知の方
法を使用することができる。完全に最適化された工程で
は、第１ｅ図に示すように、窒化シリコン層２５を除去
した後、トレンチ１７全体の上の酸化シリコンの第１の
層２３は完全に平坦となるので、第２の誘電体層は不要
である。
上記の好ましい実施例に用いた材料の代わりに、多くの
材料を使用することができる。第１の誘電体層、マスキ
ング層、及びある程度まで平坦化層は、選択性の高いエ
ツチングが行なえるように、すなわち、各層が迅速にエ
ツチングされ、構造中の他の層が全くまたはほとんどエ
ツチングされないように材料を選定することが重要であ
る。製造環境では、選択的方法は、平坦化を実施するた
めに厳密に１対１の速度比を維持する必要のある非選択
的方法よりもはるかに制御が容易である。時間とともに
エッチ速度比が変動する場合、高度に選択的なエツチン
グ法は、非選択的エツチング法よりも平坦化に及ぼす影
響が少ない。
上記の好ましい実施例のエツチング法では、第１の誘電
体層２３として窒化シリコン、マスキング層２５として
酸化シリコンを使用することができる。酸化シリコンと
窒化シリコンの場合、他のエツチング法も使用できる。
たとえば、ＣＣＱＦ３／Ｈ２混合気体は、窒化シリコン
に対して酸化シリコンを選択的にエツチングする。さら
に他のエツチング法を使用するならば、マスキング層２
５として酸窒化物、金属または多結晶シリコン等の材料
を使用することもできる。層２７としてポリイミド、樹
脂ガラス等の有機材料も使用できるが、リフロー可能な
ドープしたガラス、たとえば、リフロー可能なホウリン
ケイ酸ガラス等の無機材料も、層２７に必要なエツチン
グ及び平坦化特性をもたらす。さらに、本発明によれば
、０．５μｍよりずっと深い幅の広いトレンチも容易に
平坦化することがで酋る。上記の例は、網羅的なもので
はなく、単にこの方法の原理に従って使用できる材料の
範囲を例示するためのものにすぎない。
Ｆ０発明の効果 高価で長時間を要する従来方法を利用することなく、誘
電体で充てんした幅の広いトレンチを効率的に平坦化す
ることができる。
【図面の簡単な説明】
第１ａ図ないし第１ｆ図は、本発明の実施例を実施する
際の各時点における半導体基板の概略断面図、第２ａ図
ないし第２ｃ図は、幅の広いトレンチと幅の狭いトレン
チとをエツチングした半導体基板の概略断面図で、狭い
トレンチに対して広いトレンチを平坦化する際の問題点
を示した図である。 １１・・・・基板、１３・・・・酸化シリコン、１５・
・・・窒化シリコン、１７・・・・広いトレンチ、１９
・・・・狭いトレンチ、２１・・・・二酸化シリコン、
２３・・・・誘電体層、２６・・・・マスキング層、２
７・・・・育機層、２９・・・・第２の二酸化シリコン
層。 出願人　　インターナシ甘ナル・ビジネス・マシーンズ
・コーポレーション

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板表面の、誘電体で充てんした幅の広い
    トレンチを平坦化する方法であって、 上記幅の広いトレンチ及び上記半導体基板表面に第１の
    誘電体層を付着するに当たって、上記幅の広いトレンチ
    上には付着された誘電体層の凹みが残る程度に上記付着
    を行ない、 上記第１の誘電体層とは実質的に異なったエッチング特
    性を有する第２の誘電体層を上記第１の誘電体層上に付
    着し、 上記第２の誘電体層上に相対的に厚い平坦化層を付着し
    、 上記半導体基板表面上に付着された上記第２の誘電体層
    の部分が露出するまで、ただし上記凹み中に存在する上
    記第２の誘電体層及び上記平坦化層が残存する程度まで
    、上記平坦化層をエッチングし、 上記第１の誘電体層に対するよりも上記第２の誘電体層
    に対して高い選択性を有するエッチング媒体を用いて上
    記第２の誘電体層の上記露出した部分をエッチングして
    、上記幅の広いトレンチ中に付着された上記第１の誘電
    体層をマスクしている上記第２の誘電体層領域を残存さ
    せ、 上記第１の誘電体層及び上記第２の誘電体層及び上記半
    導体基板表面間で高い選択性を有するエッチング媒体を
    用いて、上記第１の誘電体層をエッチングし、 上記第２の誘電体層のマスク領域を取り除くことを特徴
    とする幅の広いトレンチを平坦化する方法。
  2. （２）上記第１の誘電体層は二酸化シリコン及び窒化シ
    リコンよりなる群から選んだ材料の層であり、上記第２
    の誘電体層は窒化シリコン、酸化シリコン、及び多結晶
    シリコンよりなる群から選んだ材料の層であり、上記相
    対的に厚い平坦化層はフォトレジスト、ポリイミド、樹
    脂ガラス、及びリフロー可能なドープしたガラスよりな
    る群から選んだ材料の層であることを特徴とする請求項
    第（１）項記載の幅の広いトレンチを平坦化する方法。
JP1048661A 1988-05-03 1989-03-02 幅の広いトレンチを平坦化する方法 Pending JPH01290236A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US189863 1988-05-03
US07/189,863 US4836885A (en) 1988-05-03 1988-05-03 Planarization process for wide trench isolation

Publications (1)

Publication Number Publication Date
JPH01290236A true JPH01290236A (ja) 1989-11-22

Family

ID=22699076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1048661A Pending JPH01290236A (ja) 1988-05-03 1989-03-02 幅の広いトレンチを平坦化する方法

Country Status (3)

Country Link
US (1) US4836885A (ja)
EP (1) EP0340524A1 (ja)
JP (1) JPH01290236A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177236A (ja) * 1992-08-31 1994-06-24 Hyundai Electron Ind Co Ltd トレンチ構造の素子分離膜の製造方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701717A (nl) * 1987-07-21 1989-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw.
US5173439A (en) * 1989-10-25 1992-12-22 International Business Machines Corporation Forming wide dielectric-filled isolation trenches in semi-conductors
US5021121A (en) * 1990-02-16 1991-06-04 Applied Materials, Inc. Process for RIE etching silicon dioxide
US5077234A (en) * 1990-06-29 1991-12-31 Digital Equipment Corporation Planarization process utilizing three resist layers
JPH04354331A (ja) * 1991-05-31 1992-12-08 Sony Corp ドライエッチング方法
JP2874486B2 (ja) 1991-11-29 1999-03-24 ソニー株式会社 ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法
JP3230696B2 (ja) * 1992-06-12 2001-11-19 ソニー株式会社 半導体記憶装置の製造方法
KR0133264B1 (ko) * 1992-12-22 1998-04-16 사또오 후미오 반도체 장치의 제조방법
US5356513A (en) * 1993-04-22 1994-10-18 International Business Machines Corporation Polishstop planarization method and structure
US5362669A (en) * 1993-06-24 1994-11-08 Northern Telecom Limited Method of making integrated circuits
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
US5366925A (en) * 1993-09-27 1994-11-22 United Microelectronics Corporation Local oxidation of silicon by using aluminum spiking technology
US5294562A (en) * 1993-09-27 1994-03-15 United Microelectronics Corporation Trench isolation with global planarization using flood exposure
US5372968A (en) * 1993-09-27 1994-12-13 United Microelectronics Corporation Planarized local oxidation by trench-around technology
US5308786A (en) * 1993-09-27 1994-05-03 United Microelectronics Corporation Trench isolation for both large and small areas by means of silicon nodules after metal etching
US5468689A (en) * 1993-11-16 1995-11-21 At&T Corp. Method for preparation of silicon nitride gallium diffusion barrier for use in molecular beam epitaxial growth of gallium arsenide
US5385861A (en) * 1994-03-15 1995-01-31 National Semiconductor Corporation Planarized trench and field oxide and poly isolation scheme
DE69508273T2 (de) * 1994-11-18 1999-11-04 Advanced Micro Devices, Inc. Verfahren zum ätzen von siliziumnitrid mit verstärkung der kritischen abmessung
US5521422A (en) * 1994-12-02 1996-05-28 International Business Machines Corporation Corner protected shallow trench isolation device
US5663107A (en) * 1994-12-22 1997-09-02 Siemens Aktiengesellschaft Global planarization using self aligned polishing or spacer technique and isotropic etch process
KR100510232B1 (ko) * 1996-02-21 2005-10-27 텍사스 인스트루먼츠 인코포레이티드 반도체장치에서리필층두께의불균일성을줄이는방법
US5691215A (en) * 1996-08-26 1997-11-25 Industrial Technology Research Institute Method for fabricating a sub-half micron MOSFET device with insulator filled shallow trenches planarized via use of negative photoresist and de-focus exposure
US6395620B1 (en) * 1996-10-08 2002-05-28 Micron Technology, Inc. Method for forming a planar surface over low density field areas on a semiconductor wafer
US5874345A (en) * 1996-11-18 1999-02-23 International Business Machines Corporation Method for planarizing TEOS SiO2 filled shallow isolation trenches
KR100228385B1 (ko) * 1996-12-21 1999-11-01 정선종 반도체 소자의 게이트 전극 제조 방법
US5894230A (en) * 1997-02-20 1999-04-13 International Business Machines Corporation Modified keeper half-latch receiver circuit
US5721173A (en) * 1997-02-25 1998-02-24 Kabushiki Kaisha Toshiba Method of forming a shallow trench isolation structure
US5981354A (en) * 1997-03-12 1999-11-09 Advanced Micro Devices, Inc. Semiconductor fabrication employing a flowable oxide to enhance planarization in a shallow trench isolation process
JPH118295A (ja) * 1997-06-16 1999-01-12 Nec Corp 半導体装置及びその製造方法
US7157385B2 (en) 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
US6093656A (en) * 1998-02-26 2000-07-25 Vlsi Technology, Inc. Method of minimizing dishing during chemical mechanical polishing of semiconductor metals for making a semiconductor device
KR100280487B1 (ko) * 1998-06-05 2001-03-02 김영환 반도체소자에서의소자격리구조및그격리방법
TW370708B (en) * 1998-06-23 1999-09-21 United Microelectronics Corp Method for manufacturing shallow trench isolation structure without producing microscratches on surface of shallow trench isolation structure (revised edition)
WO2000003560A2 (de) 1998-07-08 2000-01-20 Infineon Technologies Ag Verfahren zur herstellung einer gefüllten vertiefung in einer materialschicht, sowie eine durch das verfahren erzeugte integrierte schaltungsanordnung
US6221775B1 (en) 1998-09-24 2001-04-24 International Business Machines Corp. Combined chemical mechanical polishing and reactive ion etching process
US6114220A (en) * 1998-11-18 2000-09-05 United Microelectronics Corp. Method of fabricating a shallow trench isolation
US6309801B1 (en) * 1998-11-18 2001-10-30 U.S. Philips Corporation Method of manufacturing an electronic device comprising two layers of organic-containing material
GB2369453B (en) * 2000-11-24 2002-07-31 Bookham Technology Plc Fabrication of integrated circuit
US6531265B2 (en) 2000-12-14 2003-03-11 International Business Machines Corporation Method to planarize semiconductor surface
US6645867B2 (en) * 2001-05-24 2003-11-11 International Business Machines Corporation Structure and method to preserve STI during etching
US6475875B1 (en) 2001-07-09 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US20050205963A1 (en) * 2004-03-16 2005-09-22 Johnson David A Integrated anneal cap/ ion implant mask/ trench isolation structure for III-V devices
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US7235459B2 (en) * 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US8012847B2 (en) * 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
CN100459100C (zh) * 2006-09-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 平坦化方法及顶层金属层隔离结构的形成方法
US8105956B2 (en) * 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
US8673788B2 (en) * 2010-07-28 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a layer on a semiconductor substrate having a plurality of trenches
TWI687987B (zh) * 2015-02-17 2020-03-11 愛爾蘭商滿捷特科技公司 填充蝕刻洞的製程
US9793164B2 (en) * 2015-11-12 2017-10-17 Qualcomm Incorporated Self-aligned metal cut and via for back-end-of-line (BEOL) processes for semiconductor integrated circuit (IC) fabrication, and related processes and devices
US9799529B2 (en) * 2016-03-17 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of planarizing a film layer
US10879108B2 (en) * 2016-11-15 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Topographic planarization method for lithography process
US11610837B2 (en) 2020-09-21 2023-03-21 Globalfoundries Singapore Pte. Ltd. Via structures of passive semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58223346A (ja) * 1982-06-22 1983-12-24 Fujitsu Ltd 素子分離領域の形成方法
JPS5976442A (ja) * 1982-10-26 1984-05-01 Toshiba Corp 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389281A (en) * 1980-12-16 1983-06-21 International Business Machines Corporation Method of planarizing silicon dioxide in semiconductor devices
JPS5848936A (ja) * 1981-09-10 1983-03-23 Fujitsu Ltd 半導体装置の製造方法
US4385975A (en) * 1981-12-30 1983-05-31 International Business Machines Corp. Method of forming wide, deep dielectric filled isolation trenches in the surface of a silicon semiconductor substrate
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits
US4671851A (en) * 1985-10-28 1987-06-09 International Business Machines Corporation Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique
US4654120A (en) * 1985-10-31 1987-03-31 International Business Machines Corporation Method of making a planar trench semiconductor structure
US4671970A (en) * 1986-02-05 1987-06-09 Ncr Corporation Trench filling and planarization process
FR2599892B1 (fr) * 1986-06-10 1988-08-26 Schiltz Andre Procede d'aplanissement d'un substrat semiconducteur revetu d'une couche dielectrique
NL8701717A (nl) * 1987-07-21 1989-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58223346A (ja) * 1982-06-22 1983-12-24 Fujitsu Ltd 素子分離領域の形成方法
JPS5976442A (ja) * 1982-10-26 1984-05-01 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177236A (ja) * 1992-08-31 1994-06-24 Hyundai Electron Ind Co Ltd トレンチ構造の素子分離膜の製造方法

Also Published As

Publication number Publication date
US4836885A (en) 1989-06-06
EP0340524A1 (en) 1989-11-08

Similar Documents

Publication Publication Date Title
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
US5498565A (en) Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
US5413953A (en) Method for planarizing an insulator on a semiconductor substrate using ion implantation
USRE38363E1 (en) Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
EP0182998A1 (en) Method for making metal contact studs between first level metal and regions of a semiconductor device compatible with polyimide-filled deep trench isolation schemes
US4007103A (en) Planarizing insulative layers by resputtering
US5554560A (en) Method for forming a planar field oxide (fox) on substrates for integrated circuit
US5366850A (en) Submicron planarization process with passivation on metal line
US4624740A (en) Tailoring of via-hole sidewall slope
US5966632A (en) Method of forming borderless metal to contact structure
KR100301148B1 (ko) 반도체 소자의 하드 마스크 형성방법
US6143644A (en) Method to prevent passivation from keyhole damage and resist extrusion
KR100236096B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100439477B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR20000061225A (ko) 반도체소자의 트렌치 형성방법
KR100318262B1 (ko) 반도체 소자의 얼라인먼트 키 형성방법
JPH0481329B2 (ja)
JPH11145285A (ja) 配線形成方法
KR100281147B1 (ko) 콘택홀 형성방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법
KR100785862B1 (ko) 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법
KR20010001451A (ko) 반도체소자의 제조방법
KR19980036987A (ko) 반도체장치의 다층배선 형성방법