JP2003015594A - サブフィールドコーディング回路及びサブフィールドコーディング方法 - Google Patents
サブフィールドコーディング回路及びサブフィールドコーディング方法Info
- Publication number
- JP2003015594A JP2003015594A JP2001198614A JP2001198614A JP2003015594A JP 2003015594 A JP2003015594 A JP 2003015594A JP 2001198614 A JP2001198614 A JP 2001198614A JP 2001198614 A JP2001198614 A JP 2001198614A JP 2003015594 A JP2003015594 A JP 2003015594A
- Authority
- JP
- Japan
- Prior art keywords
- video data
- subfield
- data
- coding circuit
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】プラズマディスプレイパネルにおけるサブフィ
ールドコーディング回路を構成するメモリの容量の増大
を防止し、ひいては、サブフィールドコーディング回路
が形成されているＬＳＩのチップサイズの増大を防止す
る。 【解決手段】ＲＧＢ映像データをマルチプレクサ１１で
マルチプレクスした後、ＳＲＡＭ１２において、１個の
ルックアップテーブルを用いて時分割でＲＧＢ映像デー
タの各々のサブフィールドコーディングを行う。その
後、デマルチプレクサ１３において、サブフィールドコ
ーディングされたＲＧＢ映像データをデマルチプレクサ
する。
ールドコーディング回路を構成するメモリの容量の増大
を防止し、ひいては、サブフィールドコーディング回路
が形成されているＬＳＩのチップサイズの増大を防止す
る。 【解決手段】ＲＧＢ映像データをマルチプレクサ１１で
マルチプレクスした後、ＳＲＡＭ１２において、１個の
ルックアップテーブルを用いて時分割でＲＧＢ映像デー
タの各々のサブフィールドコーディングを行う。その
後、デマルチプレクサ１３において、サブフィールドコ
ーディングされたＲＧＢ映像データをデマルチプレクサ
する。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマディスプ
レイパネルにおいて、入力されてきたＲＧＢ映像データ
をサブフィールド（ＳＦ）データコードに変換するサブ
フィールドコーディング回路及びサブフィールドコーデ
ィング方法に関する。
レイパネルにおいて、入力されてきたＲＧＢ映像データ
をサブフィールド（ＳＦ）データコードに変換するサブ
フィールドコーディング回路及びサブフィールドコーデ
ィング方法に関する。
【０００２】
【従来の技術】コンピュータの端末装置などに用いられ
る表示装置において重要な性能の一つとして階調表示性
能がある。
る表示装置において重要な性能の一つとして階調表示性
能がある。
【０００３】陰極線管（ＣＲＴ）のようにアナログ制御
が可能な表示装置においては、入力信号の電圧を変形さ
せずにグリッドに印加することにより、電子線電流の制
御を行うことができる。この電子線電流の大きさにより
輝度が決まるので、階調を表示するに当たっては、連続
的な制御を行うことが可能である。
が可能な表示装置においては、入力信号の電圧を変形さ
せずにグリッドに印加することにより、電子線電流の制
御を行うことができる。この電子線電流の大きさにより
輝度が決まるので、階調を表示するに当たっては、連続
的な制御を行うことが可能である。
【０００４】一方、メモリ効果を利用して表示を行うプ
ラズマディスプレイなどの２値表示を行う表示装置にお
いては、階調表示は特有の方法により行われる。
ラズマディスプレイなどの２値表示を行う表示装置にお
いては、階調表示は特有の方法により行われる。
【０００５】以下、プラズマディスプレイなどに使用さ
れるこの特有の方法について説明する。
れるこの特有の方法について説明する。
【０００６】例えば、印刷装置などでは、誤差拡散法を
用いて見かけ上の階調数を増加させることができるが、
この方法では、所望の階調数と所望の解像度を両立させ
ようとすると、精細度の高いセル構造が必要となるた
め、実用性に欠けるという欠点がある。
用いて見かけ上の階調数を増加させることができるが、
この方法では、所望の階調数と所望の解像度を両立させ
ようとすると、精細度の高いセル構造が必要となるた
め、実用性に欠けるという欠点がある。
【０００７】２値表示により表示を行う表示装置におい
ては、一般的に、サブフィールド法という表示方法が用
いられる。このサブフィールド法は、プラズマディスプ
レイのように応答速度が高い表示装置に適用可能な方法
であり、映像信号を量子化（Ａ／Ｄ変換）し、得られた
１フィールドのデータを各階調ビット毎に時分割で表示
するものである。
ては、一般的に、サブフィールド法という表示方法が用
いられる。このサブフィールド法は、プラズマディスプ
レイのように応答速度が高い表示装置に適用可能な方法
であり、映像信号を量子化（Ａ／Ｄ変換）し、得られた
１フィールドのデータを各階調ビット毎に時分割で表示
するものである。
【０００８】サブフィールド法においては、先ず、１フ
ィールド期間を各階調ビットに対応した発光回数で重み
付けされた複数個のサブフィールドと呼ばれる細分化さ
れた一種のフィールド群に分割する。この時分割手法で
あるサブフィールドで画像を順次再現し、視覚の積分効
果により１フィールドに渡る画像を蓄積し、自然な中間
調の映像を得ている。
ィールド期間を各階調ビットに対応した発光回数で重み
付けされた複数個のサブフィールドと呼ばれる細分化さ
れた一種のフィールド群に分割する。この時分割手法で
あるサブフィールドで画像を順次再現し、視覚の積分効
果により１フィールドに渡る画像を蓄積し、自然な中間
調の映像を得ている。
【０００９】サブフィールド法において、例えば、６４
階調の表示を実現するためには、入力されたアナログ映
像信号は、先ず、輝度が２倍ずつ異なる階調輝度データ
に対応する６ビットの輝度信号に量子化（Ａ／Ｄ変換）
される。
階調の表示を実現するためには、入力されたアナログ映
像信号は、先ず、輝度が２倍ずつ異なる階調輝度データ
に対応する６ビットの輝度信号に量子化（Ａ／Ｄ変換）
される。
【００１０】次に、量子化された映像信号データはフレ
ームバッファメモリに蓄積される。最も輝度の高いビッ
トであるＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ
Ｂｉｔ）をＢ１、次のビットをＢ２、以下、Ｂ３、Ｂ
４、Ｂ５、Ｂ６と表示すると、各ビットの輝度比は３
２：１６：８：４：２：１に相当する。これらのビット
を各画素が選択することにより、輝度０から輝度６３ま
でのレベルに相当する計６４階調の表示を行うことがで
きる。
ームバッファメモリに蓄積される。最も輝度の高いビッ
トであるＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ
Ｂｉｔ）をＢ１、次のビットをＢ２、以下、Ｂ３、Ｂ
４、Ｂ５、Ｂ６と表示すると、各ビットの輝度比は３
２：１６：８：４：２：１に相当する。これらのビット
を各画素が選択することにより、輝度０から輝度６３ま
でのレベルに相当する計６４階調の表示を行うことがで
きる。
【００１１】ＡＣ型カラープラズマディスプレイで利用
されている走査維持分離駆動におけるサブフィールド表
示を図５（ａ）を参照して説明する。
されている走査維持分離駆動におけるサブフィールド表
示を図５（ａ）を参照して説明する。
【００１２】通常、１フィールドはフリッカの見えない
６０分の１秒程度とされており、図５（ａ）に示すよう
に、走査期間と維持放電期間とからなる第１サブフィー
ルドＳＦ１から第６サブフィールドＳＦ６までの６個の
サブフィールドに分割されている。
６０分の１秒程度とされており、図５（ａ）に示すよう
に、走査期間と維持放電期間とからなる第１サブフィー
ルドＳＦ１から第６サブフィールドＳＦ６までの６個の
サブフィールドに分割されている。
【００１３】第１サブフィールドＳＦ１の走査期間にお
いては、最上位ビットＢ１の表示データに基づいて、各
画素に書き込みが行われる。前面に書き込みが終了した
後、パネル全面に維持放電パルスが印加され、書き込み
が行われた画素のみを発光表示させる。
いては、最上位ビットＢ１の表示データに基づいて、各
画素に書き込みが行われる。前面に書き込みが終了した
後、パネル全面に維持放電パルスが印加され、書き込み
が行われた画素のみを発光表示させる。
【００１４】次いで、第２サブフィールドＳＦ２以下の
サブフィールドにおいても上述の第１サブフィールドＳ
Ｆ１と同様の駆動が行われる。
サブフィールドにおいても上述の第１サブフィールドＳ
Ｆ１と同様の駆動が行われる。
【００１５】各サブフィールドの維持放電期間には、十
分な輝度を得るため、例えば、第１サブフィールドＳＦ
１では２５６回、第２サブフィールドＳＦ２では１２８
回、第３サブフィールドＳＦ３から第６サブフィールド
ＳＦ６まではそれぞれ６４回、３２回、１６回、８回の
パルスが印加され、発光が行われる。
分な輝度を得るため、例えば、第１サブフィールドＳＦ
１では２５６回、第２サブフィールドＳＦ２では１２８
回、第３サブフィールドＳＦ３から第６サブフィールド
ＳＦ６まではそれぞれ６４回、３２回、１６回、８回の
パルスが印加され、発光が行われる。
【００１６】図５（ｂ）に示した走査維持混合型の駆動
法の場合や、フィールド間にまたがって連続的に走査維
持混合駆動されるような場合でも基本的には同様の駆動
が行われる。
法の場合や、フィールド間にまたがって連続的に走査維
持混合駆動されるような場合でも基本的には同様の駆動
が行われる。
【００１７】このようなサブフィールド法の採用は、発
光輝度を発光回数や発光時間で変調する必要から生じて
いる。１フィールド期間に複数回の走査を行うために、
短時間に走査及び書き込みを行う高速性が要求される
が、近年、プラズマディスプレイパネルの書き込み性能
が向上しており、３マイクロ秒以下の時間で書き込みを
行うことも可能になっており、８サブフィールドによる
２５６階調フルカラー表示も実現されている。
光輝度を発光回数や発光時間で変調する必要から生じて
いる。１フィールド期間に複数回の走査を行うために、
短時間に走査及び書き込みを行う高速性が要求される
が、近年、プラズマディスプレイパネルの書き込み性能
が向上しており、３マイクロ秒以下の時間で書き込みを
行うことも可能になっており、８サブフィールドによる
２５６階調フルカラー表示も実現されている。
【００１８】
【発明が解決しようとする課題】上述のサブフィールド
法においては、映像信号の維持放電を行うためのサブフ
ィールドコーディングが行われる。
法においては、映像信号の維持放電を行うためのサブフ
ィールドコーディングが行われる。
【００１９】図６は、サブフィールドコーディングを行
う従来のサブフィールドコーディング回路の部分的な回
路図である。
う従来のサブフィールドコーディング回路の部分的な回
路図である。
【００２０】サブフィールドコーディング回路はＬＳＩ
内の一回路として形成されており、図６に示すように、
ＳＦ変換用メモリとしてそれぞれ１ポートの第１ＳＲＡ
Ｍ５１、第２ＳＲＡＭ５２及び第３ＳＲＡＭ５３を備え
ている。第１ＳＲＡＭ５１、第２ＳＲＡＭ５２及び第３
ＳＲＡＭ５３は、それぞれ、Ｒ信号用のルックアップテ
ーブル（ＬＵＴ）、Ｇ信号用のルックアップテーブル
（ＬＵＴ）、Ｂ信号用のルックアップテーブル（ＬＵ
Ｔ）を備えている。第１ＳＲＡＭ５１、第２ＳＲＡＭ５
２及び第３ＳＲＡＭ５３の各々には、予めＥＥＰＲＯＭ
その他の外部メモリからＳＦコーディングデータが書き
込まれている。
内の一回路として形成されており、図６に示すように、
ＳＦ変換用メモリとしてそれぞれ１ポートの第１ＳＲＡ
Ｍ５１、第２ＳＲＡＭ５２及び第３ＳＲＡＭ５３を備え
ている。第１ＳＲＡＭ５１、第２ＳＲＡＭ５２及び第３
ＳＲＡＭ５３は、それぞれ、Ｒ信号用のルックアップテ
ーブル（ＬＵＴ）、Ｇ信号用のルックアップテーブル
（ＬＵＴ）、Ｂ信号用のルックアップテーブル（ＬＵ
Ｔ）を備えている。第１ＳＲＡＭ５１、第２ＳＲＡＭ５
２及び第３ＳＲＡＭ５３の各々には、予めＥＥＰＲＯＭ
その他の外部メモリからＳＦコーディングデータが書き
込まれている。
【００２１】第１ＳＲＡＭ５１、第２ＳＲＡＭ５２及び
第３ＳＲＡＭ５３の各々には、それぞれ、Ｒ映像デー
タ、Ｇ映像データ及びＢ映像データが入力される。入力
されたＲ映像データ、Ｇ映像データ及びＢ映像データは
それぞれ第１ＳＲＡＭ５１、第２ＳＲＡＭ５２及び第３
ＳＲＡＭ５３のアドレス（アドレスは第１ＳＲＡＭ５
１、第２ＳＲＡＭ５２及び第３ＳＲＡＭ５３の各々にお
いて共通である）を指定することにより、第１ＳＲＡＭ
５１、第２ＳＲＡＭ５２及び第３ＳＲＡＭ５３の各々の
ルックアップテーブルに書き込まれているＳＦコーディ
ングデータを読み出す。この結果、Ｒ映像データ、Ｇ映
像データ及びＢ映像データの各々に対してＳＦ変換が行
われる。
第３ＳＲＡＭ５３の各々には、それぞれ、Ｒ映像デー
タ、Ｇ映像データ及びＢ映像データが入力される。入力
されたＲ映像データ、Ｇ映像データ及びＢ映像データは
それぞれ第１ＳＲＡＭ５１、第２ＳＲＡＭ５２及び第３
ＳＲＡＭ５３のアドレス（アドレスは第１ＳＲＡＭ５
１、第２ＳＲＡＭ５２及び第３ＳＲＡＭ５３の各々にお
いて共通である）を指定することにより、第１ＳＲＡＭ
５１、第２ＳＲＡＭ５２及び第３ＳＲＡＭ５３の各々の
ルックアップテーブルに書き込まれているＳＦコーディ
ングデータを読み出す。この結果、Ｒ映像データ、Ｇ映
像データ及びＢ映像データの各々に対してＳＦ変換が行
われる。
【００２２】このようにしてＳＦ変換されたＲ映像デー
タ、Ｇ映像データ及びＢ映像データはそれぞれ１ＳＲＡ
Ｍ５１、第２ＳＲＡＭ５２及び第３ＳＲＡＭ５３から出
力される。
タ、Ｇ映像データ及びＢ映像データはそれぞれ１ＳＲＡ
Ｍ５１、第２ＳＲＡＭ５２及び第３ＳＲＡＭ５３から出
力される。
【００２３】図６に示した従来のサブフィールドコーデ
ィング回路は、ＳＦ変換を行うために、Ｒ映像データ、
Ｇ映像データ及びＢ映像データ毎に計３個のルックアッ
プテーブルを備えている。このため、この従来のサブフ
ィールドコーディング回路は、ルックアップテーブルの
個数に比例して、第１乃至第３ＳＲＡＭの総容量が大き
くなり、ひいては、サブフィールドコーディング回路が
形成されているＬＳＩのチップサイズが大きくなり、製
造コストも上昇するという問題点を有していた。
ィング回路は、ＳＦ変換を行うために、Ｒ映像データ、
Ｇ映像データ及びＢ映像データ毎に計３個のルックアッ
プテーブルを備えている。このため、この従来のサブフ
ィールドコーディング回路は、ルックアップテーブルの
個数に比例して、第１乃至第３ＳＲＡＭの総容量が大き
くなり、ひいては、サブフィールドコーディング回路が
形成されているＬＳＩのチップサイズが大きくなり、製
造コストも上昇するという問題点を有していた。
【００２４】本発明はこのような従来のサブフィールド
コーディング回路における問題点に鑑みてなされたもの
であり、サブフィールドコーディング回路を構成するＳ
ＲＡＭの容量の増大を防止し、ひいては、サブフィール
ドコーディング回路が形成されているＬＳＩのチップサ
イズの増大を防止することができるサブフィールドコー
ディング回路及びサブフィールドコーディング方法を提
供することを目的とする。
コーディング回路における問題点に鑑みてなされたもの
であり、サブフィールドコーディング回路を構成するＳ
ＲＡＭの容量の増大を防止し、ひいては、サブフィール
ドコーディング回路が形成されているＬＳＩのチップサ
イズの増大を防止することができるサブフィールドコー
ディング回路及びサブフィールドコーディング方法を提
供することを目的とする。
【００２５】
【課題を解決するための手段】この目的を達成するた
め、本発明は、ＲＧＢ映像データをサブフィールド変換
し、サブフィールド変換映像データを生成するサブフィ
ールドコーディング回路において、ＲＧＢ映像データを
マルチプレクスするマルチプレクサと、マルチプレクさ
れたＲＧＢ映像データを時分割で順次サブフィールドコ
ードデータに変換する１個のルックアップテーブルを備
えたメモリと、サブフィールドコードデータに変換され
た前記ＲＧＢ映像データをデマルチプレクスし、サブフ
ィールド変換されたＲＧＢ映像データを出力するデマル
チプレクサと、を備えることを特徴とするサブフィール
ドコーディング回路を提供する。
め、本発明は、ＲＧＢ映像データをサブフィールド変換
し、サブフィールド変換映像データを生成するサブフィ
ールドコーディング回路において、ＲＧＢ映像データを
マルチプレクスするマルチプレクサと、マルチプレクさ
れたＲＧＢ映像データを時分割で順次サブフィールドコ
ードデータに変換する１個のルックアップテーブルを備
えたメモリと、サブフィールドコードデータに変換され
た前記ＲＧＢ映像データをデマルチプレクスし、サブフ
ィールド変換されたＲＧＢ映像データを出力するデマル
チプレクサと、を備えることを特徴とするサブフィール
ドコーディング回路を提供する。
【００２６】本サブフィールドコーディング回路におい
ては、Ｒ映像データ、Ｇ映像データ及びＢ映像データ
は、ＳＦ変換される前に、一旦マルチプレクサに入力さ
れ、マルチプレクスされる。Ｒ映像データ、Ｇ映像デー
タ及びＢ映像データはマルチプレクスされた状態でメモ
リに入力され、Ｒ映像データ、Ｇ映像データ及びＢ映像
データの各々は時分割で順番にＳＦコードデータに変換
される。ＳＦ変換されたＲ映像データ、Ｇ映像データ及
びＢ映像データはマルチプレクスされた状態のまま、メ
モリから出力され、デマルチプレクサに入力される。Ｓ
Ｆ変換されたＲ映像データ、Ｇ映像データ及びＢ映像デ
ータはデマルチプレクサによりデマルチプレクスされ、
デマルチプレクサから出力される。
ては、Ｒ映像データ、Ｇ映像データ及びＢ映像データ
は、ＳＦ変換される前に、一旦マルチプレクサに入力さ
れ、マルチプレクスされる。Ｒ映像データ、Ｇ映像デー
タ及びＢ映像データはマルチプレクスされた状態でメモ
リに入力され、Ｒ映像データ、Ｇ映像データ及びＢ映像
データの各々は時分割で順番にＳＦコードデータに変換
される。ＳＦ変換されたＲ映像データ、Ｇ映像データ及
びＢ映像データはマルチプレクスされた状態のまま、メ
モリから出力され、デマルチプレクサに入力される。Ｓ
Ｆ変換されたＲ映像データ、Ｇ映像データ及びＢ映像デ
ータはデマルチプレクサによりデマルチプレクスされ、
デマルチプレクサから出力される。
【００２７】このように、本サブフィールドコーディン
グ回路によれば、ＲＧＢ映像データの各々のＳＦ変換を
１個のルックアップテーブル内において時分割により行
うため、従来は３個必要であったルックアップテーブル
を１個に減らすことができる。この結果、サブフィール
ドコーディング回路を構成するメモリの容量の増大を防
止することができる。具体的には、メモリの容量を従来
の１／３に減らすことができる。ひいては、サブフィー
ルドコーディング回路が形成されているＬＳＩのチップ
サイズの増大を防止することが可能になる。
グ回路によれば、ＲＧＢ映像データの各々のＳＦ変換を
１個のルックアップテーブル内において時分割により行
うため、従来は３個必要であったルックアップテーブル
を１個に減らすことができる。この結果、サブフィール
ドコーディング回路を構成するメモリの容量の増大を防
止することができる。具体的には、メモリの容量を従来
の１／３に減らすことができる。ひいては、サブフィー
ルドコーディング回路が形成されているＬＳＩのチップ
サイズの増大を防止することが可能になる。
【００２８】サブフィールドコーディングはＲ映像デー
タ、Ｇ映像データ及びＢ映像データの各々において独立
に行う必要はなく、共通に行うことが可能である。この
ため、入力されたＲ映像データ、Ｇ映像データ及びＢ映
像データのデータレートの３倍のデータレートでサブフ
ィールドデータ変換処理を行うことにより、１個のルッ
クアップテーブルのみでＲ映像データ、Ｇ映像データ及
びＢ映像データの全てに対してサブフィールドコーディ
ングを行うことができる。
タ、Ｇ映像データ及びＢ映像データの各々において独立
に行う必要はなく、共通に行うことが可能である。この
ため、入力されたＲ映像データ、Ｇ映像データ及びＢ映
像データのデータレートの３倍のデータレートでサブフ
ィールドデータ変換処理を行うことにより、１個のルッ
クアップテーブルのみでＲ映像データ、Ｇ映像データ及
びＢ映像データの全てに対してサブフィールドコーディ
ングを行うことができる。
【００２９】また、本発明は、ＲＧＢ映像データをサブ
フィールド変換し、サブフィールド変換映像データを生
成するサブフィールドコーディング方法において、ＲＧ
Ｂ映像データをマルチプレクスする第一の過程と、マル
チプレクスされたＲＧＢ映像データを時分割で順次サブ
フィールドコードデータに変換する第二の過程と、サブ
フィールドコードデータに変換された前記ＲＧＢ映像デ
ータをデマルチプレクスし、サブフィールド変換された
ＲＧＢ映像データを出力する第三の過程と、を備えるこ
とを特徴とするサブフィールドコーディング方法を提供
する。
フィールド変換し、サブフィールド変換映像データを生
成するサブフィールドコーディング方法において、ＲＧ
Ｂ映像データをマルチプレクスする第一の過程と、マル
チプレクスされたＲＧＢ映像データを時分割で順次サブ
フィールドコードデータに変換する第二の過程と、サブ
フィールドコードデータに変換された前記ＲＧＢ映像デ
ータをデマルチプレクスし、サブフィールド変換された
ＲＧＢ映像データを出力する第三の過程と、を備えるこ
とを特徴とするサブフィールドコーディング方法を提供
する。
【００３０】本サブフィールドコーディング方法によっ
ても、上述のサブフィールドコーディング回路と同様の
効果を得ることができる。
ても、上述のサブフィールドコーディング回路と同様の
効果を得ることができる。
【００３１】
【発明の実施の形態】図１は、本発明の一実施形態に係
るサブフィールドコーディング回路の構造を示すブロッ
ク図である。
るサブフィールドコーディング回路の構造を示すブロッ
ク図である。
【００３２】本実施形態に係るサブフィールドコーディ
ング回路１０は、Ｒ映像データ、Ｇ映像データ及びＢ映
像データを入力し、それらの映像データをマルチプレク
スするマルチプレクサ１１と、マルチプレクサ１１から
出力されたＲ映像データ、Ｇ映像データ及びＢ映像デー
タを入力し、それらの映像データを時分割でサブフィー
ルドコーディングし、サブフィールドコードデータに変
換する１個のルックアップテーブルを備えたＳＦ変換用
メモリとしての１ポートＳＲＡＭ１２と、サブフィール
ドコードデータに変換されたＲ映像データ、Ｇ映像デー
タ及びＢ映像データをＳＲＡＭ１２から入力し、それら
の映像データをデマルチプレクスし、ＳＦ変換されたＲ
映像データ、Ｇ映像データ及びＢ映像データの各々を出
力するデマルチプレクサ１３と、を備えている。
ング回路１０は、Ｒ映像データ、Ｇ映像データ及びＢ映
像データを入力し、それらの映像データをマルチプレク
スするマルチプレクサ１１と、マルチプレクサ１１から
出力されたＲ映像データ、Ｇ映像データ及びＢ映像デー
タを入力し、それらの映像データを時分割でサブフィー
ルドコーディングし、サブフィールドコードデータに変
換する１個のルックアップテーブルを備えたＳＦ変換用
メモリとしての１ポートＳＲＡＭ１２と、サブフィール
ドコードデータに変換されたＲ映像データ、Ｇ映像デー
タ及びＢ映像データをＳＲＡＭ１２から入力し、それら
の映像データをデマルチプレクスし、ＳＦ変換されたＲ
映像データ、Ｇ映像データ及びＢ映像データの各々を出
力するデマルチプレクサ１３と、を備えている。
【００３３】本実施形態に係るサブフィールドコーディ
ング回路は次のように作動する。
ング回路は次のように作動する。
【００３４】ＳＲＡＭ１２には、予めＥＥＰＲＯＭその
他の外部メモリからＳＦコーディングデータが書き込ま
れている。
他の外部メモリからＳＦコーディングデータが書き込ま
れている。
【００３５】Ｒ映像データ、Ｇ映像データ及びＢ映像デ
ータは先ずマルチプレクサ１１に入力され、マルチプレ
クスされる。図１に示すように、Ｒ映像データ、Ｇ映像
データ及びＢ映像データがミックスされたデータの長さ
は１Ｔｃｌｋである（１Ｔｃｌｋは１基準時間を示
す）。
ータは先ずマルチプレクサ１１に入力され、マルチプレ
クスされる。図１に示すように、Ｒ映像データ、Ｇ映像
データ及びＢ映像データがミックスされたデータの長さ
は１Ｔｃｌｋである（１Ｔｃｌｋは１基準時間を示
す）。
【００３６】次いで、Ｒ映像データ、Ｇ映像データ及び
Ｂ映像データはマルチプレクスされた状態でＳＲＡＭ１
２に入力される。入力されたＲ映像データ、Ｇ映像デー
タ及びＢ映像データは順にＳＲＡＭ１２のアドレスを指
定することにより、ＳＲＡＭ１２のルックアップテーブ
ルに書き込まれているサブフィールドコーディングデー
タを読み出す。この結果、Ｒ映像データ、Ｇ映像データ
及びＢ映像データの各々に対してサブフィールド変換が
行われる。すなわち、Ｒ映像データ、Ｇ映像データ及び
Ｂ映像データの各々は時分割でこの順番にサブフィール
ドコーディングされる。すなわち、サブフィールドコー
ドデータに変換される。
Ｂ映像データはマルチプレクスされた状態でＳＲＡＭ１
２に入力される。入力されたＲ映像データ、Ｇ映像デー
タ及びＢ映像データは順にＳＲＡＭ１２のアドレスを指
定することにより、ＳＲＡＭ１２のルックアップテーブ
ルに書き込まれているサブフィールドコーディングデー
タを読み出す。この結果、Ｒ映像データ、Ｇ映像データ
及びＢ映像データの各々に対してサブフィールド変換が
行われる。すなわち、Ｒ映像データ、Ｇ映像データ及び
Ｂ映像データの各々は時分割でこの順番にサブフィール
ドコーディングされる。すなわち、サブフィールドコー
ドデータに変換される。
【００３７】サブフィールドコーディングされたＲ映像
データ、Ｇ映像データ及びＢ映像データの各々は１／３
Ｔｃｌｋの長さを有している。すなわち、データレート
に換算すると、サブフィールドコーディングされたＲ映
像データ、Ｇ映像データ及びＢ映像データの各々はサブ
フィールドコーディングされる前のＲ映像データ、Ｇ映
像データ及びＢ映像データの各々のデータレートの３倍
のデータレートを有している。
データ、Ｇ映像データ及びＢ映像データの各々は１／３
Ｔｃｌｋの長さを有している。すなわち、データレート
に換算すると、サブフィールドコーディングされたＲ映
像データ、Ｇ映像データ及びＢ映像データの各々はサブ
フィールドコーディングされる前のＲ映像データ、Ｇ映
像データ及びＢ映像データの各々のデータレートの３倍
のデータレートを有している。
【００３８】サブフィールド変換されたＲ映像データ、
Ｇ映像データ及びＢ映像データはマルチプレクスされた
状態のまま、ＳＲＡＭ１２から出力され、デマルチプレ
クサ１３に入力される。サブフィールド変換されたＲ映
像データ、Ｇ映像データ及びＢ映像データはデマルチプ
レクサ１３によりデマルチプレクスされ、個々のＲ映像
データ、Ｇ映像データ及びＢ映像データとしてデマルチ
プレクサ１３から出力される。
Ｇ映像データ及びＢ映像データはマルチプレクスされた
状態のまま、ＳＲＡＭ１２から出力され、デマルチプレ
クサ１３に入力される。サブフィールド変換されたＲ映
像データ、Ｇ映像データ及びＢ映像データはデマルチプ
レクサ１３によりデマルチプレクスされ、個々のＲ映像
データ、Ｇ映像データ及びＢ映像データとしてデマルチ
プレクサ１３から出力される。
【００３９】サブフィールド変換されたＲ映像データ、
Ｇ映像データ及びＢ映像データの各々の長さは１Ｔｃｌ
ｋである。
Ｇ映像データ及びＢ映像データの各々の長さは１Ｔｃｌ
ｋである。
【００４０】このように、本実施形態に係るサブフィー
ルドコーディング回路１０によれば、ＲＧＢ映像データ
の各々のサブフィールドコーディングを１個のルックア
ップテーブル内において時分割により行うため、従来は
３個必要であったルックアップテーブルを１個に減らす
ことができる。この結果、サブフィールドコーディング
回路１０は、図６に示した従来のサブフィールドコーデ
ィング回路と比較して、メモリの容量は１／３に減らす
ことができる。このため、サブフィールドコーディング
回路１０が形成されているＬＳＩのチップサイズの増大
を防止することが可能になる。
ルドコーディング回路１０によれば、ＲＧＢ映像データ
の各々のサブフィールドコーディングを１個のルックア
ップテーブル内において時分割により行うため、従来は
３個必要であったルックアップテーブルを１個に減らす
ことができる。この結果、サブフィールドコーディング
回路１０は、図６に示した従来のサブフィールドコーデ
ィング回路と比較して、メモリの容量は１／３に減らす
ことができる。このため、サブフィールドコーディング
回路１０が形成されているＬＳＩのチップサイズの増大
を防止することが可能になる。
【００４１】図２は、上述の実施形態に係るサブフィー
ルドコーディング回路１０を用いたカラープラズマディ
スプレイパネルシステムの構造を示すブロック図であ
る。
ルドコーディング回路１０を用いたカラープラズマディ
スプレイパネルシステムの構造を示すブロック図であ
る。
【００４２】このカラープラズマディスプレイパネルシ
ステム２０は、ＬＳＩ２１と、ＬＳＩ２１に対する各種
制御データを格納しているＥＥＰＲＯＭ２２と、１フレ
ーム分のデータを格納するフレームデータ２３と、ＬＳ
Ｉ２１に対して制御を行うプラズマタイミングコントロ
ーラ（ＰＴＣ）２４と、プラズマディスプレイパネル
（ＰＤＰ）２５と、ＬＳＩ２１が出力した制御信号を受
信し、プラズマディスプレイパネル２５に対して発光制
御を行う複数個のデータドライバーＩＣ２６と、からな
る。
ステム２０は、ＬＳＩ２１と、ＬＳＩ２１に対する各種
制御データを格納しているＥＥＰＲＯＭ２２と、１フレ
ーム分のデータを格納するフレームデータ２３と、ＬＳ
Ｉ２１に対して制御を行うプラズマタイミングコントロ
ーラ（ＰＴＣ）２４と、プラズマディスプレイパネル
（ＰＤＰ）２５と、ＬＳＩ２１が出力した制御信号を受
信し、プラズマディスプレイパネル２５に対して発光制
御を行う複数個のデータドライバーＩＣ２６と、からな
る。
【００４３】上述の実施形態に係るサブフィールドコー
ディング回路１０はＬＳＩ２１の内部に形成されてい
る。
ディング回路１０はＬＳＩ２１の内部に形成されてい
る。
【００４４】図３はＬＳＩ２１の内部構造を概略的に示
すブロック図である。
すブロック図である。
【００４５】ＲＧＢ映像データ信号は入力ポート３０に
おいて受信され、システムクロックに変換される。
おいて受信され、システムクロックに変換される。
【００４６】次いで、システムクロックに変換されたＲ
ＧＢ映像データ信号は、補正回路３１において、ガンマ
（γ）変換及び色空間変換の処理が施される。
ＧＢ映像データ信号は、補正回路３１において、ガンマ
（γ）変換及び色空間変換の処理が施される。
【００４７】次いで、ＲＧＢ映像データ信号は、上述の
実施形態に係るサブフィールドコーディング回路１０に
おいてサブフィールドコーディングがなされる。
実施形態に係るサブフィールドコーディング回路１０に
おいてサブフィールドコーディングがなされる。
【００４８】サブフィールドコーディングされたＲＧＢ
映像データ信号の１ライン分がメモリ３２に格納された
後、マルチプレクサ３３によりマルチプレクスされる。
映像データ信号の１ライン分がメモリ３２に格納された
後、マルチプレクサ３３によりマルチプレクスされる。
【００４９】マルチプレクスされたＲＧＢ映像データ信
号の一部は、データ再整列器３４によりリアレンジされ
た後、ＳＤＲＡＭ３５に格納されるとともに、シリアル
／パラレル変換器３６に出力される。
号の一部は、データ再整列器３４によりリアレンジされ
た後、ＳＤＲＡＭ３５に格納されるとともに、シリアル
／パラレル変換器３６に出力される。
【００５０】マルチプレクスされたＲＧＢ映像データ信
号の残りは、メモリコントローラ３７を経て、ＳＤＲＡ
Ｍ３５に格納される。
号の残りは、メモリコントローラ３７を経て、ＳＤＲＡ
Ｍ３５に格納される。
【００５１】シリアル／パラレル変換器３６に入力され
たＲＧＢ映像データ信号はシリアル／パラレル変換され
た後、図２に示したデータドライバーＩＣ２６に出力さ
れる。
たＲＧＢ映像データ信号はシリアル／パラレル変換され
た後、図２に示したデータドライバーＩＣ２６に出力さ
れる。
【００５２】図４は、上述の実施形態に係るサブフィー
ルドコーディング回路１０を備えたＳＦ変換装置４０の
一具体例の回路図である。
ルドコーディング回路１０を備えたＳＦ変換装置４０の
一具体例の回路図である。
【００５３】本具体例に係るＳＦ変換装置４０は、上述
の実施形態に係るサブフィールドコーディング回路１０
と、Ｒ映像データ、Ｇ映像データ及びＢ映像データがそ
れぞれ入力される入力端子４１ａ、４１ｂ、４１ｃと、
入力端子４１ａ、４１ｂ、４１ｃの何れか一つとサブフ
ィールドコーディング回路１０とを接続する第１スイッ
チ４２と、サブフィールドコーディング回路１０により
ＳＦ変換されたＲ映像データ、Ｇ映像データ及びＢ映像
データがそれぞれ出力される出力端子４３ａ、４３ｂ、
４３ｃと、サブフィールドコーディング回路１０と出力
端子４３ａ、４３ｂ、４３ｃの何れか一つとを接続する
第２スイッチ４４と、サブフィールドコーディング回路
１０、第１スイッチ４２及び第２スイッチ４４の作動を
制御する制御回路４５と、を備えている。
の実施形態に係るサブフィールドコーディング回路１０
と、Ｒ映像データ、Ｇ映像データ及びＢ映像データがそ
れぞれ入力される入力端子４１ａ、４１ｂ、４１ｃと、
入力端子４１ａ、４１ｂ、４１ｃの何れか一つとサブフ
ィールドコーディング回路１０とを接続する第１スイッ
チ４２と、サブフィールドコーディング回路１０により
ＳＦ変換されたＲ映像データ、Ｇ映像データ及びＢ映像
データがそれぞれ出力される出力端子４３ａ、４３ｂ、
４３ｃと、サブフィールドコーディング回路１０と出力
端子４３ａ、４３ｂ、４３ｃの何れか一つとを接続する
第２スイッチ４４と、サブフィールドコーディング回路
１０、第１スイッチ４２及び第２スイッチ４４の作動を
制御する制御回路４５と、を備えている。
【００５４】制御回路４５は、第１スイッチ４２の動作
を制御し、入力端子４１ａ、４１ｂ、４１ｃの何れか一
つとサブフィールドコーディング回路１０とを接続させ
る。例えば、制御回路４５が、入力端子４１ａとサブフ
ィールドコーディング回路１０とを接続させると、入力
端子４１ａを介して、Ｒ映像データがサブフィールドコ
ーディング回路１０に入力され、サブフィールドコーデ
ィング回路１０において、サブフィールドコーディング
される。
を制御し、入力端子４１ａ、４１ｂ、４１ｃの何れか一
つとサブフィールドコーディング回路１０とを接続させ
る。例えば、制御回路４５が、入力端子４１ａとサブフ
ィールドコーディング回路１０とを接続させると、入力
端子４１ａを介して、Ｒ映像データがサブフィールドコ
ーディング回路１０に入力され、サブフィールドコーデ
ィング回路１０において、サブフィールドコーディング
される。
【００５５】Ｒ映像データのサブフィールドコーディン
グが終了した後、制御回路４５は、サブフィールドコー
ディング回路１０と出力端子４３ａとを接続させ、ＳＦ
変換が終了したＲ映像データを出力端子４３ａを介して
出力する。
グが終了した後、制御回路４５は、サブフィールドコー
ディング回路１０と出力端子４３ａとを接続させ、ＳＦ
変換が終了したＲ映像データを出力端子４３ａを介して
出力する。
【００５６】以下、同様にして、制御回路４５は、第１
スイッチ４２を切り替えることにより、Ｇ映像データ及
びＢ映像データをサブフィールドコーディング回路１０
においてＳＦ変換させ、その後、第２スイッチ４４を切
り替え、出力端子４３ｂ及び４３ｃを介して、ＳＦ変換
が終了したＧ映像データ及びＢ映像データを出力する。
スイッチ４２を切り替えることにより、Ｇ映像データ及
びＢ映像データをサブフィールドコーディング回路１０
においてＳＦ変換させ、その後、第２スイッチ４４を切
り替え、出力端子４３ｂ及び４３ｃを介して、ＳＦ変換
が終了したＧ映像データ及びＢ映像データを出力する。
【００５７】次いで、上述の実施形態に係るサブフィー
ルドコーディング回路１０において行われるサブフィー
ルドコーディングの一例を以下に示す。
ルドコーディング回路１０において行われるサブフィー
ルドコーディングの一例を以下に示す。
【００５８】例えば、６４階調表示を行う場合には、最
上位ビット（ＭＳＢ）のＢ１から最下位ビット（ＬＳ
Ｂ）のＢ６までの６ビットの階調ビットに対応してＳＦ
１からＳＦ６までのサブフィールドを設定する。
上位ビット（ＭＳＢ）のＢ１から最下位ビット（ＬＳ
Ｂ）のＢ６までの６ビットの階調ビットに対応してＳＦ
１からＳＦ６までのサブフィールドを設定する。
【００５９】次いで、最上位から一つ下位の階調ビット
であるＢ２から最下位のＢ６の階調ビットに対応するサ
ブフィールドをそれぞれ二つずつのサブフィールドに分
割する。すなわち、Ｂ２階調ビットにはＳＦ２−１とＳ
Ｆ２−２、Ｂ３階調ビットにはＳＦ３−１とＳＦ３−
２、Ｂ４階調ビットにはＳＦ４−１とＳＦ４−２、Ｂ５
階調ビットにはＳＦ５−１とＳＦ５−２、Ｂ６階調ビッ
トにはＳＦ６−１とＳＦ６−２を設定する。
であるＢ２から最下位のＢ６の階調ビットに対応するサ
ブフィールドをそれぞれ二つずつのサブフィールドに分
割する。すなわち、Ｂ２階調ビットにはＳＦ２−１とＳ
Ｆ２−２、Ｂ３階調ビットにはＳＦ３−１とＳＦ３−
２、Ｂ４階調ビットにはＳＦ４−１とＳＦ４−２、Ｂ５
階調ビットにはＳＦ５−１とＳＦ５−２、Ｂ６階調ビッ
トにはＳＦ６−１とＳＦ６−２を設定する。
【００６０】これらの分割されたサブフィールドの維持
発光パルスの印加回数は、分割する前のそれぞれの本来
の回数のほぼ半分に設定する。
発光パルスの印加回数は、分割する前のそれぞれの本来
の回数のほぼ半分に設定する。
【００６１】このようなサブフィールドの分割は、例え
ば、ＳＦ２−１とＳＦ２−２の両方に同じＢ２の階調デ
ータをフレームバッファメモリから繰り返し読み出すこ
とにより行うことができる。
ば、ＳＦ２−１とＳＦ２−２の両方に同じＢ２の階調デ
ータをフレームバッファメモリから繰り返し読み出すこ
とにより行うことができる。
【００６２】以上のような分割サブフィールドの配列Ｓ
Ｆ６−１、ＳＦ５−１、ＳＦ４−１、ＳＦ３−１、ＳＦ
２−１、ＳＦ１、ＳＦ２−２、ＳＦ３−２、ＳＦ４−
２、ＳＦ５−２、ＳＦ６−２においては、ＳＦ１はほぼ
フィールドの中央部分に配置され、その両側に分割され
たＳＦ２のサブフィールドが隣接して配置されている。
また、分割されたＳＦ２のサブフィールドの外側に隣接
して、分割されたＳＦ３のサブフィールドが隣接して配
置されている。さらに、分割されたＳＦ３のサブフィー
ルドの外側に隣接して、分割されたＳＦ３のサブフィー
ルドが隣接して配置されている。以下、同様に分割され
た各サブフィールドが配置される。
Ｆ６−１、ＳＦ５−１、ＳＦ４−１、ＳＦ３−１、ＳＦ
２−１、ＳＦ１、ＳＦ２−２、ＳＦ３−２、ＳＦ４−
２、ＳＦ５−２、ＳＦ６−２においては、ＳＦ１はほぼ
フィールドの中央部分に配置され、その両側に分割され
たＳＦ２のサブフィールドが隣接して配置されている。
また、分割されたＳＦ２のサブフィールドの外側に隣接
して、分割されたＳＦ３のサブフィールドが隣接して配
置されている。さらに、分割されたＳＦ３のサブフィー
ルドの外側に隣接して、分割されたＳＦ３のサブフィー
ルドが隣接して配置されている。以下、同様に分割され
た各サブフィールドが配置される。
【００６３】このような配列により、実効的に全ての階
調ビットの発光の時間的な重心位置が同一となり、対称
性が確保される。
調ビットの発光の時間的な重心位置が同一となり、対称
性が確保される。
【００６４】この方法は１１サブフィールドを必要とす
るが、この１１サブフィールドを１フィールド期間内の
所定時間内に終了することができれば、サブフィールド
方式による階調表示の際に問題となる動画疑似輪郭をほ
ぼ消去することができる。
るが、この１１サブフィールドを１フィールド期間内の
所定時間内に終了することができれば、サブフィールド
方式による階調表示の際に問題となる動画疑似輪郭をほ
ぼ消去することができる。
【００６５】
【発明の効果】以上のように、本発明に係るサブフィー
ルドコーディング回路及びサブフィールドコーディング
方法によれば、ＲＧＢ映像データの各々のＳＦ変換を１
個のルックアップテーブル内において時分割により行う
ため、従来は３個必要であったルックアップテーブルを
１個に減らすことができる。この結果、サブフィールド
コーディング回路を構成するメモリの容量の増大を防止
することができる。具体的には、メモリの容量を従来の
１／３に減らすことができる。ひいては、サブフィール
ドコーディング回路が形成されているＬＳＩのチップサ
イズの増大を防止することが可能になる。
ルドコーディング回路及びサブフィールドコーディング
方法によれば、ＲＧＢ映像データの各々のＳＦ変換を１
個のルックアップテーブル内において時分割により行う
ため、従来は３個必要であったルックアップテーブルを
１個に減らすことができる。この結果、サブフィールド
コーディング回路を構成するメモリの容量の増大を防止
することができる。具体的には、メモリの容量を従来の
１／３に減らすことができる。ひいては、サブフィール
ドコーディング回路が形成されているＬＳＩのチップサ
イズの増大を防止することが可能になる。
【図１】本発明の一実施形態に係るサブフィールドコー
ディング回路の構造を示すブロック図である。
ディング回路の構造を示すブロック図である。
【図２】本発明の一実施形態に係るサブフィールドコー
ディング回路を備えるカラープラズマディスプレイシス
テムのブロック図である。
ディング回路を備えるカラープラズマディスプレイシス
テムのブロック図である。
【図３】図２に示したカラープラズマディスプレイシス
テムにおけるＬＳＩの内部構造を示すブロック図であ
る。
テムにおけるＬＳＩの内部構造を示すブロック図であ
る。
【図４】図１に示したサブフィールドコーディング回路
を備えたサブフィールド変換装置の一具体例のブロック
図である。
を備えたサブフィールド変換装置の一具体例のブロック
図である。
【図５】サブフィールド表示方法の一例を示す図であ
る。
る。
【図６】従来のサブフィールドコーディング回路の構造
を示すブロック図である。
を示すブロック図である。
１０ 本発明の一実施形態に係るサブフィールドコーデ
ィング回路 １１ マルチプレクサ １２ ＳＲＡＭ １３ デマルチプレクサ ２０ カラープラズマディスプレイシステム ２１ ＬＳＩ ２２ ＥＥＰＲＯＭ ２３ フレームメモリ ２４ ＰＴＣ ２５ ＰＤＰ ２６ データドライバＩＣ ３０ 入力ポート ３１ 補正回路 ３２ メモリ ３３ マルチプレクサ ３４ データ再整列器 ３５ ＳＤＲＡＭ ３６ シリアル／パラレル変換器 ３７ メモリコントローラ ４０ ＳＦ変換装置
ィング回路 １１ マルチプレクサ １２ ＳＲＡＭ １３ デマルチプレクサ ２０ カラープラズマディスプレイシステム ２１ ＬＳＩ ２２ ＥＥＰＲＯＭ ２３ フレームメモリ ２４ ＰＴＣ ２５ ＰＤＰ ２６ データドライバＩＣ ３０ 入力ポート ３１ 補正回路 ３２ メモリ ３３ マルチプレクサ ３４ データ再整列器 ３５ ＳＤＲＡＭ ３６ シリアル／パラレル変換器 ３７ メモリコントローラ ４０ ＳＦ変換装置
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5C058 AA11 BA02 BA04
5C080 AA05 AA10 BB05 CC03 DD03
DD22 DD27 EE29 EE30 HH02
JJ02
Claims (3)
- 【請求項１】 ＲＧＢ映像データをサブフィールド変換
し、サブフィールド変換映像データを生成するサブフィ
ールドコーディング回路において、 前記ＲＧＢ映像データをマルチプレクスするマルチプレ
クサと、 マルチプレクスされた前記ＲＧＢ映像データを時分割で
順次サブフィールドコードデータに変換する１個のルッ
クアップテーブルを備えたメモリと、 サブフィールドコードデータに変換された前記ＲＧＢ映
像データをデマルチプレクスし、サブフィールド変換さ
れたＲＧＢ映像データを出力するデマルチプレクサと、 を備えることを特徴とするサブフィールドコーディング
回路。 - 【請求項２】 請求項１に記載されたサブフィールドコ
ーディング回路を備えたプラズマディスプレイパネル。 - 【請求項３】 ＲＧＢ映像データをサブフィールド変換
し、サブフィールド変換映像データを生成するサブフィ
ールドコーディング方法において、 前記ＲＧＢ映像データをマルチプレクスする第一の過程
と、 マルチプレクスされた前記ＲＧＢ映像データを時分割で
順次サブフィールドコードデータに変換する第二の過程
と、 サブフィールドコードデータに変換された前記ＲＧＢ映
像データをデマルチプレクスし、サブフィールド変換さ
れたＲＧＢ映像データを出力する第三の過程と、 を備えることを特徴とするサブフィールドコーディング
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198614A JP2003015594A (ja) | 2001-06-29 | 2001-06-29 | サブフィールドコーディング回路及びサブフィールドコーディング方法 |
| US10/185,014 US7158155B2 (en) | 2001-06-29 | 2002-07-01 | Subfield coding circuit and subfield coding method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198614A JP2003015594A (ja) | 2001-06-29 | 2001-06-29 | サブフィールドコーディング回路及びサブフィールドコーディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003015594A true JP2003015594A (ja) | 2003-01-17 |
Family
ID=19036030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001198614A Pending JP2003015594A (ja) | 2001-06-29 | 2001-06-29 | サブフィールドコーディング回路及びサブフィールドコーディング方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7158155B2 (ja) |
| JP (1) | JP2003015594A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701844B1 (ko) | 2004-02-10 | 2007-03-30 | 파이오니아 가부시키가이샤 | 서브필드 코딩회로, 이미지 신호 처리회로 및 플라즈마표시장치 |
| KR100780946B1 (ko) | 2006-02-24 | 2007-12-03 | 삼성전자주식회사 | 여러 단의 먹스 구조를 가지는 디스플레이용 데이터 구동 장치 및 디스플레이용 데이터 구동 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004017287A2 (en) * | 2002-08-19 | 2004-02-26 | Koninklijke Philips Electronics N.V. | Video circuit |
| KR100649244B1 (ko) * | 2003-11-27 | 2006-11-24 | 삼성에스디아이 주식회사 | 역다중화 장치 및 이를 이용한 디스플레이 장치 |
| EP1553549A1 (en) * | 2004-01-07 | 2005-07-13 | Deutsche Thomson-Brandt GmbH | Method and device for applying special coding on pixel located at the border area of a plasma display |
| DE102005008758A1 (de) * | 2004-09-29 | 2006-04-13 | BSH Bosch und Siemens Hausgeräte GmbH | Kapazitiver Annäherungs- und/oder Berührungsschalter |
| US20080055304A1 (en) * | 2006-08-30 | 2008-03-06 | Do Hyung Ryu | Organic light emitting display and driving method thereof |
| CN101996565A (zh) * | 2010-12-10 | 2011-03-30 | 华映视讯（吴江）有限公司 | 显示驱动系统及方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051929A (en) * | 1987-10-19 | 1991-09-24 | Interand Corporation | Electronic memory state reallocation system for improving the resolution of color coding video systems |
| US5596583A (en) * | 1991-07-19 | 1997-01-21 | Texas Instruments Incorporated | Test circuitry, systems and methods |
| US5245441A (en) * | 1991-12-12 | 1993-09-14 | Ruben Murray A | Document imaging processing method and apparatus |
| US5581778A (en) * | 1992-08-05 | 1996-12-03 | David Sarnoff Researach Center | Advanced massively parallel computer using a field of the instruction to selectively enable the profiling counter to increase its value in response to the system clock |
| JPH06276540A (ja) | 1993-03-23 | 1994-09-30 | Fujitsu General Ltd | ガンマ補正回路 |
| US5502462A (en) * | 1993-11-01 | 1996-03-26 | The 3Do Company | Display list management mechanism for real-time control of by-the-line modifiable video display system |
| JPH0856292A (ja) | 1994-08-12 | 1996-02-27 | Fuji Xerox Co Ltd | 画像処理装置 |
| CA2185592A1 (en) * | 1995-09-20 | 1997-03-21 | Masaji Ishigaki | Tone display method of tv image signal and apparatus therefor |
| JP2962245B2 (ja) * | 1996-10-23 | 1999-10-12 | 日本電気株式会社 | 表示装置の階調表示方法 |
| WO1998044479A1 (en) * | 1997-03-31 | 1998-10-08 | Matsushita Electric Industrial Co., Ltd. | Dynamic image display method and device therefor |
| JPH1124628A (ja) * | 1997-07-07 | 1999-01-29 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの階調表示方法 |
| JP3045284B2 (ja) * | 1997-10-16 | 2000-05-29 | 日本電気株式会社 | 動画表示方法および装置 |
| US6097368A (en) * | 1998-03-31 | 2000-08-01 | Matsushita Electric Industrial Company, Ltd. | Motion pixel distortion reduction for a digital display device using pulse number equalization |
| JP4206530B2 (ja) | 1998-09-18 | 2009-01-14 | パナソニック株式会社 | 画像表示装置の動画疑似輪郭低減方法 |
| EP1049068A1 (en) * | 1999-04-28 | 2000-11-02 | THOMSON multimedia S.A. | Method and apparatus for processing video signals |
| EP1172787A1 (en) * | 2000-07-13 | 2002-01-16 | Deutsche Thomson-Brandt Gmbh | Gradation control of a matrix display |
| US6850243B1 (en) * | 2000-12-07 | 2005-02-01 | Nvidia Corporation | System, method and computer program product for texture address operations based on computations involving other textures |
-
2001
- 2001-06-29 JP JP2001198614A patent/JP2003015594A/ja active Pending
-
2002
- 2002-07-01 US US10/185,014 patent/US7158155B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701844B1 (ko) | 2004-02-10 | 2007-03-30 | 파이오니아 가부시키가이샤 | 서브필드 코딩회로, 이미지 신호 처리회로 및 플라즈마표시장치 |
| KR100780946B1 (ko) | 2006-02-24 | 2007-12-03 | 삼성전자주식회사 | 여러 단의 먹스 구조를 가지는 디스플레이용 데이터 구동 장치 및 디스플레이용 데이터 구동 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030001872A1 (en) | 2003-01-02 |
| US7158155B2 (en) | 2007-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100660579B1 (ko) | 플라즈마 디스플레이 장치 | |
| JP2795124B2 (ja) | ディスプレイパネルの中間調画像表示方法 | |
| US6906726B2 (en) | Display device | |
| JPH1098662A (ja) | 自発光表示器の駆動装置 | |
| JPH1098663A (ja) | 自発光表示器の駆動装置 | |
| US6483248B2 (en) | Display device | |
| CN100377185C (zh) | 在如等离子体显示板等显示装置上显示视频图像的方法 | |
| JP2002082647A (ja) | 表示装置および表示方法 | |
| JP2001154630A (ja) | ディスプレイ装置のディザ処理回路 | |
| JP2005321442A (ja) | ディスプレイ装置のディザ処理回路 | |
| JP2002323872A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマ表示装置 | |
| US6052101A (en) | Circuit of driving plasma display device and gray scale implementing method | |
| JP2003015594A (ja) | サブフィールドコーディング回路及びサブフィールドコーディング方法 | |
| JP2001056665A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002351381A (ja) | ディスプレイ装置及びディスプレイパネルの駆動方法 | |
| KR19980081551A (ko) | 플라즈마 디스플레이의 회전-코드 주소지정을 위한 방법 및장치 | |
| JP3734244B2 (ja) | ディスプレイパネルの駆動方法 | |
| JP4731841B2 (ja) | 表示パネルの駆動装置及び駆動方法 | |
| CN100452146C (zh) | 显示器及其驱动显示器的方法 | |
| JP4731738B2 (ja) | 表示装置 | |
| JP2004151162A (ja) | 階調表示方法 | |
| US20050093775A1 (en) | Method of driving a plasma display panel | |
| US7501997B2 (en) | Method of driving a display panel | |
| JP2003015589A (ja) | 表示装置及び階調表示方法 | |
| JP2000276103A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041019 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050118 |