JP2003015609A - 表示装置およびそれを用いた携帯機器 - Google Patents
表示装置およびそれを用いた携帯機器Info
- Publication number
- JP2003015609A JP2003015609A JP2001194858A JP2001194858A JP2003015609A JP 2003015609 A JP2003015609 A JP 2003015609A JP 2001194858 A JP2001194858 A JP 2001194858A JP 2001194858 A JP2001194858 A JP 2001194858A JP 2003015609 A JP2003015609 A JP 2003015609A
- Authority
- JP
- Japan
- Prior art keywords
- display
- ram
- display data
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 本発明の課題は、表示装置の駆動に係る消費
電力を出来うる限り低減可能な構成とする表示駆動回路
を提供することである。 【解決手段】 シフトレジスタ３により外部から第１の
階調の表示データが入力され、ＲＡＭ５１には第１の階
調の階調数より少ない階調数の第２の階調の表示データ
が記憶される。そして、切替回路６は、切替信号Ｍによ
り、シフトレジスタ３により入力される表示データに基
づいて表示部を駆動するモードと、ＲＡＭ５１に記憶さ
れた表示データに基づいて表示部を駆動するモードと、
を切り替える。これにより、ＲＡＭ５１の駆動回数を削
減できるとともに、ＲＡＭ５１の記憶容量を削減するこ
とができる。
電力を出来うる限り低減可能な構成とする表示駆動回路
を提供することである。 【解決手段】 シフトレジスタ３により外部から第１の
階調の表示データが入力され、ＲＡＭ５１には第１の階
調の階調数より少ない階調数の第２の階調の表示データ
が記憶される。そして、切替回路６は、切替信号Ｍによ
り、シフトレジスタ３により入力される表示データに基
づいて表示部を駆動するモードと、ＲＡＭ５１に記憶さ
れた表示データに基づいて表示部を駆動するモードと、
を切り替える。これにより、ＲＡＭ５１の駆動回数を削
減できるとともに、ＲＡＭ５１の記憶容量を削減するこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、表示駆動回路およ
びそれを用いた表示装置に関する。
びそれを用いた表示装置に関する。
【０００２】
【従来の技術】図を参照して従来の表示装置の表示駆動
回路について説明する。尚、説明の簡明のため、表示部
に液晶ディスプレイ（Liquid Crystal Display：以下Ｌ
ＣＤ）を用い、表示領域に、３ドット×８ラインの画素
を４ｂｉｔ（１６階調）で表示する場合を例に説明す
る。
回路について説明する。尚、説明の簡明のため、表示部
に液晶ディスプレイ（Liquid Crystal Display：以下Ｌ
ＣＤ）を用い、表示領域に、３ドット×８ラインの画素
を４ｂｉｔ（１６階調）で表示する場合を例に説明す
る。
【０００３】図５は、従来の表示駆動回路１００であ
り、後述するように、表示データを記憶するＲＡＭ（Ra
ndom Access Memory）を備えて、ＲＡＭに書き込まれた
表示データをＬＣＤに印加して表示することにより消費
電力を低減する構成を備える場合の一例である。
り、後述するように、表示データを記憶するＲＡＭ（Ra
ndom Access Memory）を備えて、ＲＡＭに書き込まれた
表示データをＬＣＤに印加して表示することにより消費
電力を低減する構成を備える場合の一例である。
【０００４】図５に示すように表示駆動回路１００は、
シフトレジスタ３、ＲＡＭ５、ＲＡＭ制御回路４、ラッ
チ回路７、ＤＡ変換回路８および駆動回路９で構成され
る。
シフトレジスタ３、ＲＡＭ５、ＲＡＭ制御回路４、ラッ
チ回路７、ＤＡ変換回路８および駆動回路９で構成され
る。
【０００５】ＲＡＭ５は随時書き込み、読み出しの可能
なメモリのことであり、ここではＬＣＤへの表示データ
をシフトレジスタ３から入力、記憶し、ラッチ回路７へ
出力している。ＲＡＭ５の容量は、ＬＣＤの画素数（信
号ライン数ｎ、走査ライン数ｍ）および表示階調数（ｌ
ｂｉｔ）により、ｎドット×ｍライン×ｌｂｉｔ（２ l
階調）必要であるが、図５の場合は上記表示領域のた
め、３ドット×８ライン×４ｂｉｔ（１６階調）の容量
を備えていることとなる。ＲＡＭアドレスｒｎｍｌは、
ＬＣＤの表示座標に対応し、ｎがドット、ｍが行、ｌが
表示階調ｂｉｔを示している。
なメモリのことであり、ここではＬＣＤへの表示データ
をシフトレジスタ３から入力、記憶し、ラッチ回路７へ
出力している。ＲＡＭ５の容量は、ＬＣＤの画素数（信
号ライン数ｎ、走査ライン数ｍ）および表示階調数（ｌ
ｂｉｔ）により、ｎドット×ｍライン×ｌｂｉｔ（２ l
階調）必要であるが、図５の場合は上記表示領域のた
め、３ドット×８ライン×４ｂｉｔ（１６階調）の容量
を備えていることとなる。ＲＡＭアドレスｒｎｍｌは、
ＬＣＤの表示座標に対応し、ｎがドット、ｍが行、ｌが
表示階調ｂｉｔを示している。
【０００６】ＲＡＭ制御回路４は、ＲＡＭ５の書き込み
信号、読み出し信号およびアドレス信号の制御を行う回
路であり、ＲＡＭ５はこれらの信号にしたがって、指定
されたアドレスに対して、データの読み出し、書き込み
を行う。
信号、読み出し信号およびアドレス信号の制御を行う回
路であり、ＲＡＭ５はこれらの信号にしたがって、指定
されたアドレスに対して、データの読み出し、書き込み
を行う。
【０００７】ラッチ回路７は、フリップフロップにデー
タを記憶させる回路で、ＲＡＭ５から表示データを入力
し、ＤＡ変換回路８に出力する。
タを記憶させる回路で、ＲＡＭ５から表示データを入力
し、ＤＡ変換回路８に出力する。
【０００８】ＤＡ変換回路８は、ラッチ回路７から入力
されるデータをデジタルからアナログに変換する回路で
あり、変換したデータを駆動回路９に出力する。
されるデータをデジタルからアナログに変換する回路で
あり、変換したデータを駆動回路９に出力する。
【０００９】駆動回路９は、ＤＡ変換回路８から入力し
たデータにしたがって、ＬＣＤに表示電圧を供給する回
路である。
たデータにしたがって、ＬＣＤに表示電圧を供給する回
路である。
【００１０】次に表示駆動回路１００の動作を説明す
る。ＬＣＤへの表示データは、１行分の表示データ毎
に、まずシフトレジスタ３に取り込まれる。ＲＡＭ制御
回路４は、アドレス信号（以下ＡＤ）と書き込み信号
（以下ＷＲ）をＲＡＭ５に出力し、シフトレジスタ３か
ら出力された表示データは、ＷＲにしたがって、ＡＤで
指定されたアドレスへ書き込まれて、全行分の表示デー
タがＲＡＭ５に書きこまれる。
る。ＬＣＤへの表示データは、１行分の表示データ毎
に、まずシフトレジスタ３に取り込まれる。ＲＡＭ制御
回路４は、アドレス信号（以下ＡＤ）と書き込み信号
（以下ＷＲ）をＲＡＭ５に出力し、シフトレジスタ３か
ら出力された表示データは、ＷＲにしたがって、ＡＤで
指定されたアドレスへ書き込まれて、全行分の表示デー
タがＲＡＭ５に書きこまれる。
【００１１】そして、ＲＡＭ制御回路４より、行アドレ
スが１、２、・・・、８と順に指定され、指定されたア
ドレスのデータがＲＡＭ５から読み出され、ラッチ回路
７に入力される。この表示データはラッチ回路７を経由
して、ＤＡ変換回路８へ入力される。ＤＡ変換回路８に
おいては、表示データはデジタルからアナログに変換さ
れ、駆動回路９へ出力される。そして駆動回路９によっ
て、ＬＣＤの駆動が制御され、データが表示される。
スが１、２、・・・、８と順に指定され、指定されたア
ドレスのデータがＲＡＭ５から読み出され、ラッチ回路
７に入力される。この表示データはラッチ回路７を経由
して、ＤＡ変換回路８へ入力される。ＤＡ変換回路８に
おいては、表示データはデジタルからアナログに変換さ
れ、駆動回路９へ出力される。そして駆動回路９によっ
て、ＬＣＤの駆動が制御され、データが表示される。
【００１２】
【発明が解決しようとする課題】このような従来の表示
駆動回路は、特に携帯電話などの低消費電力が要求され
る場合に適用され、例えば、通話状態あるいは操作状態
の通常状態時と待機状態時に応じて、通常表示／待機表
示を切り替え、待機状態時にはＲＡＭに記憶された表示
データを用いてＬＣＤに待ち受け画像を表示させること
によって、ＬＣＤの駆動に係る電力を削減するように構
成される。
駆動回路は、特に携帯電話などの低消費電力が要求され
る場合に適用され、例えば、通話状態あるいは操作状態
の通常状態時と待機状態時に応じて、通常表示／待機表
示を切り替え、待機状態時にはＲＡＭに記憶された表示
データを用いてＬＣＤに待ち受け画像を表示させること
によって、ＬＣＤの駆動に係る電力を削減するように構
成される。
【００１３】しかし、表示駆動回路１００の回路構成で
は、通常表示時においても、表示データは必ずＲＡＭ５
に書き込まれ、その後駆動回路９に転送されるため、Ｒ
ＡＭ５の容量は、通常表示時に必要な容量（画素数×階
調数）を有する必要がある。これはＲＡＭの容量および
面積の増大につながるとともに、コスト高につながる。
また、データ保持に必要なＲＡＭ自体の消費電力も大き
くなるという問題が発生する。
は、通常表示時においても、表示データは必ずＲＡＭ５
に書き込まれ、その後駆動回路９に転送されるため、Ｒ
ＡＭ５の容量は、通常表示時に必要な容量（画素数×階
調数）を有する必要がある。これはＲＡＭの容量および
面積の増大につながるとともに、コスト高につながる。
また、データ保持に必要なＲＡＭ自体の消費電力も大き
くなるという問題が発生する。
【００１４】さらに、通常表示から待機表示に切り替え
る際、表示データを入力してＲＡＭ５に書き込んだ後、
駆動回路９に転送して表示させる必要がある。このこと
から、ＲＡＭ５の消費電力が増え、物理的な要因から、
十分に消費電力を低減させることができない。
る際、表示データを入力してＲＡＭ５に書き込んだ後、
駆動回路９に転送して表示させる必要がある。このこと
から、ＲＡＭ５の消費電力が増え、物理的な要因から、
十分に消費電力を低減させることができない。
【００１５】本発明の課題は、表示装置の駆動に係る消
費電力を出来うる限り低減可能な構成とする表示駆動回
路を提供することである。
費電力を出来うる限り低減可能な構成とする表示駆動回
路を提供することである。
【００１６】
【課題を解決するための手段】以上の課題を解決するた
め、請求項１記載の発明は、複数階調表示可能な表示部
と、外部から第１の階調の表示データを入力する入力手
段（例えば、図１のシフトレジスタ３）と、外部から入
力される、前記第１の階調の階調数より少ない階調数の
第２の階調の表示データを記憶する記憶手段（例えば、
図１のＲＡＭ５１）と、前記入力手段により入力される
前記第１の階調の表示データに基づく前記表示部への駆
動信号の出力と、前記記憶手段に記憶された前記第２の
階調の表示データに基づく前記表示部への駆動信号の出
力とを切り替える切替手段（例えば、図１の切替回路
６）を備える表示駆動回路を特徴としている。
め、請求項１記載の発明は、複数階調表示可能な表示部
と、外部から第１の階調の表示データを入力する入力手
段（例えば、図１のシフトレジスタ３）と、外部から入
力される、前記第１の階調の階調数より少ない階調数の
第２の階調の表示データを記憶する記憶手段（例えば、
図１のＲＡＭ５１）と、前記入力手段により入力される
前記第１の階調の表示データに基づく前記表示部への駆
動信号の出力と、前記記憶手段に記憶された前記第２の
階調の表示データに基づく前記表示部への駆動信号の出
力とを切り替える切替手段（例えば、図１の切替回路
６）を備える表示駆動回路を特徴としている。
【００１７】この請求項１記載の発明によれば、複数階
調表示可能な表示部と、外部から入力される第１の階調
の表示データに基づく表示部への駆動信号の出力と、前
記記憶手段に記憶された、前記第１の階調の階調数より
少ない階調数の第２の階調の表示データに基づく表示部
への駆動信号の出力を切替手段によって切り替える手段
を備える表示駆動回路を備えることによって、前記記憶
装置の容量と駆動回数を最小限に抑えることができ、表
示装置の占有面積と消費電力を削減することができる。
調表示可能な表示部と、外部から入力される第１の階調
の表示データに基づく表示部への駆動信号の出力と、前
記記憶手段に記憶された、前記第１の階調の階調数より
少ない階調数の第２の階調の表示データに基づく表示部
への駆動信号の出力を切替手段によって切り替える手段
を備える表示駆動回路を備えることによって、前記記憶
装置の容量と駆動回数を最小限に抑えることができ、表
示装置の占有面積と消費電力を削減することができる。
【００１８】また、請求項２記載の発明のように、請求
項１記載の表示装置において、前記記憶手段は前記表示
部の一部分に表示される部分表示データを複数記憶し
（例えば、図３のＲＡＭ５２）、前記切替手段は、前記
記憶手段に記憶された複数の部分表示データを択一的に
切り替える部分表示データ切替手段（例えば、図３の切
替回路６１）を持つ構成としてもよい。
項１記載の表示装置において、前記記憶手段は前記表示
部の一部分に表示される部分表示データを複数記憶し
（例えば、図３のＲＡＭ５２）、前記切替手段は、前記
記憶手段に記憶された複数の部分表示データを択一的に
切り替える部分表示データ切替手段（例えば、図３の切
替回路６１）を持つ構成としてもよい。
【００１９】この請求項２記載の発明によれば、前記記
憶手段により複数パターンの部分表示データを記憶し、
その複数の部分表示データを択一的に切り替える部分表
示データ切替手段を有することにより、前記記憶手段に
記憶された表示データに基づいて表示部に表示させ、且
つ、表示部の表示切り替えをする際に、外部から表示デ
ータを入力し記憶する必要がないため、表示装置の消費
電力を更に削減することができる。
憶手段により複数パターンの部分表示データを記憶し、
その複数の部分表示データを択一的に切り替える部分表
示データ切替手段を有することにより、前記記憶手段に
記憶された表示データに基づいて表示部に表示させ、且
つ、表示部の表示切り替えをする際に、外部から表示デ
ータを入力し記憶する必要がないため、表示装置の消費
電力を更に削減することができる。
【００２０】また、請求項３記載の発明は、請求項１ま
たは２記載の表示装置を用いた携帯機器であって、該携
帯機器の使用状態に応じて前記切替手段が制御され、該
携帯機器の待機状態において、前記記憶手段に記憶され
た表示データに基づく前記表示部への駆動信号の出力が
行われることを特徴としている。
たは２記載の表示装置を用いた携帯機器であって、該携
帯機器の使用状態に応じて前記切替手段が制御され、該
携帯機器の待機状態において、前記記憶手段に記憶され
た表示データに基づく前記表示部への駆動信号の出力が
行われることを特徴としている。
【００２１】この請求項３の発明によれば、携帯機器に
請求項１および請求項２の特徴を持たせ、前記切替手段
の切替動作を、携帯機器の使用状態に応じて制御し、待
機状態において、前記記憶手段に記憶された表示データ
に基づく表示部への駆動信号の出力を行うように制御す
ることによって、例えば携帯機器を携帯電話機とした場
合、携帯電話機の受信待機時の消費電力を低減させるこ
とができる。
請求項１および請求項２の特徴を持たせ、前記切替手段
の切替動作を、携帯機器の使用状態に応じて制御し、待
機状態において、前記記憶手段に記憶された表示データ
に基づく表示部への駆動信号の出力を行うように制御す
ることによって、例えば携帯機器を携帯電話機とした場
合、携帯電話機の受信待機時の消費電力を低減させるこ
とができる。
【００２２】
【発明の実施の形態】以下、図１〜図４を参照して、本
発明を適用した表示装置の実施の形態を詳細に説明す
る。尚、説明の簡明のため、表示領域は従来の液晶表示
装置と同様、８ライン×３ドットの画素を４ｂｉｔ（１
６階調）で表示する場合を例に説明する。また、携帯機
器として、例えば携帯電話機にこの表示駆動回路を用
い、使用時の通常表示状態と受信待ち受け時の待機表示
状態を有している場合について説明する。
発明を適用した表示装置の実施の形態を詳細に説明す
る。尚、説明の簡明のため、表示領域は従来の液晶表示
装置と同様、８ライン×３ドットの画素を４ｂｉｔ（１
６階調）で表示する場合を例に説明する。また、携帯機
器として、例えば携帯電話機にこの表示駆動回路を用
い、使用時の通常表示状態と受信待ち受け時の待機表示
状態を有している場合について説明する。
【００２３】〔第１の実施の形態〕図１は、第１の実施
の形態における表示駆動回路１を示す図である。図１に
おいて、表示駆動回路１はシフトレジスタ３、ＲＡＭ５
１、ＲＡＭ制御回路４、切替回路６、ラッチ回路７、Ｄ
Ａ変換回路８および駆動回路９から構成される。
の形態における表示駆動回路１を示す図である。図１に
おいて、表示駆動回路１はシフトレジスタ３、ＲＡＭ５
１、ＲＡＭ制御回路４、切替回路６、ラッチ回路７、Ｄ
Ａ変換回路８および駆動回路９から構成される。
【００２４】なお、図１において、シフトレジスタ３、
ＲＡＭ制御回路４、ラッチ回路７、ＤＡ変換回路８およ
び駆動回路９は、図５に示す従来の表示駆動回路１００
と同一の構成であるため、説明を省略する。
ＲＡＭ制御回路４、ラッチ回路７、ＤＡ変換回路８およ
び駆動回路９は、図５に示す従来の表示駆動回路１００
と同一の構成であるため、説明を省略する。
【００２５】ＲＡＭ５１は、ＲＡＭ制御回路４から出力
される信号にしたがって、ＬＣＤへの表示データをシフ
トレジスタ３から入力、記憶し、切替回路６へ出力す
る。切替回路６はＡＮＤとＯＲで構成され、表示データ
をＲＡＭ５１から入力するモードと、シフトレジスタ３
から直接入力する２つのモードを切替信号Ｍによって選
択する。すなわち、図１の表示駆動回路１は、従来の表
示駆動回路２００に対して、通常表示時においては、表
示データをＲＡＭ５１に書き込まず、シフトレジスタ３
から直接ラッチ回路７に表示データが入力され、待機表
示時のみＲＡＭに書き込まれた表示データを用いて表示
する構成を備えることを特徴としている。
される信号にしたがって、ＬＣＤへの表示データをシフ
トレジスタ３から入力、記憶し、切替回路６へ出力す
る。切替回路６はＡＮＤとＯＲで構成され、表示データ
をＲＡＭ５１から入力するモードと、シフトレジスタ３
から直接入力する２つのモードを切替信号Ｍによって選
択する。すなわち、図１の表示駆動回路１は、従来の表
示駆動回路２００に対して、通常表示時においては、表
示データをＲＡＭ５１に書き込まず、シフトレジスタ３
から直接ラッチ回路７に表示データが入力され、待機表
示時のみＲＡＭに書き込まれた表示データを用いて表示
する構成を備えることを特徴としている。
【００２６】このため、ＲＡＭ５１の容量は、通常表示
時のデータの表示画素数および表示階調ｂｉｔによらな
い。そこで、待機表示における表示データの階調数を通
常表示の表示データの階調数より少なくすることによ
り、ＲＡＭ５１に必要な容量を少なくすることを特徴と
している。ここでは例として、ＲＡＭ５１は、３ドット
×８ライン×１ｂｉｔ（２階調）分の容量を持っている
こととする。ＲＡＭアドレスｒｎｍｌは、ＬＣＤの表示
座標に対応し、ｎがドット、ｍが行行、ｌが表示階調ｂ
ｉｔを示している。なお、ＲＡＭ５１における、ｒ１５
１／１１１’、ｒ１６１／１２１’・・等の記載は、後
述する部分表示データをＲＡＭ５１に書き込む場合に対
応したものである。
時のデータの表示画素数および表示階調ｂｉｔによらな
い。そこで、待機表示における表示データの階調数を通
常表示の表示データの階調数より少なくすることによ
り、ＲＡＭ５１に必要な容量を少なくすることを特徴と
している。ここでは例として、ＲＡＭ５１は、３ドット
×８ライン×１ｂｉｔ（２階調）分の容量を持っている
こととする。ＲＡＭアドレスｒｎｍｌは、ＬＣＤの表示
座標に対応し、ｎがドット、ｍが行行、ｌが表示階調ｂ
ｉｔを示している。なお、ＲＡＭ５１における、ｒ１５
１／１１１’、ｒ１６１／１２１’・・等の記載は、後
述する部分表示データをＲＡＭ５１に書き込む場合に対
応したものである。
【００２７】次に、動作を説明する。表示領域全てを表
示させる通常表示、即ち、３ドット×８ライン×４ｂｉ
ｔ（１６階調）を表示させる場合、ＬＣＤへの表示デー
タは、１行分の表示データ毎に、まずシフトレジスタ３
に取り込まれる。切替回路６では、切替信号Ｍを０とす
ることよって、シフトレジスタ３の出力が選択され、シ
フトレジスタ３のデータはラッチ回路７へ入力される。
次にそのデータはＤＡ変換回路８に出力され、駆動回路
９を介してＬＣＤへ表示される。ここで、シフトレジス
タ３に取り込まれた表示データは、ＲＡＭ５１には書き
込まれない。
示させる通常表示、即ち、３ドット×８ライン×４ｂｉ
ｔ（１６階調）を表示させる場合、ＬＣＤへの表示デー
タは、１行分の表示データ毎に、まずシフトレジスタ３
に取り込まれる。切替回路６では、切替信号Ｍを０とす
ることよって、シフトレジスタ３の出力が選択され、シ
フトレジスタ３のデータはラッチ回路７へ入力される。
次にそのデータはＤＡ変換回路８に出力され、駆動回路
９を介してＬＣＤへ表示される。ここで、シフトレジス
タ３に取り込まれた表示データは、ＲＡＭ５１には書き
込まれない。
【００２８】次に、待機表示時について説明する。この
場合、ＲＡＭ５１に書き込まれる表示データは、例えば
表示ビット数が１ｂｉｔで、表示領域全体に表示する表
示データとしてもよく、また、表示領域の一部分の領域
に表示する部分表示データとして、これを複数書き込む
ようにしてもよい。ここでは、後者の場合において、表
示領域の一部分の領域だけにデータを表示させ、さらに
その表示を切り替える場合について説明する。まず複数
の部分表示データをシフトレジスタ３に入力する。そし
て、そのデータはＲＡＭ制御回路４のＡＤとＷＲにした
がって、ＲＡＭ５１に書き込まれる。
場合、ＲＡＭ５１に書き込まれる表示データは、例えば
表示ビット数が１ｂｉｔで、表示領域全体に表示する表
示データとしてもよく、また、表示領域の一部分の領域
に表示する部分表示データとして、これを複数書き込む
ようにしてもよい。ここでは、後者の場合において、表
示領域の一部分の領域だけにデータを表示させ、さらに
その表示を切り替える場合について説明する。まず複数
の部分表示データをシフトレジスタ３に入力する。そし
て、そのデータはＲＡＭ制御回路４のＡＤとＷＲにした
がって、ＲＡＭ５１に書き込まれる。
【００２９】例えば図２に示すように、３ドット×８ラ
イン×１ｂｉｔ（２階調）の容量を持つＲＡＭ５１に、
３ドット×４ライン×１ｂｉｔ（２階調）の部分表示デ
ータからなる第１表示パターンと第２表示パターンを記
憶させた場合、まず第１表示パターンを表示させる場合
には、ＲＡＭ制御回路４によって、行アドレスを１、
２、３、４と順に指定する。指定されたアドレスのデー
タがＲＡＭ５１から読み出され、切替回路６では、切替
信号Ｍを１とすることよって、ＲＡＭ５１の出力が選択
されて、ラッチ回路７に転送される。そしてこのデータ
はＤＡ変換回路８に入力され、駆動回路９によりＬＣＤ
が駆動されて、ＬＣＤに表示される。
イン×１ｂｉｔ（２階調）の容量を持つＲＡＭ５１に、
３ドット×４ライン×１ｂｉｔ（２階調）の部分表示デ
ータからなる第１表示パターンと第２表示パターンを記
憶させた場合、まず第１表示パターンを表示させる場合
には、ＲＡＭ制御回路４によって、行アドレスを１、
２、３、４と順に指定する。指定されたアドレスのデー
タがＲＡＭ５１から読み出され、切替回路６では、切替
信号Ｍを１とすることよって、ＲＡＭ５１の出力が選択
されて、ラッチ回路７に転送される。そしてこのデータ
はＤＡ変換回路８に入力され、駆動回路９によりＬＣＤ
が駆動されて、ＬＣＤに表示される。
【００３０】次に、第１表示パターンを第２表示パター
ンに切り替える場合、ＲＡＭ制御回路４によって、行ア
ドレスを５、６、７、８と順に指定し、指定したアドレ
スのデータをＲＡＭ５１から読み出し、切替回路６、ラ
ッチ回路７およびＤＡ変換回路８を介して、駆動回路９
に転送することによって、ＬＣＤの表示を切り替えるこ
とができる。
ンに切り替える場合、ＲＡＭ制御回路４によって、行ア
ドレスを５、６、７、８と順に指定し、指定したアドレ
スのデータをＲＡＭ５１から読み出し、切替回路６、ラ
ッチ回路７およびＤＡ変換回路８を介して、駆動回路９
に転送することによって、ＬＣＤの表示を切り替えるこ
とができる。
【００３１】このように、通常表示時においては、シフ
トレジスタ３に入力された表示データを、ＲＡＭ５１へ
の書き込みなしで、直接切替回路６に取り込み、ＬＣＤ
へ表示させるため、ＲＡＭ５１を駆動する必要が無く、
ＲＡＭ５１の駆動に必要な消費電力を削減できる。
トレジスタ３に入力された表示データを、ＲＡＭ５１へ
の書き込みなしで、直接切替回路６に取り込み、ＬＣＤ
へ表示させるため、ＲＡＭ５１を駆動する必要が無く、
ＲＡＭ５１の駆動に必要な消費電力を削減できる。
【００３２】また、待機表示時においては、ＲＡＭの容
量が従来の構成に対して少ないため、ＲＡＭの駆動に要
する消費電力を低減させることができる。また、ＲＡＭ
の容量が減少することにより、ＲＡＭ面積が減少してコ
ストが低減される効果を有する。更に、待機表示の表示
を部分表示とし、複数の表示パターンを切り替えて表示
させるようにした場合においても、表示パターンの異な
る複数の部分表示データをＲＡＭ５１に記憶させること
により、ＬＣＤの表示パターンを別の表示パターンに切
り替える際は、ＲＡＭ５１から切り替えたい表示パター
ンのデータを読み出すだけでよい。したがって、再度表
示データを外部から入力し、ＲＡＭ５１に書き込む必要
はなく、表示駆動回路１の消費電力を更に低減させるこ
とができる。
量が従来の構成に対して少ないため、ＲＡＭの駆動に要
する消費電力を低減させることができる。また、ＲＡＭ
の容量が減少することにより、ＲＡＭ面積が減少してコ
ストが低減される効果を有する。更に、待機表示の表示
を部分表示とし、複数の表示パターンを切り替えて表示
させるようにした場合においても、表示パターンの異な
る複数の部分表示データをＲＡＭ５１に記憶させること
により、ＬＣＤの表示パターンを別の表示パターンに切
り替える際は、ＲＡＭ５１から切り替えたい表示パター
ンのデータを読み出すだけでよい。したがって、再度表
示データを外部から入力し、ＲＡＭ５１に書き込む必要
はなく、表示駆動回路１の消費電力を更に低減させるこ
とができる。
【００３３】なお、本発明は、上記実施の形態の内容に
限定されるものではなく、本発明の趣旨を逸脱しない範
囲で適宜変更可能であり、例えば、ＲＡＭ５１の容量を
例として３ドット×８ライン×１ｂｉｔ（２階調）とし
たが、階調は１ｂｉｔに限らず、複数ｂｉｔ（但し、４
ｂｉｔ未満）であっても同様の効果が得られる。
限定されるものではなく、本発明の趣旨を逸脱しない範
囲で適宜変更可能であり、例えば、ＲＡＭ５１の容量を
例として３ドット×８ライン×１ｂｉｔ（２階調）とし
たが、階調は１ｂｉｔに限らず、複数ｂｉｔ（但し、４
ｂｉｔ未満）であっても同様の効果が得られる。
【００３４】〔第２の実施の形態〕第２の実施の形態で
ある表示駆動回路２は、第１の実施の形態の変形例であ
り、待機時のＬＣＤへの表示方法を選択できる部分が異
なっている。したがって、以下の説明では、第１の実施
の形態と異なる部分を中心に説明し、同様の構成要素に
ついては、その説明を省略する。
ある表示駆動回路２は、第１の実施の形態の変形例であ
り、待機時のＬＣＤへの表示方法を選択できる部分が異
なっている。したがって、以下の説明では、第１の実施
の形態と異なる部分を中心に説明し、同様の構成要素に
ついては、その説明を省略する。
【００３５】図３は、第２の実施の形態における表示駆
動回路２を示す図である。図３において、表示駆動回路
２は、シフトレジスタ３、ＲＡＭ５２、ＲＡＭ制御回路
４、切替回路６１、切替回路６２、ラッチ回路７、ＤＡ
変換回路８および駆動回路９から構成される。
動回路２を示す図である。図３において、表示駆動回路
２は、シフトレジスタ３、ＲＡＭ５２、ＲＡＭ制御回路
４、切替回路６１、切替回路６２、ラッチ回路７、ＤＡ
変換回路８および駆動回路９から構成される。
【００３６】ＲＡＭ５２は、３ドット×８ライン×２ｂ
ｉｔ（４階調）分の容量を持っており、ＲＡＭ制御回路
４にしたがって、シフトレジスタ３に入力された表示デ
ータを書き込み、読み出したデータを切替回路６１へ出
力する。ＲＡＭアドレスｒｎｍｌは、ＬＣＤの表示座標
に対応し、ｎがドット、ｍが行行、ｌが表示階調ｂｉｔ
を示している。
ｉｔ（４階調）分の容量を持っており、ＲＡＭ制御回路
４にしたがって、シフトレジスタ３に入力された表示デ
ータを書き込み、読み出したデータを切替回路６１へ出
力する。ＲＡＭアドレスｒｎｍｌは、ＬＣＤの表示座標
に対応し、ｎがドット、ｍが行行、ｌが表示階調ｂｉｔ
を示している。
【００３７】切替回路６１は、待機表示時のＬＣＤ表示
を、２階調の部分表示にするか、４階調の部分表示にす
るかによって切替信号Ｍ１を決定し、ＲＡＭ５２から読
み出されたデータを選択する回路である。ここでは、切
替信号Ｍ１が０のときは２階調の表示データ、切替信号
Ｍ１が１のときは４階調の表示データをＲＡＭ５２から
入力する。入力した表示データは切替回路６２へ出力さ
れる。
を、２階調の部分表示にするか、４階調の部分表示にす
るかによって切替信号Ｍ１を決定し、ＲＡＭ５２から読
み出されたデータを選択する回路である。ここでは、切
替信号Ｍ１が０のときは２階調の表示データ、切替信号
Ｍ１が１のときは４階調の表示データをＲＡＭ５２から
入力する。入力した表示データは切替回路６２へ出力さ
れる。
【００３８】切替回路６２は、第１の実施の形態におけ
る切替回路６と同一の機能であり、切替信号Ｍ２によっ
て、表示データをシフトレジスタ３から入力するか、切
替回路６１から入力するか、すなわちＲＡＭ５２の表示
データを取り込むかを選択し、取り込んだ表示データは
ＤＡ変換回路８へ出力される。ここでは、切替信号Ｍ２
が０のときは、シフトレジスタ３の表示データを入力
し、切替信号Ｍ２が１のときは、切替回路６１のデータ
を入力する。
る切替回路６と同一の機能であり、切替信号Ｍ２によっ
て、表示データをシフトレジスタ３から入力するか、切
替回路６１から入力するか、すなわちＲＡＭ５２の表示
データを取り込むかを選択し、取り込んだ表示データは
ＤＡ変換回路８へ出力される。ここでは、切替信号Ｍ２
が０のときは、シフトレジスタ３の表示データを入力
し、切替信号Ｍ２が１のときは、切替回路６１のデータ
を入力する。
【００３９】次に、動作を説明する。但し、ＬＣＤの通
常表示時における、表示駆動回路２の動作は、基本的に
第１の実施の形態と同様であるため、その説明を省略す
る。
常表示時における、表示駆動回路２の動作は、基本的に
第１の実施の形態と同様であるため、その説明を省略す
る。
【００４０】待機表示時において、ＬＣＤの一部分の領
域に複数階調の部分表示をさせ、さらにその表示を切り
替える場合、複数の部分表示データがシフトレジスタ３
に入力され、そのデータは、ＲＡＭ制御回路４のＡＤと
ＷＲにしたがって、ＲＡＭ５２に書き込まれる。
域に複数階調の部分表示をさせ、さらにその表示を切り
替える場合、複数の部分表示データがシフトレジスタ３
に入力され、そのデータは、ＲＡＭ制御回路４のＡＤと
ＷＲにしたがって、ＲＡＭ５２に書き込まれる。
【００４１】例えば、図４に示すように、ＲＡＭ５２に
３ドット×４ライン×２ｂｉｔ（４階調）の表示データ
からなる第３表示パターンと第４表示パターンを記憶さ
せた場合、まず第３表示パターンを表示させるときは、
ＲＡＭ制御回路４によって、行アドレスを１、２、３、
４と順に指定し、指定されたアドレスのデータがＲＡＭ
５２から読み出される。このとき、切替回路６１の切替
信号Ｍ１を１とすることによって、階調ｂｉｔを含んだ
表示データが切替回路６１に取り込まれるとともに、切
替回路６２に出力され、切替回路６２では切替信号Ｍ２
を１とすることによって、シフトレジスタ３の入力は遮
断され、切替回路６１の表示データが取り込まれる。そ
してこのデータはラッチ回路７を経由してＤＡ変換回路
８に入力され、駆動回路９を介して、ＬＣＤに表示され
る。
３ドット×４ライン×２ｂｉｔ（４階調）の表示データ
からなる第３表示パターンと第４表示パターンを記憶さ
せた場合、まず第３表示パターンを表示させるときは、
ＲＡＭ制御回路４によって、行アドレスを１、２、３、
４と順に指定し、指定されたアドレスのデータがＲＡＭ
５２から読み出される。このとき、切替回路６１の切替
信号Ｍ１を１とすることによって、階調ｂｉｔを含んだ
表示データが切替回路６１に取り込まれるとともに、切
替回路６２に出力され、切替回路６２では切替信号Ｍ２
を１とすることによって、シフトレジスタ３の入力は遮
断され、切替回路６１の表示データが取り込まれる。そ
してこのデータはラッチ回路７を経由してＤＡ変換回路
８に入力され、駆動回路９を介して、ＬＣＤに表示され
る。
【００４２】次に、第３表示パターンを第４表示パター
ンに切り替えるとき、ＲＡＭ制御回路４によって、行ア
ドレスを５、６、７、８と順に指定し、指定したアドレ
スのデータをＲＡＭ５２から読み出し、切替回路６１、
切替回路６２、ラッチ回路７およびＤＡ変換回路８を介
して、駆動回路９に転送することによって、ＬＣＤの表
示データを切り替えることができる。
ンに切り替えるとき、ＲＡＭ制御回路４によって、行ア
ドレスを５、６、７、８と順に指定し、指定したアドレ
スのデータをＲＡＭ５２から読み出し、切替回路６１、
切替回路６２、ラッチ回路７およびＤＡ変換回路８を介
して、駆動回路９に転送することによって、ＬＣＤの表
示データを切り替えることができる。
【００４３】また、待機表示時にＬＣＤの一部分の領域
に２階調の表示をさせ、さらにその表示を切り替えさせ
る場合、複数の部分表示データがシフトレジスタ３に入
力され、そのデータは、ＲＡＭ制御回路４のＡＤとＷＲ
にしたがって、ＲＡＭ５２に書き込まれる。
に２階調の表示をさせ、さらにその表示を切り替えさせ
る場合、複数の部分表示データがシフトレジスタ３に入
力され、そのデータは、ＲＡＭ制御回路４のＡＤとＷＲ
にしたがって、ＲＡＭ５２に書き込まれる。
【００４４】例えば、ＲＡＭ５２に、３ドット×４ライ
ン×１ｂｉｔ（２階調）の表示データからなる第５表示
パターンと第６表示パターン（図４における第３、第４
表示パターンを１ｂｉｔのみとした場合に対応する）を
記憶させた場合、まず第５表示パターンを表示させると
きは、ＲＡＭ制御回路４によって、行アドレスが１、
２、３、４と順に指定され、指定されたアドレスのデー
タがＲＡＭ５２から読み出される。このときＬＣＤへの
表示階調は１ｂｉｔなので、ＲＡＭ５２から読み出され
た表示データのうち、階調ｂｉｔ１桁目のデータだけを
入力するため、切替回路６１の切替信号Ｍ１を０とする
ことによって、階調ｂｉｔ１桁目以外の表示データの入
力を遮断する。こうして切替回路６１は、階調ｂｉｔ１
桁目の表示データだけをＲＡＭ５２から入力する。この
データは切替回路６２に出力され、切替回路６２では切
替信号Ｍ２を１とすることによって、シフトレジスタ３
の入力は遮断され、切替回路６１の表示データが取り込
まれる。そしてこのデータはラッチ回路７を経由してＤ
Ａ変換回路８に入力され、駆動回路９を介して、ＬＣＤ
に表示される。
ン×１ｂｉｔ（２階調）の表示データからなる第５表示
パターンと第６表示パターン（図４における第３、第４
表示パターンを１ｂｉｔのみとした場合に対応する）を
記憶させた場合、まず第５表示パターンを表示させると
きは、ＲＡＭ制御回路４によって、行アドレスが１、
２、３、４と順に指定され、指定されたアドレスのデー
タがＲＡＭ５２から読み出される。このときＬＣＤへの
表示階調は１ｂｉｔなので、ＲＡＭ５２から読み出され
た表示データのうち、階調ｂｉｔ１桁目のデータだけを
入力するため、切替回路６１の切替信号Ｍ１を０とする
ことによって、階調ｂｉｔ１桁目以外の表示データの入
力を遮断する。こうして切替回路６１は、階調ｂｉｔ１
桁目の表示データだけをＲＡＭ５２から入力する。この
データは切替回路６２に出力され、切替回路６２では切
替信号Ｍ２を１とすることによって、シフトレジスタ３
の入力は遮断され、切替回路６１の表示データが取り込
まれる。そしてこのデータはラッチ回路７を経由してＤ
Ａ変換回路８に入力され、駆動回路９を介して、ＬＣＤ
に表示される。
【００４５】このように、第２の実施の形態の表示駆動
回路２によれば、第１の実施の形態と同様の効果を奏す
るとともに、切替回路６１を増やすことによって、待機
表示時の表示において、表示階調を調整することが可能
となる。
回路２によれば、第１の実施の形態と同様の効果を奏す
るとともに、切替回路６１を増やすことによって、待機
表示時の表示において、表示階調を調整することが可能
となる。
【００４６】なお、本発明は、上記実施の形態の内容に
限定されるものではなく、本発明の趣旨を逸脱しない範
囲で適宜変更可能であり、例えば、ＲＡＭ５２の容量を
例として３ドット×８ライン×２ｂｉｔ（４階調）とし
たが、階調は２ｂｉｔに限らず、複数ｂｉｔ（但し、４
ｂｉｔ未満）であっても同様の効果が得られる。
限定されるものではなく、本発明の趣旨を逸脱しない範
囲で適宜変更可能であり、例えば、ＲＡＭ５２の容量を
例として３ドット×８ライン×２ｂｉｔ（４階調）とし
たが、階調は２ｂｉｔに限らず、複数ｂｉｔ（但し、４
ｂｉｔ未満）であっても同様の効果が得られる。
【００４７】
【発明の効果】請求項１記載の発明によれば、外部から
第１の階調の表示データを入力し、ＲＡＭに記憶せずに
直接表示部へ表示させるモードと、第１の階調の階調数
より少ない階調数の第２の階調の表示データをＲＡＭに
記憶させ、表示部に表示させるモードと、を切り替える
機能を備えることにより、ＲＡＭの容量と駆動回数を削
減することができ、ＲＡＭの消費電力を低減させること
ができる。
第１の階調の表示データを入力し、ＲＡＭに記憶せずに
直接表示部へ表示させるモードと、第１の階調の階調数
より少ない階調数の第２の階調の表示データをＲＡＭに
記憶させ、表示部に表示させるモードと、を切り替える
機能を備えることにより、ＲＡＭの容量と駆動回数を削
減することができ、ＲＡＭの消費電力を低減させること
ができる。
【００４８】請求項２記載の発明によれば、請求項１記
載の発明の効果に加えて、ＲＡＭに記憶する表示データ
を複数パターンの部分表示データとすることにより、Ｒ
ＡＭに記憶された表示データにより表示部に表示させる
モードにおいて表示パターンを切り替える際に、表示デ
ータを外部から入力する必要がなく、表示装置の消費電
力を更に低減させることができる。
載の発明の効果に加えて、ＲＡＭに記憶する表示データ
を複数パターンの部分表示データとすることにより、Ｒ
ＡＭに記憶された表示データにより表示部に表示させる
モードにおいて表示パターンを切り替える際に、表示デ
ータを外部から入力する必要がなく、表示装置の消費電
力を更に低減させることができる。
【００４９】請求項３の発明によれば、携帯機器に請求
項１および２の特徴を持たせ、表示モードの切替動作
を、該携帯機器の使用状態に応じて制御し、待機状態時
には記憶手段に記憶された表示データに基づいて表示部
を駆動することによって、待機時の消費電力を低減する
ことができる。
項１および２の特徴を持たせ、表示モードの切替動作
を、該携帯機器の使用状態に応じて制御し、待機状態時
には記憶手段に記憶された表示データに基づいて表示部
を駆動することによって、待機時の消費電力を低減する
ことができる。
【図１】第１の実施の形態の表示駆動回路の回路構成を
示す図。
示す図。
【図２】第１の実施の形態の表示駆動回路におけるＲＡ
Ｍの一例を示す図。
Ｍの一例を示す図。
【図３】第２の実施の形態の表示駆動回路の回路構成を
示す図。
示す図。
【図４】第２の実施の形態の表示駆動回路におけるＲＡ
Ｍ部の一例を示す図。
Ｍ部の一例を示す図。
【図５】従来の表示駆動回路の回路構成を示す図。
１、２ 表示駆動回路
３ シフトレジスタ
４ ＲＡＭ制御回路
５１、５２ ＲＡＭ
６、６１、６２ 切替回路
７ ラッチ回路
８ ＤＡ変換回路
９ 駆動回路
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２３Ｒ
６３１ ６３１Ｒ
６４１ ６４１Ｃ
６８０ ６８０Ｓ
Ｆターム(参考） 2H093 NA51 NC26 NC28 ND06
5C006 AA01 AF11 AF83 BB11 BC12
BF03 BF04 BF09 BF26 FA44
FA47
5C080 AA10 BB05 DD03 DD23 DD26
EE29 JJ02 KK07
Claims (3)
- 【請求項１】複数階調表示可能な表示部と、 外部から第１の階調の表示データを入力する入力手段
と、 外部から入力される、前記第１の階調の階調数より少な
い階調数の第２の階調の表示データを記憶する記憶手段
と、 前記入力手段により入力される前記第１の階調の表示デ
ータに基づく前記表示部への駆動信号の出力と、 前記記憶手段に記憶された前記第２の階調の表示データ
に基づく前記表示部への駆動信号の出力とを切り替える
切替手段と、を備える表示駆動回路と、 を備えることを特徴とする表示装置。 - 【請求項２】前記記憶手段は、前記表示部の一部分に表
示される部分表示データを複数記憶し、 前記切替手段は、前記記憶手段に記憶された複数の部分
表示データを択一的に切り替える部分表示データ切替手
段を有することを特徴とする請求項１記載の表示装置。 - 【請求項３】請求項１または２記載の表示装置を用いた
携帯機器であって、該携帯機器の使用状態に応じて前記
切替手段が制御され、該携帯機器の待機状態において、
前記記憶手段に記憶された表示データに基づく前記表示
部への駆動信号の出力が行われることを特徴とする携帯
機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194858A JP2003015609A (ja) | 2001-06-27 | 2001-06-27 | 表示装置およびそれを用いた携帯機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194858A JP2003015609A (ja) | 2001-06-27 | 2001-06-27 | 表示装置およびそれを用いた携帯機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003015609A true JP2003015609A (ja) | 2003-01-17 |
Family
ID=19032919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001194858A Abandoned JP2003015609A (ja) | 2001-06-27 | 2001-06-27 | 表示装置およびそれを用いた携帯機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003015609A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004163774A (ja) * | 2002-11-14 | 2004-06-10 | Semiconductor Energy Lab Co Ltd | 表示装置および表示装置の駆動方法 |
| JP2005208455A (ja) * | 2004-01-26 | 2005-08-04 | Nec Corp | 携帯端末装置およびその情報表示方法 |
| US7138975B2 (en) | 2001-10-01 | 2006-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electric equipment using the same |
| CN100346385C (zh) * | 2003-06-25 | 2007-10-31 | 罗姆股份有限公司 | 有机el元件驱动电路和利用该驱动电路的有机el显示设备 |
-
2001
- 2001-06-27 JP JP2001194858A patent/JP2003015609A/ja not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138975B2 (en) | 2001-10-01 | 2006-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electric equipment using the same |
| JP2004163774A (ja) * | 2002-11-14 | 2004-06-10 | Semiconductor Energy Lab Co Ltd | 表示装置および表示装置の駆動方法 |
| CN100346385C (zh) * | 2003-06-25 | 2007-10-31 | 罗姆股份有限公司 | 有机el元件驱动电路和利用该驱动电路的有机el显示设备 |
| JP2005208455A (ja) * | 2004-01-26 | 2005-08-04 | Nec Corp | 携帯端末装置およびその情報表示方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4127510B2 (ja) | 表示制御装置および電子機器 | |
| US6222518B1 (en) | Liquid crystal display with liquid crystal driver having display memory | |
| JP3741733B2 (ja) | 液晶表示装置のソース駆動装置 | |
| US7176947B2 (en) | Device for driving a display apparatus | |
| CN100433125C (zh) | 显示驱动控制装置和具有显示装置的电子设备 | |
| US5867140A (en) | Display system and circuit therefor | |
| JP4285386B2 (ja) | ソースドライバ、電気光学装置及び電子機器 | |
| KR101033434B1 (ko) | 액정 디스플레이, ｌｃｄ 드라이버, 및 ｌｃｄ 드라이버의 동작 방법 | |
| JP4446370B2 (ja) | 液晶表示素子のソースドライバ及び液晶表示素子の駆動方法 | |
| JP2004157526A (ja) | コントローラ・ドライバ、表示装置及び表示方法 | |
| US8350832B2 (en) | Semiconductor integrated circuit device for display controller | |
| US20050001857A1 (en) | Image display apparatus and electronic apparatus | |
| JP2003015609A (ja) | 表示装置およびそれを用いた携帯機器 | |
| JP3936141B2 (ja) | Ｒａｍ内蔵型ディスプレイドライバ、及びそのディスプレイドライバを搭載する画像表示装置 | |
| US7466299B2 (en) | Display device | |
| JP2000029443A (ja) | アニメ―ション回路を具えるスクリ―ンドライバ | |
| JP2003296095A (ja) | 表示方法及び装置 | |
| JP3027371B1 (ja) | 表示装置 | |
| JP2008145893A (ja) | 表示メモリ、表示装置および携帯型電子情報機器 | |
| JP2002278502A (ja) | マトリクス型表示装置付き携帯型電話機 | |
| EP1599860B1 (en) | Control method and device for a display device | |
| JPH0744135A (ja) | 表示駆動回路 | |
| JP2001092433A (ja) | 可変幾何形状表示領域を有する表示画面 | |
| JP2003280604A (ja) | 画像表示装置 | |
| JP2003295831A (ja) | 液晶駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060407 |