JP2003015610A - アクティブマトリクス型表示装置及びその制御装置 - Google Patents

アクティブマトリクス型表示装置及びその制御装置

Info

Publication number
JP2003015610A
JP2003015610A JP2001198930A JP2001198930A JP2003015610A JP 2003015610 A JP2003015610 A JP 2003015610A JP 2001198930 A JP2001198930 A JP 2001198930A JP 2001198930 A JP2001198930 A JP 2001198930A JP 2003015610 A JP2003015610 A JP 2003015610A
Authority
JP
Japan
Prior art keywords
display
signal
pixel
display device
stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001198930A
Other languages
English (en)
Inventor
Makoto Kitagawa
誠 北川
Mitsugi Kobayashi
貢 小林
Makoto Fujioka
誠 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001198930A priority Critical patent/JP2003015610A/ja
Publication of JP2003015610A publication Critical patent/JP2003015610A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス型表示装置において、
表示を中断するときに表示が残る現象を防止し、より表
示品質を向上する。 【解決手段】 表示を中断する前に、全画素電極に停止
前表示信号を供給し、補助容量9に保持されている電荷
を排出してから表示を停止する。これによって表示残り
がなくなるので、特に反射型でアクティブマトリクス型
の液晶表示装置において、通常動作から表示を停止する
際に表示を明瞭に切り換えることができ、表示品質を向
上させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、画素電極が行列状
に配置されたアクティブマトリクス型表示装置、その制
御装置、制御装置に関し、特に表示を行っている状態か
ら表示を中断するスタンバイモードや電源オフの状態に
移行する際の表示品質の向上に関するものである。
【0002】
【従来の技術】近年の携帯電話やノートパソコンを初め
とする携帯情報端末(PDA)の普及に伴い、消費電力
の小さい表示装置として液晶表示装置(LCD)やエレ
クトロルミネッセンス(EL)表示装置などの表示装置
が用いられている。PDAにおいては、可動時間を確保
するために、消費電力の削減が重要である。そこで、一
定時間何も入力されない状態が継続すると、表示装置の
電源を落として消費電力を削減する、いわゆるスリープ
モードを有する表示装置が提案されている。
【0003】図4に従来の表示装置の一例としてアクテ
ィブマトリクス型LCDを示す。アクティブマトリクス
型表示装置は、液晶パネル100に制御回路200が接
続されて構成される。
【0004】液晶パネル100は、複数の画素電極1が
形成された第1の基板と複数の画素電極に対向する一つ
の共通電極10が形成された第2の基板との間に液晶を
封入してなる。第1の基板には、複数の画素電極1と、
画素電極1それぞれに対応して例えば薄膜トランジスタ
(TFT)よりなるスイッチング素子2が行列状に配置
される。画素電極1の行列に対応して行方向にゲート線
3、列方向にデータ線4が配置される。各画素TFT2
のゲートにゲート線3が、ドレインにデータ線4が接続
されている。ゲート線3は表示領域の周囲に配置される
ゲート線ドライバ5に接続されている。データ線4はデ
ータ線選択TFT6を介してデータバス線7に接続さ
れ、データ線選択TFT6のゲートはデータ線シフトレ
ジスタ8の出力に接続されている。データ線選択TFT
6とデータ線シフトレジスタ8が、順次データ線4を選
択してデータ信号を供給するデータ線ドライバを構成し
ている。各画素には画素電圧を保持するために液晶容量
と並列に補助容量9が配置されている。
【0005】制御回路200は、データ処理部21、C
PUインターフェイス22、タイミングコントローラ2
3、デジタルアナログコンバータ(DAC)24を有す
る。データ処理部21は、外部から入力される映像信号
に対し、映像信号がアナログ信号の場合はまず適切なタ
イミングでサンプリングするとともにデジタル信号に変
換し、ブライトやコントラストを調整し、ガンマ補正を
かけたりして、液晶パネル100に最適な信号を作成す
る。CPUインターフェイス22は、PDAや携帯電話
などのLCDが搭載されている機器を制御する図示しな
いCPUの命令(コマンド)を受信し、コマンドに応じ
て各部に制御信号を送信する。タイミングコントローラ
23は、映像信号から抽出された垂直スタート信号や水
平同期信号を基に液晶パネル100に対し、各種タイミ
ング信号を出力する。DAC24はデータ処理部が出力
するRGBデジタルデータを液晶パネル100の画素電
圧に最適な電圧に変換して出力する。
【0006】次にアクティブマトリクス型LCDの動作
について、駆動制御信号とともに説明する。図5及び図
6はいくつかのタイミング信号を示すタイミングチャー
トである。垂直同期信号Vsyncは垂直同期期間の開始時
毎に1度ハイが出力されるクロックで、フレーム期間の
開始を示す。垂直スタート信号STVは、ゲート線ドラ
イバ5に入力される。ゲート線ドライバ5はシフトレジ
スタで、垂直スタート信号STVを受けて動作を開始す
る。垂直シフトクロックCKVはゲート線ドライバ5に
入力され、垂直シフトクロックCKV毎にSTVが順次
送られ、ゲート線3に順次ゲート選択信号を供給する。
垂直シフトクロックCKV半周期が1水平同期期間に相
当する。ゲート選択信号が供給されているゲート線3に
接続された画素TFT2は、全てオンする。水平スター
ト信号STHは垂直シフトクロックCKVと同周期でや
や遅延したクロックで、データ線ドライバのデータ線シ
フトレジスタ8に入力される。データ線シフトレジスタ
8は水平スタート信号STHを受けて動作を開始する。
水平シフトクロックCKHはデータ線シフトレジスタ8
に入力され、水平シフトクロックCKH毎にSTHが順
次送られ、データ線選択TFT6に順次データ線選択信
号を供給する。データ線選択信号が供給されているデー
タ線選択TFT6はオンし、データバス線7よりデータ
線4、画素TFT2を介してデータ信号DATAが画素
電極1に供給される。図示したように、データバス線7
を複数とし、それぞれに対応するデータ線選択TFT6
に同じゲート選択信号を入力することによって、複数の
画素電極1に同時に画素電圧を印加する場合もある。デ
ータ線シフトレジスタ8が全てのデータ線4を選択し終
えると、再び垂直シフトクロックCKVが入力され、次
のゲート線3が選択される。同様にして、ゲート線ドラ
イバ5が全てのゲート線3を選択し終えると、1つの画
面が表示し終わる。1行分のデータ、例えば176画素
分のデータを書き込み終わるたびに、一定期間データが
入力されない水平ブランキング期間がある。また、全画
素、例えば220行分のデータを書き込み終わるたび
に、一定期間(数水平期間程度)データが入力されない
垂直ブランク期間がある。垂直ブランキング期間中に次
の垂直同期信号Vsyncが入力され、次のフレームが介し
され上記動作を最初から繰り返す。
【0007】
【発明が解決しようとする課題】PDAや携帯電話で
は、一定時間ユーザが操作しないと表示動作を中止して
消費電力を抑制する、いわゆるスタンバイモードに入る
ものがある。このスタンバイモードに入る時や、本体の
電源を落とす時には、本体のCPUから表示停止コマン
ドがCPUインターフェイス22に入力される。表示停
止コマンドは、液晶パネル100の動作とは無関係に出
力されるので、偶然垂直ブランキング期間と重なるタイ
ミングで出力される以外、たいていは表示動作の途中で
出力される。従来の液晶パネル100は、図5に示した
ように、表示停止コマンドを受信すると直ちに各タイミ
ング信号の出力が停止され、映像信号DATAの供給を
停止し、表示を停止していた。
【0008】しかし、従来の表示装置は、表示動作を停
止させる際に表示が残ってしまう現象、「表示残り」が
生じていた。表示残りは時間の経過で見えなくなるが、
見えなくなる課程は肉眼でも視認され、表示停止時の表
示品質を低下させていた。この表示残りは透過型LCD
でバックライトを有する表示パネルであればバックライ
トを消灯することによって視認しづらくすることはでき
るが、特に反射型LCDの場合は、フロントライトを消
したとしても外部光によってこの様子が視認されるの
で、顕著な問題となる。
【0009】そこで、本発明は、スタンバイモードに移
行する時や電源オフする時の表示残りを防止した表示装
置を提供することを目的とする。
【0010】
【課題を解決するための手段】表示残りの原因は以下の
通りである。アクティブマトリクス型表示装置の場合、
画素電圧は液晶と補助容量9に充電されており、ゲート
線3が選択されている1行以外は画素TFT2がオフで
あるので、ほとんどの画素電極1はフローティングとな
っている。表示動作の途中で表示停止命令が出力される
と、ゲート線、データ線を選択するシフトレジスタは、
その時点で動作を中断するため、各画素では、液晶と補
助容量9に充電された電荷が九には抜けずに維持され
る。これが表示残りの原因である。画素電圧を維持して
いる電荷が画素TFT2からのリークや、液晶を介して
のリークによって徐々に喪失されることによって、表示
残りは見えなくなるのである。
【0011】そこで本発明は、表示残りをなくすこと
で、表示品質を向上させるためになされたものであり、
表示を停止する時、表示停止に先立って、画素電極全て
に画素電圧の絶対値を小さくする停止前表示信号を供給
する表示装置、またはその制御装置である。画素電圧の
絶対値を小さくするということは、例えば画素電圧が0
Vの時黒を表示するノーマリーブラックモードの表示装
置なら黒の信号であり、ノーマリーホワイトモードの表
示装置なら白を表示する信号と同等であれば良い。
【0012】このような停止前表示を行うことによっ
て、表示を停止する前に画素電極の電荷を排出させ、画
素電圧を充分に低くしてから表示を停止するので、表示
残りを防止することができる。
【0013】さらに、表示装置は通常動作の時は1フレ
ーム期間毎に全ての画素電極に映像信号に基づいた画素
電圧を順次供給し、あるフレーム期間に表示を中断する
信号を受けた時、そのフレーム期間が終了するまでは通
常動作を継続し、次の1フレーム期間に全ての画素電極
に停止前表示信号に基づく画素電圧を順次供給する。停
止前表示をこのように行うことは、表示パネル部分は従
来の表示パネルと共通として、制御装置部分だけで対応
できるので、本発明を実施するに当たって既存のパネル
を使用することができ、製造コストの増大なく表示品位
の向上を実現できる。
【0014】また、複数の画素電極それぞれに画素電圧
を印加して表示を行うアクティブマトリクス型表示装置
の制御装置であって、映像信号に所定の処理を施して出
力するデータ処理部と、1フレーム期間の開始時に一度
パルス出力する垂直スタート信号及び停止前表示切換信
号を含む複数のタイミング信号を、データ処理部と同期
して出力するタイミングコントローラと、データ処理部
の出力とタイミングコントローラの停止前表示切換信号
とが入力される停止前表示信号出力器とを有し、通常動
作時に外部から表示を中断もしくは終了する表示停止指
令を受けると、データ処理部及びタイミングコントロー
ラは、表示停止指令を受信したフレームの間は通常動作
を継続し、タイミングコントローラは次のフレームで垂
直スタート信号を出力するとともに、当該フレームの間
停止前表示切換信号を出力して停止前表示信号出力器に
停止前表示信号を出力させ、1フレーム期間経過後にデ
ータ処理部及びタイミングコントローラが動作を停止す
るアクティブマトリクス型表示装置の制御装置であって
もよい。
【0015】
【発明の実施の形態】図1に本発明の第1の実施形態に
かかるアクティブマトリクス型LCDを示す。従来と同
様の構成については同じ番号を与え、説明を省略する。
本実施形態の液晶パネル100は従来と全く同様であ
る。本実施形態の制御回路200においては、データ処
理部21とDAC24との間に停止前表示信号出力部2
5が配置されている点が従来と異なる。
【0016】停止前表示信号出力部25は、通常動作を
行っている間はデータ処理部21の出力をそのままDA
C24に出力する。即ち、通常動作は従来と全く同様に
行われる。本実施形態は表示停止コマンドが入力された
後の動作が従来と異なる。
【0017】図2は本実施形態のタイミング信号を示す
タイミングチャートである。例えば第1のフレーム期間
において表示停止コマンドがCPUインターフェイス2
2を介してデータ処理部21及びタイミングコントロー
ラ23に入力されたとする。この時点では表示停止コマ
ンドに応答せず、データ処理部21もタイミングコント
ローラ23もそれまでの表示動作を続行し、第1のフレ
ームにおける映像信号を全画素に画素電圧として供給す
る。その後、垂直同期信号Vsyncが出力されると、デー
タ処理部21は動作を停止し、タイミングコントローラ
23は、次の1フレーム期間、停止前表示信号出力部2
5に対し、停止前表示信号を出力するように指令を出
す。タイミングコントローラ23は次の1フレーム期間
は各タイミング信号を通常動作と同様に出力し続ける。
タイミングコントローラ23は、通常動作と同様に、垂
直スタート信号STVを出力し、データ線ドライバ、ゲ
ート線ドライバを動作させる。停止前表示信号出力部2
5は、1フレーム期間、停止前表示信号を出力している
ので第2のフレーム期間でDAC24を介して全画素電
極に停止前表示信号が供給される。第2のフレーム期間
が経過すると、タイミングコントローラ23やDAC2
4に対する電源供給が停止され、表示を停止する。
【0018】停止前表示信号は、画素電圧の絶対値を小
さくする信号である。例えば、表示パネル100が画素
電圧=0Vで透過率最大、いわゆる「白」となるノーマ
リーホワイトモードである場合、停止前表示信号は、
「白」の映像信号と同等のデータである。また、表示パ
ネル100が画素電圧=0Vで透過率最小、いわゆる
「黒」となるノーマリーブラックモードである場合、停
止前表示信号は、「黒」の映像信号と同等のデータであ
る。停止前表示信号として、共通電極に印加される電圧
Vcomを入力してもよい。Vcomであれば、画素電圧は完
全に0Vとなる。
【0019】このような停止前表示信号を全画素電極に
印加することによって、補助容量9に充電されている電
荷を強制的に排出し、表示停止後の表示残りを防止する
ことができる。また、停止前表示信号による表示は、画
素電圧を小さくする、即ち表示停止の状態に近づけるよ
うな信号であるので、表示装置の使用者には停止前表示
信号に基づいた表示をしている状態と表示停止の状態と
は判別できず、即座に表示停止したように視認される。
また、従来のように、画素電極に電荷を残したままフロ
ーティングにし、リークによって電荷が失われるまで放
置する、ということが無いので、液晶に直流電界を印加
させ続けることがなく、液晶の劣化を防止することがで
きる。
【0020】次に、停止前表示信号出力部25について
述べる。停止前表示信号出力部25はタイミングコント
ローラ23の指令に基づいて1フレーム期間、停止前表
示信号を出力する。この動作を実施するにあたり、最も
簡易な構成は、停止前表示信号出力部25を論理回路、
例えばOR回路とし、タイミングコントローラ23が停
止前表示信号を出力する構成である。タイミングコント
ローラ23は一般的に、クロックを計数するカウンタを
内蔵しており、カウンタの計数値に基づいて垂直スター
ト信号STVを作成する。このカウンタを用いることに
よって、1フレーム期間停止前表示信号を出力し続ける
ように構成することができる。例えばノーマリーホワイ
トモードの表示パネル100であったとして、「白」の
映像信号が4ビットで(1111)と表現されている場
合について述べる。タイミングコントローラ23は通常
動作の間、停止前表示信号をロウ「0」に落としてい
る。従って、OR回路25の出力はデータ処理部21の
出力のみに依存する。そして、表示停止コマンドが入力
された次のフレームで、タイミングコントローラは1フ
レームの間停止前表示信号をハイ「1」にする。従っ
て、データ処理部21の出力に関わらず、いわば全ビッ
トハイ「1」の映像データがDAC24に出力され、白
(透過率最大)に相当する画素電圧、即ち映像信号に対
応する画素電圧としては絶対値の最も小さい電圧を出力
する。
【0021】逆に、ノーマリーブラックモードの表示パ
ネル100で、「黒」の映像信号が(0000)である
場合や、ノーマリーホワイトモードで「白」が(000
0)である場合は、停止前表示信号出力部25はAND
回路となる。タイミングコントローラ23は通常動作の
間停止前表示信号としてハイ「1」を出力する。これに
よってAND回路25はデータ処理部21の出力に応じ
た出力を行う。そして、表示停止コマンドが出力された
次のフレームにおいてタイミングコントローラ23は停
止前表示信号としてロウ「0」を出力する。この時デー
タ処理部21は動作を停止しており、全ビット「0」で
出力しているため全ビット「ロウ」の映像データがDA
C24に入力され、DAC24は絶対値の最も小さい画
素電圧を出力する。
【0022】停止前表示信号出力部25がOR回路であ
る場合とAND回路である場合とを比較すると、OR回
路とする方が望ましい。停止前表示を行っている間、デ
ータ処理部21は動作を停止しているとはいえ、何らか
の原因でノイズを拾い、「ハイ」を出力してしまう可能
性があるためである。OR回路の構成であれば、そのよ
うなノイズは、表示にはなんら影響を与えない。
【0023】図3に本発明の第2の実施形態にかかるア
クティブマトリクス型LCDを示す。従来と同様の構成
については同じ番号を与え、説明を省略する。本実施形
態の液晶パネル100は従来と全く同様である。本実施
形態の制御回路200においては、DAC24と液晶パ
ネル100との間に切換スイッチ26が配置されている
点が従来と異なる。スイッチ26は、タイミングコント
ローラ23が出力する停止前表示信号によって、DAC
24の出力と共通電極の電圧Vcomとを切り換えて出力す
る。通常動作を行っている間は、タイミングコントロー
ラ23の停止前表示信号がロウとなっており、スイッチ
26はDAC24の出力を液晶パネル100に供給す
る。即ち、通常動作は従来と全く同様に行われる。第1
の実施形態と同様、表示停止コマンドが受信されると、
タイミングコントローラ23は停止前表示信号をハイと
し、スイッチ26が切り替わり、各画素に共通電圧Vcom
が供給される。本実施形態における停止前表示のタイミ
ング信号を示すタイミングチャートは図2と同様であ
る。
【0024】本実施形態においては、表示停止コマンド
の次のフレーム期間で全画素電極に共通電圧Vcomが供給
されるので、全画素電極の画素電圧を0Vとすることが
でき、第1の実施形態と同様の効果を得ることができ
る。
【0025】上記実施形態では、全画素電極に順次停止
前表示信号を供給するように説明したがこの限りではな
い。例えば、表示停止コマンドを受信したら直ちにデー
タバス線7に共通電圧Vcomを供給し、全てのゲート線3
にゲート電圧を供給して画素TFT2をオンし、全ての
データ線選択TFT6をオンして、全画素同時に共通電
圧Vcomを供給することもできる。各データ線にプリチャ
ージするためのTFTが接続されている場合は、これを
通して停止前表示信号を各データ線4に供給しても良
い。ただし、これらを実施する場合は、液晶パネル10
0を従来と共通とすることはできなくなるので、コスト
アップの要因となる。
【0026】本発明は、透過型液晶表示装置にも用いる
ことはできるが、表示残りがより顕著である反射型液晶
表示装置に用いれば、より効果的である。
【0027】
【発明の効果】以上に説明したように、本発明によれ
ば、表示を停止する時、表示停止に先立って、画素電極
全てに画素電圧の絶対値を小さくする停止前表示信号を
供給することによって、表示を停止する前に画素電極の
電荷を排出させ、画素電圧を充分に低くしてから表示を
停止するので、表示残りを防止し、表示品質を向上する
ことができる。
【0028】さらに、表示装置は通常動作の時は1フレ
ーム期間毎に全ての画素電極に映像信号に基づいた画素
電圧を順次供給し、あるフレーム期間に表示を中断する
信号を受けた時、そのフレーム期間が終了するまでは通
常動作を継続し、次の1フレーム期間に全ての画素電極
に停止前表示信号に基づく画素電圧を順次供給する。停
止前表示をこのように行うことは、表示パネル部分は従
来の表示パネルと共通として、制御装置部分だけで対応
できるので、本発明を実施するに当たって既存のパネル
を使用することができ、製造コストの増大を防止するこ
とができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態にかかる表示装置を示
す図である。
【図2】本発明の表示装置のタイミングチャートであ
る。
【図3】本発明の第2の実施形態にかかる表示装置を示
す図である。
【図4】従来の表示装置を示す図である。
【図5】従来の表示装置のタイミングチャートである。
【図6】表示装置のタイミングチャートである。
【符号の説明】
1:画素電極 2:画素スイッチング
素子(TFT) 3:ゲート線 4:データ線 5:シフトレジスタ 6:データ線選択スイ
ッチング素子(TFT) 7:データバス線 8:シフトレジスタ 9:補助容量 10:共通電極 21:データ処理部 22:CPUインター
フェイス 23:タイミングコントローラ 24:デジタルアナロ
グ変換器 25:停止前表示信号出力部 26:切換スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 623 G09G 3/20 623D (72)発明者 藤岡 誠 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 2H092 JA24 PA13 2H093 NA16 NC01 NC22 NC34 NC42 NC50 ND12 5C006 AA22 AB05 AF68 BB16 BC16 BF24 BF26 FA16 5C080 AA10 BB05 CC03 DD01 EE26 EE32 FF11 JJ02 JJ04

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 複数のゲート線と、前記ゲート線に交差
    する複数のデータ線と、前記ゲート線及びデータ線の交
    点に配置されるスイッチング素子と、前記スイッチング
    素子それぞれに接続された複数の画素電極と、前記画素
    電極に対向する共通電極と、前記画素電極、共通電極が
    形成する画素容量と電気的に並列配置された補助容量
    と、を有し、前記データ線からそれぞれの前記画素電極
    に映像信号を供給し、前記画素電極と前記共通電極との
    間に生じる画素電圧に応じた表示を行うアクティブマト
    リクス型表示装置において、表示を停止する時、表示停
    止に先立って、前記画素電極全てに前記画素電圧の絶対
    値を小さくする停止前表示信号を供給することを特徴と
    するアクティブマトリクス型表示装置。
  2. 【請求項2】 前記停止前表示信号は、画素電圧が0V
    の時透過率が最小となるノーマリーブラックモードの表
    示装置なら全画素に黒を表示する映像信号と等しく、画
    素電圧が0Vの時透過率が最大となるノーマリーホワイ
    トモードの表示装置なら全画素に白を表示する映像信号
    に等しいことを特徴とする請求項1に記載のアクティブ
    マトリクス型表示装置。
  3. 【請求項3】 前記表示装置は通常動作の時は1フレー
    ム期間毎に全ての前記画素電極に映像信号に基づいた画
    素電圧を順次供給し、あるフレーム期間に表示を中断す
    る信号を受けた時、当該フレーム期間が終了するまでは
    通常動作を継続し、次の1フレーム期間に全ての前記画
    素電極に前記停止前表示信号に基づく画素電圧を順次供
    給することを特徴とする請求項1に記載のアクティブマ
    トリクス型表示装置。
  4. 【請求項4】 複数のゲート線、前記ゲート線に交差す
    る複数のデータ線、前記ゲート線及びデータ線の交点に
    配置されるスイッチング素子、前記スイッチング素子そ
    れぞれに接続された複数の画素電極、前記画素電極に対
    向する共通電極、前記画素電極、共通電極が形成する画
    素容量と並列に配置された補助容量、を有し、前記デー
    タ線からそれぞれの前記画素電極に映像信号を供給し、
    前記画素電極と前記共通電極との間に生じる画素電圧に
    応じた表示を行うアクティブマトリクス型表示装置の制
    御装置であって、前記表示装置の表示を停止する時、表
    示停止に先立って、前記画素電極全てに前記画素電圧の
    絶対値を小さくする停止前表示信号を供給することを特
    徴とするアクティブマトリクス型表示装置の制御装置。
  5. 【請求項5】 前記停止前表示信号は、画素電圧が0V
    の時黒を表示するノーマリーブラックモードの表示装置
    なら全画素に黒を表示する映像信号と等しく、画素電圧
    が0Vの時白を表示するノーマリーホワイトモードの表
    示装置なら全画素に白を表示する映像信号と等しいこと
    を特徴とする請求項4に記載のアクティブマトリクス型
    表示装置の制御装置。
  6. 【請求項6】 通常動作の時は1フレーム期間毎に全て
    の前記画素電極に映像信号に基づいた画素電圧を順次供
    給し、あるフレーム期間に表示を中断する信号を受けた
    時、当該フレーム期間が終了するまでは通常動作を継続
    し、次の1フレーム期間に全ての前記画素電極に前記停
    止前表示信号に基づく画素電圧を順次供給することを特
    徴とする請求項4に記載のアクティブマトリクス型表示
    装置の制御装置。
  7. 【請求項7】 複数の前記画素電極それぞれに画素電圧
    を印加して表示を行うアクティブマトリクス型表示装置
    の制御装置であって、映像信号に所定の処理を施して出
    力するデータ処理部と、1フレーム期間の開始時に一度
    パルス出力する垂直スタート信号及び停止前表示切換信
    号を含む複数のタイミング信号を、前記データ処理部と
    同期して出力するタイミングコントローラと、前記デー
    タ処理部の出力と前記タイミングコントローラの停止前
    表示切換信号とが入力される停止前表示信号出力器とを
    有し、通常動作時に外部から表示を中断もしくは終了す
    る表示停止指令を受けると、前記データ処理部及び前記
    タイミングコントローラは、表示停止指令を受信したフ
    レームの間は通常動作を継続し、前記タイミングコント
    ローラは次のフレームで垂直スタート信号を出力すると
    ともに、当該フレームの間前記停止前表示切換信号を出
    力して前記停止前表示信号出力器に停止前表示信号を出
    力させ、1フレーム期間経過後に前記データ処理部及び
    前記タイミングコントローラが動作を停止することを特
    徴とするアクティブマトリクス型表示装置の制御装置。
  8. 【請求項8】 前記停止前表示信号は、画素電圧が0V
    の時黒を表示するノーマリーブラックモードの表示装置
    なら全画素に黒を表示する映像信号に等しく、画素電圧
    が0Vの時白を表示するノーマリーホワイトモードの表
    示装置なら全画素に白を表示する映像信号に等しいこと
    を特徴とする請求項7に記載のアクティブマトリクス型
    表示装置の制御装置。
  9. 【請求項9】 前記停止前表示信号出力器はOR回路で
    あって、前記タイミングコントローラは停止前表示切換
    信号として停止前表示信号を出力することを特徴とする
    アクティブマトリクス型表示装置の制御装置。
JP2001198930A 2001-06-29 2001-06-29 アクティブマトリクス型表示装置及びその制御装置 Pending JP2003015610A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001198930A JP2003015610A (ja) 2001-06-29 2001-06-29 アクティブマトリクス型表示装置及びその制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001198930A JP2003015610A (ja) 2001-06-29 2001-06-29 アクティブマトリクス型表示装置及びその制御装置

Publications (1)

Publication Number Publication Date
JP2003015610A true JP2003015610A (ja) 2003-01-17

Family

ID=19036287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001198930A Pending JP2003015610A (ja) 2001-06-29 2001-06-29 アクティブマトリクス型表示装置及びその制御装置

Country Status (1)

Country Link
JP (1) JP2003015610A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233386A (ja) * 2003-01-28 2004-08-19 Sony Corp 液晶駆動回路及びアクティブマトリクス型液晶表示装置
JP2004287163A (ja) * 2003-03-24 2004-10-14 Seiko Epson Corp 表示システム、データドライバ及び表示駆動方法
JP2005274868A (ja) * 2004-03-24 2005-10-06 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動方法
JP2006106019A (ja) * 2004-09-30 2006-04-20 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動制御方法
JP2006178430A (ja) * 2004-11-24 2006-07-06 Semiconductor Energy Lab Co Ltd 表示装置、電子機器
WO2006109647A1 (ja) * 2005-04-07 2006-10-19 Sharp Kabushiki Kaisha 表示装置およびその制御方法
JP2009098219A (ja) * 2007-10-12 2009-05-07 Funai Electric Co Ltd 液晶表示装置
JP2011048225A (ja) * 2009-08-28 2011-03-10 Sony Corp 液晶表示装置
US8310433B2 (en) 2004-11-24 2012-11-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233386A (ja) * 2003-01-28 2004-08-19 Sony Corp 液晶駆動回路及びアクティブマトリクス型液晶表示装置
JP2004287163A (ja) * 2003-03-24 2004-10-14 Seiko Epson Corp 表示システム、データドライバ及び表示駆動方法
US7499064B2 (en) 2003-03-24 2009-03-03 Seiko Epson Corporation Display system, data driver, and display drive method for avoiding degradation of display quality
JP2005274868A (ja) * 2004-03-24 2005-10-06 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動方法
JP2006106019A (ja) * 2004-09-30 2006-04-20 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動制御方法
JP2006178430A (ja) * 2004-11-24 2006-07-06 Semiconductor Energy Lab Co Ltd 表示装置、電子機器
US8310433B2 (en) 2004-11-24 2012-11-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
WO2006109647A1 (ja) * 2005-04-07 2006-10-19 Sharp Kabushiki Kaisha 表示装置およびその制御方法
US8269761B2 (en) 2005-04-07 2012-09-18 Sharp Kabushiki Kaisha Display device and method of controlling the same
JP2009098219A (ja) * 2007-10-12 2009-05-07 Funai Electric Co Ltd 液晶表示装置
JP2011048225A (ja) * 2009-08-28 2011-03-10 Sony Corp 液晶表示装置

Similar Documents

Publication Publication Date Title
US10482822B2 (en) Displays with multiple scanning modes
JP5019668B2 (ja) 表示装置及びその制御方法
US11081040B2 (en) Pixel circuit, display device and driving method
US7583259B2 (en) Power consumption of display apparatus during still image display mode
US7609245B2 (en) Liquid crystal device, method of driving the same and electronic apparatus
US20110285759A1 (en) Liquid crystal display device and method for driving same
US20050088395A1 (en) Common Voltage driver circuits and methods providing reduced power consumption for driving flat panel displays
KR100539263B1 (ko) 듀얼 패널 구동 시스템 및 구동 방법
JP2002278523A (ja) 表示装置の駆動方法および表示装置
US20110254882A1 (en) Display device
JP4786897B2 (ja) ソース駆動回路と駆動回路及び液晶ディスプレイ装置とその駆動方法
JP2012088736A (ja) 表示装置
US8847937B2 (en) Liquid crystal display device selecting an inversion-driving system based on priority order of smear and shut-down patterns and driving method thereof
JP2008186011A (ja) 液晶表示装置及びその駆動方法
US7812833B2 (en) Liquid crystal display device and method of driving the same
JP2003015610A (ja) アクティブマトリクス型表示装置及びその制御装置
JP2006201760A (ja) 表示装置の駆動回路及び駆動方法
JPH07271323A (ja) 液晶表示装置
JP5004386B2 (ja) 表示装置及びその駆動方法
JP2002311904A (ja) 表示装置
WO2007080864A1 (ja) 平面表示装置及びその駆動方法
JP4306980B2 (ja) アクティブマトリクス型表示装置及びその制御装置
JP2003131630A (ja) 液晶表示装置
JP2005266573A (ja) 電気光学装置、電気光学装置の制御装置、電気光学装置の制御方法および電子機器
JP4259775B2 (ja) アクティブマトリクス型表示装置及びその制御装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227