JP2003018007A - アナログ／ディジタル信号変換方法 - Google Patents
アナログ／ディジタル信号変換方法Info
- Publication number
- JP2003018007A JP2003018007A JP2002155715A JP2002155715A JP2003018007A JP 2003018007 A JP2003018007 A JP 2003018007A JP 2002155715 A JP2002155715 A JP 2002155715A JP 2002155715 A JP2002155715 A JP 2002155715A JP 2003018007 A JP2003018007 A JP 2003018007A
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- analog
- signal
- digital
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1265—Non-uniform sampling
- H03M1/127—Non-uniform sampling at intervals varying with the rate of change of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 アナログ信号をその主特性を保存するディジ
タル表現に変換する、実装コストの低い方法を提供す
る。 【解決手段】 本発明の一実施形態は、アナログ信号Ｓ
をＮ個のディジタル信号表現に変換する方法（１００）
である。前記方法は、アナログ信号の振幅値ｖ(ｔ)をＮ
個の基準振幅値Ｖｒと比較して、アナログ振幅値が基準
振幅値より大きいかまたは小さいかを判定するステップ
（１０２）を含む。ここで、Ｎは１以上の整数である。
前記方法は、アナログ振幅値がそれぞれの基準振幅値よ
り大きい場合、対応するディジタル信号に第１の論理レ
ベルを発生し、アナログ振幅値がそれぞれの基準振幅値
より小さい場合、対応するディジタル信号に第２の論理
レベルを発生するステップ（１０４）をさらに含む。比
較ステップ及び発生ステップは、ディジタル信号が複数
のアナログ信号振幅事象の表現を含むまで実行される。
タル表現に変換する、実装コストの低い方法を提供す
る。 【解決手段】 本発明の一実施形態は、アナログ信号Ｓ
をＮ個のディジタル信号表現に変換する方法（１００）
である。前記方法は、アナログ信号の振幅値ｖ(ｔ)をＮ
個の基準振幅値Ｖｒと比較して、アナログ振幅値が基準
振幅値より大きいかまたは小さいかを判定するステップ
（１０２）を含む。ここで、Ｎは１以上の整数である。
前記方法は、アナログ振幅値がそれぞれの基準振幅値よ
り大きい場合、対応するディジタル信号に第１の論理レ
ベルを発生し、アナログ振幅値がそれぞれの基準振幅値
より小さい場合、対応するディジタル信号に第２の論理
レベルを発生するステップ（１０４）をさらに含む。比
較ステップ及び発生ステップは、ディジタル信号が複数
のアナログ信号振幅事象の表現を含むまで実行される。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はアナログ信号の処理
に関し、より詳細には、特徴的な信号事象を表すタイム
スタンプの使用により容易とされた、アナログ信号をデ
ィジタルフォーマットに変換することに関する。 【０００２】 【従来の技術】アナログ信号は、多様な種類のデバイス
やシステムで普通に用いられている。多くのシステム
は、システムの一部分から別の部分に情報を転送するた
めにアナログ信号を利用している。アナログ信号を利用
するシステムまたはデバイスの一般的な例は、センサで
ある。現実世界で遭遇する多くの実用的な場面で、アナ
ログ信号をディジタル表現に変換する必要のある場合は
多く、または少なくとも望ましい。このことは、アナロ
グ信号を処理し分析するためにディジタル方法が主に利
用されている場合に特に当てはまる。 【０００３】例えば、集積回路（ＩＣ）の製造業者の多
くは、製造中のＩＣ製品を試験するためにある種の自動
試験装置（ＡＴＥ）を利用している。ＡＴＥは圧倒的に
ディジタル技術に基づいて実現されるが、製造されてい
る現在のＩＣの多くはある種のアナログ出力信号を発生
する。これは、現在のシステムオンチップデバイスが概
念段階から製品段階に移行するにつれて、ますます当て
はまるようになっている。ＡＴＥの設計者及び利用者の
問題は、いかにしてアナログ信号をディジタルＡＴＥに
よって利用可能な形式に変換するか、ということであ
る。 【０００４】アナログ信号をディジタル表現に変換する
従来の手法は、アナログ/ディジタル変換器（ＡＤＣ）
を利用することである。従来のＡＤＣは、時間的に連続
し、多くは決まった間隔を持つ点でアナログ信号または
波形の振幅をサンプリング（標本化）する。サンプリン
グされた振幅値は、種々の手法のうちの１つによってデ
ィジタル形式に変換される（すなわちディジタル化され
る）。一度ディジタル化されると、アナログ信号は、Ａ
ＤＣによってサンプリングされた振幅を表現するディジ
タル値の時系列によって表現される。一般に利用される
ＡＤＣ手法のうち、当技術分野で周知なものは、デルタ
・シグマ型変調器ベースのＡＤＣ、逐次近似型ＡＤＣ、
及びいわゆるフラッシュＡＤＣ等のオーバーサンプリン
グ変換器である。これらの技術は、それぞれ究極的には
一列のディジタルワードを発生し、各ワードは一定の時
間間隔で時系列にサンプリングした振幅値をディジタル
形式で表現する。 【０００５】従来の時間サンプリングアナログ/ディジ
タル変換は、アナログ信号からディジタル形式へと高い
忠実度で変換することができる一方、従来のＡＤＣは場
合によってはその実装が高くつくことがある。特に、従
来のＡＤＣ技術の多くは簡単かつ正確なオンチップ実装
に適しているとは言えない。このことは、特に組み込み
自己試験（ＢＩＳＴ）のためまたは外部ディジタルＡＴ
Ｅと共に利用するためにアナログ信号のオンチップ変換
を考慮したときに当てはまる。同様に、アナログデバイ
スとＡＴＥとの間のインターフェースとして従来のＡＤ
Ｃ手法を使用すると、多くの問題を生じる可能性があ
り、これらの問題のうちのいずれも、従来の時間サンプ
リングＡＤＣにより生成される、大抵は高データレート
のディジタル信号に適応するために、ＡＴＥに特別の専
用リソースが必要となる。 【０００６】デバイスの試験における従来のＡＤＣの利
用の代替方法として興味深いものは、周波数測定を伴う
いわゆる発振ＢＩＳＴの利用である。発振ＢＩＳＴの方
法は、増幅器を使用して試験中に回路を一時的に「変
化」させることができるような回路をアナログデバイス
またはアナログ回路内に組み込んで、デバイスを発振さ
せる。被試験回路の発振周波数及び振幅特性は、回路の
特性に直接関連するので、デバイスがその動作上の要求
に適合しているか否かについての判定は、多くの場合そ
の発振に基づいて行なうことができる。さらに、ＡＴＥ
の大半はかなり正確に周波数を測定することができるの
で、多くの場合従来のＡＴＥを用いて上記判定を行うこ
とができる。残念なことに、被試験デバイスが動作しか
つ仕様に合っているか否かを判定するためにわずか１つ
または２つの値、つまり発信周波数とオプションの発信
の電圧しか抽出されないので、発振ＢＩＳＴは、現在の
アナログ信号デバイス及び混合信号デバイスにおいて利
用されているアナログ回路の一部にしか適用することが
できない。加えて、発振ＢＩＳＴは、特に発振過渡期に
関して低い周波数及び／または長い整定時間を持つ回路
を取り扱うときは、許容しがたいほど長い時間がかかる
ことがある。 【０００７】 【発明が解決しようとする課題】従って、アナログ信号
をアナログ信号の主特性を保存するディジタル表現に変
換し、その一方実装コストを最小にする方法及び装置が
必要とされている。加えて、このような方法及び装置を
任意のアナログ信号に適用でき、かつオンチップまたは
オフチップのいずれかで効率的に実装できることは有益
である。このような方法及び装置は、ＡＴＥのようなデ
ィジタルシステムによるアナログ信号の処理及び試験に
変換が関連する場合は特に、アナログ/ディジタル信号
変換の分野における長年の要望を解決する。 【０００８】 【課題を解決するための手段】本発明は、アナログ信号
をディジタル表現に変換する新規な方法及び装置であ
る。本発明の方法及び装置によって発生されるアナログ
信号のディジタル表現は、時系列に基づくが、従来のよ
うに振幅系列には基づいていない。従来のＡＤＣは、所
定の時間または等価的な所定の時間事象のセットで、デ
ィジタル化された振幅サンプルの系列を発生する。従来
のＡＤＣとは異なり、本発明の方法及び装置は、アナロ
グ信号内での所定の振幅事象のセットの発生時にまたは
これに対応して、ディジタル化された時間サンプルの系
列を発生する。本発明は、本質的にアナログ信号を一連
の事象にマッピングし、またこれらの事象の発生時間を
記録する。事象の発生時間の記録はタイムスタンプの系
列と考えることができる。本発明の方法及び装置により
アナログ信号に対して生成されたタイムスタンプ系列
は、該タイムスタンプ系列に関連付けられた事象の知識
と組み合されて、タイムスタンプから信号を再構成する
ための十分な情報を提供する。 【０００９】本発明の１つの態様では、アナログ信号を
Ｎ個のディジタル信号表現に変換する方法が提供され
る。特にアナログ信号は、出力でアナログ信号を発生す
る被試験デバイスからの信号でも、または被試験デバイ
スの内部への信号であってもよい。前記方法は、アナロ
グ信号の振幅をＮ個の基準振幅と比較して、アナログ振
幅が各基準振幅より大きいかまたは小さいかを判定する
ステップを含む。ここで、Ｎは１以上の整数である。前
記方法は、アナログ振幅がそれぞれの基準振幅より大き
い場合、対応するディジタル信号に第１の論理レベルを
発生するステップをさらに含む。発生ステップは、アナ
ログ振幅がそれぞれの基準振幅より小さい場合、対応す
るディジタル信号に第２の論理レベルを発生することを
さらに含む。発生ステップ及び比較ステップは、ディジ
タル信号が複数のアナログ信号振幅事象についての表現
を含むまで実行される。 【００１０】比較ステップは、アナログ信号におけるア
ナログ振幅をＮ個の基準振幅と並行して同時に比較する
こと、または、すべての基準振幅と比較されるまで、ア
ナログ信号におけるアナログ振幅をＮ個の基準振幅のそ
れぞれ１つと順次比較することのいずれかを含む。 【００１１】本発明の別の態様では、被試験デバイスか
らのアナログ信号をディジタル信号表現に変換する方法
が提供される。前記方法は、アナログ信号の振幅事象を
基準振幅と比較して、アナログ信号における振幅事象が
基準振幅より大きいかまたは小さいかを判定するステッ
プを含む。前記方法は、振幅事象が基準振幅より大きい
場合ディジタル信号に第１の論理レベルを発生し、振幅
事象が基準振幅より小さい場合ディジタル信号に第２の
論理レベルを発生するステップをさらに含む。前記方法
は、アナログ信号における複数の振幅事象のディジタル
信号表現を求めるために、一定期間前記比較ステップと
発生ステップを繰り返すステップをさらに含む。本発明
によれば、振幅事象は、アナログ信号の振幅が基準振幅
より大きいかまたは小さいかのいずれかである時間の長
さである。 【００１２】本発明のさらに別の態様では、アナログ信
号をＮ個のディジタル信号表現に変換する装置が提供さ
れる。特にアナログ信号は、出力からアナログ信号を発
生する被試験デバイスからの信号であることができる。
装置は、装置入力、Ｎ個の比較器、及びＮ個の装置出力
を含み、Ｎは１以上の整数である。各比較器は、第１の
入力、第２の入力、及び出力を有する。各比較器の第１
の入力は装置の入力に接続されており、時間の関数とし
て変化するアナログ振幅値を受け取る。各比較器の第２
の入力は、Ｎ個の振幅基準値のうちの別々の１つを受け
取る。各比較器は、比較器出力でディジタル信号を発生
する。各比較器の出力は、Ｎ個の装置出力のうちの別々
の１つに接続されている。装置はスタンドアロンとして
実現することも、オンボードの組み込み試験回路の一部
としてデバイス内に組み込むこともできる。 【００１３】本発明のさらに別の態様では、アナログ信
号をディジタル表現に変換するシステムが提供される。
システムは、本発明のアナログ/ディジタル変換装置を
含む。装置は、アナログ信号を受け取る入力とＮ個の装
置出力を有する。ここで、Ｎは１以上の整数である。ア
ナログ信号は、被試験デバイスの出力信号でも、被試験
デバイスの内部への信号であってもよい。装置は、それ
ぞれの装置出力で、Ｎ個のディジタル信号のうちの１つ
を発生する。システムは、Ｎ個の遷移間隔分析器（ＴＩ
Ａ：transition interval analyzer）をさらに含む。各
ＴＩＡは入力と出力を有し、各装置出力が１つのＴＩＡ
の入力に接続されるようになっている。ＴＩＡは、それ
ぞれのディジタル信号における論理の遷移のタイミング
を符号化する。任意選択として、システムは複数のポー
トを有する被試験デバイスを試験するための試験システ
ムをさらに含む。試験システムの各ポートは、１つのＴ
ＩＡの出力に接続される。試験システムは、アナログ信
号における事象のタイムスタンプとしてＴＩＡからのデ
ィジタル信号における符号化されたタイミング情報を利
用して、被試験デバイスが仕様に適合しているか否かを
判定する。 【００１４】 【発明の実施の形態】本発明は、アナログ信号をディジ
タル表現に変換する新規な方法及び装置である。加え
て、本発明の方法及び装置は、アナログ出力信号を発生
する被試験デバイス（ＤＵＴ）の試験を容易にする。本
発明の方法及び装置によって生成されるディジタル表現
は、アナログ信号内での複数の振幅事象の発生時間を記
録する。振幅事象のディジタル表現は、アナログ信号の
アナログタイムスタンプ表現とみなすことができる。代
替的に、本発明の方法及び装置は、所定の振幅事象のセ
ットにおいてアナログ信号の時間サンプルまたはタイム
スタンプを発生すると言うことができる。タイムスタン
プは、タイムスタンプ表現からサンプリングされたアナ
ログ信号を再構成するために使用することができ、及び
／または、ＤＵＴのアナログ信号を試験するために使用
することができる。ＤＵＴのこのような試験には、デバ
イスの仕様及び符号解析に基づいた合格／失敗試験及び
／またはアナログ特性試験が含まれるが、これに限定さ
れるわけではない。本明細書において、用語「符号解
析」は、ＤＵＴに対して発生されるタイムスタンプと、
「良好なデバイス」であることが既知のデバイスに対し
て発生される等価なタイムスタンプとを比較することを
指す。 【００１５】アナログ信号Ｓは、以下の議論のために、
時間の関数として種々の非離散的な値をとる振幅ｖ(ｔ)
を持つ信号として定義される。このアナログ信号は、時
間連続の関数によって記述可能な時間的に変化する信号
振幅ｖ(ｔ)を有することが好ましい。時間的に変化する
信号振幅ｖ(ｔ)は、滑らかで連続する時間の関数によっ
て記述可能であることがさらに好ましい。本明細書にお
いて、時間の関数を参照して「滑らか」というときは、
時間的に変化する信号振幅ｖ(ｔ)を記述する関数につい
て、時間に関して少なくとも１次の導関数が存在し、か
つ導関数がゼロより大きく最大時間Ｔmaxより小さいす
べての時間ｔについて定義されるということを意味す
る。 【００１６】本発明の一態様では、アナログ信号Ｓをデ
ィジタル信号表現に変換する方法１００が提供される。
図１は、本発明の変換方法１００のフローチャートであ
る。変換方法１００は、アナログ信号Ｓの振幅ｖ(ｔ)と
基準振幅Ｖｒを比較するステップ１０２を含む。比較ス
テップ１０２の間に、信号振幅ｖ(ｔ)が基準振幅Ｖｒよ
り大きいか小さいかまたは等しいかについての判定が行
なわれる。比較ステップ１０２は、本質的にアナログ信
号の時間表現への変換とみなすことができる。ここで時
間とは、基準振幅Ｖｒに交差する事象が起こる時間であ
る。 【００１７】変換方法１００は、出力ディジタル信号Ｄ
に論理レベルを発生するステップ１０４をさらに含む。
ディジタル信号Ｄは、時間ｔにおける任意の所与の点に
おいて可能な２つの論理状態またはレベルのうち１つの
みをとることができる振幅ｄ(ｔ)を持つ時間的に変化す
る信号である。発生ステップ１０４の間、アナログ振幅
ｖ(ｔ)が基準振幅Ｖｒより大きい場合、出力ディジタル
信号Ｄに第１の論理レベルが発生され（１０４）、また
アナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒより小さい場
合、出力ディジタル信号Ｄに第２の論理レベルが発生さ
れる（１０４）。比較ステップ１０２及び発生ステップ
１０４は、最大時間Ｔmaxより短いすべての時間ｔの
間、繰り返される。発生ステップ１０４は、本質的に時
間表現からディジタル表現への変換とみなすことができ
る。 【００１８】アナログ信号振幅ｖ(ｔ)は時間ｔの連続関
数によって記述されているので、ディジタル信号Ｄの振
幅ｄ(ｔ)は同様に時間ｔの連続関数によって記述できる
ことに注意する。さらに、アナログ信号振幅ｖ(ｔ)が基
準振幅Ｖｒを越えることがあり、他の時間において基準
振幅Ｖｒを越えないものと仮定した場合、ディジタル信
号振幅ｄ(ｔ)は、一部の時間ｔで第１の論理レベルであ
り、別の部分の時間ｔでは第２の論理レベルとなる。さ
らに、ディジタル信号振幅ｄ(ｔ)が論理状態の間で遷移
する時間ｔの点は、アナログ信号振幅ｖ(ｔ)が基準振幅
Ｖｒより大きいものから小さいものに変化するか、また
は基準振幅Ｖｒより小さいものから大きいものに変化す
るかのいずれかのときの時間ｔの点に対応する。従っ
て、本発明の変換方法１００の適用の結果、アナログ信
号振幅ｖ(ｔ)が基準振幅Ｖｒレベルと交差する時間に対
応する時間ｔにおいて、ディジタル信号Ｄに論理の遷移
が起こる。 【００１９】方法１００は、ディジタル信号Ｄにおける
論理遷移のタイムスタンプを測定し記憶する任意選択の
ステップ１０６をさらに含む。ステップ１０６は、任意
選択であるため図１では破線で示されている。測定し記
憶する任意選択のステップは、論理の遷移が発生する時
間を測定し、発生の時間ｔをコンピュータメモリに記憶
するために適したフォーマットに符号化する。符号化さ
れた遷移の発生時間は、タイムスタンプである。好まし
い符号化方法は、タイミングクロックに基づいたディジ
タル符号化である。符号化された発生時間ｔは、その後
コンピュータメモリ等のメモリに記憶される。測定し記
憶する任意選択のステップ１０６は、ディジタル信号Ｄ
で論理が遷移するたびに繰り返される。 【００２０】ここで、図２に示した例を考察する。図２
に示すように、時間的に変化するアナログ信号ｖ(ｔ)
は、基準振幅Ｖｒを越えまた基準信号より小さくなるこ
とを繰り返している。この例について、比較ステップ１
０２の間にアナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒより
大きいと判定されると、発生ステップ１０４によって論
理「１」（例えばｄ(ｔ)＝１）が出力ディジタル信号Ｄ
に発生されると仮定する。逆に、比較ステップ１０２の
間にアナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒより小さい
と判定されると、発生ステップ１０４によって論理
「０」（例えばｄ(ｔ)＝０）が出力ディジタル信号Ｄに
発生される。アナログ信号振幅ｖ(ｔ)に変換方法１００
を適用した結果が図２にディジタル信号Ｄとして示され
ている。このディジタル信号は、アナログ信号振幅が基
準振幅Ｖｒのレベルに交差する度に発生する論理の遷移
を有する。ディジタル信号Ｄにおける遷移のタイミング
とアナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒのレベルに交
差する点の間の対応関係は、例示のために図２に垂直の
鎖線で示している。 【００２１】アナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒを
越えたことを示すために２つの論理値のうちのどちらを
用いるかの選択は、本発明によれば完全に任意である。
図２に示した例において、信号振幅ｖ(ｔ)が基準振幅Ｖ
ｒより大きいことを示すために論理「０」を使用し、ま
た信号振幅ｖ(ｔ)が基準振幅Ｖｒより小さいことを示す
ために論理「１」を使用することは容易であり、本発明
の範囲内である。同様に、アナログ信号振幅ｖ(ｔ)と基
準振幅Ｖｒが等しいとき、ディジタル信号Ｄの論理状態
における影響は、特定の用途に合わせるために任意に定
義することができる。例えば、等しい場合は、２つの論
理状態のうちの１つをディジタル信号Ｄにおいて発生す
る（１０４）ために任意に定義することができる。代替
的に、等しい場合は、ディジタル信号Ｄの論理状態にお
ける影響を定義しないままとしておくことができる。当
業者は、特定の用途に合わせるためにこのような定義を
容易に決定することができるであろう。このような定義
のすべては本発明の範囲内にある。さらに、基準振幅Ｖ
ｒは、特定の値に固定することも、または外部の制御器
の制御を受けて可変とすることもでき、これらは本発明
の範囲内にある。 【００２２】本発明の別の態様では、アナログ信号Ｓを
複数のディジタル信号Ｄｉに変換する方法２００が提供
される。ここで、ｉ＝１，・・・，Ｎであり、Ｎは２以
上の整数である。変換方法２００において、複数のディ
ジタル信号Ｄｉは、アナログ信号Ｓを複数の基準振幅Ｖ
ｒｉと比較することによって発生される。本発明の変換
方法２００のフローチャートは、図３に示されている。 【００２３】変換の方法２００は、アナログ信号Ｓの振
幅ｖ(ｔ)をＮ個の基準振幅Ｖｒｉと比較するステップ２
０２を含む。比較ステップ２０２は、信号振幅ｖ(ｔ)を
Ｎ個のすべての基準振幅Ｖｒｉと同時に比較する（２０
２）ことによって並行して行うか、または信号振幅ｖ
(ｔ)を第１の基準振幅Ｖｒ１と比較し、続いて信号振幅
ｖ(ｔ)を第２の基準振幅Ｖｒ２と比較し、以下同様に信
号振幅ｖ(ｔ)がＮ番目の基準振幅ＶｒＮと比較されるま
で行う（２０２’）ことによって、順次行なうことがで
きる。比較ステップ２０２、２０２’の間に、信号振幅
ｖ(ｔ)が各基準振幅Ｖｒｉより大きいか小さいかまたは
等しいかについての判定が行なわれる。方法１００のス
テップ１０２のように、比較ステップ２０２、２０２’
はアナログ信号の時間表現への変換とみなすことができ
る。 【００２４】変換方法２００は、複数のディジタル信号
Ｄｉのそれぞれに論理レベルを発生するステップ２０４
を含む。複数のディジタル信号Ｄｉは、それぞれ任意の
所与の時点ｔにおいて２つの可能な論理状態またはレベ
ルのうちの１つのみをとることができる振幅ｄｉ(ｔ)を
有する時間的に変化する信号である。発生ステップ２０
４の間、アナログ振幅ｖ(ｔ)がｉ番目の基準振幅Ｖｒｉ
より大きい場合、ｉ番目の出力ディジタル信号Ｄｉに第
１の論理レベルが発生され（２０４）、またアナログ信
号振幅ｖ(ｔ)がｉ番目の基準振幅Ｖｒｉより小さい場
合、ｉ番目の出力ディジタル信号Ｄｉに第２の論理レベ
ルが発生される（２０４）。変換方法２００は、２つの
可能な論理レベルのうちの１つを示す振幅ｄｉ(ｔ)を持
つｉ番目のディジタル信号Ｄｉを発生する（２０４）。
ここで、第１の論理レベルが存在する間の時間ｔは、振
幅ｖ(ｔ)がｉ番目の基準振幅Ｖｒｉより大きい時間の長
さに比例する。さらに、ｉ番目のディジタル信号振幅ｄ
ｉ(ｔ)における第１の論理レベルと第２の論理レベルの
間の遷移のタイミングは、振幅ｖ(ｔ)がｉ番目の基準振
幅Ｖｒｉのレベルと交差するタイミングに対応する。方
法１００のステップ１０４のように、発生ステップ２０
４は時間表現からディジタル表現への変換とみなすこと
ができる。 【００２５】方法２００は、ディジタル信号Ｄｉにおけ
る論理遷移のタイムスタンプを測定し記憶する任意選択
のステップ２０６を含む。ステップ２０６は任意選択で
あるため、図３では破線で示されている。測定し記憶す
る任意選択のステップ２０６は、論理の遷移が発生する
時間を測定し、ｉ番目の遷移事象の発生時間ｔiをコン
ピュータメモリに記憶するために適したフォーマットに
符号化する。符号化された各発生時間ｔiは、タイムス
タンプである。好ましい符号化方法は、タイミングクロ
ックに基づいたディジタル符号化である。その後、符号
化された発生時間ｔiはメモリ内に記憶される。測定し
記憶する任意選択のステップは、各ディジタル信号Ｄｉ
で論理が遷移する度に繰り返される。一般に、測定し記
録する任意選択のステップ２０６において、各ディジタ
ル信号Ｄｉにおけるすべての遷移についてタイムスタン
プが記憶される。 【００２６】図４は、アナログ信号Ｓの変換方法２００
の実施例を示している。図４に示す例の説明のために、
Ｎ＝４であり、ｉ番目のディジタル信号Ｄｉにおける論
理「１」はｉ番目の基準振幅Ｖｒｉより大きい信号振幅
ｖ(ｔ)に関連付けられていると仮定する。従って、４つ
の基準振幅Ｖｒ１、Ｖｒ２、Ｖｒ３、Ｖｒ４と、４つの
ディジタル信号Ｄ１、Ｄ２、Ｄ３、Ｄ４が存在する。ア
ナログ信号振幅ｖ(ｔ)は図４の上部に示され、ディジタ
ル信号Ｄ１、Ｄ２、Ｄ３、Ｄ４のプロットは図４の下部
に示されている。ディジタル信号Ｄ１、Ｄ２、Ｄ３、Ｄ
４は、それぞれ論理レベル「０」及び「１」の間で変化
し、図４ではそれぞれｄ１(ｔ)、ｄ２(ｔ)、ｄ３(ｔ)、
ｄ４(ｔ)とラベル付けされている。 【００２７】図４を参照すると、アナログ信号振幅ｖ
(ｔ)が所与の基準振幅Ｖｒｉと交差する時間ｔはｔj,k
とラベル付けされている。ここで、第１の添字ｊは基準
振幅の番号を示し、第２の添字ｋは信号Ｓが始まってか
ら交差した数のカウントである。例えば、信号振幅ｖ
(ｔ)は、時間ｔ＝ｔ2,1で基準振幅Ｖｒ２と交差する。
時間ｔ＝ｔ2,1でまたはその直後に、比較ステップ２０
２は、基準振幅Ｖｒ２より大きかった信号振幅ｖ(ｔ)が
現時点では基準振幅Ｖｒ２より小さいと判定する。そし
て、発生ステップ２０４は、第２のディジタル信号Ｄ２
の論理レベルを「１」から「０」に変更する。従って、
（図４でｄ２(ｔ)とラベル付けされた）第２のディジタ
ル信号Ｄ２における遷移ｔ2,1は、アナログ信号振幅ｖ
(ｔ)のＶｒ２交差時間に関連する時間ｔで起こる。別の
時点ｔ＝ｔ3,2では、振幅ｖ(ｔ)は基準振幅Ｖｒ３と交
差する。比較ステップ２０２は、信号振幅ｖ(ｔ)が現時
点で基準振幅Ｖｒ３より大きいと判定し、発生ステップ
２０４は、（図４においてｄ３(ｔ)とラベル付けされ
た）第３のディジタル信号Ｄ３の論理レベルを「０」か
ら「１」に変更する。アナログ信号Ｓに方法２００の比
較ステップ２０２及び発生ステップ２０４を適用した結
果、ディジタル信号Ｄ１、Ｄ２、Ｄ３、Ｄ４は、信号振
幅ｖ(ｔ)がそれぞれの基準振幅Ｖｒ１、Ｖｒ２、Ｖ
ｒ３、Ｖｒ４と交差する時点に時間的に対応する論理遷
移を有する。方法１００のように、信号Ｓに関連するこ
れらの時点は容易に定義され、方法２００のアナログ信
号Ｓにおける「事象」と考えることができる。 【００２８】上述のように、本発明の方法１００、２０
０は、まずアナログ信号を時間表現に変換し、その後時
間表現をディジタル信号表現に変換するアナログ/ディ
ジタル変換方法とみなすことができる。方法１００は、
ディジタル表現の数Ｎ＝１の場合の実施形態を表わして
いる。方法２００は方法１００の拡張であり、好ましく
はＮ≧２であり、従ってアナログ信号Ｓに関するより多
くの情報をディジタル表現に与える。時間表現は、比較
ステップ１０２、２０２における基準振幅Ｖｒ ｉに交差
する事象に関連するタイミングである。ディジタル表現
は、複数のディジタル信号Ｄｉである。時間表現は、発
生された（１０４、２０４）論理の遷移の発生時間とし
てディジタル信号Ｄｉ内に符号化されている。方法１０
０、２００の結果は、アナログ/ディジタル変換とし
て、サンプリングが十分な分解能で行なわれるという条
件のもとで、ディジタル表現からアナログ信号を再構成
するために十分な情報を含むことができる。当業者は、
過度の実験を行なうことなく、当業者に周知のナイキス
ト判定に基づいて所与の信号を再構成するために十分な
分解能を容易に決定することができる。代替的に、本発
明の方法１００、２００のアナログ/ディジタル変換
は、デバイス仕様に基づくＤＵＴの合格／失敗試験及び
／または関連するアナログ特性解析を実行するため、ま
たはＤＵＴにおけるアナログ信号の符号解析を実行する
ために使用することができる。 【００２９】本発明のさらに別の態様では、アナログ/
ディジタル変換装置４００が提供される。変換装置４０
０はアナログ信号Ｓを受け取り、該アナログ信号Ｓを１
つまたは複数のディジタル信号Ｄｉに変換する。ここ
で、ｉ＝１，・・・，Ｎであり、Ｎは１以上である。変
換装置４００のブロック図は、図５に示されている。変
換装置４００は、第１の入力、第２の入力、及び出力を
有する１つまたは複数の比較器４０２ｉを含む。図５の
ブロック図には、１つより多くの比較器４０２ｉからな
る好ましい実施形態が例としてのみ示されている。各比
較器４０２ｉの第１の入力は「＋」と、第２の入力は
「−」とラベル付けされている。比較器４０２ｉは、入
力における信号の振幅を比較し、出力で出力信号を発生
する当技術分野で周知の装置であり、出力信号のレベル
は入力における信号の相対値によって決まる。習慣上、
第１の入力「＋」に供給される信号振幅が第２の入力
「−」に供給される信号振幅より大きい場合、比較器の
出力は「ハイ」である。装置４００は、本質的に本発明
の方法１００、２００を実現する。 【００３０】例えば、本発明の装置４００の比較器４０
２ｉとして演算増幅器を使用することができる。演算増
幅器は、第１の入力端子に供給される電圧と第２の入力
端子に供給される電圧との間の差を増幅した出力電圧を
発生するデバイスである。典型的な演算増幅器は、差を
倍増しまたは強調する非常に大きなスケールすなわちゲ
イン係数を持つ。従って、電圧Ｖ１が演算増幅器の第１
の端子に供給され、Ｖ １より小さい第２の電圧Ｖ２が第
２の端子に供給される場合、出力は、大きな値Ｖｏｕｔ
＝Ｇ・(Ｖ１−Ｖ２)である。ここで、Ｇは演算増幅器の
開ループゲインである。一般に、値Ｖｏｕｔは、電圧Ｖ
１及びＶ２におけるきわめて小さな差に対して演算増幅
器に供給される電源電圧によって決まる２つの電圧の間
で振動することが観察される。これは、本発明の１つま
たは複数の比較器４０２ｉについてまさに望まれるもの
である。電圧Ｖ１が信号振幅ｖ(ｔ)に関係し、電圧Ｖ２
が基準振幅Ｖｒの１つに関係する場合、演算増幅器は望
ましい比較器機能を装置４００に提供する。当業者は、
１つまたは複数の比較器４０２ｉを実現する他の適当な
手法が存在することを容易に理解するであろう。このよ
うなすべての適当な手法は本発明の範囲内にある。 【００３１】再び図５を参照して、アナログ信号Ｓは各
比較器４０２ｉの第１の入力に供給される。第１の基準
振幅Ｖｒ１は、第１の比較器４０２１の第２の入力に供
給される。第２の基準振幅Ｖｒ２は、第２の比較器４０
２２の第２の入力に供給され、Ｎ番目の基準振幅ＶｒＮ
がＮ番目の比較器４０２Ｎの第２の入力に供給されるま
で同様である。第１の比較器４０２１によって生成され
る出力信号は第１のディジタル信号Ｄ１である。第２の
比較器４０２２によって生成される出力信号は第２のデ
ィジタル信号Ｄ２であり、以下同様にして、Ｎ番目の比
較器４０２Ｎによって生成される出力信号はＮ番目のデ
ィジタル信号ＤＮである。ディジタル信号Ｄｉは、アナ
ログ信号Ｓのディジタル表現またはディジタル形式を含
む。 【００３２】本発明のさらに別の態様では、アナログ信
号Ｓを変換するシステム５００が提供される。このよう
なシステムは、被試験デバイス（ＤＵＴ）からのアナロ
グ出力信号を変換するために使用することができる。図
６は、本発明の変換システム５００のブロック図を示
す。変換システム５００は、アナログ入力信号Ｓを受け
取る本発明のアナログ/ディジタル変換装置４００を含
む。変換装置は信号Ｓを１つまたは複数のディジタル信
号Ｄｉに変換する。ここで、ｉ＝１，・・・，Ｎであ
り、Ｎは１以上である。上述のように、装置４００によ
り実行される変換は、本質的に所定の振幅事象のタイミ
ングをディジタル信号Ｄｉにおける遷移として符号化す
る。 【００３３】システム５００は、１つまたは複数の遷移
間隔分析器（ＴＩＡ）５０２ｉを含み、１つのＴＩＡ５
０２ｉは変換装置４００によって発生された各ディジタ
ル信号Ｄｉに対する。ＴＩＡ５０２ｉは、ディジタル信
号Ｄｉにおける論理遷移の発生時間を測定する当技術分
野において周知の装置である。さらに、ＴＩＡ５０２ ｉ
はＤＵＴを試験する分野において周知である。 【００３４】前記システムは、任意選択の試験機器５０
４をさらに含む。試験機器５０４は、任意選択であるた
めに図６では破線で示されている。任意選択の試験機器
５０４は、例えば自動化試験装置（ＡＴＥ）システムま
たは同様の試験システムであってもよい。試験機器５０
４は、別々のＴＩＡ５０２ｉの出力に接続された１つま
たは複数のポートを有する。ＴＩＡ５０２ｉは、それぞ
れのディジタル信号Ｄ ｉにおける遷移のタイミングを符
号化するディジタルワードの系列を生成する。任意選択
の試験機器５０４は、タイムスタンプを記憶する選択的
なメモリと、タイムスタンプを分析する選択的な試験ア
ルゴリズムを含む。例えば、選択的な試験機器５０４
は、タイムスタンプの符号化されたタイミング情報を使
用してアナログ信号Ｓにおける事象を認識しかつ分析す
ることができる。１つの適用形態では、ＤＵＴがディジ
タル信号Ｄｉにより符号化された事象に関連する仕様に
合っているか否かを判定するためにこの分析を使用する
ことができる。一般に、試験機器５０４は、タイムスタ
ンプをメモリに記憶し、試験アルゴリズムを使用して、
記憶したタイムスタンプを予想タイムスタンプまたは等
価なタイミング情報と比較する。試験アルゴリズムを用
いてＡＴＥ５０４により行なわれる比較は、例えば、Ｄ
ＵＴの使用に基づいたＤＵＴの合格／失敗の状態にアク
セスするため、または既知の良好なデバイスから発生さ
れる予想タイムスタンプを用いて符号解析を実行するた
めに使用することができる。当業者にとって、所与のＡ
ＴＥ５０４に対してＴＩＡ５０２ｉを選択し構成し、ま
た過度の実験を行なうことなく本発明の試験システム５
００に適した試験アルゴリズムを開発することは容易で
あろう。 【００３５】任意選択の試験機器５０４を除いたシステ
ム５００は、スタンドアロン要素として実現することが
できる。例えば、システム５００は、ＤＵＴを外部ＡＴ
ＥシステムとインターフェースするＤＵＴ試験ボードと
して実現することができる。システム５００は、ＤＵＴ
オンボード試験回路の一部としてＤＵＴに組み込むこと
ができる。さらに、システム５００はＡＴＥ内に組み込
むことができる。好ましい実施形態では、システム５０
０は、デバイスの組み込み試験回路の一部としてデバイ
ス（例えばＤＵＴ）内に組み込まれている。装置４００
のみがデバイス内に組み込まれていることがさらに好ま
しい。装置４００のみが組み込まれているとき、ＴＩＡ
５０２ｉ及び選択的なメモリ／アルゴリズムを含む任意
選択の試験機器５０４は、典型的にはＡＴＥ等のデバイ
スの試験に使用される外部試験システムの一部である。
換言すれば、装置は、デバイスに関してはオフチップで
もまたは好ましくはオンチップのいずれでも実現するこ
とができる。 【００３６】アナログ信号を１つまたは複数のディジタ
ル信号に変換する新規な方法１００、２００を説明し
た。さらに、変換装置４００を利用するアナログ信号を
変換するための新規なアナログ/ディジタル変換装置４
００及びシステム５００を説明した。上述の実施形態
は、本発明の原理を表わす多くの特定の実施例のうちの
単なる例示に過ぎないことは明らかである。当業者は、
本発明の範囲から逸脱することなくその他の多数の構成
を容易に想到可能であることは明らかである。 【００３７】本明細書には例として以下の実施形態が含
まれる。 【００３８】１．アナログ信号ＳをＮ個のディジタル信
号表現に変換する方法（１００、２００）であって、Ｎ
を１以上の整数とするとき、前記アナログ信号Ｓの振幅
ｖ(ｔ)とＮ個の基準振幅Ｖｒｉを比較して（１０２、２
０２、２０２’）、アナログ振幅ｖ(ｔ)がそれぞれの基
準振幅Ｖｒｉより大きいかまたは小さいかを判定するス
テップと、各ディジタル信号Ｄｉが複数のアナログ信号
Ｓの振幅事象の表現を含むまで、前記アナログ振幅ｖ
(ｔ)がそれぞれの基準振幅Ｖｒｉより大きい場合は前記
基準振幅Ｖｒｉのそれぞれ１つに対応するディジタル信
号Ｄｉに第１の論理レベルを発生し（１０４、２０
４）、前記アナログ振幅ｖ(ｔ)がそれぞれの基準振幅Ｖ
ｒ ｉより小さい場合は前記対応するディジタル信号Ｄｉ
に第２の論理レベルを発生するステップと、を含むアナ
ログ/ディジタル信号変換方法。 【００３９】２．Ｎが１より大きい場合、前記比較ステ
ップ（２０２）は、前記アナログ信号振幅ｖ(ｔ)と前記
別々の基準値Ｖｒを並行して同時に比較する、上記１に
記載の方法（２００）。 【００４０】３．Ｎが１より大きい場合、前記比較ステ
ップ（２０２’）は、前記アナログ信号振幅ｖ(ｔ)と前
記別々の基準値Ｖｒを順次比較する、上記１に記載の方
法（２００）。 【００４１】４．前記それぞれの論理レベルは、前記ア
ナログ信号Ｓの振幅ｖ(ｔ)が前記それぞれの基準振幅Ｖ
ｒｉに交差する前の時間の長さに比例する所定期間の
間、前記対応するディジタル信号Ｄｉに存在する、上記
１乃至３のいずれか１つに記載の方法（１００、２０
０）。 【００４２】５．前記第１の論理レベルまたは前記の第
２の論理レベルが前記対応するディジタル信号Ｄｉに遷
移する各時間は、前記アナログ信号Ｓの振幅ｖ（ｔ）が
前記それぞれの基準振幅Ｖｒｉに交差する事象の時間に
対応する、上記１乃至４のいずれか１つに記載の方法
（１００、２００）。 【００４３】６．前記のディジタル信号（Ｄｉ）表現は
前記アナログ信号Ｓを再構成するために使用され、前記
方法（１００、２００）は、前記ディジタル信号Ｄｉに
おける各論理レベル遷移のタイムスタンプを測定し記憶
するステップ（１０６、２０６）を任意選択でさらに含
む、上記１乃至５のいずれか１つに記載の方法（１０
０、２００）。 【００４４】７．装置入力と、前記装置入力に接続され
時間の関数として変化する前記振幅値ｖ(ｔ)を受け取る
第１の入力（＋）と、前記Ｎ個の基準振幅値Ｖｒのうち
別々の１つ（Ｖｒｉ）を受け取るように接続される第２
の入力（−）と、出力とをそれぞれ備え、それぞれが前
記出力でＮ個のディジタル信号Ｄのうちの１つ（Ｄｉ）
を発生する（１０４、２０４）Ｎ個の比較器（４０２）
と、各比較器出力が前記Ｎ個の装置出力のうちの別々の
１つに接続されるＮ個の装置出力と、を備える装置（４
００）において実行される、上記１乃至６のいずれか１
つに記載の方法（１００、２００）。 【００４５】８．前記のアナログ信号Ｓを受け取るよう
に接続される入力と、前記のアナログ振幅値ｖ(ｔ)を前
記基準振幅値Ｖｒと比較する（１０２、２０２、２０
２’）Ｎ個の比較器（４０２）と、Ｎ個の装置出力とを
有し、各装置出力で前記Ｎ個のディジタル信号Ｄのうち
それぞれ１つ（Ｄｉ）を発生する（１０４，２０４）ア
ナログ/ディジタル変換装置（４００）と、それぞれ
（５０２ｉ）が入力及び出力を有し、各装置出力がそれ
ぞれ（５０２ ｉ）の入力に接続され、それぞれ（５０２
ｉ）がディジタル信号Ｄｉにおける論理遷移のタイミン
グを符号化する、Ｎ個の遷移間隔分析器（ＴＩＡ）（５
０２）と、を備える、アナログ信号Ｓをディジタル表現
に変換するシステム（５００）において実行される、上
記１乃至７のいずれか１つに記載の方法（１００、２０
０）。 【００４６】９．ＴＩＡ（５０２ｉ）の前記出力に接続
される複数のポートを有し、前記アナログ信号Ｓを発生
する被試験デバイスを試験するための試験サブシステム
（５０４）であって、各ディジタル信号（Ｄｉ）におけ
る符号化されたタイミング情報を前記アナログ信号Ｓに
おける事象のタイムスタンプとして使用して、被試験デ
バイスが仕様に適合するか否かを判定すること及び被試
験デバイスの符号解析を実行することのうち一方または
両方を行う試験サブシステム（５０４）をさらに含む前
記システム（５００）において実行される、上記８に記
載の方法（１００、２００）。 【００４７】１０．デバイス仕様及び前記アナログ信号
タイムスタンプを記憶するメモリと、前記デバイス仕様
または既知の良好なデバイスの測定から導出される予想
タイムスタンプと前記アナログ信号タイムスタンプを比
較して、前記妃試験デバイスの動作性能を評価する試験
アルゴリズムと、をさらに含む前記試験サブシステム
（５０４）を備える前記システム（５００）において実
行されることを特徴とする、上記９に記載の方法（１０
０、２００）。
に関し、より詳細には、特徴的な信号事象を表すタイム
スタンプの使用により容易とされた、アナログ信号をデ
ィジタルフォーマットに変換することに関する。 【０００２】 【従来の技術】アナログ信号は、多様な種類のデバイス
やシステムで普通に用いられている。多くのシステム
は、システムの一部分から別の部分に情報を転送するた
めにアナログ信号を利用している。アナログ信号を利用
するシステムまたはデバイスの一般的な例は、センサで
ある。現実世界で遭遇する多くの実用的な場面で、アナ
ログ信号をディジタル表現に変換する必要のある場合は
多く、または少なくとも望ましい。このことは、アナロ
グ信号を処理し分析するためにディジタル方法が主に利
用されている場合に特に当てはまる。 【０００３】例えば、集積回路（ＩＣ）の製造業者の多
くは、製造中のＩＣ製品を試験するためにある種の自動
試験装置（ＡＴＥ）を利用している。ＡＴＥは圧倒的に
ディジタル技術に基づいて実現されるが、製造されてい
る現在のＩＣの多くはある種のアナログ出力信号を発生
する。これは、現在のシステムオンチップデバイスが概
念段階から製品段階に移行するにつれて、ますます当て
はまるようになっている。ＡＴＥの設計者及び利用者の
問題は、いかにしてアナログ信号をディジタルＡＴＥに
よって利用可能な形式に変換するか、ということであ
る。 【０００４】アナログ信号をディジタル表現に変換する
従来の手法は、アナログ/ディジタル変換器（ＡＤＣ）
を利用することである。従来のＡＤＣは、時間的に連続
し、多くは決まった間隔を持つ点でアナログ信号または
波形の振幅をサンプリング（標本化）する。サンプリン
グされた振幅値は、種々の手法のうちの１つによってデ
ィジタル形式に変換される（すなわちディジタル化され
る）。一度ディジタル化されると、アナログ信号は、Ａ
ＤＣによってサンプリングされた振幅を表現するディジ
タル値の時系列によって表現される。一般に利用される
ＡＤＣ手法のうち、当技術分野で周知なものは、デルタ
・シグマ型変調器ベースのＡＤＣ、逐次近似型ＡＤＣ、
及びいわゆるフラッシュＡＤＣ等のオーバーサンプリン
グ変換器である。これらの技術は、それぞれ究極的には
一列のディジタルワードを発生し、各ワードは一定の時
間間隔で時系列にサンプリングした振幅値をディジタル
形式で表現する。 【０００５】従来の時間サンプリングアナログ/ディジ
タル変換は、アナログ信号からディジタル形式へと高い
忠実度で変換することができる一方、従来のＡＤＣは場
合によってはその実装が高くつくことがある。特に、従
来のＡＤＣ技術の多くは簡単かつ正確なオンチップ実装
に適しているとは言えない。このことは、特に組み込み
自己試験（ＢＩＳＴ）のためまたは外部ディジタルＡＴ
Ｅと共に利用するためにアナログ信号のオンチップ変換
を考慮したときに当てはまる。同様に、アナログデバイ
スとＡＴＥとの間のインターフェースとして従来のＡＤ
Ｃ手法を使用すると、多くの問題を生じる可能性があ
り、これらの問題のうちのいずれも、従来の時間サンプ
リングＡＤＣにより生成される、大抵は高データレート
のディジタル信号に適応するために、ＡＴＥに特別の専
用リソースが必要となる。 【０００６】デバイスの試験における従来のＡＤＣの利
用の代替方法として興味深いものは、周波数測定を伴う
いわゆる発振ＢＩＳＴの利用である。発振ＢＩＳＴの方
法は、増幅器を使用して試験中に回路を一時的に「変
化」させることができるような回路をアナログデバイス
またはアナログ回路内に組み込んで、デバイスを発振さ
せる。被試験回路の発振周波数及び振幅特性は、回路の
特性に直接関連するので、デバイスがその動作上の要求
に適合しているか否かについての判定は、多くの場合そ
の発振に基づいて行なうことができる。さらに、ＡＴＥ
の大半はかなり正確に周波数を測定することができるの
で、多くの場合従来のＡＴＥを用いて上記判定を行うこ
とができる。残念なことに、被試験デバイスが動作しか
つ仕様に合っているか否かを判定するためにわずか１つ
または２つの値、つまり発信周波数とオプションの発信
の電圧しか抽出されないので、発振ＢＩＳＴは、現在の
アナログ信号デバイス及び混合信号デバイスにおいて利
用されているアナログ回路の一部にしか適用することが
できない。加えて、発振ＢＩＳＴは、特に発振過渡期に
関して低い周波数及び／または長い整定時間を持つ回路
を取り扱うときは、許容しがたいほど長い時間がかかる
ことがある。 【０００７】 【発明が解決しようとする課題】従って、アナログ信号
をアナログ信号の主特性を保存するディジタル表現に変
換し、その一方実装コストを最小にする方法及び装置が
必要とされている。加えて、このような方法及び装置を
任意のアナログ信号に適用でき、かつオンチップまたは
オフチップのいずれかで効率的に実装できることは有益
である。このような方法及び装置は、ＡＴＥのようなデ
ィジタルシステムによるアナログ信号の処理及び試験に
変換が関連する場合は特に、アナログ/ディジタル信号
変換の分野における長年の要望を解決する。 【０００８】 【課題を解決するための手段】本発明は、アナログ信号
をディジタル表現に変換する新規な方法及び装置であ
る。本発明の方法及び装置によって発生されるアナログ
信号のディジタル表現は、時系列に基づくが、従来のよ
うに振幅系列には基づいていない。従来のＡＤＣは、所
定の時間または等価的な所定の時間事象のセットで、デ
ィジタル化された振幅サンプルの系列を発生する。従来
のＡＤＣとは異なり、本発明の方法及び装置は、アナロ
グ信号内での所定の振幅事象のセットの発生時にまたは
これに対応して、ディジタル化された時間サンプルの系
列を発生する。本発明は、本質的にアナログ信号を一連
の事象にマッピングし、またこれらの事象の発生時間を
記録する。事象の発生時間の記録はタイムスタンプの系
列と考えることができる。本発明の方法及び装置により
アナログ信号に対して生成されたタイムスタンプ系列
は、該タイムスタンプ系列に関連付けられた事象の知識
と組み合されて、タイムスタンプから信号を再構成する
ための十分な情報を提供する。 【０００９】本発明の１つの態様では、アナログ信号を
Ｎ個のディジタル信号表現に変換する方法が提供され
る。特にアナログ信号は、出力でアナログ信号を発生す
る被試験デバイスからの信号でも、または被試験デバイ
スの内部への信号であってもよい。前記方法は、アナロ
グ信号の振幅をＮ個の基準振幅と比較して、アナログ振
幅が各基準振幅より大きいかまたは小さいかを判定する
ステップを含む。ここで、Ｎは１以上の整数である。前
記方法は、アナログ振幅がそれぞれの基準振幅より大き
い場合、対応するディジタル信号に第１の論理レベルを
発生するステップをさらに含む。発生ステップは、アナ
ログ振幅がそれぞれの基準振幅より小さい場合、対応す
るディジタル信号に第２の論理レベルを発生することを
さらに含む。発生ステップ及び比較ステップは、ディジ
タル信号が複数のアナログ信号振幅事象についての表現
を含むまで実行される。 【００１０】比較ステップは、アナログ信号におけるア
ナログ振幅をＮ個の基準振幅と並行して同時に比較する
こと、または、すべての基準振幅と比較されるまで、ア
ナログ信号におけるアナログ振幅をＮ個の基準振幅のそ
れぞれ１つと順次比較することのいずれかを含む。 【００１１】本発明の別の態様では、被試験デバイスか
らのアナログ信号をディジタル信号表現に変換する方法
が提供される。前記方法は、アナログ信号の振幅事象を
基準振幅と比較して、アナログ信号における振幅事象が
基準振幅より大きいかまたは小さいかを判定するステッ
プを含む。前記方法は、振幅事象が基準振幅より大きい
場合ディジタル信号に第１の論理レベルを発生し、振幅
事象が基準振幅より小さい場合ディジタル信号に第２の
論理レベルを発生するステップをさらに含む。前記方法
は、アナログ信号における複数の振幅事象のディジタル
信号表現を求めるために、一定期間前記比較ステップと
発生ステップを繰り返すステップをさらに含む。本発明
によれば、振幅事象は、アナログ信号の振幅が基準振幅
より大きいかまたは小さいかのいずれかである時間の長
さである。 【００１２】本発明のさらに別の態様では、アナログ信
号をＮ個のディジタル信号表現に変換する装置が提供さ
れる。特にアナログ信号は、出力からアナログ信号を発
生する被試験デバイスからの信号であることができる。
装置は、装置入力、Ｎ個の比較器、及びＮ個の装置出力
を含み、Ｎは１以上の整数である。各比較器は、第１の
入力、第２の入力、及び出力を有する。各比較器の第１
の入力は装置の入力に接続されており、時間の関数とし
て変化するアナログ振幅値を受け取る。各比較器の第２
の入力は、Ｎ個の振幅基準値のうちの別々の１つを受け
取る。各比較器は、比較器出力でディジタル信号を発生
する。各比較器の出力は、Ｎ個の装置出力のうちの別々
の１つに接続されている。装置はスタンドアロンとして
実現することも、オンボードの組み込み試験回路の一部
としてデバイス内に組み込むこともできる。 【００１３】本発明のさらに別の態様では、アナログ信
号をディジタル表現に変換するシステムが提供される。
システムは、本発明のアナログ/ディジタル変換装置を
含む。装置は、アナログ信号を受け取る入力とＮ個の装
置出力を有する。ここで、Ｎは１以上の整数である。ア
ナログ信号は、被試験デバイスの出力信号でも、被試験
デバイスの内部への信号であってもよい。装置は、それ
ぞれの装置出力で、Ｎ個のディジタル信号のうちの１つ
を発生する。システムは、Ｎ個の遷移間隔分析器（ＴＩ
Ａ：transition interval analyzer）をさらに含む。各
ＴＩＡは入力と出力を有し、各装置出力が１つのＴＩＡ
の入力に接続されるようになっている。ＴＩＡは、それ
ぞれのディジタル信号における論理の遷移のタイミング
を符号化する。任意選択として、システムは複数のポー
トを有する被試験デバイスを試験するための試験システ
ムをさらに含む。試験システムの各ポートは、１つのＴ
ＩＡの出力に接続される。試験システムは、アナログ信
号における事象のタイムスタンプとしてＴＩＡからのデ
ィジタル信号における符号化されたタイミング情報を利
用して、被試験デバイスが仕様に適合しているか否かを
判定する。 【００１４】 【発明の実施の形態】本発明は、アナログ信号をディジ
タル表現に変換する新規な方法及び装置である。加え
て、本発明の方法及び装置は、アナログ出力信号を発生
する被試験デバイス（ＤＵＴ）の試験を容易にする。本
発明の方法及び装置によって生成されるディジタル表現
は、アナログ信号内での複数の振幅事象の発生時間を記
録する。振幅事象のディジタル表現は、アナログ信号の
アナログタイムスタンプ表現とみなすことができる。代
替的に、本発明の方法及び装置は、所定の振幅事象のセ
ットにおいてアナログ信号の時間サンプルまたはタイム
スタンプを発生すると言うことができる。タイムスタン
プは、タイムスタンプ表現からサンプリングされたアナ
ログ信号を再構成するために使用することができ、及び
／または、ＤＵＴのアナログ信号を試験するために使用
することができる。ＤＵＴのこのような試験には、デバ
イスの仕様及び符号解析に基づいた合格／失敗試験及び
／またはアナログ特性試験が含まれるが、これに限定さ
れるわけではない。本明細書において、用語「符号解
析」は、ＤＵＴに対して発生されるタイムスタンプと、
「良好なデバイス」であることが既知のデバイスに対し
て発生される等価なタイムスタンプとを比較することを
指す。 【００１５】アナログ信号Ｓは、以下の議論のために、
時間の関数として種々の非離散的な値をとる振幅ｖ(ｔ)
を持つ信号として定義される。このアナログ信号は、時
間連続の関数によって記述可能な時間的に変化する信号
振幅ｖ(ｔ)を有することが好ましい。時間的に変化する
信号振幅ｖ(ｔ)は、滑らかで連続する時間の関数によっ
て記述可能であることがさらに好ましい。本明細書にお
いて、時間の関数を参照して「滑らか」というときは、
時間的に変化する信号振幅ｖ(ｔ)を記述する関数につい
て、時間に関して少なくとも１次の導関数が存在し、か
つ導関数がゼロより大きく最大時間Ｔmaxより小さいす
べての時間ｔについて定義されるということを意味す
る。 【００１６】本発明の一態様では、アナログ信号Ｓをデ
ィジタル信号表現に変換する方法１００が提供される。
図１は、本発明の変換方法１００のフローチャートであ
る。変換方法１００は、アナログ信号Ｓの振幅ｖ(ｔ)と
基準振幅Ｖｒを比較するステップ１０２を含む。比較ス
テップ１０２の間に、信号振幅ｖ(ｔ)が基準振幅Ｖｒよ
り大きいか小さいかまたは等しいかについての判定が行
なわれる。比較ステップ１０２は、本質的にアナログ信
号の時間表現への変換とみなすことができる。ここで時
間とは、基準振幅Ｖｒに交差する事象が起こる時間であ
る。 【００１７】変換方法１００は、出力ディジタル信号Ｄ
に論理レベルを発生するステップ１０４をさらに含む。
ディジタル信号Ｄは、時間ｔにおける任意の所与の点に
おいて可能な２つの論理状態またはレベルのうち１つの
みをとることができる振幅ｄ(ｔ)を持つ時間的に変化す
る信号である。発生ステップ１０４の間、アナログ振幅
ｖ(ｔ)が基準振幅Ｖｒより大きい場合、出力ディジタル
信号Ｄに第１の論理レベルが発生され（１０４）、また
アナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒより小さい場
合、出力ディジタル信号Ｄに第２の論理レベルが発生さ
れる（１０４）。比較ステップ１０２及び発生ステップ
１０４は、最大時間Ｔmaxより短いすべての時間ｔの
間、繰り返される。発生ステップ１０４は、本質的に時
間表現からディジタル表現への変換とみなすことができ
る。 【００１８】アナログ信号振幅ｖ(ｔ)は時間ｔの連続関
数によって記述されているので、ディジタル信号Ｄの振
幅ｄ(ｔ)は同様に時間ｔの連続関数によって記述できる
ことに注意する。さらに、アナログ信号振幅ｖ(ｔ)が基
準振幅Ｖｒを越えることがあり、他の時間において基準
振幅Ｖｒを越えないものと仮定した場合、ディジタル信
号振幅ｄ(ｔ)は、一部の時間ｔで第１の論理レベルであ
り、別の部分の時間ｔでは第２の論理レベルとなる。さ
らに、ディジタル信号振幅ｄ(ｔ)が論理状態の間で遷移
する時間ｔの点は、アナログ信号振幅ｖ(ｔ)が基準振幅
Ｖｒより大きいものから小さいものに変化するか、また
は基準振幅Ｖｒより小さいものから大きいものに変化す
るかのいずれかのときの時間ｔの点に対応する。従っ
て、本発明の変換方法１００の適用の結果、アナログ信
号振幅ｖ(ｔ)が基準振幅Ｖｒレベルと交差する時間に対
応する時間ｔにおいて、ディジタル信号Ｄに論理の遷移
が起こる。 【００１９】方法１００は、ディジタル信号Ｄにおける
論理遷移のタイムスタンプを測定し記憶する任意選択の
ステップ１０６をさらに含む。ステップ１０６は、任意
選択であるため図１では破線で示されている。測定し記
憶する任意選択のステップは、論理の遷移が発生する時
間を測定し、発生の時間ｔをコンピュータメモリに記憶
するために適したフォーマットに符号化する。符号化さ
れた遷移の発生時間は、タイムスタンプである。好まし
い符号化方法は、タイミングクロックに基づいたディジ
タル符号化である。符号化された発生時間ｔは、その後
コンピュータメモリ等のメモリに記憶される。測定し記
憶する任意選択のステップ１０６は、ディジタル信号Ｄ
で論理が遷移するたびに繰り返される。 【００２０】ここで、図２に示した例を考察する。図２
に示すように、時間的に変化するアナログ信号ｖ(ｔ)
は、基準振幅Ｖｒを越えまた基準信号より小さくなるこ
とを繰り返している。この例について、比較ステップ１
０２の間にアナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒより
大きいと判定されると、発生ステップ１０４によって論
理「１」（例えばｄ(ｔ)＝１）が出力ディジタル信号Ｄ
に発生されると仮定する。逆に、比較ステップ１０２の
間にアナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒより小さい
と判定されると、発生ステップ１０４によって論理
「０」（例えばｄ(ｔ)＝０）が出力ディジタル信号Ｄに
発生される。アナログ信号振幅ｖ(ｔ)に変換方法１００
を適用した結果が図２にディジタル信号Ｄとして示され
ている。このディジタル信号は、アナログ信号振幅が基
準振幅Ｖｒのレベルに交差する度に発生する論理の遷移
を有する。ディジタル信号Ｄにおける遷移のタイミング
とアナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒのレベルに交
差する点の間の対応関係は、例示のために図２に垂直の
鎖線で示している。 【００２１】アナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒを
越えたことを示すために２つの論理値のうちのどちらを
用いるかの選択は、本発明によれば完全に任意である。
図２に示した例において、信号振幅ｖ(ｔ)が基準振幅Ｖ
ｒより大きいことを示すために論理「０」を使用し、ま
た信号振幅ｖ(ｔ)が基準振幅Ｖｒより小さいことを示す
ために論理「１」を使用することは容易であり、本発明
の範囲内である。同様に、アナログ信号振幅ｖ(ｔ)と基
準振幅Ｖｒが等しいとき、ディジタル信号Ｄの論理状態
における影響は、特定の用途に合わせるために任意に定
義することができる。例えば、等しい場合は、２つの論
理状態のうちの１つをディジタル信号Ｄにおいて発生す
る（１０４）ために任意に定義することができる。代替
的に、等しい場合は、ディジタル信号Ｄの論理状態にお
ける影響を定義しないままとしておくことができる。当
業者は、特定の用途に合わせるためにこのような定義を
容易に決定することができるであろう。このような定義
のすべては本発明の範囲内にある。さらに、基準振幅Ｖ
ｒは、特定の値に固定することも、または外部の制御器
の制御を受けて可変とすることもでき、これらは本発明
の範囲内にある。 【００２２】本発明の別の態様では、アナログ信号Ｓを
複数のディジタル信号Ｄｉに変換する方法２００が提供
される。ここで、ｉ＝１，・・・，Ｎであり、Ｎは２以
上の整数である。変換方法２００において、複数のディ
ジタル信号Ｄｉは、アナログ信号Ｓを複数の基準振幅Ｖ
ｒｉと比較することによって発生される。本発明の変換
方法２００のフローチャートは、図３に示されている。 【００２３】変換の方法２００は、アナログ信号Ｓの振
幅ｖ(ｔ)をＮ個の基準振幅Ｖｒｉと比較するステップ２
０２を含む。比較ステップ２０２は、信号振幅ｖ(ｔ)を
Ｎ個のすべての基準振幅Ｖｒｉと同時に比較する（２０
２）ことによって並行して行うか、または信号振幅ｖ
(ｔ)を第１の基準振幅Ｖｒ１と比較し、続いて信号振幅
ｖ(ｔ)を第２の基準振幅Ｖｒ２と比較し、以下同様に信
号振幅ｖ(ｔ)がＮ番目の基準振幅ＶｒＮと比較されるま
で行う（２０２’）ことによって、順次行なうことがで
きる。比較ステップ２０２、２０２’の間に、信号振幅
ｖ(ｔ)が各基準振幅Ｖｒｉより大きいか小さいかまたは
等しいかについての判定が行なわれる。方法１００のス
テップ１０２のように、比較ステップ２０２、２０２’
はアナログ信号の時間表現への変換とみなすことができ
る。 【００２４】変換方法２００は、複数のディジタル信号
Ｄｉのそれぞれに論理レベルを発生するステップ２０４
を含む。複数のディジタル信号Ｄｉは、それぞれ任意の
所与の時点ｔにおいて２つの可能な論理状態またはレベ
ルのうちの１つのみをとることができる振幅ｄｉ(ｔ)を
有する時間的に変化する信号である。発生ステップ２０
４の間、アナログ振幅ｖ(ｔ)がｉ番目の基準振幅Ｖｒｉ
より大きい場合、ｉ番目の出力ディジタル信号Ｄｉに第
１の論理レベルが発生され（２０４）、またアナログ信
号振幅ｖ(ｔ)がｉ番目の基準振幅Ｖｒｉより小さい場
合、ｉ番目の出力ディジタル信号Ｄｉに第２の論理レベ
ルが発生される（２０４）。変換方法２００は、２つの
可能な論理レベルのうちの１つを示す振幅ｄｉ(ｔ)を持
つｉ番目のディジタル信号Ｄｉを発生する（２０４）。
ここで、第１の論理レベルが存在する間の時間ｔは、振
幅ｖ(ｔ)がｉ番目の基準振幅Ｖｒｉより大きい時間の長
さに比例する。さらに、ｉ番目のディジタル信号振幅ｄ
ｉ(ｔ)における第１の論理レベルと第２の論理レベルの
間の遷移のタイミングは、振幅ｖ(ｔ)がｉ番目の基準振
幅Ｖｒｉのレベルと交差するタイミングに対応する。方
法１００のステップ１０４のように、発生ステップ２０
４は時間表現からディジタル表現への変換とみなすこと
ができる。 【００２５】方法２００は、ディジタル信号Ｄｉにおけ
る論理遷移のタイムスタンプを測定し記憶する任意選択
のステップ２０６を含む。ステップ２０６は任意選択で
あるため、図３では破線で示されている。測定し記憶す
る任意選択のステップ２０６は、論理の遷移が発生する
時間を測定し、ｉ番目の遷移事象の発生時間ｔiをコン
ピュータメモリに記憶するために適したフォーマットに
符号化する。符号化された各発生時間ｔiは、タイムス
タンプである。好ましい符号化方法は、タイミングクロ
ックに基づいたディジタル符号化である。その後、符号
化された発生時間ｔiはメモリ内に記憶される。測定し
記憶する任意選択のステップは、各ディジタル信号Ｄｉ
で論理が遷移する度に繰り返される。一般に、測定し記
録する任意選択のステップ２０６において、各ディジタ
ル信号Ｄｉにおけるすべての遷移についてタイムスタン
プが記憶される。 【００２６】図４は、アナログ信号Ｓの変換方法２００
の実施例を示している。図４に示す例の説明のために、
Ｎ＝４であり、ｉ番目のディジタル信号Ｄｉにおける論
理「１」はｉ番目の基準振幅Ｖｒｉより大きい信号振幅
ｖ(ｔ)に関連付けられていると仮定する。従って、４つ
の基準振幅Ｖｒ１、Ｖｒ２、Ｖｒ３、Ｖｒ４と、４つの
ディジタル信号Ｄ１、Ｄ２、Ｄ３、Ｄ４が存在する。ア
ナログ信号振幅ｖ(ｔ)は図４の上部に示され、ディジタ
ル信号Ｄ１、Ｄ２、Ｄ３、Ｄ４のプロットは図４の下部
に示されている。ディジタル信号Ｄ１、Ｄ２、Ｄ３、Ｄ
４は、それぞれ論理レベル「０」及び「１」の間で変化
し、図４ではそれぞれｄ１(ｔ)、ｄ２(ｔ)、ｄ３(ｔ)、
ｄ４(ｔ)とラベル付けされている。 【００２７】図４を参照すると、アナログ信号振幅ｖ
(ｔ)が所与の基準振幅Ｖｒｉと交差する時間ｔはｔj,k
とラベル付けされている。ここで、第１の添字ｊは基準
振幅の番号を示し、第２の添字ｋは信号Ｓが始まってか
ら交差した数のカウントである。例えば、信号振幅ｖ
(ｔ)は、時間ｔ＝ｔ2,1で基準振幅Ｖｒ２と交差する。
時間ｔ＝ｔ2,1でまたはその直後に、比較ステップ２０
２は、基準振幅Ｖｒ２より大きかった信号振幅ｖ(ｔ)が
現時点では基準振幅Ｖｒ２より小さいと判定する。そし
て、発生ステップ２０４は、第２のディジタル信号Ｄ２
の論理レベルを「１」から「０」に変更する。従って、
（図４でｄ２(ｔ)とラベル付けされた）第２のディジタ
ル信号Ｄ２における遷移ｔ2,1は、アナログ信号振幅ｖ
(ｔ)のＶｒ２交差時間に関連する時間ｔで起こる。別の
時点ｔ＝ｔ3,2では、振幅ｖ(ｔ)は基準振幅Ｖｒ３と交
差する。比較ステップ２０２は、信号振幅ｖ(ｔ)が現時
点で基準振幅Ｖｒ３より大きいと判定し、発生ステップ
２０４は、（図４においてｄ３(ｔ)とラベル付けされ
た）第３のディジタル信号Ｄ３の論理レベルを「０」か
ら「１」に変更する。アナログ信号Ｓに方法２００の比
較ステップ２０２及び発生ステップ２０４を適用した結
果、ディジタル信号Ｄ１、Ｄ２、Ｄ３、Ｄ４は、信号振
幅ｖ(ｔ)がそれぞれの基準振幅Ｖｒ１、Ｖｒ２、Ｖ
ｒ３、Ｖｒ４と交差する時点に時間的に対応する論理遷
移を有する。方法１００のように、信号Ｓに関連するこ
れらの時点は容易に定義され、方法２００のアナログ信
号Ｓにおける「事象」と考えることができる。 【００２８】上述のように、本発明の方法１００、２０
０は、まずアナログ信号を時間表現に変換し、その後時
間表現をディジタル信号表現に変換するアナログ/ディ
ジタル変換方法とみなすことができる。方法１００は、
ディジタル表現の数Ｎ＝１の場合の実施形態を表わして
いる。方法２００は方法１００の拡張であり、好ましく
はＮ≧２であり、従ってアナログ信号Ｓに関するより多
くの情報をディジタル表現に与える。時間表現は、比較
ステップ１０２、２０２における基準振幅Ｖｒ ｉに交差
する事象に関連するタイミングである。ディジタル表現
は、複数のディジタル信号Ｄｉである。時間表現は、発
生された（１０４、２０４）論理の遷移の発生時間とし
てディジタル信号Ｄｉ内に符号化されている。方法１０
０、２００の結果は、アナログ/ディジタル変換とし
て、サンプリングが十分な分解能で行なわれるという条
件のもとで、ディジタル表現からアナログ信号を再構成
するために十分な情報を含むことができる。当業者は、
過度の実験を行なうことなく、当業者に周知のナイキス
ト判定に基づいて所与の信号を再構成するために十分な
分解能を容易に決定することができる。代替的に、本発
明の方法１００、２００のアナログ/ディジタル変換
は、デバイス仕様に基づくＤＵＴの合格／失敗試験及び
／または関連するアナログ特性解析を実行するため、ま
たはＤＵＴにおけるアナログ信号の符号解析を実行する
ために使用することができる。 【００２９】本発明のさらに別の態様では、アナログ/
ディジタル変換装置４００が提供される。変換装置４０
０はアナログ信号Ｓを受け取り、該アナログ信号Ｓを１
つまたは複数のディジタル信号Ｄｉに変換する。ここ
で、ｉ＝１，・・・，Ｎであり、Ｎは１以上である。変
換装置４００のブロック図は、図５に示されている。変
換装置４００は、第１の入力、第２の入力、及び出力を
有する１つまたは複数の比較器４０２ｉを含む。図５の
ブロック図には、１つより多くの比較器４０２ｉからな
る好ましい実施形態が例としてのみ示されている。各比
較器４０２ｉの第１の入力は「＋」と、第２の入力は
「−」とラベル付けされている。比較器４０２ｉは、入
力における信号の振幅を比較し、出力で出力信号を発生
する当技術分野で周知の装置であり、出力信号のレベル
は入力における信号の相対値によって決まる。習慣上、
第１の入力「＋」に供給される信号振幅が第２の入力
「−」に供給される信号振幅より大きい場合、比較器の
出力は「ハイ」である。装置４００は、本質的に本発明
の方法１００、２００を実現する。 【００３０】例えば、本発明の装置４００の比較器４０
２ｉとして演算増幅器を使用することができる。演算増
幅器は、第１の入力端子に供給される電圧と第２の入力
端子に供給される電圧との間の差を増幅した出力電圧を
発生するデバイスである。典型的な演算増幅器は、差を
倍増しまたは強調する非常に大きなスケールすなわちゲ
イン係数を持つ。従って、電圧Ｖ１が演算増幅器の第１
の端子に供給され、Ｖ １より小さい第２の電圧Ｖ２が第
２の端子に供給される場合、出力は、大きな値Ｖｏｕｔ
＝Ｇ・(Ｖ１−Ｖ２)である。ここで、Ｇは演算増幅器の
開ループゲインである。一般に、値Ｖｏｕｔは、電圧Ｖ
１及びＶ２におけるきわめて小さな差に対して演算増幅
器に供給される電源電圧によって決まる２つの電圧の間
で振動することが観察される。これは、本発明の１つま
たは複数の比較器４０２ｉについてまさに望まれるもの
である。電圧Ｖ１が信号振幅ｖ(ｔ)に関係し、電圧Ｖ２
が基準振幅Ｖｒの１つに関係する場合、演算増幅器は望
ましい比較器機能を装置４００に提供する。当業者は、
１つまたは複数の比較器４０２ｉを実現する他の適当な
手法が存在することを容易に理解するであろう。このよ
うなすべての適当な手法は本発明の範囲内にある。 【００３１】再び図５を参照して、アナログ信号Ｓは各
比較器４０２ｉの第１の入力に供給される。第１の基準
振幅Ｖｒ１は、第１の比較器４０２１の第２の入力に供
給される。第２の基準振幅Ｖｒ２は、第２の比較器４０
２２の第２の入力に供給され、Ｎ番目の基準振幅ＶｒＮ
がＮ番目の比較器４０２Ｎの第２の入力に供給されるま
で同様である。第１の比較器４０２１によって生成され
る出力信号は第１のディジタル信号Ｄ１である。第２の
比較器４０２２によって生成される出力信号は第２のデ
ィジタル信号Ｄ２であり、以下同様にして、Ｎ番目の比
較器４０２Ｎによって生成される出力信号はＮ番目のデ
ィジタル信号ＤＮである。ディジタル信号Ｄｉは、アナ
ログ信号Ｓのディジタル表現またはディジタル形式を含
む。 【００３２】本発明のさらに別の態様では、アナログ信
号Ｓを変換するシステム５００が提供される。このよう
なシステムは、被試験デバイス（ＤＵＴ）からのアナロ
グ出力信号を変換するために使用することができる。図
６は、本発明の変換システム５００のブロック図を示
す。変換システム５００は、アナログ入力信号Ｓを受け
取る本発明のアナログ/ディジタル変換装置４００を含
む。変換装置は信号Ｓを１つまたは複数のディジタル信
号Ｄｉに変換する。ここで、ｉ＝１，・・・，Ｎであ
り、Ｎは１以上である。上述のように、装置４００によ
り実行される変換は、本質的に所定の振幅事象のタイミ
ングをディジタル信号Ｄｉにおける遷移として符号化す
る。 【００３３】システム５００は、１つまたは複数の遷移
間隔分析器（ＴＩＡ）５０２ｉを含み、１つのＴＩＡ５
０２ｉは変換装置４００によって発生された各ディジタ
ル信号Ｄｉに対する。ＴＩＡ５０２ｉは、ディジタル信
号Ｄｉにおける論理遷移の発生時間を測定する当技術分
野において周知の装置である。さらに、ＴＩＡ５０２ ｉ
はＤＵＴを試験する分野において周知である。 【００３４】前記システムは、任意選択の試験機器５０
４をさらに含む。試験機器５０４は、任意選択であるた
めに図６では破線で示されている。任意選択の試験機器
５０４は、例えば自動化試験装置（ＡＴＥ）システムま
たは同様の試験システムであってもよい。試験機器５０
４は、別々のＴＩＡ５０２ｉの出力に接続された１つま
たは複数のポートを有する。ＴＩＡ５０２ｉは、それぞ
れのディジタル信号Ｄ ｉにおける遷移のタイミングを符
号化するディジタルワードの系列を生成する。任意選択
の試験機器５０４は、タイムスタンプを記憶する選択的
なメモリと、タイムスタンプを分析する選択的な試験ア
ルゴリズムを含む。例えば、選択的な試験機器５０４
は、タイムスタンプの符号化されたタイミング情報を使
用してアナログ信号Ｓにおける事象を認識しかつ分析す
ることができる。１つの適用形態では、ＤＵＴがディジ
タル信号Ｄｉにより符号化された事象に関連する仕様に
合っているか否かを判定するためにこの分析を使用する
ことができる。一般に、試験機器５０４は、タイムスタ
ンプをメモリに記憶し、試験アルゴリズムを使用して、
記憶したタイムスタンプを予想タイムスタンプまたは等
価なタイミング情報と比較する。試験アルゴリズムを用
いてＡＴＥ５０４により行なわれる比較は、例えば、Ｄ
ＵＴの使用に基づいたＤＵＴの合格／失敗の状態にアク
セスするため、または既知の良好なデバイスから発生さ
れる予想タイムスタンプを用いて符号解析を実行するた
めに使用することができる。当業者にとって、所与のＡ
ＴＥ５０４に対してＴＩＡ５０２ｉを選択し構成し、ま
た過度の実験を行なうことなく本発明の試験システム５
００に適した試験アルゴリズムを開発することは容易で
あろう。 【００３５】任意選択の試験機器５０４を除いたシステ
ム５００は、スタンドアロン要素として実現することが
できる。例えば、システム５００は、ＤＵＴを外部ＡＴ
ＥシステムとインターフェースするＤＵＴ試験ボードと
して実現することができる。システム５００は、ＤＵＴ
オンボード試験回路の一部としてＤＵＴに組み込むこと
ができる。さらに、システム５００はＡＴＥ内に組み込
むことができる。好ましい実施形態では、システム５０
０は、デバイスの組み込み試験回路の一部としてデバイ
ス（例えばＤＵＴ）内に組み込まれている。装置４００
のみがデバイス内に組み込まれていることがさらに好ま
しい。装置４００のみが組み込まれているとき、ＴＩＡ
５０２ｉ及び選択的なメモリ／アルゴリズムを含む任意
選択の試験機器５０４は、典型的にはＡＴＥ等のデバイ
スの試験に使用される外部試験システムの一部である。
換言すれば、装置は、デバイスに関してはオフチップで
もまたは好ましくはオンチップのいずれでも実現するこ
とができる。 【００３６】アナログ信号を１つまたは複数のディジタ
ル信号に変換する新規な方法１００、２００を説明し
た。さらに、変換装置４００を利用するアナログ信号を
変換するための新規なアナログ/ディジタル変換装置４
００及びシステム５００を説明した。上述の実施形態
は、本発明の原理を表わす多くの特定の実施例のうちの
単なる例示に過ぎないことは明らかである。当業者は、
本発明の範囲から逸脱することなくその他の多数の構成
を容易に想到可能であることは明らかである。 【００３７】本明細書には例として以下の実施形態が含
まれる。 【００３８】１．アナログ信号ＳをＮ個のディジタル信
号表現に変換する方法（１００、２００）であって、Ｎ
を１以上の整数とするとき、前記アナログ信号Ｓの振幅
ｖ(ｔ)とＮ個の基準振幅Ｖｒｉを比較して（１０２、２
０２、２０２’）、アナログ振幅ｖ(ｔ)がそれぞれの基
準振幅Ｖｒｉより大きいかまたは小さいかを判定するス
テップと、各ディジタル信号Ｄｉが複数のアナログ信号
Ｓの振幅事象の表現を含むまで、前記アナログ振幅ｖ
(ｔ)がそれぞれの基準振幅Ｖｒｉより大きい場合は前記
基準振幅Ｖｒｉのそれぞれ１つに対応するディジタル信
号Ｄｉに第１の論理レベルを発生し（１０４、２０
４）、前記アナログ振幅ｖ(ｔ)がそれぞれの基準振幅Ｖ
ｒ ｉより小さい場合は前記対応するディジタル信号Ｄｉ
に第２の論理レベルを発生するステップと、を含むアナ
ログ/ディジタル信号変換方法。 【００３９】２．Ｎが１より大きい場合、前記比較ステ
ップ（２０２）は、前記アナログ信号振幅ｖ(ｔ)と前記
別々の基準値Ｖｒを並行して同時に比較する、上記１に
記載の方法（２００）。 【００４０】３．Ｎが１より大きい場合、前記比較ステ
ップ（２０２’）は、前記アナログ信号振幅ｖ(ｔ)と前
記別々の基準値Ｖｒを順次比較する、上記１に記載の方
法（２００）。 【００４１】４．前記それぞれの論理レベルは、前記ア
ナログ信号Ｓの振幅ｖ(ｔ)が前記それぞれの基準振幅Ｖ
ｒｉに交差する前の時間の長さに比例する所定期間の
間、前記対応するディジタル信号Ｄｉに存在する、上記
１乃至３のいずれか１つに記載の方法（１００、２０
０）。 【００４２】５．前記第１の論理レベルまたは前記の第
２の論理レベルが前記対応するディジタル信号Ｄｉに遷
移する各時間は、前記アナログ信号Ｓの振幅ｖ（ｔ）が
前記それぞれの基準振幅Ｖｒｉに交差する事象の時間に
対応する、上記１乃至４のいずれか１つに記載の方法
（１００、２００）。 【００４３】６．前記のディジタル信号（Ｄｉ）表現は
前記アナログ信号Ｓを再構成するために使用され、前記
方法（１００、２００）は、前記ディジタル信号Ｄｉに
おける各論理レベル遷移のタイムスタンプを測定し記憶
するステップ（１０６、２０６）を任意選択でさらに含
む、上記１乃至５のいずれか１つに記載の方法（１０
０、２００）。 【００４４】７．装置入力と、前記装置入力に接続され
時間の関数として変化する前記振幅値ｖ(ｔ)を受け取る
第１の入力（＋）と、前記Ｎ個の基準振幅値Ｖｒのうち
別々の１つ（Ｖｒｉ）を受け取るように接続される第２
の入力（−）と、出力とをそれぞれ備え、それぞれが前
記出力でＮ個のディジタル信号Ｄのうちの１つ（Ｄｉ）
を発生する（１０４、２０４）Ｎ個の比較器（４０２）
と、各比較器出力が前記Ｎ個の装置出力のうちの別々の
１つに接続されるＮ個の装置出力と、を備える装置（４
００）において実行される、上記１乃至６のいずれか１
つに記載の方法（１００、２００）。 【００４５】８．前記のアナログ信号Ｓを受け取るよう
に接続される入力と、前記のアナログ振幅値ｖ(ｔ)を前
記基準振幅値Ｖｒと比較する（１０２、２０２、２０
２’）Ｎ個の比較器（４０２）と、Ｎ個の装置出力とを
有し、各装置出力で前記Ｎ個のディジタル信号Ｄのうち
それぞれ１つ（Ｄｉ）を発生する（１０４，２０４）ア
ナログ/ディジタル変換装置（４００）と、それぞれ
（５０２ｉ）が入力及び出力を有し、各装置出力がそれ
ぞれ（５０２ ｉ）の入力に接続され、それぞれ（５０２
ｉ）がディジタル信号Ｄｉにおける論理遷移のタイミン
グを符号化する、Ｎ個の遷移間隔分析器（ＴＩＡ）（５
０２）と、を備える、アナログ信号Ｓをディジタル表現
に変換するシステム（５００）において実行される、上
記１乃至７のいずれか１つに記載の方法（１００、２０
０）。 【００４６】９．ＴＩＡ（５０２ｉ）の前記出力に接続
される複数のポートを有し、前記アナログ信号Ｓを発生
する被試験デバイスを試験するための試験サブシステム
（５０４）であって、各ディジタル信号（Ｄｉ）におけ
る符号化されたタイミング情報を前記アナログ信号Ｓに
おける事象のタイムスタンプとして使用して、被試験デ
バイスが仕様に適合するか否かを判定すること及び被試
験デバイスの符号解析を実行することのうち一方または
両方を行う試験サブシステム（５０４）をさらに含む前
記システム（５００）において実行される、上記８に記
載の方法（１００、２００）。 【００４７】１０．デバイス仕様及び前記アナログ信号
タイムスタンプを記憶するメモリと、前記デバイス仕様
または既知の良好なデバイスの測定から導出される予想
タイムスタンプと前記アナログ信号タイムスタンプを比
較して、前記妃試験デバイスの動作性能を評価する試験
アルゴリズムと、をさらに含む前記試験サブシステム
（５０４）を備える前記システム（５００）において実
行されることを特徴とする、上記９に記載の方法（１０
０、２００）。
【図面の簡単な説明】
【図１】本発明のアナログ/時間変換を利用して、アナ
ログ信号をディジタル信号に変換する方法のフローチャ
ートである。 【図２】図１に示した方法に従って、アナログ信号をデ
ィジタル信号にアナログ/時間変換する様子を示すグラ
フである。 【図３】本発明に従って、アナログ信号を複数のディジ
タル信号に変換する方法のフローチャートである。 【図４】図３に示した方法に従って、アナログ信号を複
数のディジタル信号に変換する様子を示すグラフであ
る。 【図５】本発明のアナログディジタル変換装置の一実施
形態のブロック図である。 【図６】本発明のアナログディジタル変換装置を利用し
た、被試験デバイスを試験するシステムのブロック図で
ある。 【符号の説明】 １００ 変換方法 １０２ 比較ステップ １０４ 発生ステップ １０６ 測定及び記憶ステップ ２００ 変換方法 ２０２ 比較ステップ ２０４ 発生ステップ ２０６ 測定及び記憶ステップ ４００ 装置 ４０２ 比較器ステップ ５００ システム ５０２ 遷移間隔分析器（ＴＩＡ） ５０４ 試験サブシステム
ログ信号をディジタル信号に変換する方法のフローチャ
ートである。 【図２】図１に示した方法に従って、アナログ信号をデ
ィジタル信号にアナログ/時間変換する様子を示すグラ
フである。 【図３】本発明に従って、アナログ信号を複数のディジ
タル信号に変換する方法のフローチャートである。 【図４】図３に示した方法に従って、アナログ信号を複
数のディジタル信号に変換する様子を示すグラフであ
る。 【図５】本発明のアナログディジタル変換装置の一実施
形態のブロック図である。 【図６】本発明のアナログディジタル変換装置を利用し
た、被試験デバイスを試験するシステムのブロック図で
ある。 【符号の説明】 １００ 変換方法 １０２ 比較ステップ １０４ 発生ステップ １０６ 測定及び記憶ステップ ２００ 変換方法 ２０２ 比較ステップ ２０４ 発生ステップ ２０６ 測定及び記憶ステップ ４００ 装置 ４０２ 比較器ステップ ５００ システム ５０２ 遷移間隔分析器（ＴＩＡ） ５０４ 試験サブシステム
フロントページの続き
(72)発明者 ヨッヘン・リボワール
アメリカ合衆国94087カリフォルニア州サ
ニーヴェール、ネルソン・ウェイ 1342
Ｆターム(参考） 5J022 AA06 AC03 BA00 CB01 CD02
CF01 CF02
Claims (1)
- 【特許請求の範囲】 【請求項１】アナログ信号ＳをＮ個のディジタル信号表
現に変換する方法であって、 Ｎを１以上の整数とするとき、前記アナログ信号Ｓの振
幅ｖ(ｔ)とＮ個の基準振幅Ｖｒｉを比較して、アナログ
振幅ｖ(ｔ)がそれぞれの基準振幅Ｖｒｉより大きいかま
たは小さいかを判定するステップと、 各ディジタル信号Ｄｉが複数のアナログ信号Ｓの振幅事
象の表現を含むまで、前記アナログ振幅ｖ(ｔ)がそれぞ
れの基準振幅Ｖｒｉより大きい場合は前記基準振幅Ｖｒ
ｉのそれぞれ１つに対応するディジタル信号Ｄｉに第１
の論理レベルを発生し、前記アナログ振幅ｖ(ｔ)がそれ
ぞれの基準振幅Ｖｒｉより小さい場合は前記対応するデ
ィジタル信号Ｄｉに第２の論理レベルを発生するステッ
プと、 を含むアナログ/ディジタル信号変換方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/875,848 US6462693B1 (en) | 2001-06-06 | 2001-06-06 | Analog to digital signal conversion method and apparatus |
| US09/875,848 | 2001-06-06 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003018007A true JP2003018007A (ja) | 2003-01-17 |
| JP2003018007A5 JP2003018007A5 (ja) | 2005-09-29 |
| JP3960858B2 JP3960858B2 (ja) | 2007-08-15 |
Family
ID=25366462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002155715A Expired - Fee Related JP3960858B2 (ja) | 2001-06-06 | 2002-05-29 | アナログ／ディジタル信号変換方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6462693B1 (ja) |
| JP (1) | JP3960858B2 (ja) |
| DE (1) | DE10225191A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019519776A (ja) * | 2016-06-10 | 2019-07-11 | オネラ（オフィス ナシオナル デチュドゥ エ ドゥ ルシェルシュ アエロスパシアル） | 正弦波信号の振幅、および位相遅延を提供するためのシステム、および方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090096650A1 (en) * | 2004-12-07 | 2009-04-16 | Yannis Tsividis | Methods and systems for continuous-time digital modulation |
| JP2006304035A (ja) * | 2005-04-22 | 2006-11-02 | Agilent Technol Inc | アナログディジタル変換方法およびアナログディジタル変換システム |
| US7579969B2 (en) * | 2005-10-19 | 2009-08-25 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating and using a conditioning signal |
| EP2044692B1 (en) * | 2006-07-21 | 2009-12-16 | Verigy (Singapore) Pte. Ltd. | Undersampling of a repetitive signal for measuring transistion times to reconstruct an analog waveform |
| US7876251B2 (en) * | 2008-10-22 | 2011-01-25 | Siemens Medical Solutions Usa, Inc. | System for processing patient monitoring signals |
| US8891713B2 (en) | 2011-04-06 | 2014-11-18 | Siemens Medical Solutions Usa, Inc. | System for adaptive sampled medical signal interpolative reconstruction for use in patient monitoring |
| US8830106B2 (en) * | 2012-08-30 | 2014-09-09 | Texas Instruments Incorporated | Asynchronous analog-to-digital converter having adapative reference control |
| US8760329B2 (en) * | 2012-08-30 | 2014-06-24 | Texas Instruments Incorporated | Asynchronous analog-to-digital converter |
| US8754797B2 (en) * | 2012-08-30 | 2014-06-17 | Texas Instruments Incorporated | Asynchronous analog-to-digital converter having rate control |
| TWI477983B (zh) * | 2012-10-12 | 2015-03-21 | Hwa Hsia Inst Of Technology | 類比訊號與數位訊號之分析方法 |
| US11901919B2 (en) * | 2021-04-26 | 2024-02-13 | Stmicroelectronics International N.V. | On chip test architecture for continuous time delta sigma analog-to-digital converter |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1082811A (en) * | 1976-04-05 | 1980-07-29 | Greenwood Mills, Inc. | Diffraction pattern amplitude analysis for use in fabric inspection |
| US4232302A (en) * | 1978-08-24 | 1980-11-04 | Ohio Nuclear, Inc. | Video speed logarithmic analog-to digital converter |
| US4417233A (en) * | 1979-02-28 | 1983-11-22 | Matsushita Electric Industrial Co., Ltd. | Fully parallel threshold type analog-to-digital converter |
| US4774498A (en) * | 1987-03-09 | 1988-09-27 | Tektronix, Inc. | Analog-to-digital converter with error checking and correction circuits |
| JPH0612879B2 (ja) * | 1988-03-08 | 1994-02-16 | ヤマハ株式会社 | 並列比較型アナログ・ディジタル変換器 |
| SE9201482L (sv) * | 1992-05-11 | 1993-11-12 | Regam Medical Systems Ab | Metod för kompensering av mörkerström vid CCd-sensor för dentalröntgen |
| US5790061A (en) * | 1995-02-24 | 1998-08-04 | Nec Corporation | Adaptive A/D converting device for adaptively converting and input analog signal into an output digital signal having a constant quantizing error |
| US6078444A (en) * | 1995-05-12 | 2000-06-20 | Cirrus Logic, Inc. | Read channel auxiliary high precision data conversion |
| US6281828B1 (en) | 1998-03-19 | 2001-08-28 | Kabushiki Kaisha Toshiba | Analog/digital converter apparatus |
-
2001
- 2001-06-06 US US09/875,848 patent/US6462693B1/en not_active Expired - Lifetime
-
2002
- 2002-05-29 JP JP2002155715A patent/JP3960858B2/ja not_active Expired - Fee Related
- 2002-06-06 DE DE10225191A patent/DE10225191A1/de not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019519776A (ja) * | 2016-06-10 | 2019-07-11 | オネラ（オフィス ナシオナル デチュドゥ エ ドゥ ルシェルシュ アエロスパシアル） | 正弦波信号の振幅、および位相遅延を提供するためのシステム、および方法 |
| US11307230B2 (en) | 2016-06-10 | 2022-04-19 | Office National D'etudes Et De Recherches Aérospatiales | System and method for providing the amplitude and phase delay of a sinusoidal signal |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10225191A1 (de) | 2002-12-12 |
| JP3960858B2 (ja) | 2007-08-15 |
| US6462693B1 (en) | 2002-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7474974B2 (en) | Embedded time domain analyzer for high speed circuits | |
| CN103201956B (zh) | 具有测试电路的σ-δadc | |
| US12463658B2 (en) | On chip test architecture for continuous time delta sigma analog-to-digital converter | |
| US7574632B2 (en) | Strobe technique for time stamping a digital signal | |
| JP2003018007A (ja) | アナログ／ディジタル信号変換方法 | |
| US6717540B1 (en) | Signal preconditioning for analog-to-digital conversion with timestamps | |
| JP4049630B2 (ja) | 時変基準信号を用いアナログ−ディジタル変換する方法及び装置 | |
| EP0852849B1 (en) | Method of testing an analog-to-digital converter | |
| JPH11312975A (ja) | Ａｄ変換器の評価装置 | |
| US11762019B2 (en) | Method of testing electronic circuits and corresponding circuit | |
| US20070091991A1 (en) | Strobe technique for test of digital signal timing | |
| EP1927204A2 (en) | Strobe technique for time stamping a digital signal | |
| US6339389B1 (en) | Method of testing analog to digital converters | |
| JP4385523B2 (ja) | 半導体装置の動作試験装置および動作試験方法 | |
| KR100489144B1 (ko) | 아날로그-디지탈컨버터테스트방법및집적회로 | |
| Kim et al. | Efficient BIST scheme for A/D converters | |
| McLeod | Dynamic testing of analogue to digital converters | |
| Georgopoulos et al. | Review of test strategies and resources used in high-resolution interface testing | |
| Hentati et al. | Test and characterization of 1 bit Σ—Δ modulator | |
| JP3568938B2 (ja) | ディジタル・アナログ変換回路 | |
| JPH02272823A (ja) | アナログ・デジタル変換器の試験装置 | |
| Andrejević et al. | Fault effects in sigma-delta modulator | |
| Serra | On the static test of Analogue-to-Digital Converters | |
| CN119675665A (zh) | 对转换器的误差的测试和调试 | |
| JP2011205535A (ja) | Ａ／ｄ変換器用テスト回路、ａ／ｄ変換器のテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050512 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070515 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |