JP2003077832A5 - - Google Patents

Download PDF

Info

Publication number
JP2003077832A5
JP2003077832A5 JP2001262486A JP2001262486A JP2003077832A5 JP 2003077832 A5 JP2003077832 A5 JP 2003077832A5 JP 2001262486 A JP2001262486 A JP 2001262486A JP 2001262486 A JP2001262486 A JP 2001262486A JP 2003077832 A5 JP2003077832 A5 JP 2003077832A5
Authority
JP
Japan
Prior art keywords
semiconductor device
region
silicon film
active region
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001262486A
Other languages
English (en)
Other versions
JP2003077832A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2001262486A priority Critical patent/JP2003077832A/ja
Priority claimed from JP2001262486A external-priority patent/JP2003077832A/ja
Publication of JP2003077832A publication Critical patent/JP2003077832A/ja
Publication of JP2003077832A5 publication Critical patent/JP2003077832A5/ja
Pending legal-status Critical Current

Links

Description

【0028】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置は、絶縁性を有する基板上に、結晶性を有するケイ素膜が活性領域として形成された半導体装置であって、該活性領域は、能動領域と高濃度不純物領域とを有し、該活性領域は、非晶質ケイ素膜の結晶化を促進する触媒元素を含んでおり、該触媒元素の濃度は、該能動領域の端部の近傍部分で低くなるよう構成されているものである。
【0030】
また、本発明の半導体装置は、絶縁性を有する基板上に、結晶性を有するケイ素膜が活性領域として形成された半導体装置であって、該活性領域は、能動領域と高濃度不純物領域とを有し、該活性領域は、非晶質ケイ素膜の結晶化を促進する触媒元素を含んでおり、該触媒元素は、該能動領域の端部の近傍では、シリサイド状態として析出することなく、固溶した状態になっていることを特徴とするものである。
【0097】
図7(A)は、素子領域の全体にわたって均一な濃度で触媒元素を含む従来法により作製されたP型TFTの特性曲線を示しており、図7(B)は、本発明の半導体装置の製造方法により実際に作製したP型TFTの特性曲線を示すグラフであり、両特性曲線において共に、ソース・ドレイン間に1V及び4Vの電圧を印加した際のゲート電圧Vgを横軸とし、ドレイン電流Idを対数スケールとして縦軸に示す、TFTのVg−Id特性曲線である。図7(A)、(B)共に、24点分の特性を重ねて表示している。

Claims (39)

  1. 絶縁性を有する基板上に、結晶性を有するケイ素膜が活性領域として形成された半導体装置であって、
    該活性領域は、能動領域と高濃度不純物領域とを有し、
    該活性領域は、非晶質ケイ素膜の結晶化を促進する触媒元素を含んでおり、該触媒元素の濃度は、該能動領域の端部の近傍部分で低くなるよう構成されている半導体装置。
  2. 前記能動領域に含まれる触媒元素の濃度は、能動領域の中央部から端部にかけて連続的に低くなっていくように構成されている、請求項1に記載の半導体装置。
  3. 絶縁性を有する基板上に、結晶性を有するケイ素膜が活性領域として形成された半導体装置であって、
    該活性領域は、能動領域と高濃度不純物領域とを有し、
    該活性領域は、非晶質ケイ素膜の結晶化を促進する触媒元素を含んでおり、該触媒元素は、該能動領域の端部の近傍では、シリサイド状態として析出することなく、固溶した状態になっていることを特徴とする半導体装置。
  4. 前記能動領域内において、触媒元素がシリサイド状態として析出することなく、固溶した状態になっている領域の長さは、該能動領域の端部から2μm以上である、請求項3に記載の半導体装置。
  5. 前記高濃度不純物領域内に含まれる触媒元素の濃度の平均値は、前記能動領域内に含まれる触媒元素の濃度の平均値よりも高くなっている、請求項1〜4のいずれかに記載の半導体装置。
  6. 前記高濃度不純物領域内に含まれる前記触媒元素は、高濃度に不純物を含む結晶性ケイ素膜中にシリサイドとして析出することなく、固溶した状態になっている、請求項1〜5のいずれかに記載の半導体装置。
  7. 前記能動領域と前記高濃度不純物領域との間に、低濃度不純物領域が形成されている、請求項1〜6のいずれかに記載の半導体装置。
  8. 前記能動領域と前記高濃度不純物領域との間に、該能動領域と同程度の濃度の不純物を含むオフセット領域が形成されている、請求項1〜6のいずれかに記載の半導体装置。
  9. 前記能動領域の端部近傍に含まれる触媒元素の濃度は、該能動領域の中央部付近に含まれる触媒元素の濃度の1/10以下になっている、請求項1〜8のいずれかに記載の半導体装置。
  10. 前記能動領域の端部近傍に含まれる触媒元素の濃度は、1×1015〜1×1017atoms/cmの範囲内である、請求項1〜9のいずれかに記載の半導体装置。
  11. 前記触媒元素は、Ni、Co、Fe、Pd、Pt、Cu、Auから選択された一種または複数種類である、請求項1〜10のいずれかに記載の半導体装置。
  12. 前記触媒元素として、少なくともNiが含まれている、請求項11に記載の半導体装置。
  13. 前記高濃度不純物領域には、P、As、Sbから選択された一種または複数種類の5族B元素を含んでいる、請求項1〜10のいずれかに記載の半導体装置。
  14. 前記高濃度不純物領域には、少なくともPを含んでいる、請求項13に記載の半導体装置。
  15. 前記高濃度不純物領域には、5族B元素に加えて3族B元素をさらに含有する、請求項13または14に記載の半導体装置。
  16. 前記高濃度不純物領域には、5族Bから選択された元素としてPを含み、3族Bから選択された元素としてBを含んでいる、請求項15に記載の半導体装置。
  17. 前記高濃度不純物領域には、希ガス元素から選択された元素として、Ar、Kr、Xeの一種または複数種類を含んでいる、請求項1〜10のいずれかに記載の半導体装置。
  18. 前記高濃度不純物領域には、前記希ガス類から選ばれた元素として、少なくともArを含んでいる、請求項17に記載の半導体装置。
  19. 絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する触媒元素を導入する触媒元素導入工程と、
    該非晶質ケイ素膜を結晶化するための第1の加熱処理を行って、該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する結晶化工程と、
    該結晶性のケイ素膜の一部の領域に選択的に5族Bから選択された元素を導入し、高濃度不純物領域を形成する不純物導入工程と、
    該結晶性のケイ素膜に含まれる該触媒元素を該5族B元素が導入された領域に移動させるための第2の加熱処理を行って、該結晶性のケイ素膜の5族B元素が導入されていない能動領域となる領域に含まれる触媒元素を該高濃度不純物領域に移動させる移動工程と、
    を包含し、
    該移動工程の第2の加熱処理は、該能動領域に含まれる触媒元素の濃度と該高濃度不純物領域中に含まれる触媒元素の濃度とが、少なくとも熱平衡状態の偏析状態に達しないように行われることを特徴とする半導体装置の製造方法。
  20. 絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非晶質ケイ素膜の一部の領域に非晶質ケイ素膜の結晶化を促進する触媒元素を導入する触媒元素導入工程と、
    該非晶質ケイ素膜を結晶化するための第1の加熱処理を行って、該触媒元素が導入された一部の領域からその周囲の領域へと、該基板表面に対して平行な方向である横方向に該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する結晶化工程と、
    該横方向に結晶成長させた領域の結晶性のケイ素膜のみからなる結晶性のケイ素膜の領域を形成する領域形成工程と、
    該結晶性のケイ素膜の一部の領域に選択的に5族Bから選択された元素を導入し、高濃度不純物領域を形成する不純物導入工程と、
    該結晶性のケイ素膜に含まれる該触媒元素を該5族B元素が導入された領域に移動させるための第2の加熱処理を行って、該5族B元素が導入されず能動領域となる領域に含まれる触媒元素を該高濃度不純物領域に移動させる移動工程と、
    を包含し、
    該移動工程の第2の加熱処理は、該能動領域に含まれる触媒元素の濃度と該高濃度不純物領域中に含まれる触媒元素の濃度とが、少なくとも熱平衡状態の偏析状態に達しないように行われることを特徴とする半導体装置の製造方法。
  21. 前記不純物導入工程を行う際、あるいはその前後において、
    前記高濃度不純物領域と該能動領域との間に、高濃度不純物領域よりも低濃度に5族Bから選ばれた元素が導入された領域を形成する工程をさらに含む、請求項19または20に記載の半導体装置の製造方法。
  22. 前記不純物導入工程を行う際、あるいはその前後において、
    前記高濃度不純物領域と該能動領域との間に、5族元素が導入されないオフセット領域を形成する工程をさらに含む、請求項19または20に記載の半導体装置の製造方法。
  23. 前記移動工程の第2の加熱処理は、加熱温度400℃〜550℃の温度範囲内で、30分から2時間にわたる処理時間にて行う、請求項19〜22のいずれかに記載の半導体装置の製造方法。
  24. 前記移動工程の第2の加熱処理は、前記基板が第2の加熱処理を行うための加熱処理温度に達するまで、少なくとも5℃/分以上の昇温速度で昇温し、第2の加熱処理が終了した後、少なくとも5℃/分を以上の降温速度で降温する、請求項23に記載の半導体装置の製造方法。
  25. 前記移動工程の第2の加熱処理は、前記絶縁基板の平面形状に対して概略相似形の断面形状を有する炉心管の中に、該絶縁基板の基板面を該炉心管方向に向け、該炉心管の内周側面と該基板との距離が最小となるような配置となっているファーネス炉を用いて行う、請求項23または24に記載の半導体装置の製造方法。
  26. 前記基板の平面形状は矩形状になっており、前記ファーネス炉の炉心管の断面形状は、該基板の平面形状に対応して一回り大きな概略相似形となる矩形状に形成されている、請求項25に記載の半導体装置の製造方法。
  27. 前記移動工程の第2の加熱処理は、600〜750℃の温度範囲内で、1秒〜10分にわたる処理時間とする高速熱アニール処理により行われる、請求項19〜22のいずれかに記載の半導体装置の製造方法。
  28. 前記高速熱アニール処理は、500℃以下の余熱温度から、高速熱アニール処理を行うアニール温度まで、100℃/分以上の昇温速度で昇温させる、請求項27に記載の半導体装置の製造方法。
  29. 前記高速熱アニール処理は、タングステン−ハロゲンランプ、キセノンアークランプ、UVランプ等を用いたランプ照射、または、前記基板表面への高温ガス吹き付けによる加熱処理を用いて行う、請求項27または28に記載の半導体装置の製造方法。
  30. 前記不純物導入工程を行う際、あるいはその前後において、
    前記高濃度不純物領域の少なくとも一部に、3族Bから選ばれた元素を導入する工程をさらに含む、請求項19〜22のいずれかに記載の半導体装置の製造方法。
  31. 前記不純物導入工程を行う際、あるいは、その前後において、
    前記高濃度不純物領域の少なくとも一部に、希ガス類から選択された元素を導入する工程をさらに含む、請求項19〜22のいずれかに記載の半導体装置の製造方法。
  32. 前記5族Bから選択された元素は、P、As、Sbから選択された一種または複数種類のものである、請求項19〜22のいずれかに記載の半導体装置の製造方法。
  33. 前記5族Bから選択された元素として、少なくともPを含んでいる、請求項32に記載の半導体装置の製造方法。
  34. 前記5族Bから選択された元素としてP、3族Bから選択された元素としてBを用いる、請求項30に記載の半導体装置の製造方法。
  35. 前記希ガス類から選択された元素は、Ar、Kr、Xeから選択された一種または複数種類のものを含む、請求項31に記載の半導体装置の製造方法。
  36. 前記希ガス類から選択された元素として、少なくともArを含んでいる、請求項35に記載の半導体装置の製造方法。
  37. 前記触媒元素は、Ni、Co、Fe、Pd、Pt、Cu、Auから選択された一種または複数種類のものである、請求項19〜36のいずれかに記載の半導体装置の製造方法。
  38. 前記触媒元素として、少なくともNiを含んでいる、請求項37に記載の半導体装置の製造方法。
  39. 前記結晶化工程と行った後、前記結晶性のケイ素膜にレーザー光を照射して、その結晶性を高める工程をさらに含む、請求項19〜22のいずれかに記載の半導体装置の製造方法。
JP2001262486A 2001-08-30 2001-08-30 半導体装置及びその製造方法 Pending JP2003077832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001262486A JP2003077832A (ja) 2001-08-30 2001-08-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001262486A JP2003077832A (ja) 2001-08-30 2001-08-30 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007325273A Division JP4954047B2 (ja) 2007-12-17 2007-12-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003077832A JP2003077832A (ja) 2003-03-14
JP2003077832A5 true JP2003077832A5 (ja) 2004-09-02

Family

ID=19089375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001262486A Pending JP2003077832A (ja) 2001-08-30 2001-08-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003077832A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3241515B2 (ja) * 1992-12-04 2001-12-25 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3973723B2 (ja) * 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000196095A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
TW473800B (en) * 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
CN100474628C (zh) 硅薄膜退火方法和由该方法制造的多晶硅薄膜
KR970060391A (ko) 반도체장치 및 그 제작방법
CN1097298C (zh) 制造结晶硅半导体和薄膜晶体管的方法
JPH10135137A (ja) 結晶性半導体作製方法
JPH1140501A (ja) 半導体装置の製造方法及び半導体装置
KR100946808B1 (ko) 다결정 실리콘 박막의 제조 방법, 이를 이용하여 제조된다결정 실리콘 박막, 및 이를 포함하는 박막트랜지스터
JP2002353142A (ja) 半導体装置およびその製造方法
KR100729942B1 (ko) 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막
JP2003077832A5 (ja)
JPH11330478A5 (ja)
JP3981532B2 (ja) 半導体装置の製造方法
US20120256185A1 (en) Semiconductor device and process for production thereof, and display device
JP5051949B2 (ja) 半導体装置の作製方法
JP4027052B2 (ja) 多結晶半導体薄膜およびその製造方法
JP3374455B2 (ja) 薄膜トランジスタの製造方法
JP3966923B2 (ja) 半導体作製方法および半導体装置の作製方法
KR100413473B1 (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
JP2003068642A (ja) 半導体装置およびその製造方法
JP3338267B2 (ja) 半導体装置の作製方法
JP3090847B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2002353140A (ja) 半導体装置及びその製造方法
JP2001156295A5 (ja)
JP4011404B2 (ja) 半導体装置の作製方法
JP3511422B2 (ja) 半導体作製方法
JP2003197529A (ja) 半導体装置