JP2003077832A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 簡便な製造プロセスにより、量産対象である
大型のガラス基板に、信頼性が高く、集積度の高い高性
能半導体装置を得る。 【解決手段】 結晶化を促進する微量の触媒元素である
ニッケル１０５が導入されたａ−Ｓｉ膜１０３を加熱処
理して結晶化された結晶性のケイ素膜１０８の一部の領
域（高濃度不純物領域）１０８ｂに選択的に５族Ｂから
選択された不純物であるリン１１７を導入し、第２の加
熱処理を行って、結晶性のケイ素膜１０８のリン１１７
が導入されていない領域（能動領域）１０８ａに含まれ
るニッケル１０５を高濃度不純物領域に移動させる。こ
の第２の加熱処理は、能動領域１０８ａに含まれるニッ
ケル１０５の濃度と高濃度不純物領域１０８ｂに含まれ
るニッケル１０５の濃度とが少なくとも熱平衡状態の偏
析状態に達しないように行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、さらに詳細には、非晶質ケイ素膜を
結晶化した結晶性のケイ素膜を活性領域とする半導体装
置及びその製造方法に関する。特に、本発明の半導体装
置は、絶縁表面を有する基板上に設けられた薄膜トラン
ジスタ（ＴＦＴ）を有し、アクティブマトリクス型の液
晶表示装置、有機ＥＬ表示装置、密着型イメージセンサ
ー、三次元ＩＣ等に利用することが可能である。

【０００２】

【従来の技術】近年、大型で高解像度の液晶表示装置、
有機ＥＬ表示装置、高速で高解像度の密着型イメージセ
ンサー、三次元ＩＣ等を実現するために、ガラス等の絶
縁性基板上、絶縁膜上等に高性能な半導体素子を形成す
る試みがなされている。このような半導体素子には、薄
膜状のケイ素半導体を用いるのが一般的である。薄膜状
のケイ素半導体としては、非晶質ケイ素半導体（ａ−Ｓ
ｉ）と結晶性を有するケイ素半導体の２つに大別され
る。

【０００３】非晶質ケイ素半導体は、作製温度が低く、
気相法により比較的容易に作製することができ、量産性
に優れているため、最も一般的に用いられている。しか
しながら、非晶質ケイ素半導体は、結晶性を有するケイ
素半導体と比較すると、導電性等の物性が劣るため、今
後、さらなる高速特性を得るために、結晶性を有するケ
イ素半導体によって形成される半導体装置の簡便な作製
方法の確立が強く求められている。

【０００４】結晶性を有する薄膜状のケイ素半導体を作
製する方法としては、次の（１）及び（２）に示す方法
が知られている。

【０００５】（１）非晶質ケイ素半導体膜を成膜した
後、成膜された非晶質ケイ素半導体膜にレーザー光等の
エネルギービームを照射して、その光エネルギーによっ
て、非晶質ケイ素半導体膜を結晶化して結晶性を有する
ケイ素半導体膜とする。

【０００６】（２）非晶質ケイ素半導体膜を成膜した
後、加熱して、その熱エネルギーによって、非晶質ケイ
素半導体膜を固相状態で結晶化して結晶性を有するケイ
素半導体膜とする。

【０００７】一般的には、上記（１）の方法が用いられ
る。この方法では、溶融固化過程の結晶化現象を利用す
るため、結晶粒は小粒径となるが、結晶粒内の結晶欠陥
が少なく、比較的高品質な結晶性ケイ素膜が得られる。
しかしながら、上記（１）の方法により作製された結晶
性ケイ素膜では、粒界部における欠陥密度が高くなるた
めに、この粒界部における欠陥がキャリアに対して大き
なトラップとして働き、半導体装置として十分な性能が
得られない。また、レーザー光の光源として現在最も一
般的に使用されているエキシマレーザーを使用する場合
を例にとると、レーザー光の安定性が十分でないため
に、半導体膜の全体にわたって均一な処理を施すことが
できず、形成される半導体素子間で特性にばらつきが生
じるという問題がある。

【０００８】（２）の方法は、（１）の方法と比較する
と基板内に形成される半導体素子の均一性、安定性に優
れているが、６００℃以上の高温条件によって３０時間
程度の長時間にわたる加熱処理が必要であるため、処理
時間が長くなり、スループットを向上させることができ
ないという問題がある。さらに、（２）の方法において
は、結晶構造が双晶構造となるため、一つの結晶粒は数
μｍ程度の比較的大きい結晶粒が得られるが、一つの結
晶粒内に多数の双晶欠陥を含むために、その結晶性は、
上記（１）の方法により形成されたケイ素半導体膜より
も劣るという問題がある。

【０００９】これに対して、上記方法を改善して、高品
位な結晶性のケイ素膜を得る方法が開発されており、非
晶質ケイ素膜の結晶化を助長する触媒元素を導入するこ
とにより、加熱温度の低下、処理時間の短縮、結晶性の
向上を図る方法が注目されている。具体的には、非晶質
ケイ素膜の表面に微量のニッケル等の金属元素を導入し
た後に加熱処理することによって結晶性のケイ素膜とす
る。

【００１０】このような触媒元素を用いた方法では、非
晶質ケイ素膜中において、導入された金属元素を核とし
た結晶核が早期に発生し、その後、この結晶核を中心と
して結晶化が急激に進行する。

【００１１】さらに、この方法では、結晶成長した結晶
性ケイ素膜は、通常の固相成長法（上記（２）の方法）
によって成長した結晶性ケイ素膜が結晶欠陥が多くなる
双晶構造を有するのに対して、複数の柱状結晶がネット
ワークで連なる構造を有するために、小さいながらも、
その内部がほぼ単結晶状態となっている。

【００１２】

【発明が解決しようとする課題】非晶質ケイ素膜中に触
媒元素を導入し、加熱処理することにより非晶質ケイ素
膜を結晶化する方法は、加熱温度を低温化することがで
きると共に、加熱時間を短縮することができ、さらに、
加熱処理して得られる結晶性のケイ素膜の結晶性が、他
の結晶化方法により得られた結晶性のケイ素膜に比較し
て明らかに優れている。

【００１３】しかしながら、これらの金属類を主とする
触媒元素が半導体中に多量に存在していることは、この
方法により得られたケイ素膜を用いた半導体装置の信頼
性、電気的安定性等が低下するため、非晶質ケイ素膜の
結晶化を助長するニッケル等の触媒元素は、結晶化を行
った後には、極力含まれないようにする必要がある。こ
のため、非晶質ケイ素の結晶化のために導入される触媒
元素の量を極力少量にすることにより、結晶化されたケ
イ素膜に含有される触媒元素の量を低減する方法が、第
１の方法として考えられる。しかし、非晶質ケイ素膜に
導入される触媒元素の導入量が少なくなると、結晶の成
長状態が非常に不安定となり、このような不安定な状態
で作製された結晶性のケイ素膜は、結晶性のバラツキが
大きくなって、半導体装置の活性領域を構成する膜とし
て使用できないおそれがある。

【００１４】他方で、触媒元素を導入して非晶質ケイ素
膜を結晶化した後、触媒元素を移動（ゲッタリング）さ
せることにより、素子領域内の触媒元素を除去あるいは
低減する方法が、第２の方法として考えられている。

【００１５】特開平１０−２７０３６３号公報には、触
媒元素により結晶化されたケイ素膜に対して、その一部
をリン等の５族Ｂ元素が選択的に導入された領域とし、
加熱処理を行うことにより、５族Ｂ元素が導入された領
域に触媒元素を移動（ゲッタリング）させることによ
り、５族Ｂ元素が導入された以外の領域の触媒元素の量
を低減する方法が開示されている。この公報では、５族
Ｂ元素が導入されておらず、ゲッタリングにより触媒元
素が低減された領域を、半導体装置の活性領域として使
用する。

【００１６】また、特開平１１−４０４９９号公報に
は、触媒元素をゲッタリングするための５族Ｂ元素が選
択的に導入された領域に対して、レーザー光等の強光を
照射し、その後に加熱処理を行うことにより、触媒元素
のゲッタリング効果のさらなる向上を図ることが記載さ
れている。また、特開平１１−５４７６０号公報には、
５族Ｂ元素に加えて３族Ｂ元素を導入することにより、
触媒元素をゲッタリングする効果が高まることが記載さ
れている。

【００１７】特開２０００−３２３７２２号公報には、
半導体素子における不純物領域に含まれる触媒元素の濃
度を１×１０¹⁷ａｔｏｍｓ／ｃｍ³以上に限定してい
る。この公報では、触媒元素による再結晶化に注目し、
不純物領域に対して不純物をドーピングすることによっ
て、結晶性ケイ素膜が受けるダメージからの結晶性を回
復させるため、また、不純物領域の活性化を効率的に且
つ速やかに行うために、触媒元素の濃度を適正化して不
純物領域に導入している。ただし、この公報では、ゲッ
タリングに関しては言及していない。

【００１８】実際に上記公報で提案されている方法を用
いることにより、素子領域内から大部分の触媒元素をゲ
ッタリングすることができるが、種々の点で問題点も存
在する。

【００１９】まず、１つの問題点は、触媒元素を素子領
域内からゲッタリングするために、新たな工程を付加す
る必要がある点である。新たな工程が付加されることに
より製造が複雑化することは、製造コストの低減及び良
品率の向上を図る上で好ましいことではなく、この点に
関して、特開平１１−４０４９９号公報及び特開平１１
−５４７６０号公報には、５族Ｂ元素が導入された不純
物領域（ソース・ドレイン領域）をゲッタリングシンク
として利用し、半導体装置の活性領域（素子領域）の全
体をゲッタリングするのではなく、能動領域（チャネル
領域）のみをゲッタリングする方法が記載されている。
この方法により、触媒元素をゲッタリングするためだけ
の余分な５族Ｂ元素のドーピング工程、加熱処理工程、
５族Ｂ元素を選択的に導入するためのマスク形成工程等
を省くことができ、通常のゲッタリングを行わない製造
工程とほぼ同じ工程数でゲッタリングプロセスを組み込
むことができる。この結果、工程数が増加する問題は解
決することができる。

【００２０】しかし、この方法を用いても、その他の大
きな問題が２つある。

【００２１】一つの問題は、これらの公報の方法を用い
ても、未だ十分に高いゲッタリング効果を得ることがで
きず、半導体装置の能動領域における触媒元素の残留量
が十分に低減できていないことである。

【００２２】本願発明者らが実際に上記の特開平１０−
２７０３６３公報、特開平１１−４０４９９公報及び特
開平１１−５４７６０公報を用いて、薄膜トランジスタ
（ＴＦＴ）を試作したところ、これらの公報に記載され
た方法では、十分に高いゲッタリング効果が得られず、
半導体装置の能動領域における触媒元素の残留量が十分
には低減できないということが明らかとなった。

【００２３】具体的に、上記の公報によってそれぞれ試
作されたＴＦＴでは、それぞれ若干の効果の違いは見ら
れるが、数％程度の確率でオフ動作時におけるリーク電
流が非常に大きい不良のＴＦＴが生じた。不良が発生し
たＴＦＴにおけるリーク電流が増大する原因を解析する
と、チャネル部とドレイン部との接合部に、触媒元素に
よるシリサイドが存在していることが確認された。この
結果、上記公報による方法では、不良のＴＦＴが発生す
る不良率が高くなるため、信頼性が低く、量産性に問題
がある。

【００２４】他の問題点は、加熱処理の問題がある。上
記３公報による方法では、５５０℃以上の加熱条件で、
数時間から数十時間にわたる加熱処理を行っている。こ
のような加熱処理は、１００ｍｍ×１００ｍｍ（１００
ｍｍ□）サイズ程度の小型ガラス基板、高価な石英基板
等を用いる場合には、特に問題にならない。

【００２５】しかし、半導体装置となる半導体素子を成
膜する液晶表示装置用のアクティブマトリクス基板を製
造する場合には、多数のアクティブマトリクス基板とさ
れる１枚のマザーボード（ガラス基板）に各々アクティ
ブマトリクス基板の半導体素子を形成しており、コスト
ダウンを図るためにマザーボードが大型化する傾向にあ
る。さらに、装置のコンパクト化・軽量化を図るため
に、マザーボードは薄板化する傾向も加わり、大型且つ
薄板のマザーボードに対して、高温・長時間の加熱処理
を行うことは非常に困難である。

【００２６】実際に、本願発明者らは、一般的に使用さ
れているマザーボード（ガラス基板）として、６００ｍ
ｍ×７２０ｍｍの寸法、０．７ｍｍの厚さを有するコー
ニング社コード１７３７のガラス基板を用いて加熱処理
を行ったところ、５００℃程度の加熱条件では、数時間
にわたる加熱処理が、ほぼ限界であることを明らかにし
た。この加熱処理によって生じる最も大きな問題は、ガ
ラス基板の重量によってたわみ・反りが生じることであ
る。さらに、特開平１１−４０４９９号公報及び特開平
１１−５４７６０号公報で提案されているように、半導
体装置の不純物領域（ソース・ドレイン領域）をゲッタ
リングシンクとして使用する方法では、パターン形成し
た後に加熱処理を行うことになるので、ガラス基板上に
特有の縮み（シュリンケージ）が発生し、この加熱処理
工程の前後で、パターン合わせをすることが非常に困難
である。

【００２７】本発明は上記問題を解決するためになされ
たものであり、素子領域中に含有される触媒元素量を十
分に低減することができて、量産対象である大型のガラ
ス基板に、活性領域として使用することができる結晶性
のケイ素膜を成膜することができる半導体装置及びその
製造方法を提供することを目的とする。

【００２８】

【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体装置は、絶縁性を有する基板上に、
結晶性を有するケイ素膜が活性領域として形成された半
導体装置であって、該活性領域は、能動領域と高濃度不
純物領域とを有し、該活性領域は、非晶質ケイ素膜の結
晶化を促進する触媒元素を含んでおり、該触媒元素の濃
度は、該活性領域の端部の近傍部分で低くなるよう構成
されているものである。

【００２９】上記本発明の半導体装置において、前記能
動領域に含まれる触媒元素の濃度は、能動領域の中央部
から端部にかけて連続的に低くなっていくように構成さ
れていることが好ましい。

【００３０】また、本発明の半導体装置は、絶縁性を有
する基板上に、結晶性を有するケイ素膜が活性領域とし
て形成された半導体装置であって、該活性領域は、能動
領域と高濃度不純物領域とを有し、該活性領域は、非晶
質ケイ素膜の結晶化を促進する触媒元素を含んでおり、
該触媒元素は、該活性領域の端部の近傍では、シリサイ
ド状態として析出することなく、固溶した状態になって
いることを特徴とするものである。

【００３１】上記本発明の半導体装置は、前記能動領域
内において、触媒元素がシリサイド状態として析出する
ことなく、固溶した状態になっている領域の長さは、該
能動領域の端部から２μｍ以上であることが好ましい。

【００３２】上記本発明の半導体装置において、前記高
濃度不純物領域内に含まれる触媒元素の濃度の平均値
は、前記能動領域内に含まれる触媒元素の濃度の平均値
よりも高くなっていることが好ましい。

【００３３】上記本発明の半導体装置において、前記高
濃度不純物領域内に含まれる前記触媒元素は、高濃度に
不純物を含む結晶性ケイ素膜中にシリサイドとして析出
しておらず、固溶した状態になっていることが好まし
い。

【００３４】上記本発明の半導体装置において、前記能
動領域と前記高濃度不純物領域との間に、低濃度不純物
領域が形成されていることが好ましい。

【００３５】上記本発明の半導体装置において、前記能
動領域と前記高濃度不純物領域との間に、該能動領域と
同程度の濃度の不純物を含むオフセット領域が形成され
ていることが好ましい。

【００３６】上記本発明の半導体装置において、前記能
動領域の端部近傍に含まれる触媒元素の濃度は、該能動
領域の中央部付近に含まれる触媒元素の濃度の１／１０
以下になっていることが好ましい。

【００３７】上記本発明の半導体装置において、前記能
動領域の端部近傍に含まれる触媒元素の濃度は、１×１
０¹⁵〜１×１０¹⁷ａｔｏｍｓ／ｃｍ³の範囲内であるこ
とが好ましい。

【００３８】上記本発明の半導体装置において、前記触
媒元素は、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ
から選択された一種または複数種類であることが好まし
い。

【００３９】上記本発明の半導体装置において、前記触
媒元素として、少なくともＮｉが含まれていることが好
ましい。

【００４０】上記本発明の半導体装置において、前記高
濃度不純物領域には、Ｐ、Ａｓ、Ｓｂから選択された一
種または複数種類の５族Ｂ元素を含んでいることが好ま
しい。

【００４１】上記本発明の半導体装置において、前記高
濃度不純物領域には、少なくともＰを含んでいることが
好ましい。

【００４２】上記本発明の半導体装置において、前記高
濃度不純物領域には、５族Ｂ元素に加えて３族Ｂ元素を
さらに含有することが好ましい。

【００４３】上記本発明の半導体装置において、前記高
濃度不純物領域には、５族Ｂから選択された元素として
Ｐを含み、３族Ｂから選択された元素としてＢを含んで
いることが好ましい。

【００４４】上記本発明の半導体装置において、前記高
濃度不純物領域には、希ガス元素から選択された元素と
して、Ａｒ、Ｋｒ、Ｘｅの一種または複数種類を含んで
いることが好ましい。

【００４５】上記本発明の半導体装置において、前記高
濃度不純物領域には、前記希ガス類から選ばれた元素と
して、少なくともＡｒを含んでいることが好ましい。

【００４６】また、本発明の半導体装置の製造方法は、
絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該
非晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する
触媒元素を導入する触媒元素導入工程と、該非晶質ケイ
素膜を結晶化するための第１の加熱処理を行って、該非
晶質ケイ素膜を結晶性のケイ素膜に結晶化する結晶化工
程と、該結晶性のケイ素膜の一部の領域に選択的に５族
Ｂから選択された元素を導入し、高濃度不純物領域を形
成する不純物導入工程と、該結晶性のケイ素膜に含まれ
る該触媒元素を該５族Ｂ元素が導入された領域に移動さ
せるための第２の加熱処理を行って、該結晶性のケイ素
膜の５族Ｂ元素が導入されていない能動領域となる領域
に含まれる触媒元素を該高濃度不純物領域に移動させる
移動工程と、を包含し、該移動工程の第２の加熱処理
は、該能動領域に含まれる触媒元素の濃度と該高濃度不
純物領域中に含まれる触媒元素の濃度とが、少なくとも
熱平衡状態の偏析状態に達しないように行われることを
特徴とするものである。

【００４７】また、本発明の半導体装置の製造方法は、
絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該
非晶質ケイ素膜の一部の領域に非晶質ケイ素膜の結晶化
を促進する触媒元素を導入する触媒元素導入工程と、該
非晶質ケイ素膜を結晶化するための第１の加熱処理を行
って、該触媒元素が導入された一部の領域からその周囲
の領域へと、該基板表面に対して平行な方向である横方
向に該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する
結晶化工程と、該横方向に結晶成長させた領域の結晶性
のケイ素膜のみからなる結晶性のケイ素膜の領域を形成
する領域形成工程と、該結晶性のケイ素膜の一部の領域
に選択的に５族Ｂから選択された元素を導入し、高濃度
不純物領域を形成する不純物導入工程と、該結晶性のケ
イ素膜に含まれる該触媒元素を該５族Ｂ元素が導入され
た領域に移動させるための第２の加熱処理を行って、該
５族Ｂ元素が導入されず能動領域となる領域に含まれる
触媒元素を該高濃度不純物領域に移動させる移動工程
と、を包含し、該移動工程の第２の加熱処理は、該能動
領域に含まれる触媒元素の濃度と該高濃度不純物領域中
に含まれる触媒元素の濃度とが、少なくとも熱平衡状態
の偏析状態に達しないように行われることを特徴とする
ものである。

【００４８】上記本発明の半導体装置の製造方法におい
て、前記不純物導入工程を行う際、あるいはその前後に
おいて、前記高濃度不純物領域と該能動領域との間に、
高濃度不純物領域よりも低濃度に５族Ｂから選ばれた元
素が導入された領域を形成する工程をさらに含むことが
好ましい。

【００４９】上記本発明の半導体装置の製造方法におい
て、前記不純物導入工程を行う際、あるいはその前後に
おいて、前記高濃度不純物領域と該能動領域との間に、
５族元素が導入されないオフセット領域を形成する工程
をさらに含むことが好ましい。

【００５０】上記本発明の半導体装置の製造方法におい
て、前記移動工程の第２の加熱処理は、加熱温度４００
℃〜５５０℃の温度範囲内で、３０分から２時間にわた
る処理時間にて行うことが好ましい。

【００５１】上記本発明の半導体装置の製造方法におい
て、前記移動工程の第２の加熱処理は、前記基板が第２
の加熱処理を行うための加熱処理温度に達するまで、少
なくとも５℃／分以上の昇温速度で昇温し、第２の加熱
処理が終了した後、少なくとも５℃／分を以上の降温速
度で降温することが好ましい。

【００５２】上記本発明の半導体装置の製造方法におい
て、前記移動工程の第２の加熱処理は、前記絶縁基板の
平面形状に対して概略相似形の断面形状を有する炉心管
の中に、該絶縁基板の基板面を該炉心管方向に向け、該
炉心管の内周側面と該基板との距離が最小となるような
配置となっているファーネス炉を用いて行うことが好ま
しい。

【００５３】上記本発明の半導体装置の製造方法におい
て、前記基板の平面形状は矩形状になっており、前記フ
ァーネス炉の炉心管の断面形状は、該基板の平面形状に
対応して一回り大きな概略相似形となる矩形状に形成さ
れていることが好ましい。

【００５４】上記本発明の半導体装置の製造方法におい
て、前記移動工程の第２の加熱処理は、６００〜７５０
℃の温度範囲内で、１秒〜１０分にわたる処理時間とす
る高速熱アニール処理により行われることが好ましい。

【００５５】上記本発明の半導体装置の製造方法におい
て、前記高速熱アニール処理は、５００℃以下の余熱温
度から、高速熱アニール処理を行うアニール温度まで、
１００℃／分以上の昇温速度で昇温させることが好まし
い。

【００５６】上記本発明の半導体装置の製造方法におい
て、前記高速熱アニール処理は、タングステン−ハロゲ
ンランプ、キセノンアークランプ、ＵＶランプ等を用い
たランプ照射、または、前記基板表面への高温ガス吹き
付けによる加熱処理を用いて行うことが好ましい。

【００５７】上記本発明の半導体装置の製造方法におい
て、前記不純物導入工程を行う際、あるいはその前後に
おいて、前記高濃度不純物領域の少なくとも一部に、３
族Ｂから選ばれた元素を導入する工程をさらに含むこと
が好ましい。

【００５８】上記本発明の半導体装置の製造方法におい
て、前記不純物導入工程を行う際、あるいは、その前後
において、前記高濃度不純物領域の少なくとも一部に、
希ガス類から選択された元素を導入する工程をさらに含
むことが好ましい。

【００５９】上記本発明の半導体装置の製造方法におい
て、前記５族Ｂから選択された元素は、Ｐ、Ａｓ、Ｓｂ
から選択された一種または複数種類のものであることが
好ましい。

【００６０】上記本発明の半導体装置の製造方法におい
て、前記５族Ｂから選択された元素として、少なくとも
Ｐを含んでいることが好ましい。

【００６１】上記本発明の半導体装置の製造方法におい
て、前記５族Ｂから選択された元素としてＰ、３族Ｂか
ら選択された元素としてＢを用いることが好ましい。

【００６２】上記本発明の半導体装置の製造方法におい
て、前記希ガス類から選択された元素は、Ａｒ、Ｋｒ、
Ｘｅから選択された一種または複数種類のものを含むこ
とが好ましい。

【００６３】上記本発明の半導体装置の製造方法におい
て、前記希ガス類から選択された元素として、少なくと
もＡｒを含んでいることが好ましい。

【００６４】上記本発明の半導体装置の製造方法におい
て、前記触媒元素は、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、
Ｃｕ、Ａｕから選択された一種または複数種類のもので
あることが好ましい。

【００６５】上記本発明の半導体装置の製造方法におい
て、前記触媒元素として、少なくともＮｉを含んでいる
ことが好ましい。

【００６６】上記本発明の半導体装置の製造方法におい
て、前記結晶化工程と行った後、前記結晶性のケイ素膜
にレーザー光を照射して、その結晶性を高める工程をさ
らに含むことが好ましい。

【００６７】

【発明の実施の形態】以下、本発明の半導体装置及びそ
の製造方法について、詳細に説明する。

【００６８】本発明の半導体装置は、その活性領域が、
能動領域（チャネル領域）と高濃度不純物領域（ソース
・ドレイン領域）とで構成される電界効果型トランジス
タを主な対象としている。そして、本発明の半導体装置
では、その活性領域に非晶質ケイ素膜の結晶化を促進す
る触媒元素が含まれており、この活性領域内の触媒元素
の濃度が、能動領域の中央部よりも不純物領域の近傍部
において低くなるように構成されている、あるいは、能
動領域内の触媒元素の存在形態が、能動領域の中央部で
は固溶度を越えてシリサイド状態として析出していて
も、不純物領域の近傍ではシリサイド状態として析出し
ていない固溶状態となっていることを特徴としている。

【００６９】このような特徴を有する本発明の半導体装
置の製造方法について概略的に説明する。

【００７０】本発明の半導体装置の製造方法は、次の
（１）、（２）の工程を順次行うことを要旨とする。

【００７１】（１）絶縁基板上に形成された非晶質ケイ
素膜に、その結晶化を促進する触媒元素を導入した後、
加熱処理を行うことによりその非晶質ケイ素膜を結晶成
長させる（第１の加熱処理）。

【００７２】（２）第１の加熱処理により結晶化された
結晶性のケイ素膜上の一部に、選択的に５族Ｂから選ば
れた元素を導入し、半導体装置の高濃度不純物領域（ソ
ース・ドレイン領域）となる領域を形成した後、加熱処
理を行うことにより、半導体装置の能動領域（チャネル
領域）となる領域に含まれる触媒元素を高濃度不純物領
域へ移動させる（第２の加熱処理）。

【００７３】本発明の半導体装置の製造方法において
は、第２の加熱処理の加熱条件を適正にすることが重要
であり、半導体装置の能動領域中の触媒元素濃度と高濃
度不純物領域中の触媒元素濃度とが、少なくとも熱平衡
状態の偏析状態に達しない条件で行う。このような加熱
条件とすることにより、上述した特徴を有する本発明の
半導体装置を製造することができる。

【００７４】図６（Ａ）は、上記の製造方法によって得
られる本発明の半導体装置のチャネル領域からドレイン
領域にわたる触媒元素の濃度勾配を示しており、図６
（Ｂ）は、本発明の半導体装置の平面図を示している。

【００７５】図６（Ｂ）において、島状に形成された素
子領域５０６を示しており、５０４はチャネル領域、５
０５はドレイン領域をそれぞれ示している。図６（Ａ）
では、このチャネル領域５０４及びドレイン領域５０５
における触媒元素の濃度分布を実線５０１にて表してい
る。

【００７６】図６（Ａ）に示すように、本発明の半導体
装置では、触媒元素の濃度は、チャネル領域５０４及び
ドレイン領域５０５でそれぞれ一定の濃度を維持してい
るが、チャネル領域５０４とドレイン領域５０５との境
界（接合部）５０３の近傍では、チャネル領域５０４内
の触媒元素が急激に減少し、ドレイン領域５０５内の触
媒元素は急激に増大する分布となっている。比較のため
に、図６（Ａ）には、従来法（前述の３つの公報の方
法）によってチャネル領域５０４に存在する触媒元素を
均一にゲッタリングした半導体装置の触媒元素の濃度分
布を破線５０２にて示しており、チャネル領域５０４及
びドレイン領域５０５のそれぞれの領域において、触媒
元素の濃度が一定になっている。

【００７７】図６（Ａ）に示すように、本発明の半導体
装置の製造方法及び従来の製造方法の双方で、ドレイン
領域５０５を触媒元素のゲッタリングシンクとして利用
しているが、本発明の半導体装置では、チャネル領域５
０４内において、ドレイン領域５０５との境界５０３の
近端以外では、従来法により製造された半導体装置より
も触媒元素が高濃度に残留しているが、ドレイン領域５
０５との接合部５０３の近傍では、触媒元素の濃度が低
減されて、従来法による半導体装置よりも残存する触媒
元素の濃度が低くなっている。

【００７８】また、図６（Ｂ）に示すように、触媒元素
の濃度が一定値以上になった場合には、シリサイド５０
７が析出するが、触媒元素の濃度が一定値以下となる接
合部５０３から距離Ｌの領域では、触媒元素は固溶状態
となりシリサイドは析出しない。

【００７９】本発明の上記構成により得られる効果を理
解し易くするために、まず、オフ動作時にリーク電流が
発生する考えられる原因について説明する。

【００８０】図９（ａ）〜（ｃ）は、それぞれＮ型ＴＦ
Ｔにおけるチャネル領域からドレイン領域にかかる領域
のバンド図であり、（ａ）はゲート電圧Ｖｇ＞０、
（ｂ）はゲート電圧Ｖｇ＝０、（ｃ）はゲート電圧Ｖｇ
＜０のときを示している。図９中、実線８０１は伝導
帯、実線８０２は荷電子帯、実線８０３はフィルミレベ
ルをそれぞれ表している。

【００８１】ゲート電圧Ｖｇ＞０のときには、図９
（ａ）に示すようなバンド図となり、チャネル領域から
ドレイン領域に正バイアスが印加されて、ＴＦＴがオン
動作となって、チャネル領域からドレイン領域に電流が
流れる。また、ゲート電圧Ｖｇ＝０のときには、図９
（ｂ）に示すように、フェルミレベル８０３は、チャネ
ル領域及びドレイン領域において同一のレベルとなって
いる。

【００８２】図９（ｃ）に示すゲート電圧Ｖｇ＜０の場
合には、ＴＦＴがオフ動作となって、チャネル領域とド
レイン領域との接合部分において、伝導帯８０１と荷電
子帯８０２とが、チャネル領域とドレイン領域との接合
部分で大きくうねった状態となっている。この状態で、
図９（ｃ）に点８０４にて示すようなトラップ準位が接
合部分に存在すると、チャネル領域に存在するキャリア
８０５は、このトラップ準位８０４を介して、矢印８０
７で示されるパスを通って伝導帯８０１上の位置８０６
に移動することとなる。このキャリアの移動は、トラッ
プ準位８０４を介した一種のトンネル電流現象として理
解される。

【００８３】なお、図９（ａ）〜（ｃ）においては、チ
ャネル領域とドレイン領域との接合部分について説明し
たが、実際のＴＦＴ素子は交流駆動されるため、チャネ
ル領域とソース領域との接合部分でも同様の現象が現れ
ることとなる。

【００８４】ＴＦＴの電流駆動能力、即ちオン特性は、
主に、そのチャネル領域のケイ素膜の結晶性によって決
定される。これに対して、ＴＦＴのオフ動作時に発生す
るリーク電流は、上述のようにチャネル領域とソース領
域あるいはドレイン領域との接合部分の近傍に存在する
トラップ準位に起因する。

【００８５】触媒元素を導入することにより結晶化した
結晶性のケイ素膜は、良好な結晶性を有するために高い
オン特性が得られる。しかしながら、触媒元素による結
晶化の過程で触媒元素はシリサイド状態で結晶性のケイ
素膜中に析出する。本願発明者らがオフ電流が異常に高
いＴＦＴを分解・解析したところ、ドレイン領域とチャ
ネル領域との接合部分近傍に、触媒元素のシリサイドが
発生していることを実際に確認している。この結果、触
媒元素を導入して結晶化した結晶性のケイ素膜を活性領
域に用いたＴＦＴにおいて、異常に高いオフ電流が多発
する原因は、ＴＦＴのチャネル領域とソース領域あるい
はドレイン領域との接合部分に、触元素のシリサイドが
存在し、このシリサイドが図９（ｃ）の８０４で示した
トラップ準位となってトンネルリングを生じさせている
ことが原因であると考えられる。

【００８６】したがって、ＴＦＴにおけるチャネル領域
とソース・ドレイン領域との接合部分での触媒元素の濃
度を低くすれば、触媒元素によるリーク電流の増大を低
減することができる。逆の見方をすれば、接合部からあ
る程度離れているチャネル領域の中央部分では、触媒元
素の濃度がある程度高くなっていても、半導体装置の特
性上の問題とはならない。また、触媒元素自体がトラッ
プ準位が発生する原因となっているわけではなく、シリ
サイド状態として析出していることが問題となるため、
チャネル領域における接合部近傍では、シリサイド状態
として析出することがなく固溶状態となっているように
すれば、触媒元素によるリーク電流が増大することを抑
止することができる。また、所謂ホットエレクトロンに
よる特性劣化等は、電界集中が生じるドレイン端（チャ
ネル領域との接合部）の近傍で発生する。本発明の半導
体装置では、チャネル領域とソース・ドレイン領域との
接合部分での触媒元素が低減されているため、特性劣化
等が発生せず信頼性の高い半導体装置を得ることができ
る。

【００８７】また、本発明の半導体装置は、チャネル領
域のソース・ドレイン領域との近傍部において触媒元素
が低減されたものであり、チャネル領域の中央部に存在
している触媒元素及びその析出物（シリサイド）が半導
体装置の特性にどの程度影響を及ぼしているかが問題と
なるが、本発明者らが行った実験によると、接合部から
ある程度離れているチャネル領域の中央部に触媒元素が
固溶度を越えてシリサイド状態で析出してても、半導体
装置の特性上特には問題とはならず、残留する触媒元素
が半導体装置の特性に与える問題点は、全て電界集中が
生じるドレイン接合部の近傍に集約されることが明らか
になっている。

【００８８】また、前述の３つの公報（特開平１０−２
７０３６３公報、特開平１１−４０４９９公報、特開平
１１−５４７６０公報）では、ＴＦＴの活性領域あるい
はチャネル領域の全ての領域について均一に触媒元素を
ゲッタリングし、その領域内における触媒元素の濃度差
がない状態になっている。このような状態を実現するた
めには、高温で長時間にわたる加熱処理が必要である。
しかしながら、高温の加熱処理を長時間にわたって行う
と、たわみ、反り、縮み等の熱的変化が生じるため、液
晶表示用のアクティブマトリクス基板等に使用される大
型のマザーボード（ガラス基板）に適用することができ
ない。

【００８９】これに対して、本発明の半導体装置では、
半導体装置の特性上問題となる接合部における触媒元素
の濃度が低減しており、チャネル領域の他の領域の触媒
元素が十分にゲッタリングできているか否かに関わら
ず、リーク電流の増大を防止することができるものであ
り、プロセスの点からも、ゲッタリングのための加熱処
理を低温化・短時間化することができ、量産対応の大型
のマザーボードに適用することができる。

【００９０】さらに、本発明における能動（チャネル）
領域内の該触媒元素の濃度は、能動領域の中央部から高
濃度不純物領域との境界へとかけて、連続的に低くなっ
ていくように構成すれば、オフ電流の増大を防止する効
果をより高いものとすることができる。

【００９１】また、図６（Ｂ）に示した触媒元素の濃度
が一定値以下となる接合部５０３からの距離Ｌは、２μ
ｍ以上であることが望ましい。距離Ｌが２μｍ以下であ
る場合には、接合部５０３で生じる電界集中の影響を受
けてシリサイド析出物５０７がリークパスとなる。接合
部５０３から２μｍ以上離れたところに、シリサイド析
出物５０７が存在している場合には、実用的な使用電圧
レベルにおいては、接合部５０３における電界の影響は
ほとんど受けず、半導体装置のオフ特性や信頼性への悪
影響はない。

【００９２】本発明の半導体装置は、以上のような構成
を有している。この構成を簡易に製造するためには、高
濃度不純物領域（ソース・ドレイン領域）を触媒元素の
ゲッタリングシンクとして利用することが有効である。

【００９３】また、本発明の半導体装置としては、高濃
度不純物領域内に存在する触媒元素の濃度の平均値が、
能動領域内における触媒元素の濃度の平均値よりも高く
なっていることが望ましい。このような状態になってい
れば、チャネル領域の中央部から接合部にかけて、触媒
元素が、図６（Ａ）に示すような濃度分布・濃度勾配を
有することとなり、本発明の半導体装置の上記効果をよ
り高めることができる。

【００９４】また、高濃度不純物領域内に存在する触媒
元素は、ケイ素膜中に固溶しており、シリサイドとして
析出していない状態であることが重要である。高濃度不
純物領域内においても、チャネル領域との接合部の近傍
において、同様に電界集中が発生し、この部分にシリサ
イド状態の触媒元素の析出物が存在すると、半導体装置
のオフ特性及び信頼性に悪影響を与えることとなる。こ
のため、本発明の半導体装置において、高濃度不純物領
域をゲッタリングシンクとして作用させることが有効で
あり、この点でも、この領域の触媒元素の濃度が、チャ
ネル領域よりも高くなっていることが望ましい。そし
て、この高濃度不純物領域内、特に、チャネル領域と接
合する接合部の近傍において、触媒元素が固溶してお
り、シリサイドとして析出していない状態である必要が
ある。このような状態とするためには、不純物種を選択
する必要があり、この点に関しては後述する。

【００９５】また、本発明の半導体装置のオフ電流の異
常増大、信頼性が悪化することを低減する効果をさらに
高めるためには、能動領域（チャネル領域）と高濃度不
純物領域（ソース・ドレイン領域）との間に、低濃度不
純物領域（ＬＤＤ領域）、あるいは、能動領域と同等の
不純物濃度の領域（オフセット領域）が設けられている
ことが望ましい。このような領域が設けられていれば、
チャネル領域とソース・ドレイン領域との接合部での電
界集中が緩和される。この結果、チャネル領域の接合部
近傍での触媒元素濃度の低減及びシリサイド析出物を低
減することによる効果に加えて、その領域に集中する電
界を分散させる相乗効果が生じ、オフ電流の異常増大を
低減し、信頼性（ホットエレクトロン耐性）をさらに高
めることができる。

【００９６】本発明の半導体装置の能動領域内における
触媒元素の濃度分布としては、高濃度不純物領域の近傍
での触媒元素濃度が、能動領域の中央部付近に比較し
て、１／１０以下になっていることが望ましい。能動領
域内における触媒元素の濃度比が１／１０以下にまで大
きくなっていれば、半導体装置のオフ特性の異常発生率
に関して本発明の効果がより顕在化されることが分かっ
ている。さらに、本発明の半導体装置の能動領域内にお
ける高濃度不純物領域に接合する接合部近傍での触媒元
素の濃度は、１×１０¹⁶〜１×１０¹⁷ａｔｏｍｓ／ｃｍ
³の範囲内であることが望ましい。この領域での触媒元
素の濃度が、１×１０¹⁷ａｔｏｍｓ／ｃｍ ³以下になっ
ている場合には、触媒元素による半導体の素子特性に及
ぼす電気的な悪影響は全く見られなくなる。残留触媒元
素の濃度は低減されればされるほど好ましいことは当然
であるが、触媒元素を用いて結晶化を行う方法を用いる
限り、最低限１×１０¹⁶ａｔｏｍｓ／ｃｍ³程度の触媒
元素が残留することが避けられず、この濃度以下に低減
することはできない。したがって、本発明の半導体装置
においても、少なくとも１×１０¹⁶ａｔｏｍｓ／ｃｍ³
以上の濃度の触媒元素がチャネル領域内の接合部近傍に
残留していることになる。

【００９７】図７（Ａ）は、本発明の半導体装置の製造
方法により実際に作製したＰ型ＴＦＴの特性曲線を示す
グラフであり、図７（Ｂ）は、素子領域の全体にわたっ
て均一な濃度で触媒元素を含む従来法により作製された
Ｐ型ＴＦＴの特性曲線を示しており、両特性曲線におい
て共に、ソース・ドレイン間に１Ｖ及び４Ｖの電圧を印
加した際のゲート電圧Ｖｇを横軸とし、ドレイン電流Ｉ
ｄを対数スケールとして縦軸に示す、ＴＦＴのＶｇ−I
ｄ特性曲線である。図７（Ａ）、（Ｂ）共に、２４点分
の特性を重ねて表示している。

【００９８】図７（Ａ）に示す特性曲線では、ゲート電
圧Ｖｇをプラス方向（Ｐ型ＴＦＴがオフ動作となる方
向）に加えた際のオフ電流Ｉｄが発散しており、各ＴＦ
Ｔ毎に異なるオフ電流となってあらわれており、著しく
オフ電流が高くなったＴＦＴが発生している。

【００９９】これに対して、図７（Ｂ）に示す特性曲線
では、オフ電流が、全てのＴＦＴで低く、良好に揃って
いることが分かる。

【０１００】ゲート電圧Ｖｇをソース領域からドレイン
領域への電界の方向がプラス方向になるように加えた際
のドレイン電流Ｉｄにおいては両曲線において差は見ら
れず、オン特性が両半導体装置において差異がないこと
が分かる。

【０１０１】両半導体装置に用いられる活性領域中に含
まれる触媒元素量はほぼ等しく、活性領域における触媒
元素の濃度分布が異なっている点のみが上記の特性にお
ける注目すべき差異になって現れている。この結果か
ら、本発明の半導体装置の製造方法によって作製された
ＴＦＴは、そのリーク電流を低減するために非常に有効
であり、本発明の半導体装置により、リーク電流が低減
された高性能なＴＦＴを実現することができる。

【０１０２】また、特開平１０−２７０３６３号公報、
特開平１１−４０４９９号公報、特開平１１−５４７６
０号公報にそれぞれ記載された方法でも、能動領域内の
触媒元素を低減する処理が行われており、この場合、図
７（Ａ）の特性曲線に表されているほどには、著しいオ
フ電流の発散が起こっていないが、この方法によっても
数％程度の確率でオフ動作時のリーク電流が大きい不良
のＴＦＴが出現する。

【０１０３】本発明の半導体装置では、現在まで１００
０点を越えるＴＦＴを測定しているが、オフ電流が異常
増大した不良のＴＦＴはこれまでのところ確認されてい
ない。また、本発明の半導体装置の製造方法によって作
製されたＴＦＴを搭載したアクティブマトリクス型液晶
表示装置は、従来法で作製されたＴＦＴを搭載したアク
ティブマトリクス液晶表示装置で頻発していた線状の表
示ムラ（ドライバー部のサンプリングＴＦＴに起因す
る）、オフ動作のリーク電流による画素欠陥も全くな
く、表示品位を大きく向上することができ、さらに、良
品率を飛躍的に高めることができた。

【０１０４】本発明の半導体装置の製造方法では、触媒
元素をゲッタリングするために導入される５族Ｂ元素
が、不純物領域（ソース・ドレイン領域）を形成するた
めに導入される不純物としての役割を兼ねている。した
がって、不純物が導入されて形成された不純物領域を、
触媒元素をゲッタリングするためのゲッタリングシンク
として兼ねて利用することができ、このため、触媒元素
をゲッタリングするための領域を選択的に形成するため
の専用マスクを形成する工程を行う必要もない。さら
に、不純物領域に導入された不純物を加熱して活性化す
る工程と、触媒元素をゲッタリングするための第２の加
熱工程とを兼ねて行うことができ、工程数を大幅に減ら
すことができ、製造工程を簡略化することができる。こ
の結果、本発明の半導体装置の製造方法では、生産性を
大きく高めることができ、コストダウン及び良品率の向
上を図ることができる。

【０１０５】また、本発明の半導体装置の製造方法で
は、触媒元素をゲッタリングするための第２の加熱処理
を、半導体装置のチャネル領域中の触媒元素濃度とソー
ス・ドレイン領域中の触媒元素濃度とが少なくとも偏析
状態に達しないような加熱条件で行っており、触媒元素
をゲッタリングするための第２の加熱処理における加熱
処理温度が通常の触媒元素をゲッタリングするための加
熱処理温度よりも低温化され、また、加熱時間も短縮さ
れている。具体的には、前記の３つの公報では、５５０
℃以上の高温で数時間から数十時間に及ぶ加熱処理が必
要であり、安価な大型のガラス基板にこのような加熱処
理条件に使用することができず、量産化することができ
ないのに対して、本発明では、低温にて短時間の加熱処
理でよいために、ガラス基板の重量によるたわみ・反り
がなく、ガラス基板に特有の縮み（シュリンケージ）も
使用可能範囲内に抑えることができ、一般的に液晶表示
用アクティブマトリクス基板の量産工程で使用されてい
るガラス基板、例えば、外形６００ｍｍ×７２０ｍｍ以
上で厚さ０．５〜０．７ｍｍのサイズのコーニング社コ
ード１７３７ノンアニールガラス基板を使用することが
でき、量産対象である大型のガラス基板に対応すること
ができる。

【０１０６】さらに、本発明の半導体装置の製造方法に
おいては、絶縁基板上に形成された非晶質ケイ素膜の一
部分に触媒元素を選択的に導入し、その後、第１の加熱
処理を行うことにより、触媒元素が選択的に導入された
領域からその周辺領域へと、横方向（基板に平行な方
向）に、非晶質ケイ素膜を結晶化し、横方向に結晶成長
した領域の結晶性ケイ素膜を半導体装置のチャネル領域
として利用する方法が有効である。このようにして形成
された活性領域に対して選択的に５族Ｂから選ばれた元
素を導入し、半導体装置の高濃度不純物領域（ソース・
ドレイン領域）を形成した後、半導体装置の能動領域中
の触媒元素の濃度と高濃度不純物領域中の触媒元素濃度
とが少なくとも熱平衡状態の偏析状態に達しないように
して、第２の加熱処理を行い、半導体装置の能動領域
（チャネル領域）となる結晶性ケイ素膜中の触媒元素を
高濃度不純物領域へとゲッタリングさせる。

【０１０７】この場合、横方向に結晶成長させて得られ
た結晶性のケイ素膜は、全面的に触媒元素を導入して非
晶質ケイ素膜中にランダムに発生した結晶核によって結
晶成長させて得られた結晶性のケイ素膜よりも結晶性が
優れたものとなるため、より高い電流駆動能をもつ高性
能半導体装置を得ることができる。さらに、このような
横方向に結晶成長させて得られた結晶性のケイ素膜は、
全面的に触媒元素を導入させて得られる結晶性ケイ素膜
よりも、触媒元素の残留量が少なくなるため、第２の加
熱処理による触媒元素のゲッタリングがより行い易いも
のとなる。

【０１０８】また、本発明の半導体装置の製造方法で
は、５族Ｂから選ばれた元素を導入して高濃度不純物領
域（ソース・ドレイン領域）を形成する工程において、
あるいは、その前後において、高濃度不純物領域と能動
領域との間に、５族Ｂ元素から選ばれた元素が高濃度不
純物領域よりも低濃度に導入された領域が形成されるよ
うに、あるいは、５族Ｂ元素から選ばれた元素を高濃度
不純物領域に導入する工程において、５族Ｂから選ばれ
た元素が導入されない領域を形成するようにすることが
望ましい。このようにすれば、能動領域（チャネル領
域）と高濃度不純物領域（ソース・ドレイン領域）との
間に、低濃度不純物領域（ＬＤＤ領域）あるいは能動領
域と同程度の濃度の不純物が導入された領域（オフセッ
ト領域）が形成され、チャネル端近傍での触媒元素の濃
度の低減及びシリサイド析出物の低減作用に加えて、こ
の領域に集中する電界を分散させることによる相乗効果
を得ることができ、オフ電流の異常増大をさらに低減
し、信頼性（ホットエレクトロン耐性）を高めることが
できる。

【０１０９】本発明の半導体装置の製造方法において、
触媒元素をゲッタリングするための第２の加熱処理は、
半導体装置の能動領域中の触媒元素濃度と高濃度不純物
領域中の触媒元素濃度とが、少なくとも熱平衡状態の偏
析状態に達しない加熱条件とする必要がある。このよう
な加熱条件としては、４００〜５２０℃の温度範囲とし
て、３０分から２時間にわたる処理時間にて行うことが
望ましい。このような加熱条件とすれば、一般的に液晶
表示用のアクティブマトリクス基板を量産する工程で使
用されている、６００ｍｍ×７２０ｍｍ以上の大きさの
外形を有し、０．５〜０．７ｍｍの厚さを有するコーニ
ング社コード１７３７ノンアニールガラス基板を使用し
ても問題が生じない。ただし、処理温度を４００℃以下
に下げると、加熱処理時間を長時間化しても触媒元素の
十分にゲッタリングすることができず、あるいは、処理
時間が非常に長くなるために、スループットが悪化して
生産台数・フットプリントが増加して量産プロセスとし
ての問題が生じる。

【０１１０】また、本発明の半導体装置の製造方法にお
ける第２の加熱処理において、触媒元素をゲッタリング
するための所定温度に達するまでの昇温速度及び降温速
度としては、共に少なくとも５℃／分を上回る速度で昇
降温することが望ましい。昇降温速度がこの速度よりも
遅いと、意図しない余分な加熱処理が加わることにな
り、半導体装置の能動領域中の触媒元素と高濃度不純物
領域中の触媒元素とが少なくとも熱平衡状態の偏析状態
に達しないという加熱条件を得ることができなくなる。
加えて、昇降温速度が遅い場合には、ガラス基板に対す
る熱的ダメージが増加する。本発明者が行った実験によ
ると、５℃／分以上の昇温速度及び降温速度で第２の加
熱処理を行えば、上記のような問題が生じることがな
く、本発明の特徴を有する半導体装置が得られることが
明らかになっている。

【０１１１】本発明の半導体装置の製造方法において、
第２の加熱処理を行う場合、そのための装置としては、
平面形状（矩形状）を有する基板に対して概略相似形の
断面形状に形成された炉心管を有し、この炉心管の中に
載置される基板が、基板面が炉心方向に向けられて、炉
心管と基板とのスペースが最小となるような配置となっ
ているファーネス炉を用いることが望ましい。

【０１１２】図８（ａ）〜（ｃ）は、それぞれ、本発明
の半導体装置の製造方法において、第２の加熱処理に使
用されるファーネス炉を概略的に説明している。

【０１１３】このファーネス炉は、図８（ａ）に示すよ
うに、複数枚の基板７０１を上下に互いに等間隔（図
中、７０５にて示す）になるように水平状態に載置する
石英ボード７０２を有しており、複数枚の基板７０１が
載置された石英ボード７０２は、内部をこの石英ボード
７０２を収納する中空となっている石英チューブ（炉心
管）７０３に下方から嵌入され、この状態で基板７０１
の加熱処理が行われる。

【０１１４】石英チューブ７０３の断面形状は、図８
（ｂ）に示すように、基板７０１の外形より若干大き
く、基板７０１に対して概略相似形となる矩形状になっ
ている。

【０１１５】従来からＩＣ等のシリコンウエハーは円形
に形成されており、このようなウエハーに対して加熱処
理を行うファーネス炉は、図８（ｄ）に示すように、石
英チューブ７０３’の断面形状が円形になるように形成
される。これに対して、液晶表示用のアクティブマトリ
クス基板等のマザーボードとなるガラス基板は、全て矩
形状に形成されるため、従来のファーネス炉の石英チュ
ーブ７０３’に矩形状の基板をセットすると、図８
（ｄ）に示すように、基板７０１と石英チューブ７０
３’との間に大きな隙間７０６が生じることとなる。こ
のような隙間７０６が生じると、加熱処理の際の昇降温
時に基板７０１内に発生する温度分布が大きく、例え
ば、基板７０１の周辺部と中央部との間で、２００℃を
超えるような温度分布が発生し、この温度分布の発生に
よる影響によって、基板に反り、割れ等が頻発するおそ
れがある。

【０１１６】本発明者は、石英チューブ７０３の側周部
と基板７０１の側部との間に形成された隙間７０６と、
各基板７０１間の基板ピッチ７０５とが、ファーネス炉
による加熱処理における昇降温時の基板７０１内の温度
分布に対する大きなパラメータであることを見出した。
さらに、このようなパラメータを適正にすることによ
り、基板７０１の昇降温速度を従来の装置よりも向上さ
せて、処理能力の向上を図ることができることも見出し
た。

【０１１７】石英チューブ７０３の上部から供給されて
ファーネス炉中に流通される雰囲気ガスのガス流れは、
図８（ｃ）の矢印７０９〜７１１に示すように石英チュ
ーブ７０３の内周部と基板７０１の側縁との間に形成さ
れた隙間７０６を通って各基板７０１の表面に沿う流れ
となる。このような矢印７１１に示す流れによって基板
７０１上に供給される雰囲気ガスのガス供給量は、基板
７０１と石英チューブ７０３との間の隙間７０６を流れ
る雰囲気ガス７１０の流速に比例し、また、各基板間の
基板ピッチ７０５の二乗に比例する。したがって、矢印
７１０に示す雰囲気ガスの流速を大きくするためには、
供給ガスのガス供給量を増やすだけでは不十分であり、
石英チューブ７０３と基板７０１との間の隙間７０６を
最小にすることにより、雰囲気ガスの流速を向上するこ
とができる。

【０１１８】本発明の半導体装置の製造方法に使用され
るファーネス炉では、基板７０１よりも若干大きい概略
相似形の矩形断面を有する炉心管（石英チューブ）７０
３を用いており、基板７０１と石英チューブ７０３との
間の隙間７０６を基板７０１の外縁周の全体にわたって
最小にすることができる。これにより、各基板７０１間
に形成される基板ピッチ７０５の最適化と併せて、昇降
温時における基板７０１内に発生する温度分布をほぼ一
定に保つことができ、１辺が１メートル程度の大きさを
有する大型のガラス基板を用いて第２の加熱処理を行っ
ても、割れ、反り等がない安定した処理を行うことが可
能となる。このようなことは、図８（ｄ）に示す従来の
円形の石英チューブ７０３’を用いても、基板７０１と
石英チューブ７０３との間の隙間が広くなっている部分
が生じるため、実現することができない。

【０１１９】図８（ａ）に示すファーネス炉では、複数
の基板７０１をセットした石英ボード７０２は、加熱処
理の開始前には、石英チューブ７０３下方のホームポジ
ション７０７に位置しており、このホームポジション７
０７で、２００℃程度のある程度の予熱が行われる。そ
して、加熱処理を行う場合には、矢印７０４に示す方向
に石英チューブ７０３内に嵌入していくように、この石
英チューブ７０３への嵌入と同時に石英チューブ７０３
内の昇温がなされ、石英ボード７０２の全体が石英チュ
ーブ７０３内に嵌入して、加熱処理を行うための所定位
置（アニールゾーン）７０８に入った時点で、加熱処理
が開始される。また、加熱処理後の降温は、逆に、石英
ボード７０２を予熱ゾーンとなっているホームポジショ
ン７０７に移動させることにより行われる。

【０１２０】なお、図８（ａ）に示すファーネス炉は、
クラスター状に連結した複数の石英ボード７０２を収納
するようなマルチチャンバー構成の石英チューブ７０３
を備える構成とし、多数の基板７０１をセットした複数
の石英ボード７０２を同時に加熱処理できるようにする
ことにより、非常に高い処理能力を有する加熱装置とす
ることができる。

【０１２１】また、本発明の半導体装置の製造方法にお
ける第２の加熱処理としては、上記のファーネス炉を用
いた加熱処理の他に、高速熱アニール処理によって、加
熱温度を６００℃〜７５０℃の温度範囲とし、１秒〜１
０分にわたる処理時間で処理を行ってもよい。さらに、
この加熱条件は、５００℃以下の余熱温度から高速アニ
ール温度まで、１００℃／分を上回る昇温速度で昇温さ
せることが望ましい。このような加熱条件であれば、半
導体装置の能動領域中の触媒元素と高濃度不純物領域中
の触媒元素とが少なくとも熱平衡状態の偏析状態に達し
ないという状態を実現することができる。さらに、この
ような高速熱アニール条件により加熱処理を行えば、処
理温度は高くなるが、瞬時に加熱処理を行うことができ
るため、ガラス基板のたわみ、反りを抑えることができ
る。本発明者らの実験によると、このような高速熱アニ
ール条件とすれば、液晶表示用アクティブマトリクス基
板の量産工程で一般的に使用されている、６００ｍｍ×
７２０ｍｍ以上の大きさの外形を有し、０．５〜０．７
ｍｍの厚さを有するサイズのコーニング社コード１７３
７ノンアニールガラス基板を使用することができること
を明らかにしている。また、基板一枚当たりの処理時間
も大幅に短縮することができるため、量産工程に適して
いる。ただし、処理温度が高温となるため、アニール時
間は正確に制御する必要がある。昇降温速度が遅いと、
意図しない余分な過熱処理が加わることになり、半導体
装置の能動領域中の触媒元素と高濃度不純物領域中の触
媒元素とが少なくとも熱平衡状態の偏析状態に達しない
ようにすることができなくなる。加えて、ガラス基板へ
の熱的ダメージが増大する。

【０１２２】このような高速熱アニールを行うための具
体的な装置としては、タングステン−ハロゲンランプ、
キセノンアークランプ、ＵＶランプ等を用いたランプ照
射、あるいは、基板表面への高温ガス吹き付けによる加
熱処理によって行うことが望ましい。このようなタング
ステン−ハロゲンランプ等のランプ照射では、Ｓｉ層を
主に吸収層として、基板を瞬時に加熱し、冷却すること
ができるため、本発明の半導体装置の製造方法に好適に
利用できる。

【０１２３】また、基板表面への高温ガスの吹き付けに
よる高速熱アニールを行う場合には、抵抗性加熱炉を併
用して、この炉内に熱勾配を形成し、基板の熱容量を小
さくするために基板一枚ずつを炉内に挿入する。その際
の基板の挿入速度と基板の表面への高温ガス吹き付けに
より昇温速度を制御することができる。この場合には、
基板全体を均一に瞬時に加熱することができ、その昇温
速度及び降温速度を精度よく制御することができる。

【０１２４】触媒元素を高濃度不純物領域にゲッタリン
グさせるメカニズムとしては、高濃度不純物領域での触
媒元素に対する固溶度を、能動領域での触媒元素に対す
る固溶度よりも高くすることにより、高濃度不純物領域
に触媒元素をゲッタリングする（第１のゲッタリング作
用）方法と、高濃度不純物領域内に触媒元素をトラップ
するような局所的な偏析サイトを形成し、この偏析サイ
トに触媒元素を移動させトラップする（第２のゲッタリ
ング作用）方法とがある。

【０１２５】結晶性ケイ素膜中に５族Ｂから選ばれた元
素を導入すると、その領域の触媒元素の固溶度を飛躍的
に上げることができ、固溶度の差により触媒元素の移
動、すなわち第１のゲッタリング作用が行われるように
なることから、本発明の半導体装置の製造方法において
は、高濃度不純物領域に５族Ｂ元素を導入している。具
体的には、５族Ｂから選ばれた元素としては、Ｐ、Ａ
ｓ、Ｓｂから選ばれた少なくとも一種の元素を用いるこ
とができる。これらから選ばれた一種または複数種の元
素であれば、能動領域に含まれる触媒元素を効率的に移
動させることができ、十分なゲッタリング効果を得るこ
とができる。これらの元素の中では、Ｐが最も高いゲッ
タリング効果が得られることが分かっている。

【０１２６】さらに、５族Ｂから選ばれた元素が導入さ
れた高濃度不純物領域（ソース・ドレイン領域）に、３
族Ｂから選ばれた元素をさらに導入すると、５族Ｂから
選ばれた元素に加えて３族Ｂ元素を含有している状態と
なって、より大きなゲッタリング効果を得ることができ
る。このような状態にすることによって、高濃度領域に
おいて触媒元素をゲッタリングするメカニズムが変わる
ことが分かっており、５族Ｂ元素のみを含んでいる場合
には、両領域の固溶度の差を利用して、触媒元素を拡散
移動させる第１のゲッタリング作用によって触媒元素が
移動されるが、３族Ｂ元素を加えることによって、ゲッ
タリングシンクとなる高濃度不純物領域で触媒元素が析
出し易い状態となり、欠陥あるいは偏析サイトに触媒元
素を移動させトラップする第２のゲッタリング作用が加
わる。このように、５族Ｂから選ばれた元素に加えて３
族Ｂから選ばれた元素を導入することによって、第１及
び第２の双方のゲッタリング作用によって触媒元素を移
動させることができ、半導体装置のチャネル領域内にお
いて、ソース・ドレイン領域との接合部の近傍で、より
大きく触媒元素の濃度を低減することができる。具体的
には、５族Ｂから選ばれた元素としてはＰ（燐）を用
い、３族Ｂから選ばれた元素としてはＢ（ホウ素）を用
いた場合に、最も高いゲッタリング効果を得ることがで
きる。

【０１２７】さらに、触媒元素をゲッタリングする効果
を高める他の方法として、ゲッタリングシンクとなる高
濃度不純物領域にＡｒ、Ｋｒ、Ｘｅから選ばれた希ガス
元素を導入する工程を付加することが非常に有効であ
る。ゲッタリングシンクとなる高濃度不純物領域に、こ
れらの希ガス元素が存在すると、高濃度不純物領域に大
きな格子間歪みが生じて、欠陥あるいは偏析サイトに触
媒元素を移動させトラップする第２のゲッタリング作用
が強力に働く。したがって、希ガス元素を導入すること
により、触媒元素をゲッタリングする２つのメカニズム
の双方が働き、この２つのメカニズムにより効果を得る
ことができ、半導体装置のチャネル領域内において、ソ
ース・ドレイン領域の接合部の近傍で、より効果的に触
媒元素を低減することができる。希ガス類から選ばれた
元素としては、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種また
は複数種類のものであれは、ゲッタリングの効率を向上
させることができるが、これらの希ガス元素の中では、
Ａｒを用いた場合に最も大きな効果を得ることができ
る。

【０１２８】また、本発明の半導体装置の製造方法で
は、非晶質ケイ素膜の結晶化を助長する触媒元素の種類
としては、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｃｕ、Ａｕ等のう
ちの一種、または、これらから選ばれた複数種類の元素
を用いることができ、これらの元素を触媒元素として用
いれば、微量で結晶化を助長することができる。

【０１２９】これらの触媒元素は、単独では作用せず、
非晶質ケイ素膜のケイ素原子と結合しシリサイド化する
ことにより結晶成長を促進するため、触媒元素のシリサ
イド化合物における格子定数が単結晶ケイ素の格子定数
に近似していることが好ましい。Ｎｉは、２原子のＳｉ
とシリサイド化合物であるＮｉＳｉ₂を形成する。Ｎｉ
Ｓｉ₂は、蛍石型の結晶構造を有し、その結晶構造は、
単結晶ケイ素のダイヤモンド構造と非常に類似してい
る。しかも、５．４３０Åの格子定数を有するダイヤモ
ンド構造の結晶ケイ素に対して、ＮｉＳｉ₂は、その格
子定数が５．４０６Åであり、ケイ素の格子定数に最も
近くなっている。したがって、ＮｉＳｉ₂は、非晶質ケ
イ素膜の結晶化に際して、最も優れた鋳型となり、非晶
質ケイ素膜の結晶化が最も促進されるため、Ｎｉが触媒
元素として好適である。

【０１３０】また、本発明の半導体装置の製造方法にお
いて、触媒元素を導入することにより結晶化された結晶
性ケイ素膜の結晶性をさらに向上し、半導体装置の性
能、特に、電流駆動能力をより向上させる方法として、
触媒元素により結晶化された結晶性ケイ素膜に対して、
さらに、高温の酸化雰囲気中にて熱処理を行う工程、あ
るいは、レーザ光を照射す工程を追加することが有効で
ある。高温（８００℃〜１１００℃）、酸化雰囲気中に
て熱処置を行うと、酸化作用により生じる過飽和Ｓｉ原
子がケイ素膜中に供給されて、この過飽和Ｓｉ原子が、
ケイ素膜中の結晶欠陥（特に、不対結合手：ダングリン
グボンド）に入り込み、これにより欠陥を消滅させるこ
とができる。ただし、この方法では、安価なガラス基板
を使用することができない。この観点から、本発明の半
導体装置の製造方法では、レーザ光を照射する方法を用
いて結晶性を高めることがより有効である。

【０１３１】本発明の半導体装置の製造方法によって得
られた結晶性のケイ素膜に対して、レーザ光を照射した
場合、結晶性ケイ素膜と非晶質ケイ素膜との融点の相違
によって、結晶粒界部及び微小な残留非晶質ケイ素領域
（未結晶領域）が集中的に結晶化されることになる。通
常の固相成長法によって形成した結晶性ケイ素膜では、
結晶構造が双晶状態になっているため、強光を照射した
後も結晶の内部は双晶欠陥として残る。これに対して、
触媒元素を導入することにより結晶化した結晶性ケイ素
膜は、柱状結晶により形成されており、その内部は単結
晶状態になっているため、強光が照射されると、基板全
面にわたって単結晶状態に近い良質の結晶性のケイ素膜
が得られ、結晶性の観点から、その有効性は非常に高
い。

【０１３２】また、この場合には、元々結晶性を有する
ケイ素膜に対してレーザー照射するため、非晶質ケイ素
膜に、直接レーザ照射して結晶化する方法とは異なり、
レーザー照射のバラツキによる影響は大きく緩和され、
結晶の均一性上の問題も生じない。

【０１３３】ただし、本発明の半導体装置の製造方法に
おいては、このようなレーザー光を照射する工程は、触
媒元素をゲッタリングするための第２の加熱処理を行う
前に行うことが望ましい。触媒元素を導入することによ
って固相結晶化して得られた結晶性のケイ素膜にレーザ
ー光を照射すると、触媒元素の存在形態が変化する。

【０１３４】具体的には、残存する触媒元素がレーザ光
照射によって、シリサイドとして凝集・再凝集が起こ
る。能動領域から触媒元素を移動させ、本発明のよう
に、接合部で濃度勾配を形成した状態で触媒元素の移動
を停止させるゲッタリング工程は、チャネル領域となる
領域の結晶性ケイ素膜の結晶状態が完全に終了した後に
行うことが望ましく、これにより理想的なゲッタリング
を行うことができる。触媒元素のゲッタリングを行った
後に、結晶性を助長する処理を行った場合には、ゲッタ
リングした後に残留し固溶した触媒元素が再凝集してシ
リサイド化し、半導体装置に電気的悪影響を与えるおそ
れが生じる。

【０１３５】以下、本発明の半導体装置の製造方法を用
いた具体的な実施例について説明する。 （実施例１）本実施例１では、アクティブマトリクス型
の液晶表示装置のドライバー回路、画素部分、あるい
は、薄膜集積回路に用いられるＮ型ＴＦＴをガラス基板
上に作製する工程について説明する。

【０１３６】図１（ａ）〜（ｇ）は、それぞれ、本実施
例１のＮチャネル型ＴＦＴの製造方法を工程毎に説明す
る断面図である。

【０１３７】本実施例１のＮチャネル型ＴＦＴを製造す
るには、まず、図１（ａ）に示すように、後の工程によ
りガラス基板１０１から不純物が拡散することを防止す
るため、ガラス基板１０１上に、例えば、プラズマＣＶ
Ｄ法によって、３００〜５００ｎｍ程度の膜厚を有する
酸化ケイ素からなる下地膜１０２を形成する。次に、プ
ラズマＣＶＤ法を用いて、厚さ２０〜８０ｎｍ、例え
ば、４０ｎｍの真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓ
ｉ膜）１０３を成膜する。本実施例１では、ガラス基板
１０１として、３２０ｍｍ×４００ｍｍで厚さ０．７ｍ
ｍのコーニング社コード１７３７のノンアニール品ガラ
ス基板を用い、また、プラズマＣＶＤ装置としては、平
行平板式のプラズマＣＶＤ装置を用い、加熱温度を３０
０℃として、材料ガスとして、ＳｉＨ₄ガスとＨ₂ガスと
を用いた。また、ＣＶＤ電極に供給されるＲＦパワーの
パワー密度を１０〜２００ｍＷ／ｃｍ³の範囲、例え
ば、８０ｍＷ／ｃｍ³として、ａ−Ｓｉ膜１０３を成膜
した。

【０１３８】次に、ａ−Ｓｉ膜１０３の表面上に微量の
ニッケル１０５を添加する。ニッケル１０５の添加は、
ニッケルを溶解した溶液をａ−Ｓｉ膜１０３上に保持
し、スピナーによりニッケル溶液を基板１０１上に均一
に延ばし乾燥させることにより行う。本実施例１では、
溶質として酢酸ニッケル、溶媒として水を用い、溶液中
のニッケル濃度が１０ｐｐｍとなるように調整した。添
加されたニッケルの濃度は、全反射蛍光Ｘ線分析（ＴＲ
ＸＲＦ）法を用いた測定により、５×１０¹²ａｔｏｍｓ
／ｃｍ³程度であった。

【０１３９】次に、微量のニッケル１０５が添加された
ａ−Ｓｉ膜１０３を不活性ガス雰囲気下、例えば、窒素
ガス雰囲気下で加熱処理を行う。この加熱処理において
は、昇温途中に、まず、ａ−Ｓｉ膜１０３中に含まれる
水素の離脱処理を行い、その後さらに高温条件として、
ａ−Ｓｉ膜１０３の結晶化を行った。具体的には、第１
ステップの加熱処理として４５０℃〜５２０℃の温度条
件として１〜２時間にわたる処理時間によりアニール処
理を行い、第２ステップの加熱処理として、５２０℃〜
５７０℃の温度条件で２〜８時間にわたる処理時間によ
りアニール処理を行う。本実施例１では、５００℃の温
度条件で１時間にわたる加熱処理を行った後、５５０℃
の温度条件で４時間にわたる加熱処理を行った。この加
熱処理において、ａ−Ｓｉ膜１０３の表面に添加された
ニッケルは、ａ−Ｓｉ膜１０３中に拡散すると共に、シ
リサイド化が起こり、このシリサイドを核として、ａ−
Ｓｉ膜１０３は、結晶化が進行して、結晶性のケイ素膜
１０３’となる。

【０１４０】次いで、図１（ｂ）に示すように、レーザ
ー光１０７を結晶性のケイ素膜１０３’上に照射するこ
とにより、結晶性のケイ素膜１０３’を再結晶化し、そ
の結晶性を向上させる。このときのパルスレーザー光と
して、本実施例１では、ＸｅＣｌエキシマレーザー（波
長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レー
ザー光１０７の照射条件は、照射時に基板１０１を２０
０〜４５０℃、例えば４００℃に加熱し、エネルギー密
度を２５０〜４５０ｍＪ／ｃｍ³、例えば、３５０ｍＪ
／ｃｍ³で照射する照射条件とした。また、レーザー光
１０７のビームサイズは、基板１０１の表面上で１５０
ｍｍ×１ｍｍの長尺形状となるようにビームスポットに
成形し、このビームスポットの長尺方向に対して垂直な
方向に０．０５ｍｍステップ幅で順次走査した。これに
より、結晶性のケイ素膜１０３’の任意の一点につい
て、計２０回のレーザー光１０７の照射が行われること
になる。このようなレーザー光１０７が繰り返して照射
されることにより、固相結晶化により得られた結晶性の
ケイ素膜１０３’は、レーザー光１０７の照射による溶
融固化過程により結晶欠陥が低減され、より高品質な結
晶性ケイ素膜１０３’となる。

【０１４１】その後、結晶性ケイ素膜１０３’の不要な
部分をエッチングにより除去して素子間分離を行う。こ
のような工程を経て、図１（ｃ）に示すように、後の工
程で、ＴＦＴの活性領域（ソース／ドレイン領域、チャ
ネル領域）となる島状の結晶性ケイ素膜１０８が形成さ
れる。

【０１４２】次に、図１（ｄ）に示すように、活性領域
となる結晶性のケイ素膜１０８上を覆うように、２０〜
１５０ｎｍの膜厚、例えば、１００ｎｍの膜厚にゲート
絶縁膜である酸化ケイ素膜１０９を成膜する。この酸化
ケイ素膜１０９の形成には、本実施例１では、ＴＥＯＳ
（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃ
ａｔｅ）を原料として、酸素共存下に基板温度を１５０
〜６００℃、好ましくは、３００〜４５０℃に加温し
て、ＲＦプラズマＣＶＤ法により分解・堆積した。ある
いは、ＴＥＯＳを原料として、オゾンガス共存下に基板
温度を３５０〜６００℃、好ましくは、４００〜５５０
℃に加温して、減圧ＣＶＤ法もしくは常圧ＣＶＤ法によ
り酸化ケイ素膜１０９を形成してもよい。

【０１４３】続いて、スパッタリング法によって、高融
点メタルを堆積し、これをパターニングして、結晶性の
ケイ素膜１０８上となる所定の部分に位置するゲート電
極１１０を形成する。この高融点メタルとしては、タン
タル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍ
ｏ）等を用いることが望ましい。本実施例１では、微量
の窒素が添加されたＴａを用い、３００〜６００ｎｍの
膜厚、例えば４５０ｎｍの膜厚になるように形成した。

【０１４４】続いて、イオンドーピング法を用いて、ゲ
ート電極１１０をマスクとして結晶性のケイ素膜１０８
の活性領域となる領域に低濃度の不純物（リン）１１２
を注入する。本実施例１では、リンをドーピングするた
めのドーピングガスとして、フォスフィン（ＰＨ₃）を
用い、ドーピング条件としては、加速電圧を６０〜９０
ｋＶ、例えば、８０ｋＶとし、ドーズ量を１×１０¹²〜
１×１０¹⁴ｃｍ^-2とした。

【０１４５】この工程により、ゲート電極１１０にマス
クされてリンが注入されない結晶性のケイ素膜１０８の
領域１０８ａは、後の工程を経てＴＦＴのチャネル領域
１１３となる。

【０１４６】次に、図１（ｅ）に示すように、ゲート電
極１１０を一回り大きく覆ったフォトレジストをゲート
電極１１０上に設け、ドーピングマスク１１６とする。
その後、イオンドーピング法を用いて、ドーピングマス
ク１１６をマスクとして活性領域となる領域に不純物
（リン）１１７を注入する。この場合、リンをドーピン
グするためのドーピングガスをして、フォスフィン（Ｐ
Ｈ₃）を用い、ドーピング条件としては、加速電圧を６
０〜９０ｋＶ、例えば、８０ｋＶとし、ドーズ量を１×
１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば、２×１０¹⁵ｃｍ^-2
とする。この工程により、ドーピングマスク１１６によ
りマスクされず、高濃度に不純物（リン）１１７が注入
された結晶性のケイ素膜１０８の領域１０８ｂは、後の
工程によりＴＦＴのソース／ドレイン領域１１８とな
る。また、ドーピングマスク１１６によりマスクされて
高濃度の不純物（リン）１１７が導入されない領域１０
８ｃが、領域０８ａと領域１０８ｃとの間に形成され
る。この領域１０８ｃは、後の工程を経て、低濃度にリ
ンが導入されたＬＤＤ領域１１４となる。

【０１４７】そして、ドーピングマスク１１６を除去し
た後、不活性ガス雰囲気下、例えば、窒素ガス雰囲気下
にて熱処理を行う。本実施例１では、窒素ガス雰囲気
中、４００℃〜５５０℃の温度条件として３０分から２
時間にわたる処理を行った。この加熱条件は、４５０〜
５２℃の温度範囲として３０分から２時間にわたって行
うことがより望ましい。また、この加熱処理において
は、加熱処理温度までの昇温速度及び加熱処理温度から
降温する降温速度は、少なくとも５℃／分以上であるこ
とが望ましい。本実施例１では、加熱温度を５００℃と
して、１時間にわたって加熱処理を行い、基板を２００
℃程度に余熱した状態から加熱温度である５００℃まで
３０分で昇温し（昇温速度１０℃／分）、加熱処理を終
了した後には、この加熱温度（５００℃）から２００℃
まで、３０分で降温した。

【０１４８】この加熱処理工程を行うことにより、結晶
性のケイ素膜１０８の領域１０８ｂに高濃度にドーピン
グされているリン１１７によって、結晶性のケイ素膜１
０８の領域１０８ａに残存しているニッケルが、図１
（ｆ）中の矢印１２２にて示すように、領域１０８ａか
ら領域１０８ｂ及び１０８ｃに移動される。また、この
加熱処理は、領域１０８ａ中のニッケル濃度と、ゲッタ
リングシンクとなる高濃度にリンがドーピングされた領
域１０８ｂ及び１０８ｃ中のニッケル濃度とが、熱平衡
の偏析状態に達しないため、領域１０８ａと領域１０８
ｃとの接合部の近傍領域において、集中的にニッケルが
ゲッタリングされる。その結果、チャネル領域となる領
域１０８ａ及びＬＤＤ領域となる領域１０８ｃにおい
て、図６に示すようなニッケルの濃度勾配が得られるこ
ととなる。この加熱処理において、加熱処理後の領域１
０８ａにおける領域１０８ｃとの接合部の近傍部分に残
留するニッケル濃度は、１×１０¹⁶ａｔｏｍｓ／ｃｍ³
程度にまで低減される。また、この領域１０８ａに残留
しているニッケルは、領域１０８ｃとの接合部近傍にお
いて、シリサイド状態ではなく、格子間ニッケルとして
固溶した状態で存在している。

【０１４９】本実施例１では、ガラス基板１０１とし
て、３２０ｍｍ×４００ｍｍで厚さ０．７ｍｍのコーニ
ング社コード１７３７のノンアニール品ガラス基板を用
いているが、上記加熱処理によって、反り・たわみ、割
れ等は発生しなかった。さらに、本発明者らの実験で
は、他のメートルサイズの大型ガラス基板を用いた場合
にも、上記の加熱処理によって、反り・たわみ、割れ等
が発生することがなく、使用可能であることを確認して
いる。

【０１５０】また、本実施例１においては、図８に示す
ような基板１０１の平面形状と概略相似形の断面形状を
もつ炉心管の中に、基板面を炉心方向に向け、炉心管と
基板との間のスペースを最小となるような配置としたフ
ァーネス炉を用いて加熱処理を行った。炉心管は、本実
施例１で使用したガラス基板サイズの３２０×４００ｍ
ｍより一回り大きな矩形状の断面形状に形成されてお
り、基板を収納するための炉心管の内部のスペースの大
きさは、４００ｍｍ×４８０ｍｍになっている。１回の
加熱処理を同時に行うために炉心管にチャージされる基
板のチャージ枚数は２０枚となっている。そして、窒素
ガスが炉心管の上方より供給され、各基板間に拡散さ
れ、各基板を面内均一に加熱することが可能になってい
る。図８において、石英チューブ（炉心管）７０３は、
石英チューブ７０３の外側に設けられたヒーターによっ
て、５２０℃に加熱されており、石英チューブ７０３下
のホームポジション７０７では、２００℃に余熱され
る。そして、矢印７０４に示すように、基板７０１をチ
ャージした石英ボード７０２が石英チューブ７０３内に
入っていくと共に昇温がなされ、石英ボード７０２の全
体が、アニールゾーン７０８に完全に挿入されることに
よって、基板７０１の熱処理が開始される。降温は、石
英ボード７０２を余熱ゾーンであるホームポジション７
０７に降ろすことによって行われる。このような装置を
用いることによって、昇降温速度を高速化することがで
きると共に、昇降温時の基板内の温度分布をほぼ一定に
保つことができ、メートルサイズの大型ガラス基板に対
しても、割れや反りのない安定した処理を実現すること
が可能である。

【０１５１】また、この加熱処理によって、触媒元素で
あるニッケルがゲッタリングされるが、この作用に加え
て、イオン注入によって注入された不純物（リン）が活
性化されると共に、不純物の導入によって劣化した結晶
性が改善される。このようにして得られたソース／ドレ
イン領域１１８のシート抵抗値は、０．８〜１．５ｋΩ
／□であり、ＬＤＤ領域１１４のシート抵抗値は、３０
〜１００ｋΩであった。また、ゲート絶縁膜１０９の焼
成処理が上記の加熱処理によって同時に行われ、ゲート
絶縁膜１０９自身のバルク特性及び結晶性のケイ素膜１
０８とゲート絶縁膜１０９との界面部分の界面特性の向
上を図ることができる。

【０１５２】次に、図１（ｇ）に示すように、６００ｎ
ｍ程度の膜厚の酸化ケイ素膜あるいは窒化ケイ素膜を形
成して層間絶縁膜１２４とする。層間絶縁膜１２４とし
て酸化ケイ素膜を形成する場合には、ＴＥＯＳを原料と
して、酸素共存下でのプラズマＣＶＤ法、もしくは、オ
ゾン共存下での減圧ＣＶＤ法あるいは常圧ＣＶＤ法を用
いることにより、段差被覆性に優れた良好な酸化ケイ素
膜が形成される。また、層間絶縁膜１２４として、窒化
ケイ素膜を形成する場合は、ＳｉＨ₄及びＮＨ₃を原料ガ
スとしてプラズマＣＶＤ法を用いることにより形成され
る。この窒化ケイ素膜は、活性領域となる結晶性のケイ
素膜１０８とゲート絶縁膜１０９との界面に水素原子を
供給して、ＴＦＴ特性を劣化させる不対結合手を低減さ
せることができる。

【０１５３】次いで、層間絶縁膜１２４の結晶性ケイ素
膜１０８上のソース・ドレイン領域１１８に該当する部
分に、これらの領域に到達するコンタクトホールを形成
する。層間絶縁膜１２４に形成されたコンタクトホール
には、金属材料、例えば、窒化チタンとアルミニウムと
の二層膜によって、ＴＦＴのソース・ドレイン領域１１
８に電気的に接続される電極・配線１２５を形成する。
窒化チタン膜は、アルミニウムが半導体層に拡散するこ
とを防止するためのバリア膜として設けられる。また、
このＴＦＴを液晶表示装置の画素スイッチング用等に用
いる場合には、ドレイン電極には、ＩＴＯ等の透明電極
膜からなる画素電極を用いればよい。さらに、この場
合、他方のソース電極には、ソースバスラインを構成す
ることになり、このソースバスラインを介して、ビデオ
信号等の電気信号が供給され、ゲートバスラインのゲー
ト信号に基づいて、画素電極に必要な電荷が書き込まれ
る。

【０１５４】最後に、１気圧の水蒸気雰囲気下、３５０
℃の温度条件として１時間にわたるアニールを行い、所
望のＴＦＴ１２６を完成させる。なお、このＴＦＴ１２
６を保護するために、さらに、窒化ケイ素膜等の保護膜
を設けてもよい。

【０１５５】以上、本実施例１で説明した工程を経て製
造されるＴＦＴは、電界効果移動度が２５０ｃｍ²／Ｖ
ｓ程度、閾値電圧が１．５Ｖ程度となり、非常に高性能
な性能が得られ、従来の製造方法により得られたＴＦＴ
で高頻度に見られたＴＦＴのオフ動作時のリーク電流の
異常な増大が全くなく、単位Ｗ当たり１ｐＡ以下と、非
常に低い値を安定して示した。この値は、触媒元素を用
いずに作製した従来のＴＦＴを比較しても全く差がな
く、製造歩留まりを大きく向上させることができた。

【０１５６】さらに、本実施例１のＴＦＴは、繰り返し
測定、バイアス、温度ストレスによる耐久性試験を行っ
ても特性劣化がほとんどみられず、従来の方法により製
造されたＴＦＴに比較しても非常に信頼性が高い。

【０１５７】本実施例１のＴＦＴを用いた液晶表示用ア
クティブマトリクス基板を実際に点灯評価したところ、
従来法により作製されたＴＦＴを用いたものに比較して
表示ムラが明らかに少なく、ＴＦＴリークによる画素欠
陥を極めて少なく、コントラスト比の高い高表示品位の
液晶パネルを得ることができた。

【０１５８】なお、以上に説明した本実施例１のＴＦＴ
作製工程は、アクティブマトリクス基板の画素電極を対
象として説明を行ったが、本実施例１のＴＦＴは、薄膜
集積回路等にも適用可能であり、その場合は、ゲート電
極上にもコンタクトホールを形成し、必要とする配線を
設ければよい。 （実施例２）本実施例２では、上記の実施例１と同様
に、アクティブマトリクス型の液晶表示装置のドライバ
ー回路、画素部分、薄膜集積回路に用いられるＮ型ＴＦ
Ｔをガラス基板上に作製する工程について説明する。

【０１５９】図２（ａ）〜（ｈ）は、それぞれ、本実施
例２のＮチャネル型ＴＦＴの製造方法を工程毎に説明す
る断面図である。

【０１６０】本実施例２のＮチャネル型ＴＦＴを製造す
るには、まず、図２（ａ）に示すように、後の工程によ
りガラス基板２０１から不純物が拡散することを防止す
るため、ガラス基板２０１上に、例えば、プラズマＣＶ
Ｄ法によって、３００〜５００ｎｍ程度の膜厚を有する
酸化ケイ素膜からなる下地膜２０２を形成する。次に、
プラズマＣＶＤ法を用いて、厚さ２０〜８０ｎｍ、例え
ば、４０ｎｍの真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓ
ｉ膜）２０３を成膜する。

【０１６１】次に、ａ−Ｓｉ膜２０３の表面上に微量の
ニッケル２０５を添加する。ニッケル２０５の添加は、
ニッケルを溶解した溶液をａ−Ｓｉ膜２０３上に保持
し、スピナーによりニッケル溶液を基板２０１上に均一
に延ばし乾燥させることにより行った。本実施例２で
は、溶質として酢酸ニッケル、溶媒として水を用い、溶
液中のニッケル濃度が１０ｐｐｍとなるように調整し
た。添加されたニッケルのａ−Ｓｉ基板２０１上のニッ
ケル濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法を用
いた測定により、５×１０¹²ａｔｏｍｓ／ｃｍ³程度で
あった。

【０１６２】次に、微量のニッケル２０５が添加された
ａ−Ｓｉ膜２０３を不活性ガス雰囲気下、例えば、窒素
ガス雰囲気下で加熱処理を行う。この加熱処理は、５２
０〜５７０℃、例えば、５５０℃の温度条件として、２
〜８時間、例えば、４時間にわたって処理時間とした。
このアニール処理によって、ａ−Ｓｉ膜２０３は、結晶
性のケイ素膜２０３’に結晶化される。

【０１６３】次いで、図２（ｂ）に示すように、レーザ
ー光２０７を結晶性のケイ素膜２０３’上に照射するこ
とにより、結晶性のケイ素膜２０３’を再結晶化し、そ
の結晶性を向上させる。このときのパルスレーザー光と
して、本実施例２では、ＸｅＣｌエキシマレーザー（波
長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レー
ザー光２０７の照射条件は、照射時に基板２０１を２０
０〜４５０℃、例えば、４００℃に加熱し、エネルギー
密度を２５０〜４５０ｍＪ／ｃｍ³、例えば、３５０ｍ
Ｊ／ｃｍ³で照射する照射条件とした。このようなレー
ザー光２０７が繰り返して照射されることにより、固相
結晶化により得られた結晶性のケイ素膜２０３’は、レ
ーザー光２０７の照射による溶融固化過程により結晶欠
陥が低減され、より高品質な結晶性ケイ素膜となる。

【０１６４】その後、結晶性ケイ素膜２０３’の不要な
部分をエッチングにより除去して素子間分離を行う。こ
の工程を経て、図２（ｃ）に示すように、後の工程によ
ってＴＦＴの活性領域（ソース／ドレイン領域。チャネ
ル領域）となる島状の結晶性ケイ素膜２０８が形成され
る。

【０１６５】次に、図２（ｄ）に示すように、活性領域
となる結晶性のケイ素膜２０８上を覆うように、２０〜
１５０ｎｍの膜厚、例えば、１００ｎｍの膜厚にゲート
絶縁膜である酸化ケイ素膜２０９を成膜する。この酸化
ケイ素膜２０９の形成には、本実施例２では、ＴＥＯＳ
（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃ
ａｔｅ）を原料として、酸素共存下に基板温度を１５０
〜６００℃、好ましくは、３００〜４５０℃に加温し
て、ＲＦプラズマＣＶＤ法により分解・堆積した。酸化
ケイ素膜２０９の成膜後、酸化ケイ素膜２０９自身のバ
ルク特性及び結晶性ケイ素膜２０８と酸化ケイ素膜２０
９との間の界面特性を向上するために、不活性ガス雰囲
気下で、５００〜６００℃の温度条件で、１〜４時間に
わたるアニールを行った。

【０１６６】続いて、スパッタリング法によって、４０
０〜８００ｎｍの膜厚、例えば、６００ｎｍの膜厚にア
ルミニウムを成膜し、これをパターニングして、結晶性
のケイ素膜２０８上となる所定の部分に位置するゲート
電極２１０を形成する。次いで、このアルミニウムから
なるゲート電極２１０の表面を陽極酸化することによ
り、ゲート電極２１０の表面上に酸化物層２１１を形成
する。なお、本実施例２にて作製されるＴＦＴをアクテ
ィブマトリクス基板の画素ＴＦＴとする場合には、この
ゲート電極２１０は、ゲートバスラインを構成する際
に、同時に同一平面上に形成されることとなる。ゲート
電極２１０の陽極酸化は、酒石酸が１〜５％含まれたエ
チレングリコール溶液中で、最初に一定電流を流した後
に２２０Ｖまで電圧を上げ、その状態で１時間保持する
ことにより得られる。得られた酸化物層２１１の厚さは
３００ｎｍであった。なお、この酸化物層２１１は、後
のイオンドーピング工程において、オフセットゲート電
極を形成する厚さとなるため、オフセットゲート電極の
長さを上記の陽極酸化構成によって決定することができ
る。

【０１６７】続いて、イオンドーピング法を用いて、不
純物であるリン２１７を注入する。この場合、酸化ケイ
素膜２０９上に形成されたゲート電極２１０及びその周
囲の酸化物層２１１がマスクとなり、ゲート電極２１０
及び酸化物層２１１の下の部分に該当する結晶性のケイ
素膜２０８中にはリン２１７は注入されない。本実施例
２では、リン２１７をドーピングするためのドーピング
ガスとして、フォスフィン（ＰＨ₃）を用い、ドーピン
グ条件としては、加速電圧を６０〜９０ｋＶ、例えば、
８０ｋＶとし、ドーズ量を１×１０¹⁵〜８×１０¹⁵ｃｍ
^-2、例えば、２×１０¹⁵ｃｍ^-2とした。

【０１６８】この工程により、ゲート電極２１０にマス
クされてリン２１１が注入されない結晶性ケイ素膜２０
８の領域２０８ａは、後の工程を経てＴＦＴのチャネル
領域となる。また、ゲート電極２１０及び酸化物層２１
１にマスクされずにリン２１７が注入された結晶性のケ
イ素膜２０８の領域２０８ｂは、後の工程を経てＴＦＴ
のソース／ドレイン領域となる。また、酸化物層２１１
の下に該当する領域２０８ｃは、酸化物層２１１がマス
クとなってリン２１７が注入されず、領域２０８ａと同
様の状態となるが、ゲート電極２１０とは重なっておら
ず、この領域２０８ｃは、後の工程を経てオフセット領
域となる。

【０１６９】不純物がそれぞれの濃度に導入された各領
域を形成した後、この状態で、イオンドーピング法を用
いてアルゴンを導入する。ドーピングガスとしては、１
００％のＡｒガスを用い、加速電圧を、例えば、８０ｋ
Ｖとし、ドーズ量としては、１×１０¹⁵〜１×１０¹⁶ｃ
ｍ^-2、例えば、２×１０¹⁵ｃｍ^-2とした。この工程を行
った後、領域２０８ｂには、リン２１７に加えてアルゴ
ンが含まれた領域となる。この状態の領域２０８ｂ中の
アルゴンの濃度は、２×１０²⁰〜５×１０²⁰ａｔｏｍｓ
／ｃｍ³程度であった。

【０１７０】そして、不活性ガス雰囲気下、例えば、窒
素ガス雰囲気下にて熱処理を行う。本実施例２では、窒
素ガス雰囲気中、４００〜５５０℃の温度条件として３
０分から２時間にわたる処理を行った。この加熱条件
は、４５０〜５２０℃の温度範囲として、３０分〜２時
間にわたって行うことがより望ましい。また、この加熱
処理においては、加熱処理温度までの昇温速度及び加熱
処理温度から降温する降温速度は、少なくとも５℃／分
以上であることが望ましい。本実施例２では、実際に
は、加熱温度を５００℃として、１時間にわたって加熱
処理を行い、基板を２００℃程度に余熱した状態から加
熱温度である５００℃まで３０分で昇温し（昇温速度１
０℃／分）、加熱処理を終了した後には、この加熱温度
（５００℃）から２００℃まで、３０分で降温した。

【０１７１】この加熱処理工程を行うことにより、領域
２０８ｂに高濃度にドーピングされているリン及びアル
ゴンによって、領域２０８ａに残存しているニッケル
が、図２（ｆ）中の矢印２２２にて示すように、領域２
０８ａから領域２０８ｂに移動される。また、この加熱
処理は、領域２０８ａ中のニッケル濃度とゲッタリング
シンクとなる高濃度にリン及びアルゴンが導入された領
域２０８ｂ中のニッケル濃度とが、熱平衡の偏析状態に
達しないため、領域２０８ａと領域２０８ｂ及び２０８
ｃとの接合部の近傍領域において、集中的にニッケルが
ゲッタリングされる。その結果、領域２０８ａ及び領域
２０８ｂ２０８ｃにおいて、図５に示すようなニッケル
の濃度勾配が得られることになる。

【０１７２】さらに、本実施例２では、実施例１に比較
して、領域２０８ｂにドーピングされたアルゴンが、よ
り大きな格子間歪みを生じ、その歪みがニッケルに対す
る偏析トラップとなるため、より強力にニッケルをゲッ
タリングすることができる。この結果、熱処理後の領域
２０８ａにおける領域２０８ｂとの接合部の近傍におけ
る残留ニッケルの濃度は、ＳＩＭＳによる測定でも測定
下限以下となる、１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下に
まで低減された。また、この領域２０８ａに残留してい
るニッケルは、シリサイド状態ではなく、格子間ニッケ
ルとして固溶した状態で存在している。

【０１７３】本実施例２では、ガラス基板２０１とし
て、３２０ｍｍ×４００ｍｍで厚さ０．７ｍｍのコーニ
ング社コード１７３７のノンアニール品ガラス基板を用
いているが、上記加熱処理によって、反り・たわみ、割
れ等は発生しなかった。さらに、本発明者らの実験で
は、他のメートルサイズの大型ガラス基板を用いた場合
にも、上記の加熱処理によって、反り・たわみ、割れ等
が発生することがなく、使用可能であることを確認して
いる。

【０１７４】また、本実施例２においては、図８に示す
ような基板１０１を平面形状と概略相似形の断面形状を
有する炉心管の中に、基板面を炉心方向に向け、炉心管
と基板とのスペースを最初となるような配置とたファー
ネス炉を用いて加熱処理を行った。

【０１７５】次に、図２（ｇ）に示すように、レーザー
光２２３を照射してアニールを行うことにより、イオン
注入した不純物を活性化すると同時に、上記の不純物の
導入工程により結晶性が劣化した部分の結晶性を改善す
る。アルゴンをドーピングした場合、結晶性の崩れが大
きく、前述の５５０℃の熱処理だけでは、ドーピングダ
メージを十分に回復し活性化することは困難であり、こ
のために、本実施例２ではレーザー光照射によるアニー
ル工程を追加している。

【０１７６】この際、レーザー光２２３としては、Ｘｅ
Ｃｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０
ｎｓｅｃ）を用い、エネルギー密度を１５０〜４００ｍ
Ｊ／ｃｍ²、好ましくは、２００〜２５０ｍＪ／ｃｍ²と
した。このようにして形成されたＮ型不純物であるリン
が導入された領域２０８ｂのシート抵抗は、２００〜５
００Ω／□であった。

【０１７７】次に、図２（ｈ）に示すように、６００ｎ
ｍ程度の膜厚の酸化ケイ素膜あるいは窒化ケイ素膜を形
成して層間絶縁膜２２４とする。層間絶縁膜２２４とし
て酸化ケイ素膜を形成する場合には、ＴＥＯＳを原料と
して、酸素共存下でのプラズマＣＶＤ法、もしくは、オ
ゾン共存下での減圧ＣＶＤ法あるいは常圧ＣＶＤ法を用
いることにより、段差被覆性に優れた良好な酸化ケイ素
膜が形成される。また、層間絶縁膜２２４として、窒化
ケイ素膜を形成する場合は、ＳｉＨ₄及びＮＨ₃を原料ガ
スとしてプラズマＣＶＤ法を用いることにより形成され
る。この窒化ケイ素膜は、活性領域となる結晶性のケイ
素膜２０８と酸化ケイ素膜２０９との界面に水素原子を
供給して、ＴＦＴ特性を劣化させる不対結合手を低減す
ることができる。

【０１７８】次いで、層間絶縁膜２２４のＴＦＴの結晶
性ケイ素膜２０８上のソース・ドレイン領域となる領域
２０８ｂ上に該当する部分に、これらの領域に到達する
コンタクトホールを形成する。層間絶縁膜２２４に形成
されたコンタクトホールには、金属材料、例えば、窒化
チタンとアルミニウムとの二層膜によって、ＴＦＴのソ
ース・ドレイン領域２１８に電気的に接続される電極・
配線２２５を形成する。窒化チタン膜は、アルミニウム
が半導体層に拡散することを防止するためのバリア膜と
して設けられる。また、このＴＦＴを液晶表示装置の画
素スイッチング用等に用いる場合には、ドレイン電極に
は、ＩＴＯ等の透明電極膜からなる画素電極を用いれば
よい。

【０１７９】最後に、１気圧の水蒸気雰囲気下、３５０
℃の温度条件として１時間にわたるアニールを行い、所
望のＴＦＴ２２６を完成させる。なお、このＴＦＴ２２
６を保護するために、さらに、窒化ケイ素膜等の保護膜
を設けてもよい。

【０１８０】以上、本実施例２で説明した各工程を経て
製造されるＴＦＴは、実施例１と同様、電界効果移動度
が２５０ｃｍ²／Ｖｓ程度、閾値電圧が１．５Ｖ程度と
なり、非常に高性能となり、従来の製造方法により得ら
れたＴＦＴで高頻度に見られたＴＦＴのオフ動作時のリ
ーク電流の異常な増大が全くなく、単位Ｗ当たり１ｐＡ
以下と、非常に低い値を安定して示した。この値は、触
媒元素を用いずに作製した従来のＴＦＴと比較しても全
く差がなく、製造歩留まりを大きく向上することができ
た。（実施例３）本実施例３では、アクティブマトリク
ス型の液晶表示装置の周辺駆動回路、一般の薄膜集積乖
離を形成するＮチャネル型ＴＦＴとＰチャネル型ＴＦＴ
とを相補的に構成したＣＭＯＳ構造を有する回路をガラ
ス基板上に作製する工程について説明する。

【０１８１】図３は、本実施例３の回路構造の作製工程
の概要を示す平面図である。図４（ａ）〜（Ｉ）は、そ
れぞれ、本実施例３のＮチャネル型ＴＦＴとＰチャネル
型ＴＦＴとを相補的に構成したＣＭＯＳ構造を製造する
方法を工程毎に説明する図３のＡ−Ａ’線に沿う断面図
である。

【０１８２】本実施例３のＣＭＯＳ構造を製造する場合
には、まず、図４（ａ）に示すように、後の工程により
ガラス基板３０１から不純物を拡散することを防止する
ため、ガラス基板３０１上に、例えば、スパッタリング
法によって、３００〜５００ｎｍ程度の膜厚を有する酸
化ケイ素膜からなる下地膜３０２を形成する。次に、プ
ラズマＣＶＤ法を用いて、厚さ２０〜８０ｎｍ、例え
ば、４０ｎｍの真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓ
ｉ膜）３０３を成膜する。

【０１８３】次に、ａ−Ｓｉ膜３０３上の全面にわたっ
て酸化ケイ素膜または窒化ケイ素膜等の絶縁性薄膜を堆
積した後、パターニングすることによりマスク３０４を
形成する。本実施例３では、ａ−Ｓｉ膜３０２上に、Ｔ
ＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉ
ｌｉｃａｔｅ）を原料として、酸素共存下でＲＦプラズ
マＣＶＤ法により分解・堆積することにより酸化ケイ素
膜を堆積した。マスク３０４の厚さは、１００〜４００
ｎｍの範囲であることが望ましく、本実施例３では、こ
の酸化ケイ素膜の厚さを１５０ｎｍとした。このマスク
３０４には、スルーホール３０４ａが形成されており、
このスルーホール３０４ａによって、図４（ａ）に示す
ように、ａ−Ｓｉ膜３０３が露呈した領域３０３ａがス
リット状に形成され、領域３０３ａ以外の部分はマスク
３０４によってａ−Ｓｉ膜３０３が露呈していない状態
になっている。この場合、ａ−Ｓｉ膜３０３が露呈して
いる各領域３０３ａのライン幅Ｌは、２〜１５μｍの範
囲に形成されることが望ましく、本実施例３では、領域
３０３ａのライン幅Ｌを１０μｍとした。

【０１８４】次に、ａ−Ｓｉ膜３０３及びマスク３０４
の表面上に微量のニッケルを添加する。添加されるニッ
ケルとしては、純ニッケル（９９．０％以上）のターゲ
ットを用い、ＤＣスパッタリング法により添加した。具
体的には、ＤＣパワーを５０Ｗ程度の極低パワーとし
て、基板３０１を２０００ｍｍ／ｍｉｎに高速回転した
状態で、スパッタリング処理を行った。本実施例３で
は、このスパッタリング処理に用いられるガスとして、
アルゴンを用い、スパッタリング時のガス圧力を１０Ｐ
ａ以上の高圧条件として、極低濃度条件でのニッケルの
スパッタリングを行った。

【０１８５】スパッタリングされたニッケル３０５は、
図４（ａ）には、図面を見易くするため薄膜状として表
示しているが、実際には、単原子層程度またはそれ以下
の状態に形成されている。実際に、ＤＣパワーを６０
Ｗ、アルゴンガス圧を１８Ｐａの条件としてスパッタリ
ングを行ったところ、領域３０３ａで露呈しているａ−
Ｓｉ膜３０３上のニッケルの濃度は、６×１０¹³ａｔｏ
ｍｓ／ｃｍ²程度（ＴＲＩＸＲＦ測定値）とであった。

【０１８６】次に、図４（ｂ）に示すように、ニッケル
が低濃度にスパッタされた状態で、不活性ガス雰囲気
下、例えば、窒素ガス雰囲気下で、加熱温度を５３０〜
６００℃、例えば、５８０℃として、１１時間にわたっ
てアニールする。

【０１８７】この際、ニッケルがａ−Ｓｉ膜３０３の表
面上に添加された領域３０３ａでは、微量のニッケル３
０５を核として結晶化が起こり、ニッケルを核として結
晶成長した領域３０３ａが形成される。そして、引き続
いて、領域３０３ａの周辺領域において、図３及び図４
（ｂ）のそれぞれにおいて矢印３０６で示すように、領
域３０３ａから横方向（基板に平行な方向）に結晶が成
長して、横方向に結晶が成長した領域３０３ｂがマスク
３０４の下部に該当する部分に形成される。

【０１８８】領域３０３ａ及び３０３ｂ以外の領域は、
そのまま非晶質ケイ素膜領域として残ることとなるが、
実際には、このように横方向に結晶成長した結晶性ケイ
素膜の領域３０３ｂは、隣接する他の領域３０３ａより
成長した結晶性ケイ素膜の領域３０３ｂとぶつかり合っ
て結晶成長が終了し、両方向から結晶成長した結晶性ケ
イ素膜同士がぶつかり合った部分に結晶境界３０３ｅが
形成される。

【０１８９】この場合、マスク３０４上に存在するニッ
ケルは、マスク３０４によってマスクされるために下層
のａ−Ｓｉ膜３０３には到達せず、領域３０３ａに導入
されたニッケルのみにより、ａ−Ｓｉ膜３０３の結晶化
が進行する。このような横方向に結晶成長した結晶性ケ
イ素膜の領域３０３ｂ中のニッケル濃度は、５×１０ ¹⁷
〜１×１０¹⁸ａｔｏｍｓ／ｃｍ³程度であり、直接ニッ
ケルが添加されて結晶成長した領域３０３ａ中のニッケ
ル濃度は、１×１０¹⁹ａｔｏｍｓ／ｃｍ³程度であっ
た。また、上記の結晶成長に際し、矢印３０６で示され
る基板と平行な方向の結晶成長された長さは、周辺部分
が全て非晶質領域であり、横方向の結晶成長のぶつかり
合いが生じない場合には、１３０μｍ程度であった。

【０１９０】次に、図４（ｃ）に示すように、マスク３
０４をエッチング除去した後、レーザー光３０７を照射
することにより、横方向に結晶成長した領域３０３ｂを
再結晶化させ、より高品質な結晶性ケイ素膜とする。

【０１９１】このときのレーザー光３０７として、本実
施例３では、ＸｅＣｌエキシマレーザー（波長３０８ｎ
ｍ、パルス幅４０ｎｓｅｃ）を用い、照射時に基板を２
００〜４５０℃、例えば、４００℃に加熱し、エネルギ
ー密度２００〜４５０ｍＪ／ｃｍ³、例えば、３５０ｍ
Ｊ／ｃｍ³で照射する照射条件とした。また、レーザー
光３０７のビームサイズは、基板３０１の表面上で１５
０ｍｍ×１ｍｍの長尺形状となるようなビームスポット
に成形し、このビームスポットの長尺方向に対して垂直
な方向に０．０５ｍｍのステップ幅で順次走査した。こ
れにより、結晶性のケイ素膜３０３の任意の一点につい
て、計２０回のレーザー光３０７の照射が行われること
になる。このようなレーザー光３０７が繰り返して照射
されることにより、固相結晶化により得られた結晶性の
ケイ素膜３０３に残存している結晶欠陥、微小な非晶質
領域等が優先的に溶解し、結晶化領域の良好な結晶性の
みを反映してケイ素膜の全体が再結晶化され、より高品
質な結晶性ケイ素膜となる。

【０１９２】次に、図４（ｄ）に示すように、横方向に
結晶成長させた結晶性ケイ素膜の領域３０３ｂを用い
て、不要な部分のケイ素膜を除去することにより素子間
分離を行い、後にＮ型ＴＦＴの活性領域となる結晶性ケ
イ素膜３０８ｎ及び後にＰ型ＴＦＴの活性領域となる結
晶性ケイ素膜３０８ｐを形成する。

【０１９３】次に、図４（ｅ）に示すように、活性領域
となる結晶性ケイ素膜３０８ｎ及び３０８ｐ上をそれぞ
れ覆うように、２０〜１５０ｎｍの膜厚、例えば、１０
０ｎｍの膜厚にゲート絶縁膜である酸化ケイ素膜３０９
を成膜する。この酸化ケイ素膜３０９の形成には、本実
施例３では、ＴＥＯＳ（Ｔｅｔｒａ ＥｔｈｏｘｙＯｒ
ｔｈｏ Ｓｉｌｉｃａｔｅ）を原料として、酸素共存下
に基板温度を１５０〜６００℃、好ましくは、３００〜
４５０℃に加温して、ＲＦプラズマＣＶＤ法により分解
・堆積した。続いて、スパッタリング法によって、酸化
ケイ素膜３０９上に高融点メタルを堆積し、これをパタ
ーニングして、結晶性ケイ素膜３０３上の所定部分に位
置するゲート電極３１０ｎ、３１０ｐを形成する。ゲー
ト電極３１０ｎ、３１０ｐを形成するために用いられる
高融点メタルとしては、タンタル（Ｔａ）、タングステ
ン（Ｗ）が望ましい。本実施例３では、タングステンを
用い、厚さが３００〜６００ｎｍ、例えば、４５０ｎｍ
になるようにゲート電極３１０ｎ、３１０ｐを形成し
た。

【０１９４】続いて、イオンドーピング法を用いて、リ
ン（Ｐ）３１２を注入する。この場合、ゲート電極３１
０ｎ、３１０ｐがマスクとなり、ゲート電極３１０ｎ、
３１０ｐの下の部分の結晶性ケイ素膜３０８ｎ及び３０
８ｐ中には、リン３１２は注入されない。本実施例３で
は、リン３１２をドーピングするためのドーピングガス
としてフォスフィン（ＰＨ₃）を用い、ドーピング条件
としては、加速電圧を６０〜９０ｋＶ、例えば、８０ｋ
Ｖとし、ドーズ量を１×１０¹²〜１×１０¹⁴ｃｍ^-2、例
えば、２×１０¹³ｃｍ^-2とした。

【０１９５】この工程により、島状のケイ素膜３０８
ｎ、３０８ｐにおいて、ゲート電極３１０ｎ、３１０ｐ
に覆われていない領域は低濃度のリン３１２が注入され
た領域３１４ｎ、３１４ｐとなり、ゲート電極３１０
ｎ、３１０ｐにそれぞれマスクされ不純物３１２が注入
されない領域３１３ｎ、３１３ｐは、後の工程を経てＴ
ＦＴのチャネル領域となる。

【０１９６】次に、図５（ａ）に示すように、フォトリ
ソグラフィ工程により、結晶性ケイ素膜３０８ｎ、３０
８ｐ上のゲート電極３１０ｎ、３１０ｐ上をそれぞれ一
回り覆うフォトレジストを設け、Ｐ型の不純物が注入さ
れないための選択ドーピング用のマスク３１６とする。

【０１９７】そして、この状態で、イオンドーピング法
によって、レジストマスク３１６をマスクとして、活性
領域にさらに不純物（リン）３２０を注入する。このと
きのドーピングは、ゲート絶縁膜３０９越しに行う、所
謂スルードーピングを適用した。本実施例３では、リン
３２０をドーピングするためのドーピングガスとして、
フォスフィン（ＰＨ₃）を用い、ドーピング条件として
は、加速電圧を６０〜９０ｋＶ、例えば、８０ｋＶと
し、ドーズ量を２×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例え
ば、５×１０¹⁵ｃｍ^-2とした。

【０１９８】この工程により、Ｎチャネル型ＴＦＴにお
けるＮ型の不純物領域３１８ｎが形成される。Ｐチャネ
ル型ＴＦＴにおいては、そのソース・ドレイン領域とな
る領域が、この段階では、リンがドーピングされている
ことによりＮ型の不純物領域となっている。また、ゲー
ト電極３１０ｎ、３１０ｐ及びレジストマスク３１６に
よってマスクされた領域には、リン３２０が注入されな
い。Ｎチャネル型ＴＦＴにおいては、ゲート電極３１０
ｎの外側のレジストマスク３１６に覆われた領域３１４
ｎは、後の工程により、ＴＦＴの低濃度不純物（ＬＤ
Ｄ）領域となる。

【０１９９】次に、リンを選択的にドーピングするため
のマスクとして用いたフォトレジスト３１６を除去した
後、図５（ｂ）に示すように、フォトリソグラフィ工程
により、Ｎ型ＴＦＴとなる結晶性ケイ素膜３０８ｎ上の
ゲート絶縁膜３０９及びゲート電極３１０ｎ上を覆うフ
ォトレジスト３１９を設け、Ｐ型の不純物が注入されな
いための選択ドーピング用のマスクとする。

【０２００】このマスク３１９は、図３に示すように、
Ｎ型ＴＦＴの活性領域３０８ｎの一部が露出するように
設けられる。Ｐ型ＴＦＴは完全に露出した状態になって
いる。

【０２０１】そして、この状態で、イオンドーピング法
によって、Ｐ型ＴＦＴの全面とＮ型ＴＦＴの一部の領域
にホウ素を注入する。本実施例３では、ホウ素を注入す
るためのドーピングガスとして、ジボラン（Ｂ₂Ｈ₆）を
用い、１×１０¹⁶〜５×１０ ¹⁶ｃｍ^-2、例えば、２×１
０¹⁶ｃｍ^-2の高ドーズ量にて、４０〜８０ｋＶ、例え
ば、６５ｋＶの加速電圧を印加することによりドーピン
グを行った。

【０２０２】この工程において、Ｐ型ＴＦＴにおいて
は、ゲート電極３１０ｐが設けられていない領域３２１
には、ホウ素が注入され、所謂カウンタードーピングが
なされる結果、過剰なホウ素により、リンをキャンセル
し特性が反転されて、Ｐ型不純物領域３２１ｐ及び３２
１ｐ’となる。したがって、高濃度のリンがドーピング
された領域３１８ｐと低濃度のリンがドーピングされた
領域３１４ｐでは、ホウ素の注入により共にＰ型領域に
特性が反転し、高濃度のＰ型不純物領域となる。この領
域３２１ｐがＰ型ＴＦＴのソース・ドレイン領域とな
る。Ｎ型ＴＦＴでは、レジストマスク３１９から露出し
ている領域にホウ素がドーピングされ、ＴＦＴの外側に
ホウ素がカウンタードーピングされてＰ型に特性が反転
した領域３２１ｎが形成される。このようにして、Ｎチ
ャネル型ＴＦＴとＰチャネル型ＴＦＴとを、それぞれ同
一基板上に形成することができる。

【０２０３】次に、図５（ｄ）に示すように、選択ドー
ピングのためのマスクとして設けられたフォトレジスト
３１９を除去した後、不活性ガス雰囲気下、例えば、窒
素ガス雰囲気下にて、高速熱アニール処置を施す。この
高速熱アニール処理におけるアニール温度としては、６
００〜７５０℃の範囲、処理時間は、１秒〜１０分、さ
らに、６２０〜７００℃の温度条件として、１〜５分の
処理時間とすることがより望ましい。また、高速熱アニ
ール処理温度までの昇温速度としては、５００℃以下の
余熱温度から、少なくとも１００℃／分以上、さらに、
２００℃／分以上であることがより望ましい。本実施例
３においては、余熱温度４００℃から昇温速度２００℃
／分で高速熱アニール処理温度６５０℃まで昇温し、２
分にわたるアニール処理を行った後、４００℃まで１０
０℃／分で降温した。本実施例３では、このような高速
熱アニール処理を、抵抗性加熱炉を用いて炉内で温度勾
配を持たせ、炉内のアニール位置で基板表面に対して高
温の窒素ガスを吹き付けることにより行った。また、ア
ニール処理温度までの昇降温は、基板を上記の炉内に挿
入する速度を制御することにより行った。

【０２０４】この高速熱アニール工程を行うことによ
り、ソース・ドレイン領域に高濃度にドーピングされて
いるリンと領域３２１ｎ、３２１ｐにそれぞれドーピン
グされているホウ素とによって、チャネル領域３１３
ｎ、３１３ｐに残存しているニッケルがチャネル領域に
隣接するソース・ドレイン領域に図３及び図４（ｈ）に
矢印３２２でそれぞれ示す方向に移動される。この高速
熱アニール処理では、チャネル領域３１３ｎ、３１３ｐ
中のニッケル濃度とゲッタリングシンクとなる高濃度に
リンがドーピングされたソース・ドレイン領域中のニッ
ケル濃度とが熱平衡の偏析状態に達しないため、チャネ
ル領域において、ソース・ドレイン領域と接合する接合
部の近傍のニッケルが集中的にゲッタリングされる。そ
の結果、チャネル領域及びソース・ドレイン領域におい
て、図６に示すようなニッケルの濃度勾配が得られるこ
とになる。

【０２０５】さらに、前述の実施例１に比較して、Ｐ型
ＴＦＴのソース・ドレイン領域には、リンに加えてホウ
素がカウンタードーピングされており、リンのみがドー
プされた場合に比べてゲッタリング効率が向上されて、
より強力なゲッタリングシンクとして作用する。この結
果、加熱処置が終了した後のＰ型ＴＦＴのチャネル領域
におけるソース・ドレイン領域との接合部近傍に残存す
るニッケル濃度は、ＳＩＭＳでの測定下限以下である、
１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下にまで低減された。
また、この領域で残留しているニッケルは、シリサイド
状態ではなく、格子間ニッケルとして固溶した状態で存
在している。

【０２０６】また、この高速熱アニール工程では、ソー
ス・ドレイン領域及びＬＤＤ領域の活性化が同時になさ
れ、この加熱処理が終了した後に得られたＮ型不純物領
域のシート抵抗値は、０．４〜０．８ｋΩ／□であり、
Ｐ型不純物領域のシート抵抗値は、１〜１．５ｋΩ／□
であった。さらに、上記の加熱処理によって、ゲート絶
縁膜の焼成処理が同時に行われ、酸化ケイ素膜自身のバ
ルク特性及び結晶性ケイ素膜と酸化ケイ素膜との界面特
性の向上を図ることができる。

【０２０７】次に、図５（ｄ）に示すように、層間絶縁
膜３２４として、９００ｎｍの膜厚の酸化ケイ素膜をプ
ラズマＣＶＤ法を用いて形成する。そして、層間絶縁膜
３２４のそれぞれのＴＦＴの結晶性ケイ素膜上のソース
領域及びドレイン領域に該当する部分に、それぞれコン
タクトホールを形成する。層間絶縁膜３２４に形成され
た各コンタクトホールには、金属材料、例えば、窒化チ
タンとアルミニウムとの二層膜によって、ＴＦＴのソー
ス・ドレイン領域に電気的に接続される電極・配線３２
５を形成する。その後、１気圧の水素雰囲気下、３５０
℃の温度条件として、１時間にわたるアニールを行うこ
とにより、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴと
が完成する。さらに、必要に応じて、Ｎ型及びＰ型のＴ
ＦＴのゲート電極上にもコンタクトホールを設け、配線
を接続するようにすることも可能である。また、Ｎ型及
びＰ型のＴＦＴを保護するために、ＴＦＴ上に窒化ケイ
素膜等からなる保護膜を設けてもよい。

【０２０８】以上説明した工程を経て製造されるＣＭＯ
Ｓ構造回路において、それぞれのＴＦＴの電界効果移動
度は、Ｎ型ＴＦＴで２５０〜３００ｃｍ²／Ｖｓ、Ｐ型
ＴＦＴで１２０〜１５０ｃｍ²／Ｖｓという高い値が得
られ、また、閾値電圧は、Ｎ型ＴＦＴで１Ｖ程度、Ｐ型
ＴＦＴで−１．５Ｖ程度と非常に良好な特性が得られ
た。しかも、従来法により製造されるＴＦＴにおいて頻
繁に発生するＴＦＴのオフ動作時のリーク電流の異常な
増大が全くなく、リーク電流自体が、単位Ｗ当たり１ｐ
Ａ以下と、非常に低い値を安定して示した。この値は、
触媒元素を用いずに作製した従来のＴＦＴと比較しても
全く差がないものであり、製造歩留まりを大きく向上す
ることができた。

【０２０９】さらに、本実施例３のＴＦＴは、繰り返し
測定、バイアス、温度ストレスによる耐久性試験を行っ
ても特性劣化がほとんどみられず、従来の方法により製
造されたＴＦＴに比較しても非常に信頼性が高く、安定
した回路特性を示した。

【０２１０】以上、本発明に基づく３つの実施例につい
て具体的に説明したが、本発明は、上記３つの実施例に
限定されるものではなく、本発明の技術的思想に基づく
各種の変形が可能である。

【０２１１】例えば、上記の３つの実施例においては、
ニッケルをゲッタリングする際の加熱処理として、基板
の外形と概略相似形状の内周を有する炉心管を用いる方
法を示したが、通常の形状を有する抵抗性加熱炉（ファ
ーネス炉）を用いても同様の処理を行うことは可能であ
る。また、その他の枚葉式等のＲＴＡライクなアニール
方法を用いることもできる。また、高速熱アニール処理
により加熱処理を行う場合には、ハロゲンランプ、ＵＶ
ランプ、アークランプ等のランプ加熱方式を用いても同
様の処理を行うことができる。

【０２１２】また、ニッケルを導入する方法としては、
非晶質ケイ素膜の表面にニッケル塩を溶解した溶液を塗
布する方法を用いたが、非晶質ケイ素膜を成膜する前
に、下地膜の表面にニッケルを導入し、非晶質ケイ素膜
の下層側からニッケルを拡散させて結晶成長を行うよう
にしてもよい。すなわち、結晶成長は、非晶質ケイ素膜
の上面側から行ってももよく、下面側から行ってもよ
い。

【０２１３】また、ニッケルの導入方法として、上記実
施例の方法の他、種々の方法を用いることができる。例
えば、ニッケル塩を溶解させる溶媒として、ＳＯＧ（ス
ピンオングラス）材料を用い、ＳｉＯ₂膜より拡散させ
る方法がある。また、上記の実施例３に示したスパッタ
リング法の他、蒸着法、メッキ法により薄膜形成する方
法、イオンドーピング法により直接導入する方法等を利
用することができる。

【０２１４】さらに、結晶化を助長する触媒元素として
は、ニッケルの他、コバルト、鉄、パラジウム、白金、
銅、金等を用いても同様の効果を得ることができる。

【０２１５】また、ニッケル導入によるゲッタリング効
果を得るために、５族Ｂ元素であるリンの他、窒素、ヒ
素、アンチモン、ビスマスを利用することができる。ま
た、上記の実施例２では、アルゴンをドーピングして用
いたが、アルゴンに代えて、クリプトファン、キセノン
等を用いても同様の効果を得ることができる。

【０２１６】また、上記の実施例では、ニッケルにより
結晶化された結晶性のケイ素膜の結晶性をさらに向上す
る方法として、パルスレーザーであるエキシマレーザー
光の照射による加熱方法を用いたが、例えば、連続発振
Ａｒレーザー照射等の他のレーザー光を照射しても同様
の処理が可能である。

【０２１７】また、本発明の半導体装置が適用される装
置としては、液晶表示用のアクティブマトリクス型基板
の他、例えば、密着型イメージセンサー、ドライバー内
蔵型のサーマルヘッド、有機ＥＬ等を発光素子としたド
ライバー内蔵型の光書き込み素子または表示素子、三次
元ＩＣ等に適用しても、これらの素子を高速、高解像度
化等の高性能化が実現される。

【０２１８】さらに、本発明は、上記の実施例で説明し
たＭＯＳ型トランジスタに限定されず、結晶性半導体を
素材としたバイポーラトランジスタ、静電誘導トランジ
スタ等、幅広く半導体プロセスの全般に応用することが
できる。

【０２１９】

【発明の効果】本発明の半導体装置及びその製造方法
は、能動領域に含まれる触媒元素を高濃度不純物領域に
移動させる第２の加熱処理が、能動領域に含まれる触媒
元素の濃度と高濃度不純物領域に含まれる触媒元素の濃
度とが、少なくとも熱平衡状態の偏析状態に達しないよ
うに行われる。このようにして得られた半導体装置は、
リーク電流の異常な増大等の特性ばらつきが少ない安定
した高性能半導体装置となる。

【０２２０】また、本発明によって集積度の高い高性能
半導体装置を簡便な製造プロセスにて製造することがで
き、製造工程において良品率を向上することができ、低
コスト化を図ることができる。特に、液晶表示装置に本
発明の半導体装置を適用すると、アクティブマトリクス
基板に要求される画素スイッチングＴＦＴのスイッチン
グ特性の向上、周辺駆動回路部を構成するＴＦＴに要求
される高性能化・高集積化を満足し、同一基板上にアク
ティブマトリクス部と周辺駆動回路部を構成するドライ
バモノシリック型アクティブマトリクス基板を実現で
き、モジュールのコンパクト化、高性能化、低コスト化
を図ることができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｇ）は、それぞれ、本発明の実施例
１の半導体装置の製造方法を工程毎に説明する断面図で
ある。

【図２】（ａ）〜（ｈ）は、それぞれ、本発明の実施例
２の半導体装置の製造方法を工程毎に説明する断面図で
ある。

【図３】本発明の実施例３の半導体装置を示す平面図で
ある。

【図４】（ａ）〜（ｅ）は、それぞれ、本発明の実施例
３の半導体装置の製造方法を工程毎に説明する断面図で
ある。

【図５】（ａ）〜（ｄ）は、それぞれ、本発明の実施例
３の半導体装置の製造方法を工程毎に説明する断面図で
ある。

【図６】図６（Ａ）は、本発明の半導体装置のチャネル
領域からドレイン領域にわたる触媒元素の濃度勾配を示
しており、図６（Ｂ）は、本発明の半導体装置の平面図
を示している。

【図７】図７（Ａ）は、本発明の半導体装置の製造方法
により実際に作製したＰ型ＴＦＴの特性曲線を示すグラ
フであり、図７（Ｂ）は、素子領域の全体にわたって均
一な濃度で触媒元素を含む従来法により作製されたＰ型
ＴＦＴの特性曲線を示すグラフである。

【図８】（ａ）は、本発明における第２の加熱処理を行
うための熱処理装置を示す概略図、（ｂ）は、その要部
の平面図、（ｃ）は、その動作説明図、（ｄ）は、従来
の熱処理装置の要部の平面図である。

【図９】（ａ）〜（ｃ）は、それぞれ、Ｎ型ＴＦＴにお
けるチャネル領域からドレイン領域にかかる領域におけ
るバンド図を示している。

【符号の説明】

１０１、２０１、３０１ ガラス基板 １０２、２０２、３０２ 下地膜 １０３、２０３、３０３ ａ−Ｓｉ膜 １０３’、２０３’ 結晶性ケイ素膜 ３０４ マスク １０５、２０５、３０５ ニッケル ３０６ 結晶成長方向 １０７、２０７、３０７ レーザー光 １０８、２０８、３０８ 結晶性ケイ素膜 １０９、２０９、３０９ 酸化ケイ素膜 １１０、２１０、３１０ ゲート電極 ２１１ 酸化物層 １１２、３１２ リン（低濃度） １１３、２１３、３１３ チャネル領域 １１４、３１４ ＬＤＤ領域 ２１５ オフセット領域 １１６、３１６ ドーピングマスク １１７、２１７、３１７ リン（高濃度） １１８、２１８、３１８ ソース・ドレイン領域 ２１９ アルゴン ３２０ ホウ素 ３２１ Ｐ型ＴＦＴのソース・ドレイン領域 １２２、２２２、３２２ ニッケルのゲッタリング方向 ２２３ レーザー光 １２４、２２４、３２４ 層間絶縁膜 １２５、２２５、３２５ 電極・配線 １２６、２２６、３２６ Ｎチャネル型ＴＦＴ ３２７ Ｐチャネル型ＴＦＴ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA25 JA28 JA46 KA04 KA10 MA08 MA22 MA27 MA29 MA30 NA21 NA25 5F052 AA11 AA17 BA07 CA02 DA02 EA16 FA06 FA19 HA06 JA01 5F110 AA01 AA06 AA28 BB02 BB04 BB10 BB11 CC02 DD02 DD13 EE01 EE03 EE04 EE34 EE44 FF02 FF29 FF30 FF32 GG02 GG13 GG25 GG35 GG45 HJ01 HJ02 HJ04 HJ12 HL01 HL03 HL07 HL11 HM14 HM15 NN03 NN04 NN23 NN24 NN35 PP01 PP03 PP04 PP05 PP06 PP29 PP34 PP35 PP36 QQ08 QQ23 QQ28

Claims (39)

【特許請求の範囲】
1. 【請求項１】 絶縁性を有する基板上に、結晶性を有す
   るケイ素膜が活性領域として形成された半導体装置であ
   って、 該活性領域は、能動領域と高濃度不純物領域とを有し、 該活性領域は、非晶質ケイ素膜の結晶化を促進する触媒
   元素を含んでおり、該触媒元素の濃度は、該活性領域の
   端部の近傍部分で低くなるよう構成されている半導体装
   置。
2. 【請求項２】 前記能動領域に含まれる触媒元素の濃度
   は、能動領域の中央部から端部にかけて連続的に低くな
   っていくように構成されている、請求項１に記載の半導
   体装置。
3. 【請求項３】 絶縁性を有する基板上に、結晶性を有す
   るケイ素膜が活性領域として形成された半導体装置であ
   って、 該活性領域は、能動領域と高濃度不純物領域とを有し、 該活性領域は、非晶質ケイ素膜の結晶化を促進する触媒
   元素を含んでおり、該触媒元素は、該活性領域の端部の
   近傍では、シリサイド状態として析出することなく、固
   溶した状態になっていることを特徴とする半導体装置。
4. 【請求項４】 前記能動領域内において、触媒元素がシ
   リサイド状態として析出することなく、固溶した状態に
   なっている領域の長さは、該能動領域の端部から２μｍ
   以上である、請求項３に記載の半導体装置。
5. 【請求項５】 前記高濃度不純物領域内に含まれる触媒
   元素の濃度の平均値は、前記能動領域内に含まれる触媒
   元素の濃度の平均値よりも高くなっている、請求項１〜
   ４のいずれかに記載の半導体装置。
6. 【請求項６】 前記高濃度不純物領域内に含まれる前記
   触媒元素は、高濃度に不純物を含む結晶性ケイ素膜中に
   シリサイドとして析出することなく、固溶した状態にな
   っている、請求項１〜５のいずれかに記載の半導体装
   置。
7. 【請求項７】 前記能動領域と前記高濃度不純物領域と
   の間に、低濃度不純物領域が形成されている、請求項１
   〜６のいずれかに記載の半導体装置。
8. 【請求項８】 前記能動領域と前記高濃度不純物領域と
   の間に、該能動領域と同程度の濃度の不純物を含むオフ
   セット領域が形成されている、請求項１〜６のいずれか
   に記載の半導体装置。
9. 【請求項９】 前記能動領域の端部近傍に含まれる触媒
   元素の濃度は、該能動領域の中央部付近に含まれる触媒
   元素の濃度の１／１０以下になっている、請求項１〜８
   のいずれかに記載の半導体装置。
10. 【請求項１０】 前記能動領域の端部近傍に含まれる触
    媒元素の濃度は、１×１０¹⁵〜１×１０¹⁷ａｔｏｍｓ／
    ｃｍ³の範囲内である、請求項１〜９のいずれかに記載
    の半導体装置。
11. 【請求項１１】 前記触媒元素は、Ｎｉ、Ｃｏ、Ｆｅ、
    Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選択された一種または複数
    種類である、請求項１〜１０のいずれかに記載の半導体
    装置。
12. 【請求項１２】 前記触媒元素として、少なくともＮｉ
    が含まれている、請求項１１に記載の半導体装置。
13. 【請求項１３】 前記高濃度不純物領域には、Ｐ、Ａ
    ｓ、Ｓｂから選択された一種または複数種類の５族Ｂ元
    素を含んでいる、請求項１〜１０のいずれかに記載の半
    導体装置。
14. 【請求項１４】 前記高濃度不純物領域には、少なくと
    もＰを含んでいる、請求項１３に記載の半導体装置。
15. 【請求項１５】 前記高濃度不純物領域には、５族Ｂ元
    素に加えて３族Ｂ元素をさらに含有する、請求項１３ま
    たは１４に記載の半導体装置。
16. 【請求項１６】 前記高濃度不純物領域には、５族Ｂか
    ら選択された元素としてＰを含み、３族Ｂから選択され
    た元素としてＢを含んでいる、請求項１５に記載の半導
    体装置。
17. 【請求項１７】 前記高濃度不純物領域には、希ガス元
    素から選択された元素として、Ａｒ、Ｋｒ、Ｘｅの一種
    または複数種類を含んでいる、請求項１〜１０のいずれ
    かに記載の半導体装置。
18. 【請求項１８】 前記高濃度不純物領域には、前記希ガ
    ス類から選ばれた元素として、少なくともＡｒを含んで
    いる、請求項１７に記載の半導体装置。
19. 【請求項１９】 絶縁表面を有する基板上に非晶質ケイ
    素膜を形成し、該非晶質ケイ素膜上に非晶質ケイ素膜の
    結晶化を促進する触媒元素を導入する触媒元素導入工程
    と、 該非晶質ケイ素膜を結晶化するための第１の加熱処理を
    行って、該非晶質ケイ素膜を結晶性のケイ素膜に結晶化
    する結晶化工程と、 該結晶性のケイ素膜の一部の領域に選択的に５族Ｂから
    選択された元素を導入し、高濃度不純物領域を形成する
    不純物導入工程と、 該結晶性のケイ素膜に含まれる該触媒元素を該５族Ｂ元
    素が導入された領域に移動させるための第２の加熱処理
    を行って、該結晶性のケイ素膜の５族Ｂ元素が導入され
    ていない能動領域となる領域に含まれる触媒元素を該高
    濃度不純物領域に移動させる移動工程と、 を包含し、 該移動工程の第２の加熱処理は、該能動領域に含まれる
    触媒元素の濃度と該高濃度不純物領域中に含まれる触媒
    元素の濃度とが、少なくとも熱平衡状態の偏析状態に達
    しないように行われることを特徴とする半導体装置の製
    造方法。
20. 【請求項２０】 絶縁表面を有する基板上に非晶質ケイ
    素膜を形成し、該非晶質ケイ素膜の一部の領域に非晶質
    ケイ素膜の結晶化を促進する触媒元素を導入する触媒元
    素導入工程と、 該非晶質ケイ素膜を結晶化するための第１の加熱処理を
    行って、該触媒元素が導入された一部の領域からその周
    囲の領域へと、該基板表面に対して平行な方向である横
    方向に該非晶質ケイ素膜を結晶性のケイ素膜に結晶化す
    る結晶化工程と、 該横方向に結晶成長させた領域の結晶性のケイ素膜のみ
    からなる結晶性のケイ素膜の領域を形成する領域形成工
    程と、 該結晶性のケイ素膜の一部の領域に選択的に５族Ｂから
    選択された元素を導入し、高濃度不純物領域を形成する
    不純物導入工程と、 該結晶性のケイ素膜に含まれる該触媒元素を該５族Ｂ元
    素が導入された領域に移動させるための第２の加熱処理
    を行って、該５族Ｂ元素が導入されず能動領域となる領
    域に含まれる触媒元素を該高濃度不純物領域に移動させ
    る移動工程と、 を包含し、 該移動工程の第２の加熱処理は、該能動領域に含まれる
    触媒元素の濃度と該高濃度不純物領域中に含まれる触媒
    元素の濃度とが、少なくとも熱平衡状態の偏析状態に達
    しないように行われることを特徴とする半導体装置の製
    造方法。
21. 【請求項２１】 前記不純物導入工程を行う際、あるい
    はその前後において、 前記高濃度不純物領域と該能動領域との間に、高濃度不
    純物領域よりも低濃度に５族Ｂから選ばれた元素が導入
    された領域を形成する工程をさらに含む、請求項１９ま
    たは２０に記載の半導体装置の製造方法。
22. 【請求項２２】 前記不純物導入工程を行う際、あるい
    はその前後において、 前記高濃度不純物領域と該能動領域との間に、５族元素
    が導入されないオフセット領域を形成する工程をさらに
    含む、請求項１９または２０に記載の半導体装置の製造
    方法。
23. 【請求項２３】 前記移動工程の第２の加熱処理は、加
    熱温度４００℃〜５５０℃の温度範囲内で、３０分から
    ２時間にわたる処理時間にて行う、請求項１９〜２２の
    いずれかに記載の半導体装置の製造方法。
24. 【請求項２４】 前記移動工程の第２の加熱処理は、前
    記基板が第２の加熱処理を行うための加熱処理温度に達
    するまで、少なくとも５℃／分以上の昇温速度で昇温
    し、第２の加熱処理が終了した後、少なくとも５℃／分
    を以上の降温速度で降温する、請求項２３に記載の半導
    体装置の製造方法。
25. 【請求項２５】 前記移動工程の第２の加熱処理は、前
    記絶縁基板の平面形状に対して概略相似形の断面形状を
    有する炉心管の中に、該絶縁基板の基板面を該炉心管方
    向に向け、該炉心管の内周側面と該基板との距離が最小
    となるような配置となっているファーネス炉を用いて行
    う、請求項２３または２４に記載の半導体装置の製造方
    法。
26. 【請求項２６】 前記基板の平面形状は矩形状になって
    おり、前記ファーネス炉の炉心管の断面形状は、該基板
    の平面形状に対応して一回り大きな概略相似形となる矩
    形状に形成されている、請求項２５に記載の半導体装置
    の製造方法。
27. 【請求項２７】 前記移動工程の第２の加熱処理は、６
    ００〜７５０℃の温度範囲内で、１秒〜１０分にわたる
    処理時間とする高速熱アニール処理により行われる、請
    求項１９〜２２のいずれかに記載の半導体装置の製造方
    法。
28. 【請求項２８】 前記高速熱アニール処理は、５００℃
    以下の余熱温度から、高速熱アニール処理を行うアニー
    ル温度まで、１００℃／分以上の昇温速度で昇温させ
    る、請求項２７に記載の半導体装置の製造方法。
29. 【請求項２９】 前記高速熱アニール処理は、タングス
    テン−ハロゲンランプ、キセノンアークランプ、ＵＶラ
    ンプ等を用いたランプ照射、または、前記基板表面への
    高温ガス吹き付けによる加熱処理を用いて行う、請求項
    ２７または２８に記載の半導体装置の製造方法。
30. 【請求項３０】 前記不純物導入工程を行う際、あるい
    はその前後において、 前記高濃度不純物領域の少なくとも一部に、３族Ｂから
    選ばれた元素を導入する工程をさらに含む、請求項１９
    〜２２のいずれかに記載の半導体装置の製造方法。
31. 【請求項３１】 前記不純物導入工程を行う際、あるい
    は、その前後において、 前記高濃度不純物領域の少なくとも一部に、希ガス類か
    ら選択された元素を導入する工程をさらに含む、請求項
    １９〜２２のいずれかに記載の半導体装置の製造方法。
32. 【請求項３２】 前記５族Ｂから選択された元素は、
    Ｐ、Ａｓ、Ｓｂから選択された一種または複数種類のも
    のである、請求項１９〜２２のいずれかに記載の半導体
    装置の製造方法。
33. 【請求項３３】 前記５族Ｂから選択された元素とし
    て、少なくともＰを含んでいる、請求項３２に記載の半
    導体装置の製造方法。
34. 【請求項３４】 前記５族Ｂから選択された元素として
    Ｐ、３族Ｂから選択された元素としてＢを用いる、請求
    項３０に記載の半導体装置の製造方法。
35. 【請求項３５】 前記希ガス類から選択された元素は、
    Ａｒ、Ｋｒ、Ｘｅから選択された一種または複数種類の
    ものを含む、請求項３１に記載の半導体装置の製造方
    法。
36. 【請求項３６】 前記希ガス類から選択された元素とし
    て、少なくともＡｒを含んでいる、請求項３５に記載の
    半導体装置の製造方法。
37. 【請求項３７】 前記触媒元素は、Ｎｉ、Ｃｏ、Ｆｅ、
    Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選択された一種または複数
    種類のものである、請求項１９〜３６のいずれかに記載
    の半導体装置の製造方法。
38. 【請求項３８】 前記触媒元素として、少なくともＮｉ
    を含んでいる、請求項３７に記載の半導体装置の製造方
    法。
39. 【請求項３９】 前記結晶化工程と行った後、前記結晶
    性のケイ素膜にレーザー光を照射して、その結晶性を高
    める工程をさらに含む、請求項１９〜２２のいずれかに
    記載の半導体装置の製造方法。