JP2003100949A

JP2003100949A - 半導体装置

Info

Publication number: JP2003100949A
Application number: JP2001294374A
Authority: JP
Inventors: Chikako Imura; 智香子井村; Masachika Masuda; 正親増田; Michiaki Sugiyama; 道昭杉山; Isamu Hihara; 勇日原; Yutaka Kagaya; 豊加賀谷
Original assignee: Hitachi Ltd; Akita Electronics Systems Co Ltd; Hitachi ULSI Systems Co Ltd
Current assignee: Hitachi Ltd; Akita Electronics Systems Co Ltd; Hitachi Solutions Technology Ltd
Priority date: 2001-09-26
Filing date: 2001-09-26
Publication date: 2003-04-04
Anticipated expiration: 2021-09-26
Also published as: JP4677152B2

Abstract

(57)【要約】【課題】配線基板の隅部に信号用はんだボールが配置
されない大サイズＣＳＰ型半導体装置において、半導体
装置および半導体装置を実装基板に実装した実装体の外
部応力による曲がりを防止し、かつ実装基板とはんだボ
ールとの剥がれを防止する。【解決手段】配線基板の一主面に半導体チップを搭載
し、前記半導体チップと前記配線基板上のリードとを電
気的に接続し、前記半導体チップ、リード、電気的接続
部を樹脂で封止し、前記半導体チップ搭載面と反対側の
面上のランドにはんだボールを形成した前記半導体装置
において、前記ランドは、実装基板と電気的に接続する
ための複数の電極用ランドと、前記他主面の少なくとも
隅部に配置され、かつ実装基板と電気的に接続されない
複数のダミーランドとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＳＰ（Ｃｈｉｐ
ＳｉｚｅＰａｃｋａｇｅ）型半導体装置に関し、特
に、ＣＳＰ型半導体装置を実装基板に実装する技術に適
用して有効な技術に関するものである。

【０００２】

【従来の技術】ＣＳＰ型半導体装置の実装基板への実装
は、半導体装置の配線基板の電極用ランド上に形成され
たはんだボールと実装基板上のはんだボール搭載ランド
との電気的接続を図ることで行われる。前記電気的接続
は、半導体装置と実装基板とを共に加熱し、はんだボー
ルを溶融させることで行われる。この場合、半導体装置
の熱膨張係数と実装基板の熱膨張係数との差が大きい
と、半導体チップを含む半導体装置の外周部が実装基板
の実装面から遠ざかる方向に反るように変形する場合が
ある。そのため、マトリクス状に配置されたはんだボー
ルの内、特に半導体装置の隅部に近いはんだボールとは
んだボール搭載ランドとのはんだ付け部が外れ、はんだ
付け不良となる場合がある。

【０００３】また、前記ＣＳＰ型半導体装置を前記実装
基板に実装した実装体において、半導体装置と実装基板
が作動し、前記半導体装置と前記実装基板のサイズが変
化する。この場合、前記半導体装置と前記実装基板との
熱膨張係数が異なるため、サイズの変化量が異なり、信
号用はんだボールと実装基板の信号用はんだボール搭載
ランド間に応力が働き、破断する場合がある。

【０００４】上記の問題の対策として、特開平１０−９
２９６５号公報に開示されている技術は、半導体チップ
を収容する半導体装置本体の裏面に、はんだ層によって
被覆された多数のはんだボールをマトリクス状に並べて
配置し、はんだボール配置エリアの少なくとも隅部に配
置されたはんだボールを半導体チップとは接続されてい
ないダミーボールとすることで、半導体装置本体の反り
変形によって発生するはんだ付け不良を防止し、信頼性
を向上させている。

【０００５】また、特開２００１−６８５９４公報に開
示されている技術は、ＢＧＡ型半導体装置と実装基板に
おいて、信号用はんだボールの断面積と同一またはそれ
よりも大きい断面積を持つダミーはんだボールをＢＧＡ
四角形頂点付近のコーナ部に配置し、半導体装置の強度
を増加させ、また、信号用はんだボールの表面積と同一
またはそれよりも大きい表面積を持つダミーボール搭載
ランドを実装基板のエリアアレイ四角形頂点付近のコー
ナ部に配置することで実装基板の強度を増加させてい
る。また、ダミーはんだボールの表面積を断面積よりも
大きくする、または配置位置を外周縁側のコーナ側へシ
フト配置することで、電極接合部への応力集中を防ぐよ
うにしている。

【０００６】

【発明が解決しようとする課題】本発明者は、前記従来
技術を検討した結果、以下の問題点を見いだした。配線
基板の隅部に信号用はんだボールが配置されない大サイ
ズＣＳＰ型半導体装置において、前記大サイズＣＳＰ型
半導体装置のはんだ付け不良を防止するために、ダミー
はんだボールを信号用はんだボール配置エリアの少なく
とも隅部に配置し、ダミーはんだボール搭載ランドを実
装基板のダミーはんだボール接続位置に配置した半導体
装置と実装基板とを準備し、半導体装置を実装基板に実
装した実装体を製造する。実装体に外部応力が加わった
場合、信号用はんだボールの配列中にダミーはんだボー
ルが配置されているため、ダミーはんだボールの剥がれ
と信号用はんだボールとの剥がれとが同時に起こる場合
がある。

【０００７】また、同様の目的により、ダミーはんだボ
ールを信号用はんだボール配列の四角形頂点付近のコー
ナ部に配置した半導体装置とダミーボール搭載ランドを
実装基板のエリアアレイ四角形頂点付近のコーナ部に配
置した実装基板とを準備し、実装体を製造した場合にお
いても、その実装体に外部応力が加わった場合、信号用
はんだボールの配列中にダミーはんだボールが配置され
るため、ダミーはんだボールの剥がれと信号用はんだボ
ールの剥がれとが同時に起こる場合がある。

【０００８】例えば、メモリーデバイス等では、記憶容
量が異なっても、信号用はんだボールの配置を共通化す
る必要があるため、半導体装置の中央部のみに信号用は
んだボールが配置される。例えば、６４ＭｂｉｔＳＤ
ＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓ
Ｍｅｍｏｒｙ）を４個搭載して２５６ＭｂｉｔＳＤ
ＲＡＭを製造する場合に、前世代の６４ＭｂｉｔＳＤ
ＲＡＭを２個搭載した１２８ＭｂｉｔＳＤＲＡＭと外
部接続端子用のはんだボールを同配置にすると、図１０
に示すように、ＣＳＰ型半導体装置１０１の隅部には信
号用はんだボール１０４が配置されない。そのため、１
２８ＭｂｉｔＳＤＲＡＭを２個搭載した半導体装置を
実装基板に実装するために、半導体装置と実装基板とを
共に加熱した場合、前記ダミーはんだボールを設けた場
合においても、半導体装置の熱膨張係数と実装基板の熱
膨張係数との差により、特に半導体装置の隅部に近いは
んだボールとはんだボール搭載ランドとのはんだ付け部
が外れ、はんだ付け不良となる場合がある。

【０００９】また、実装体に外部応力が加わった場合、
信号用はんだボールの配列中にダミーはんだボールが配
置されるため、ダミーはんだボールの剥がれと信号用は
んだボールの剥がれとが同時に起こる場合がある。

【００１０】本発明の目的は、配線基板の隅部に信号用
はんだボールが配置されない大サイズＣＳＰ型半導体装
置を実装基板に実装する場合に、はんだ付け不良の発生
しない技術を提供することである。本発明の他の目的
は、配線基板の隅部にはんだボールが配置されない大サ
イズＣＳＰ型半導体装置において、外部応力による曲が
り及び信号用はんだボールの剥がれを防止できる技術を
提供することである。本発明の前記ならびにその他の目
的と新規な特徴は、本明細書の記述及び添付図面によっ
て明らかになるであろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
のとおりである。第１の発明は、配線基板の一主面に半
導体チップを搭載し、前記半導体チップと前記配線基板
上のリードとを電気的に接続し、前記半導体チップ、リ
ード、電気的接続部を樹脂で封止し、前記半導体チップ
搭載面と反対側の面上のランドにはんだボールを形成し
た前記半導体装置において、前記ランドは、実装基板と
電気的に接続するための複数の電極用ランドと、前記他
主面の少なくとも隅部に配置され、かつ実装基板と電気
的に接続されない複数のダミーランドからなることを特
徴とする。

【００１２】第２の発明は、第１の発明に記載の半導体
装置において、前記電極用ランドおよびダミーランド上
に形成されているはんだボールは同一サイズであること
を特徴とする。

【００１３】第３の発明は、配線基板の一主面に半導体
チップを搭載し、前記半導体チップと前記配線基板上の
リードとを電気的に接続し、前記半導体チップ、リー
ド、電気的接続部を樹脂で封止し、前記半導体チップ搭
載面と反対側の面上にランドを形成した半導体装置にお
いて、前記ランドは、実装基板と電気的に接続するため
の複数の電極用ランドと、前記電極用ランドが形成され
た領域の外周から一電極用ランド分のピッチ以上離した
位置に形成され、かつ、実装基板と電気的に接続されな
い複数のダミーランドからなることを特徴とする。

【００１４】本発明によれば、配線基板の隅部に信号用
はんだボールが配置されない大サイズＣＳＰ型半導体装
置において、前記配線基板の少なくとも隅部にダミーラ
ンドを形成し、前記電極用ランド及び前記ダミーランド
上に同一のサイズのダミーはんだボールと信号用はんだ
ボールとを形成することにより、前記ＣＳＰ型半導体装
置を実装基板に実装するために、前記ＣＳＰ型半導体装
置と実装基板とを加熱した場合に、はんだボールに熱膨
張による応力が働くが、半導体装置の隅部に形成された
ダミーはんだボール１０５に働く応力が大きく、信号用
はんだボール１０４に大きい応力がかかるのを防ぐこと
が可能になるので、はんだ付け不良の発生を防止でき
る。また、半導体装置を実装基板に実装した実装体にお
いて、ダミーはんだボール１０５とダミーはんだボール
搭載ランド７０４により接合強度の向上が図られている
ので、外部応力による曲がり等を防止できる。

【００１５】また、実装基板と電気的に接続される電極
用ランドの配列の外周から離した位置にダミーランドを
形成することにより、外力の大きい隅部のダミーはんだ
ボールの接続が剥がれても、信号用はんだボールの接続
が剥がれるのを防止できるため、半導体装置への影響を
防止できる。

【００１６】以下、本発明の実施形態（実施例）を図面
を参照して詳細に説明する。なお、実施の形態（実施
例）を説明するための全図において、同一機能を有する
ものは同一符号を付け、その繰り返しの説明は省略す
る。

【００１７】

【発明の実施の形態】（実施例１）本発明の実施例１を
図１乃至図８を用いて説明する。図１（ａ）は本実施例
１におけるＣＳＰ型半導体装置の裏面概略図、（ｂ）は
側面図である。図２は、本実施例１のＣＳＰ型半導体装
置の配線基板を半導体チップ搭載側から見た図である。
図３は、本実施例１のＣＳＰ型半導体装置の配線基板の
裏面詳細図である。図４は、本実施例１のＣＳＰ型半導
体装置の組立工程を示すフローチャートである。図５は
本実施例１の半導体チップの搭載基板を説明するための
図である。図６は、図５に示す本実施例１の半導体チッ
プの搭載基板の裏面図である。図７は、本実施例１のＣ
ＳＰ型半導体装置の実装基板の概略図である。図８は、
本実施例１のＣＳＰ型半導体装置の実装体を示す側面図
である。

【００１８】本実施例１のＣＳＰ型半導体装置（以下、
半導体装置と呼ぶ）１０１は、図１乃至図３に示すよう
に、配線基板１０３の一主面に一または複数の半導体チ
ップ（図示せず）例えばＤＲＡＭを搭載し、前記半導体
チップの外部電極と前記配線基板上のリード２０３とを
電気的に接続し、前記半導体チップ、リード、電気的接
続部をモールド樹脂１０２で封止し、他主面（半導体チ
ップが搭載された面と反対側の面）に実装基板７０１と
電気的に接続するための複数の電極用ランド（図示せ
ず）と前記他主面の少なくとも隅部に、実装基板と電気
的に接続されないダミーランド（図示せず）とを形成
し、前記電極用ランドとダミーランド上にそれぞれ信号
用はんだボール１０４とダミーはんだボール１０５とを
形成した半導体装置である。

【００１９】はんだボールの代わりにＰｂフリーボール
を使用することも可能である。また、半導体チップと配
線基板１０３との接続には、例えばワイヤーボンディン
グ、フェイスアップＴＡＢ（ＴａｐｅＡｕｔｏｍａｔ
ｅｄＢｏｎｄｉｎｇ）、フリップ・チップ、フェイス
アップＴＡＢ等の接続方法を用いる。

【００２０】配線基板１０３には、図２に示すように、
スルーホール２０１、配線２０２及びリード２０３が形
成されている。組立て工程において、半導体チップの外
部電極とリード２０３との電気的接続が図られる。ま
た、スルーホール２０１により配線基板１０３の半導体
チップ搭載面と実装基板接続面との電気的接続が図られ
る。配線基板１０３の厚さは約０．２１ｍｍである。

【００２１】また、図３に示すように、配線基板１０３
の半導体チップが搭載された面と反対側の面には、信号
用はんだボール１０４、ダミーはんだボール１０５、ス
ルーホール２０１、配線２０２が形成されている。信号
用はんだボール１０４は実装基板７０１と電気的に接続
するための電極用ランド上に、ダミーはんだボール１０
５は実装基板７０１と電気的に接続されないダミーラン
ド上に形成される。信号用はんだボール１０４およびダ
ミーはんだボール１０５は同一のサイズで０．４５±
０．０５ｍｍである。また、本実施例の半導体装置１０
１の厚さは最大１．４０ｍｍである。前記ダミーランド
は、配線基板１０３の少なくとも隅部に配置される。そ
うすることにより、配線基板１０３の隅部の信号用はん
だボール１０４が配置されない部分にも、信号用はんだ
ボール１０４が配置されている部分と同様の熱膨張によ
る応力がかかるため、半導体装置１０１およびそれを実
装基板７０１に実装した実装体の外部応力による曲がり
等を防止できる。また、外部応力の大きい隅部のダミー
はんだボール１０５が剥がれても、信号用はんだボール
１０４の剥がれは防止できる。

【００２２】本実施例１のＣＳＰ型半導体装置の製造工
程を、図４乃至図６を用いて説明する。図５は、複数の
配線基板１０３を同一基板上に配列した半導体チップの
搭載基板５０１を示す。図５では、４×７の２８個の配
線基板が配列されている。個々の配線基板１０３は基板
フランジ６０１により固定され、搭載基板５０１を構成
する。搭載基板５０１に配列されている個々の配線基板
１０３には、図２に示すように、スルーホール２０１、
配線２０２、リード２０３が形成されている。例えば、
個々の配線基板１０３上に、６４ＭｂｉｔＳＲＡＭを
４個搭載することにより、２５６ＭｂｉｔＳＤＲＡＭ
が製造できる。

【００２３】図６は、図５の半導体チップの搭載基板５
０１の半導体チップが搭載されている面（表面）と反対
側の面（裏面）を示す図である。搭載基板５０１に配列
されている個々の配線基板１０３には、図３に示すよう
に、スルーホール２０１、配線２０２、信号用はんだボ
ール１０４、ダミーはんだボール１０５が形成されてい
る。

【００２４】ウエハプロセスの終了した半導体ウエハ
は、半導体ウエハの一主面にダイシングエリアにより区
画された複数の半導体チップ形成領域に回路素子が形成
されている。前記半導体ウエハは、通常の製造工程を経
た後、ダイシング工程において、個々の半導体チップ
（ペレット）に分割される（ステップ４０１）。

【００２５】次に、ステップ４０１において分割された
ペレットの中から、前記ウエハプロセスのプロービング
工程により良品とされたペレットがピックアップされ
（ステップ４０２）、ダイボンディングにより、図５に
示す搭載基板５０１の配線基板１０３上に搭載され（ス
テップ４０３）、配線基板１０３とペレットのボンディ
ングに用いられた接合樹脂を硬化させるため、ベークが
行われる（ステップ４０４）。

【００２６】次に、前記ペレットの外部電極と配線基板
１０３のリード２０３とが、ワイヤーにより、電気的に
接続される（ステップ４０５）。次に、プラズマクリー
ニングにより、ペレット上の反応残渣が除去され（ステ
ップ４０６）、外観検査が行われる（ステップ４０
７）。次に、前記ペレット、リード２０３、ワイヤーは
モールド樹脂１０２により封止され（ステップ４０
８）、モールド樹脂の硬化を促進させるために加熱され
る（ステップ４０９）。

【００２７】次に、図６に示すように、ペレットが搭載
された面と反対側の面に実装基板７０１と電気的に接続
するための複数の電極用ランド（図示せず）と前記他主
面（裏面）の少なくとも隅部に、実装基板と電気的に接
続されないダミーランド（図示せず）とを形成し、前記
電極用ランドとダミーランド上にそれぞれ信号用はんだ
ボール１０４とダミーはんだボール１０５とを形成し
（ステップ４１０）、前記搭載基板５０１を加熱するこ
とにより、はんだボールを溶融し、半球上に成形する
（ステップ４１１）。例えば、信号用はんだボール１０
４とダミーはんだボール１０５は同一サイズ０．４５±
０．０５ｍｍであり、０．８０ｍｍピッチで形成され
る。

【００２８】次に、前記搭載基板５０１から個々の半導
体装置１０１が分離され（ステップ４１２）、トレイ詰
めされる（ステップ４１３）。次に、トレイ詰めされた
半導体装置１０１は外観検査の後、モールド樹脂１０２
上にマーキングが行われる。以上の製造工程を経て半導
体装置１０１が製造される。

【００２９】また、ステップ４１２を経ないで、搭載基
板５０１に半導体チップが搭載された状態で出荷され、
顧客側で個々の半導体装置１０１に切断され、実装基板
７０１に実装される場合がある。この場合に、個々の半
導体装置１０１への切断時、また半導体装置１０１の実
装基板７０１への実装時に、半導体装置１０１およびそ
れを実装基板７０１に実装した実装体に外部応力が働く
が、ダミーはんだボール１０５により、接合強度の向上
が図られているため、曲がり等を防止できる。また、前
記外部応力により、ダミーはんだボール１０５が剥がれ
た場合でも、信号用はんだボール１０４の剥がれは防止
できる。

【００３０】本実施例１のＣＳＰ型半導体装置を実装す
る実装基板は、図７に示すように、スルーホール（図示
せず）、配線（図示せず）、半導体装置搭載領域７０２
に、信号用はんだボール搭載ランド７０３とダミーはん
だボール搭載ランド７０４とを有する。

【００３１】半導体装置１０１の実装基板７０１への実
装は、配線基板１０３の信号用はんだボール１０４と信
号用はんだボール搭載ランド７０３との電気的接続、及
びダミーはんだボール１０５とダミーはんだボール搭載
ランド７０４との接続を図ることで行われる。前記接続
は、半導体装置１０１と実装基板７０１とを共に加熱し
て行われる。加熱は通常の製造方法により行われる。加
熱により、はんだボールに熱膨張による応力が働くが、
半導体装置１０１の隅部に形成されたダミーはんだボー
ル１０５に働く応力が大きく、信号用はんだボール１０
４に大きい応力がかかるのを防ぐことが可能になる。そ
のため、信号用はんだボール１０４と信号用はんだボー
ル搭載ランド７０３との電気的接続不良の発生は防げ
る。前記ダミーはんだボールの配列が図７に示すよう
に、信号用はんだボールとは縦にも横にも全く重ならな
い位置に配列しているので、外力によりダミーはんだボ
ールがどちらかの方向に１列剥がれても信号用はんだボ
ールは別配列なので、信号用はんだボールの接続が剥が
れるのを防止できる。半導体装置１０１の実装基板７０
１への実装結果、図８に示すように、半導体装置１０１
の実装体が製造される。

【００３２】前記半導体装置１０１の実装体において、
半導体装置１０１と実装基板７０１が作動し、前記半導
体装置１０１と前記実装基板７０１のサイズが変化す
る。この場合、前記半導体装置１０１と前記実装基板７
０１との熱膨張係数が異なるため、サイズの変化量が異
なり、信号用はんだボール１０４と信号用はんだボール
搭載ランド７０３、ダミーはんだボール１０５とダミー
はんだボール搭載ランド７０４間に応力が働くが、ダミ
ーはんだボール１０５とダミーはんだボール搭載ランド
７０４により接合強度の向上が図られているため応力に
よる破断を防止できる。

【００３３】（実施例２）本発明の実施例２のＣＳＰ型
半導体装置１０１を図９を用いて説明する。図９は、本
発明の実施例２のＣＳＰ型半導体装置の裏面概略図であ
る。

【００３４】本実施例２のＣＳＰ型半導体装置は、実施
例１とダミーはんだボール１０５の配置のみが異なる。
図９に示すように、ダミーはんだボール１０５は、実装
基板７０１と電気的に接続される信号用はんだボール１
０４の配列の外周から離した位置に形成する。そうする
ことにより、外力の大きい隅部のダミーはんだボール１
０５の接続が剥がれても、信号用はんだボール１０４の
接続が剥がれるのを防止できるので、外部応力に対する
半導体装置１０１の強度を向上させることができる。ま
た、実施例１よりもダミーはんだボールの数が多く、接
合強度が向上する。また、外部応力が分散されるため、
実装体の強度が向上する。

【００３５】以上、本発明者によってなされた発明を、
実施例に基づき具体的に説明したが、本発明は、前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは無論であ
る。

【００３６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡潔に説明すれば、下
記のとおりである。本発明によれば、ＣＳＰ型半導体装
置を実装基板に実装する場合に、はんだ付け不良の発生
を防止できる。また、半導体装置および半導体装置を実
装基板に実装した実装体の外部応力による曲がり等を防
止できる。また、外力応力の大きいダミーランドの接続
が剥がれても、電極用ランドの接続が剥がれるのを防止
できるため、半導体装置への影響を防止できる。

【図面の簡単な説明】

【図１】本発明の実施例１のＣＳＰ型半導体装置の裏面
概略図及び側面図である。

【図２】本実施例１のＣＳＰ型半導体装置の配線基板を
半導体チップ側から見た図である。

【図３】本実施例１のＣＳＰ型半導体装置の裏面詳細図
である。

【図４】本実施例１のＣＳＰ型半導体装置の組立工程を
示すフローチャートである。

【図５】本実施例１の半導体チップの搭載基板を説明す
るための図である。

【図６】図５に示す本実施例１の半導体チップの搭載基
板の裏面図である。

【図７】本実施例１のＣＳＰ型半導体装置の実装基板の
概略図である。

【図８】本実施例１のＣＳＰ型半導体装置の実装体を示
す側面図である。

【図９】本発明の実施例２のＣＳＰ型半導体装置の裏面
概略図である。

【図１０】従来のＣＳＰ型半導体装置の裏面概略図及び
側面図である。

【符号の説明】

１０１…ＣＳＰ型半導体装置１０２…モールド樹脂１０３…配線基板１０４…信号用はんだ
ボール１０５…ダミーはんだボール２０１…スルーホール２０２…配線２０３…リード５０１…搭載基板６０１…基板フランジ７０１…実装基板７０２…半導体装置搭
載領域７０３…信号用はんだボール搭載ランド７０４…ダミーはんだボール搭載ランド

───────────────────────────────────────────────────── フロントページの続き (72)発明者井村智香子東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内 (72)発明者増田正親東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内 (72)発明者杉山道昭東京都小平市上水本町５丁目22番１号株式会社日立超エル・エス・アイ・システムズ内 (72)発明者日原勇東京都小平市上水本町５丁目22番１号株式会社日立超エル・エス・アイ・システムズ内 (72)発明者加賀谷豊秋田県南秋田郡天王町天王字長沼64 アキタ電子株式会社内

Claims

【特許請求の範囲】

【請求項１】配線基板の一主面に半導体チップを搭載
し、前記半導体チップと前記配線基板上のリードとを電
気的に接続し、前記半導体チップ、リード、電気的接続
部を樹脂で封止し、前記半導体チップ搭載面と反対側の
面上のランドにはんだボールを形成した前記半導体装置
において、前記ランドは、実装基板と電気的に接続する
ための複数の電極用ランドと、前記他主面の少なくとも
隅部に配置され、かつ実装基板と電気的に接続されない
複数のダミーランドからなることを特徴とする半導体装
置。
【請求項２】請求項１に記載の半導体装置において、
前記電極用ランドおよびダミーランド上に形成されてい
るはんだボールは同一サイズであることを特徴とする半
導体装置。
【請求項３】配線基板の一主面に半導体チップを搭載
し、前記半導体チップと前記配線基板上のリードとを電
気的に接続し、前記半導体チップ、リード、電気的接続
部を樹脂で封止し、前記半導体チップ搭載面と反対側の
面上にランドを形成した半導体装置において、前記ラン
ドは、実装基板と電気的に接続するための複数の電極用
ランドと、前記電極用ランドが形成された領域の外周か
ら一電極用ランド分のピッチ以上離した位置に形成さ
れ、かつ、実装基板と電気的に接続されない複数のダミ
ーランドからなることを特徴とする半導体装置。