JP2003108441A - 秘匿データ処理回路 - Google Patents
秘匿データ処理回路Info
- Publication number
- JP2003108441A JP2003108441A JP2001301411A JP2001301411A JP2003108441A JP 2003108441 A JP2003108441 A JP 2003108441A JP 2001301411 A JP2001301411 A JP 2001301411A JP 2001301411 A JP2001301411 A JP 2001301411A JP 2003108441 A JP2003108441 A JP 2003108441A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- processing circuit
- data
- secret data
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
- Storage Device Security (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】本発明は、秘匿データに対するセキュリティー
が極めて高い、良好な秘匿データ処理回路を提供するこ
とを目的とする。 【解決手段】所定のデータ処理を行うデータ処理回路ブ
ロック２と、データ処理回路ブロック２に対して、秘匿
性データあるいは非秘匿性データを転送する演算回路ブ
ロック１と、演算回路ブロック１とデータ処理回路ブロ
ック２の間に介在して、データ処理回路ブロック２に非
秘匿データを転送するための非秘匿データ専用バスライ
ン８と、演算回路ブロック１とデータ処理回路２の間に
介在して、データ処理回路ブロック２に非秘匿データを
転送するための単一の秘匿データ専用バスライン７とを
具備したことを特徴とする秘匿データ処理回路。
が極めて高い、良好な秘匿データ処理回路を提供するこ
とを目的とする。 【解決手段】所定のデータ処理を行うデータ処理回路ブ
ロック２と、データ処理回路ブロック２に対して、秘匿
性データあるいは非秘匿性データを転送する演算回路ブ
ロック１と、演算回路ブロック１とデータ処理回路ブロ
ック２の間に介在して、データ処理回路ブロック２に非
秘匿データを転送するための非秘匿データ専用バスライ
ン８と、演算回路ブロック１とデータ処理回路２の間に
介在して、データ処理回路ブロック２に非秘匿データを
転送するための単一の秘匿データ専用バスライン７とを
具備したことを特徴とする秘匿データ処理回路。
Description
【０００１】
【発明の属する技術分野】本発明は秘匿性を有するデー
タを処理する秘匿データ処理回路に係り、とりわけ、こ
の秘匿データをバスラインを介して転送する秘匿データ
処理回路に関する。
タを処理する秘匿データ処理回路に係り、とりわけ、こ
の秘匿データをバスラインを介して転送する秘匿データ
処理回路に関する。
【０００２】
【従来の技術】従来の技術について、図３を用いて説明
する。
する。
【０００３】図３は、従来の秘匿データ処理回路のブロ
ック図である。
ック図である。
【０００４】この秘匿データ処理回路は、演算回路ブロ
ックであるマイコン２１と、データを処理するデータ処
理回路であるデータ処理ＬＳＩ２０と、このデータ処理
ＬＳＩ２０のワークメモリとして機能するＥＥＰＲＯＭ
（Electrically ErasableＰｒｏｇｒａｍａｂｌｅ Re
ad Only Memory）２２と、データ処理ＬＳＩ２０とＥ
ＥＰＲＯＭ２２の間に介在する第１のバス２４と、デー
タ処理ＬＳＩ２０とマイコン２１の間に介在する第２の
バス２５とからなる。
ックであるマイコン２１と、データを処理するデータ処
理回路であるデータ処理ＬＳＩ２０と、このデータ処理
ＬＳＩ２０のワークメモリとして機能するＥＥＰＲＯＭ
（Electrically ErasableＰｒｏｇｒａｍａｂｌｅ Re
ad Only Memory）２２と、データ処理ＬＳＩ２０とＥ
ＥＰＲＯＭ２２の間に介在する第１のバス２４と、デー
タ処理ＬＳＩ２０とマイコン２１の間に介在する第２の
バス２５とからなる。
【０００５】また、第２のバスには外部機器２３が接続
されている。マイコン２１あるいは、データ処理ＬＳＩ
２０と外部機器２３とは秘匿性のないデータの転送を相
互に行う。
されている。マイコン２１あるいは、データ処理ＬＳＩ
２０と外部機器２３とは秘匿性のないデータの転送を相
互に行う。
【０００６】この秘匿データ処理回路は、マイコン２１
からの秘匿データを第２のバス２５を介してデータ処理
ＬＳＩ２０に対して転送している。
からの秘匿データを第２のバス２５を介してデータ処理
ＬＳＩ２０に対して転送している。
【０００７】データ処理ＬＳＩは、転送された秘匿デー
タを第１のバス２４を介してＥＥＰＲＯＭ２２にバッフ
ァリングし、秘匿データがＥＥＰＲＯＭ２２にバッファ
リングされている間に秘匿データに対して所定の処理を
行う。
タを第１のバス２４を介してＥＥＰＲＯＭ２２にバッフ
ァリングし、秘匿データがＥＥＰＲＯＭ２２にバッファ
リングされている間に秘匿データに対して所定の処理を
行う。
【０００８】データ処理ＬＳＩ２０とＥＥＰＲＯＭ２２
の間に介在する第１のバス２４は外部機器２３と接続さ
れていないので、データ処理ＬＳＩ２０とＥＥＰＲＯＭ
２２の間でデータを転送する場合はデータに対するセキ
ュリティーは極めて高く、秘匿データが第１のバスから
漏洩する可能性は極めて低い。
の間に介在する第１のバス２４は外部機器２３と接続さ
れていないので、データ処理ＬＳＩ２０とＥＥＰＲＯＭ
２２の間でデータを転送する場合はデータに対するセキ
ュリティーは極めて高く、秘匿データが第１のバスから
漏洩する可能性は極めて低い。
【０００９】これに対して、データ処理ＬＳＩ２０とマ
イコン２１の間に介在する第２のバス２５は外部機器２
３と接続されているので、データ処理ＬＳＩ２０とマイ
コン２１の間でデータを転送する場合はデータに対する
セキュリティーは極めて低く、秘匿データが第２のバス
から漏洩する可能性は極めて高い。
イコン２１の間に介在する第２のバス２５は外部機器２
３と接続されているので、データ処理ＬＳＩ２０とマイ
コン２１の間でデータを転送する場合はデータに対する
セキュリティーは極めて低く、秘匿データが第２のバス
から漏洩する可能性は極めて高い。
【００１０】従来の秘匿データ処理回路は、秘匿性デー
タと非秘匿データの転送を共通のバスで行っていたた
め、このバスの秘匿データに対するセキュリティーは極
めて低いものとなる。
タと非秘匿データの転送を共通のバスで行っていたた
め、このバスの秘匿データに対するセキュリティーは極
めて低いものとなる。
【００１１】
【発明が解決しようとする課題】本発明は従来の技術に
おける秘匿データ処理回路に比較して、秘匿データに対
するセキュリティーが極めて高い、良好な秘匿データ処
理回路を提供することを目的とする。
おける秘匿データ処理回路に比較して、秘匿データに対
するセキュリティーが極めて高い、良好な秘匿データ処
理回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】前記課題を解決するため
に本発明の秘匿データ処理回路は、所定のデータ処理を
行うデータ処理回路ブロックと、前記データ処理回路ブ
ロックに対して、秘匿性データあるいは非秘匿性データ
を転送する演算回路ブロックと、前記演算回路ブロック
と前記データ処理回路ブロックの間に介在して、前記デ
ータ処理回路ブロックに前記非秘匿データを転送するた
めの非秘匿データ専用バスラインと、前記演算回路ブロ
ックと前記データ処理回路の間に介在して、前記データ
処理回路ブロックに前記秘匿データを転送するための単
一の秘匿データ専用バスラインとを具備したことを特徴
とする。
に本発明の秘匿データ処理回路は、所定のデータ処理を
行うデータ処理回路ブロックと、前記データ処理回路ブ
ロックに対して、秘匿性データあるいは非秘匿性データ
を転送する演算回路ブロックと、前記演算回路ブロック
と前記データ処理回路ブロックの間に介在して、前記デ
ータ処理回路ブロックに前記非秘匿データを転送するた
めの非秘匿データ専用バスラインと、前記演算回路ブロ
ックと前記データ処理回路の間に介在して、前記データ
処理回路ブロックに前記秘匿データを転送するための単
一の秘匿データ専用バスラインとを具備したことを特徴
とする。
【００１３】また、前記課題を解決するために本発明の
秘匿データ処理回路は、所定のデータを処理する第１の
データ処理回路ブロックと、前記第１のデータ処理回路
ブロックに、秘匿データを転送する第２のデータ処理回
路ブロックと、前記第１のデータ処理回路ブロックと前
記第２の処理回路ブロックとの間に介在して、前記第１
のデータ処理回路ブロックに前記秘匿データを転送する
ための単一の秘匿データ専用バスラインと、サンドイッ
チ構造を有する多層基板と、前記多層基板の中間層に前
記秘匿データ専用バスラインを封入したことを特徴とす
る。
秘匿データ処理回路は、所定のデータを処理する第１の
データ処理回路ブロックと、前記第１のデータ処理回路
ブロックに、秘匿データを転送する第２のデータ処理回
路ブロックと、前記第１のデータ処理回路ブロックと前
記第２の処理回路ブロックとの間に介在して、前記第１
のデータ処理回路ブロックに前記秘匿データを転送する
ための単一の秘匿データ専用バスラインと、サンドイッ
チ構造を有する多層基板と、前記多層基板の中間層に前
記秘匿データ専用バスラインを封入したことを特徴とす
る。
【００１４】
【発明の実施の形態】図１乃至図２を用いて、本発明の
実施の形態における実施例について説明する。
実施の形態における実施例について説明する。
【００１５】図１は本発明の秘匿データ処理回路の回路
ブロック図である。
ブロック図である。
【００１６】図１の秘匿データ処理回路は、演算回路ブ
ロックであるマイコン１、データ処理回路ブロックであ
るデータ処理ＬＳＩ２及び、データ処理ＬＳＩ３と、デ
ータ処理ＬＳＩ２のワークメモリとして機能するＥＥＰ
ＲＯＭ（Electrically Erasable Ｐｒｏｇｒａｍａｂ
ｌｅ Read Only Memory）４及び、ＥＥＰＲＯＭ５
と、マイコン１と、データ処理回路ブロックであるデー
タ処理ＬＳＩ２及び、ＥＥＰＲＯＭ４及び、ＥＥＰＲＯ
Ｍ５との間に介在し秘匿データの転送を行う秘匿データ
専用バスライン７と、マイコン１と、データ処理ＬＳＩ
２、データ処理ＬＳＩ３との間に介在し秘匿データ以外
の非秘匿データの転送を行う非秘匿データ専用バスライ
ン８とからなる。
ロックであるマイコン１、データ処理回路ブロックであ
るデータ処理ＬＳＩ２及び、データ処理ＬＳＩ３と、デ
ータ処理ＬＳＩ２のワークメモリとして機能するＥＥＰ
ＲＯＭ（Electrically Erasable Ｐｒｏｇｒａｍａｂ
ｌｅ Read Only Memory）４及び、ＥＥＰＲＯＭ５
と、マイコン１と、データ処理回路ブロックであるデー
タ処理ＬＳＩ２及び、ＥＥＰＲＯＭ４及び、ＥＥＰＲＯ
Ｍ５との間に介在し秘匿データの転送を行う秘匿データ
専用バスライン７と、マイコン１と、データ処理ＬＳＩ
２、データ処理ＬＳＩ３との間に介在し秘匿データ以外
の非秘匿データの転送を行う非秘匿データ専用バスライ
ン８とからなる。
【００１７】この非秘匿データ専用バスライン８には外
部機器６が接続されており、マイコン１、データ処理Ｌ
ＳＩ２及び、データ処理ＬＳＩ３との間で、この非秘匿
データ専用バスライン８を介して非秘匿データ専用バス
ラインを介して非秘匿データの転送が相互に行われる。
部機器６が接続されており、マイコン１、データ処理Ｌ
ＳＩ２及び、データ処理ＬＳＩ３との間で、この非秘匿
データ専用バスライン８を介して非秘匿データ専用バス
ラインを介して非秘匿データの転送が相互に行われる。
【００１８】一方、マイコン１と、データ処理ＬＳＩ
２、データ処理ＬＳＩ３及び、ＥＥＰＲＯＭ４、ＥＥＰ
ＲＯＭ５は、外部機器６に接続されていない秘匿データ
専用バスラインを介して秘匿データの転送を相互に行
う。
２、データ処理ＬＳＩ３及び、ＥＥＰＲＯＭ４、ＥＥＰ
ＲＯＭ５は、外部機器６に接続されていない秘匿データ
専用バスラインを介して秘匿データの転送を相互に行
う。
【００１９】この秘匿データ専用バスラインは外部機器
６に接続されていないので、極めて秘匿データに対する
セキュリティーが極めて高い。
６に接続されていないので、極めて秘匿データに対する
セキュリティーが極めて高い。
【００２０】次に、本発明の秘匿データ処理回路を基板
上にマウントした場合の実施例につき、図２を用いて説
明する。
上にマウントした場合の実施例につき、図２を用いて説
明する。
【００２１】図２は、秘匿データ処理回路をマウントし
た基板の断面図である。
た基板の断面図である。
【００２２】図中において、基板１９は多層サンドウィ
ッチ構造を採用しており、表面層１５及び表面層１６
と、この間に挿入される中間層である秘匿データ専用バ
スライン７と、中間層端部に当接する保護部材１７及
び、保護部材１８からなる。
ッチ構造を採用しており、表面層１５及び表面層１６
と、この間に挿入される中間層である秘匿データ専用バ
スライン７と、中間層端部に当接する保護部材１７及
び、保護部材１８からなる。
【００２３】この基板１９の表面層１５及び表面層１６
のうち表面層１５には孔３０、孔３１及び、孔３２が設
けられており、これらの孔３０〜３２はバスラインの信
号線路のが充填されており、表面層１５から露出してい
る。
のうち表面層１５には孔３０、孔３１及び、孔３２が設
けられており、これらの孔３０〜３２はバスラインの信
号線路のが充填されており、表面層１５から露出してい
る。
【００２４】基板１９の表面層１５上にマイコン１、デ
ータ処理ＬＳＩ２及び、データ処理ＬＳＩ３がチップ部
品としてマウントされている。
ータ処理ＬＳＩ２及び、データ処理ＬＳＩ３がチップ部
品としてマウントされている。
【００２５】これらのチップ部品には、線状信号ピン１
２、線状信号ピン１３及び、線状信号ピン１４と、球状
信号ピン９、球状信号ピン１０及び、球状信号ピン１１
とが夫々設けられている。
２、線状信号ピン１３及び、線状信号ピン１４と、球状
信号ピン９、球状信号ピン１０及び、球状信号ピン１１
とが夫々設けられている。
【００２６】線状信号ピン１２〜１４は、表面層１５に
配設された印刷配線パターンと電気的に接続される。
配設された印刷配線パターンと電気的に接続される。
【００２７】また、球状信号ピン９〜１１は、表面層１
５の孔３０〜３２から露出した秘匿データ専用バスライ
ン７と電気的接続される。
５の孔３０〜３２から露出した秘匿データ専用バスライ
ン７と電気的接続される。
【００２８】また、秘匿データ専用バスライン７に接続
される球状ピンの周辺部は樹脂３３、３４、３５で覆わ
れており、更に秘匿データ専用バスラインのセキュリィ
ティが高まる。
される球状ピンの周辺部は樹脂３３、３４、３５で覆わ
れており、更に秘匿データ専用バスラインのセキュリィ
ティが高まる。
【００２９】このように、マイコン１、データ処理ＬＳ
Ｉ２及び、データ処理ＬＳＩ３の間に介在する秘匿デー
タ専用バスライン７は、、マイコン１、データ処理ＬＳ
Ｉ２及び、データ処理ＬＳＩ３のチップ部品がマウント
された多層基板１９内部に封止されるので、この秘匿デ
ータ専用バスラインにおいて転送される秘匿データが秘
匿データ処理回路外部に露出する可能性は極めて低い。
Ｉ２及び、データ処理ＬＳＩ３の間に介在する秘匿デー
タ専用バスライン７は、、マイコン１、データ処理ＬＳ
Ｉ２及び、データ処理ＬＳＩ３のチップ部品がマウント
された多層基板１９内部に封止されるので、この秘匿デ
ータ専用バスラインにおいて転送される秘匿データが秘
匿データ処理回路外部に露出する可能性は極めて低い。
【００３０】以上、説明したように本発明の秘匿データ
処理回路においては、回路ブロック間で秘匿データを相
互に転送する際に用いられる秘匿データ専用バスライン
を設けたので秘匿データに対するセキュリティーが極め
て高い秘匿データ処理回路を実現することができる。
処理回路においては、回路ブロック間で秘匿データを相
互に転送する際に用いられる秘匿データ専用バスライン
を設けたので秘匿データに対するセキュリティーが極め
て高い秘匿データ処理回路を実現することができる。
【００３１】
【発明の効果】以上、説明したように、本発明によれ
ば、従来の技術における秘匿データ処理回路に比較し
て、秘匿データに対するセキュリティーが極めて高い、
良好な秘匿データ処理回路を提供することができる。
ば、従来の技術における秘匿データ処理回路に比較し
て、秘匿データに対するセキュリティーが極めて高い、
良好な秘匿データ処理回路を提供することができる。
【図１】本発明の秘匿データ処理回路の回路ブロック
図。
図。
【図２】秘匿データ処理回路をマウントした基板の断面
図
図
【図３】従来の秘匿データ処理回路のブロック図。
１… …演算回路ブロック
２… …データ処理回路ブロック
７… …秘匿データ専用バスライン
８… …非秘匿データ専用バスライン
１９… …基板
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2C005 MA01 MA34 NA02 SA02
5B017 AA03 BB00 CA00
5B061 BA01 SS04
Claims (4)
- 【請求項１】所定のデータ処理を行うデータ処理回路ブ
ロックと、 前記データ処理回路ブロックに対して、秘匿性データあ
るいは非秘匿性データを転送する演算回路ブロックと、 前記演算回路ブロックと前記データ処理回路ブロックの
間に介在して、前記データ処理回路ブロックに前記非秘
匿データを転送するための非秘匿データ専用バスライン
と、 前記演算回路ブロックと前記データ処理回路の間に介在
して、前記データ処理回路ブロックに前記秘匿データを
転送するための秘匿データ専用バスラインとを具備した
ことを特徴とする秘匿データ処理回路。 - 【請求項２】前記非秘匿データ専用バスラインは前記秘
匿データ処理回路から露出した信号線路に接続されてい
ることを特徴とする請求項１記載の秘匿データ処理回
路。 - 【請求項３】前記データ処理回路と、前記演算処理回路
とに接続される前記秘匿データ専用のバスラインは、サ
ンドイッチ構造を有す多層基板の中間層に封入され、当
該秘匿データ専用のバスラインは外部に露出せずに前記
データ処理回路と、前記演算処理回路の間で前記秘匿デ
ータを転送することを特徴とする請求項１記載の秘匿デ
ータ処理回路。 - 【請求項４】所定のデータを処理する第１のデータ処理
回路ブロックと、 前記第１のデータ処理回路ブロックに、秘匿データを転
送する第２のデータ処理回路ブロックと、 前記第１のデータ処理回路ブロックと前記第２の処理回
路ブロックとの間に介在して、前記第１のデータ処理回
路ブロックに前記秘匿データを転送する単一の秘匿デー
タ専用バスラインと、 サンドイッチ構造を有する多層基板と、 前記多層基板の中間層に前記秘匿データ専用バスライン
を封入したことを特徴とする秘匿データ処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001301411A JP2003108441A (ja) | 2001-09-28 | 2001-09-28 | 秘匿データ処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001301411A JP2003108441A (ja) | 2001-09-28 | 2001-09-28 | 秘匿データ処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003108441A true JP2003108441A (ja) | 2003-04-11 |
Family
ID=19121829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001301411A Pending JP2003108441A (ja) | 2001-09-28 | 2001-09-28 | 秘匿データ処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003108441A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035819A (ja) * | 2005-07-26 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 放送受信モジュールとこれを用いた放送受信機器 |
| JP2018107621A (ja) * | 2016-12-26 | 2018-07-05 | トヨタ自動車株式会社 | 車両通信システム |
-
2001
- 2001-09-28 JP JP2001301411A patent/JP2003108441A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035819A (ja) * | 2005-07-26 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 放送受信モジュールとこれを用いた放送受信機器 |
| JP2018107621A (ja) * | 2016-12-26 | 2018-07-05 | トヨタ自動車株式会社 | 車両通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6192431B1 (en) | Method and apparatus for configuring the pinout of an integrated circuit | |
| US6717821B2 (en) | Integrated circuit device/circuit board connection apparatus | |
| US20020103988A1 (en) | Microprocessor with integrated interfaces to system memory and multiplexed input/output bus | |
| CA2446983A1 (en) | Programmable logic device including programmable interface core and central processing unit | |
| EP0066605A4 (en) | CHIP TOPOGRAPHY FOR DATA TRANSMISSION CONTROL IN INTEGRATED CIRCUIT TECHNOLOGY. | |
| JP3936191B2 (ja) | 半導体モジュール | |
| JPWO2001042893A1 (ja) | 半導体モジュール | |
| JP4447615B2 (ja) | 半導体モジュール | |
| JP4543755B2 (ja) | 半導体集積回路 | |
| JP2003108441A (ja) | 秘匿データ処理回路 | |
| EP1240668B1 (en) | Method and apparatus for encoding information in an ic package | |
| US6809625B2 (en) | Integrated connector and positive thermal coefficient switch | |
| JP3315768B2 (ja) | 半導体装置 | |
| JPH10269775A5 (ja) | ||
| JP2000252435A (ja) | Ｄｒａｍ混載ａｓｉｃのチップ製品と半導体装置 | |
| CN222214174U (zh) | 半导体器件的共用焊盘区的布线结构及半导体器件 | |
| JPH04336714A (ja) | 半導体装置 | |
| JPS60205786A (ja) | 携帯可能電子装置 | |
| CN1998078A (zh) | 集成电路芯片的单排焊垫结构 | |
| JP3604773B2 (ja) | 半導体集積回路の製造方法 | |
| JPH11354643A (ja) | プリシリコン評価ツール実装構造 | |
| JPS62107362A (ja) | システム構成用ｌｓｉ | |
| JPS6369258A (ja) | 多層配線基板 | |
| JPS60177650A (ja) | 半導体装置およびその製造方法 | |
| JPS59168550A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041227 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |