JP2003109986A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003109986A
JP2003109986A JP2001298639A JP2001298639A JP2003109986A JP 2003109986 A JP2003109986 A JP 2003109986A JP 2001298639 A JP2001298639 A JP 2001298639A JP 2001298639 A JP2001298639 A JP 2001298639A JP 2003109986 A JP2003109986 A JP 2003109986A
Authority
JP
Japan
Prior art keywords
connection pad
semiconductor device
substrate
electrode
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001298639A
Other languages
English (en)
Inventor
Takeshi Kusakabe
武志 日下部
Toshitsune Iijima
利恒 飯嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001298639A priority Critical patent/JP2003109986A/ja
Priority to US10/259,180 priority patent/US6713869B2/en
Publication of JP2003109986A publication Critical patent/JP2003109986A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ワイヤボンディングと配線パターンとの接触
が安定し、ワイヤボンディングと接続パッド間のショー
トを防止できる半導体装置を提供する。 【解決手段】 開口部を有する基板と、基板上に配設さ
れた複数の配線ラインを含む配線パターンと、開口部近
傍で配線ラインのそれぞれの端部と接続された接続パッ
ドの列と、第１方向に沿って配設された複数の電極パッ
ドの列を有し、複数の電極パッドが開口部から露出する
ように基板上に配設された半導体チップと、接続パッド
と電極パッドのそれぞれを接続する複数のワイヤと、を
具備し、接続パッドはその配置間隔が電極パッドの配置
間隔より大きく、接続パッドは、ワイヤと平行になるよ
うにそれぞれ１つのワイヤと接続され、これらワイヤは
それぞれの間隔が電極パッドに近づくに従って小さくな
ることを特徴とする

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば半導体装置
に関し、詳しくは、半導体チップとワイヤを介して接続
される基板側の接続パッドの配置に関する。
【０００２】
【従来の技術】近時、半導体が搭載される半導体機器の
小型、薄型化が要求されている。このような要求を満た
すため、基板上に基板とほぼ同一サイズのチップを配置
した、所謂チップスケールのパッケージ構造の半導体装
置が開発されている。特に高集積化、高性能化、大容量
化を目的とする半導体機器においては、小型で、ボール
・グリッド・アレイタイプの半導体装置が用いられる。
このような半導体装置は、半導体チップと基板とを接続
する際、ワイヤボンディング方式またはビームリードボ
ンディング方式が採用される。
【０００３】図４は、従来の半導体装置の外観を概略的
に示している。図４に示すように、半導体チップ１は、
略中央に直線状に配置された複数の電極パッド２を有す
る。この半導体チップ１は、開口部３を有する例えばシ
ート状の基板４上に、半導体チップ１の能動素子面がこ
の基板４側を向いて配置される。このとき、電極パッド
２が、開口部３から露出するように半導体チップ１が配
置される。これら半導体チップ１と基板４とは、例えば
エラストマ等の接着剤５により相互に接着される。
【０００４】半導体チップ１の電極パッド２は、ボンデ
ィングワイヤ６により、基板４上の図示せぬ接続パッド
部（後に詳述）を介して配線パターン７に接続され、こ
の配線パターン７上にはバンプ等の外部接続端子８が形
成される。９は、ボンディングワイヤ６を封止し、保護
する樹脂であり、１０は配線パターン７上に配置され、
外部と絶縁するための保護膜である。
【０００５】図５は、上記構成の半導体装置の一部を下
から見た状態を概略的に示す平面図であり、電極パッド
２と配線パターン７とを拡大して示す平面図である。図
５に示すように、外部接続端子８と接続された配線パタ
ーン７は、配線ライン部７ａと、上記開口部３の近傍に
位置する接続パッド部７ｂとから構成される。この接続
パッド部７ｂは、電極パッド２が配列される方向に対し
て一律にほぼ垂直となるように形成される。接続パッド
部７ｂは、開口部３から露出された電極パッド２とボン
ディングワイヤ６により接続される。このボンディング
ワイヤ６も、電極パッド２の配列方向に対して一律にほ
ぼ垂直となる。
【０００６】近時、半導体チップの小型化により、一般
に電極パッド２の各パッド間のピッチは狭くされ、例え
ば６０μｍ程度である。一方、接続パッド部７ｂ間のピ
ッチは、隣接する接続パッド部７ｂとの接触を防ぐなど
の理由により、例えば１００μｍ程度とされている。
【０００７】
【発明が解決しようとする課題】ところで上記したよう
に、各電極パッド２間のピッチと、各接続パッド部７ｂ
間ピッチとは、長さが異なる。このため、配線パターン
７の引き回しによっては、図５に示すように、配線ライ
ン部７ａが密集する部分１１が生じる。この部分におい
て、配線ライン部７ａ同士の接触を回避するため、配線
ライン部７ａを細く形成する。
【０００８】しかし、配線ライン部７ａを細くすると、
抵抗値が増大する。また、微細化の困難さにより、半導
体装置の歩留りが低下する。
【０００９】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、配線パター
ンの密集部分が形成されることを避け、歩留りの向上が
可能な半導体装置を提供しようとするものである。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
上記課題を解決するため、開口部を有する基板と、前記
基板上に配設された複数の配線ラインを含む配線パター
ンと、前記開口部近傍で前記配線ラインのそれぞれの端
部と接続された接続パッドの列と、第１方向に沿って配
設された複数の電極パッドの列を有し、前記複数の電極
パッドが前記開口部から露出するように前記基板上に配
設された半導体チップと、前記接続パッドと前記電極パ
ッドのそれぞれを接続する複数のワイヤと、を具備し、
前記接続パッドはその配置間隔が前記電極パッドの配置
間隔より大きく、前記接続パッドは、前記ワイヤと平行
になるようにそれぞれ１つの前記ワイヤと接続され、こ
れら前記ワイヤはそれぞれの間隔が前記電極パッドに近
づくに従って小さくなることを特徴とする更に、本発明
に係る実施の形態には種々の段階の発明が含まれてお
り、開示される複数の構成要件における適宜な組み合わ
せにより種々の発明が抽出され得る。例えば、実施の形
態に示される全構成要件から幾つかの構成要件が省略さ
れることで発明が抽出された場合、その抽出された発明
を実施する場合には省略部分が周知慣用技術で適宜補わ
れるものである。
【００１１】
【発明の実施の形態】本発明者等は、本発明の開発の過
程において、図５を参照して述べたような配線ライン部
７ａが過度に密集することを回避することが可能な半導
体装置について研究した。その結果、本発明者等は、以
下に述べるような知見を得た。
【００１２】すなわち、図６に示すように、接続パッド
部７ｂの列の長さを、図５に示す半導体装置における接
続パッド部７ｂの長さより長くするか、あるいは電極パ
ッド２の列中の端部の電極パッドより、外側に接続パッ
ド部７ｂを配置する。加えて、配線ライン部７ａに角度
を付けて形成した上で、配線ライン部７ａと接続パッド
部７ｂとを接続する。したがって、ボンディングワイヤ
６は、電極パッド２が配列される方向に対して角度を有
する。
【００１３】上記したような構成とすることにより、配
線ライン部７ａが密集することを避けることができる。
したがって、配線ライン部７ａを過度に微細化する必要
がなくなり、設計に対する制限が緩和されるとともに、
配線ライン部７ａの抵抗値が増大することを回避でき
る。
【００１４】しかしながら、上記構成の半導体装置で
は、以下に示すような問題を生じる。すなわち、図６に
示すように、ボンディングワイヤ６が、隣接する接続パ
ッド部７ｂに接触してしまう。このため、この部分でシ
ョートし、半導体装置の信頼性が低下する。
【００１５】図７は、接続パッド部７ｂとボンディング
ワイヤ６とを拡大して示している。ボンディングワイヤ
６と接続パッド部７ｂとは、一般にボンディングワイヤ
６の端部６ａが、接続パッド部７ｂ上に例えばキャピラ
リにより押圧されて接着される。このため、図７に見ら
れるように、ボンディングワイヤ６と接続パッド部７ｂ
との方向が一致していない場合、端部６ａの一部が接続
パッド部７ｂの外部にはみ出してしまうことがある。こ
の結果、ボンディングワイヤ６と接続パッド部７ｂとの
接続が不安定となる。
【００１６】以下に、このような知見に基づいて構成さ
れた本発明の実施の形態について図面を参照して説明す
る。なお、以下の説明において、略同一の機能及び構成
を有する構成要素については、同一符号を付し、重複説
明は必要な場合にのみ行う。
【００１７】図１は、本発明に係る半導体装置の一部を
下から見た状態を概略的に示す平面図であり、電極パッ
ド２と配線パターン７とを拡大して示す平面図である。
この半導体装置のその他の構成は、図４に示す従来の半
導体装置と同一の構造であり、説明は省略する。
【００１８】図１に示すように、開口部３から、例えば
ＦＣＲＡＭ（Fast-Cycle Random Access Memory）等を
含む半導体チップ１の面上に配置された電極パッド２の
列が露出される。ＦＣＲＡＭとは、パイプライン動作を
するＲＡＭである。基板４の上辺に沿って、例えば千鳥
状（格子状）に複数の外部接続端子８が形成される。外
部接続端子８と接続された配線パターン７は、複数の配
線ライン部７ａと、開口部３の近傍に位置し、面積が配
線ライン部７ａより大きい複数の接続パッド部７ｂとか
ら構成される。接続パッド部７ｂと電極パッド２とは、
ボンディングワイヤ６によりそれぞれ接続される。
【００１９】上記接続パッド部７ｂは列状に配置され、
上記接続パッド部７ｂ相互の間隔は、電極パッド２の相
互の間隔より大きい。このため、接続パッド部７ｂの列
の長手方向の長さは、電極パッド２の列の長手方向の長
さより長い。また、電極パッド２は、全体が扇形状の輪
郭に沿って、且つボンディングワイヤ６の長手方向に沿
って、すなわちボンディングワイヤ６と平行に、所定の
長さを持って配置される。このため、各ボンディングワ
イヤ６及び接続パッド部７ｂは、それぞれが電極パッド
２の配列される方向に対して異なる角度を有する。
【００２０】上記ボンディングワイヤ６相互の間隔は、
電極パッド２に近づくに従って小さくなる。また、各電
極パッド２と接続部７ｂとの距離に応じて、各ボンディ
ングワイヤ６の長さは一般に異なり、扇形状の端部のボ
ンディングワイヤは、扇形状の中央近傍のボンディング
ワイヤ６より長い。
【００２１】本発明の実施形態によれば、列状に配置さ
れた接続パッド部７ｂの列の長手方向の長さは、電極パ
ッド２の列の長手方向の長さより長く形成される。ま
た、電極パッド２は、全体が扇形状の輪郭に沿って、且
つボンディングワイヤ６の長手方向に沿って所定の長さ
を持って配置される。このため、ボンディングワイヤ６
が、隣接する接続パッド７ｂと接触することを回避でき
る。
【００２２】また、ボンディングワイヤ６と接続パッド
部７ｂとが、図２に示すように同じ方向に形成される。
このため、ボンディングワイヤ６を接続パッド部７ｂに
固着する際、図７に示すようにボンディングワイヤ６の
一部が接続パッド部７ｂからはみ出すことを回避でき、
安定して接続できる。したがって、半導体装置の信頼性
が向上する。
【００２３】図３（ａ）は、接続パッド部７ｂを電極パ
ッド２の配列方向に対して垂直に配置した場合の電流経
路を示しており、図３（ｂ）は、本発明に係る半導体装
置の電流経路を示している。図３（ａ）に示す電流経路
は、接続パッド部７ｂ上において、接続パッド部７ｂと
接続される配線ライン部７ａが接続パッド部７ｂに入射
する方向と、ボンディングワイヤ６との方向が一致して
いない。このため、接続パッド部７ｂ上において、電流
経路が長くなる。これは、高速動作が要求される近時の
半導体装置にとって、好ましくない。これに対し、図３
（ｂ）に示すように、本発明に係る半導体装置の電流経
路は、接続パッド部７ｂと接続される配線ライン部７ａ
が接続パッド部７ｂに入射する方向と、ボンディングワ
イヤ６との方向が一致する。このため、電流経路は最短
となる。このため、半導体装置の動作速度を向上でき
る。
【００２４】その他、本発明の思想の範疇において、当
業者であれば、各種の変更例及び修正例に想到し得るも
のであり、それら変更例及び修正例についても本発明の
範囲に属するものと了解される。
【００２５】
【発明の効果】以上、詳述したように本発明によれば、
ワイヤボンディングと配線パターンとの接触が安定し、
ワイヤボンディングと接続パッド間のショートを防止で
きる半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一部を下から見た状
態を概略的に示す平面図。
【図２】接続パッド部とボンディングワイヤとの接続部
分を概略的に示す図。
【図３】電流経路を概略的に示す図。
【図４】従来及び本発明に係る半導体装置の外観を概略
的に示す図。
【図５】従来の半導体装置の一部を下から見た状態を概
略的に示す平面図。
【図６】接続パッド部の列を長くした場合の問題点を説
明するための図。
【図７】接続パッド部とボンディングワイヤとの方向が
不一致の場合の問題点を示す図。
【符号の説明】
１…半導体チップ、 ２…電極パッド、 ３…開口部、 ４…基板、 ６…ボンディングワイヤ、 ７…配線パターン、 ７ａ…配線ライン部、 ７ｂ…接続パッド部、 ８…外部接続端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯嶋 利恒 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5F044 AA05 EE02 HH00

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】開口部を有する基板と、 前記基板上に配設された複数の配線ラインを含む配線パ
    ターンと、 前記開口部近傍で前記配線ラインのそれぞれの端部と接
    続された接続パッドの列と、 第１方向に沿って配設された複数の電極パッドの列を有
    し、前記複数の電極パッドが前記開口部から露出するよ
    うに前記基板上に配設された半導体チップと、 前記接続パッドと前記電極パッドのそれぞれを接続する
    複数のワイヤと、を具備し、 前記接続パッドはその配置間隔が前記電極パッドの配置
    間隔より大きく、前記接続パッドは前記ワイヤと平行に
    なるようにそれぞれ１つの前記ワイヤと接続され、これ
    ら前記ワイヤはそれぞれの間隔が前記電極パッドに近づ
    くに従って小さくなることを特徴とする半導体装置。
  2. 【請求項２】前記接続パッドが並列している領域の端部
    にある接続パッドに接続された前記ワイヤは、前記領域
    の中央部にある接続パッドに接続された前記ワイヤより
    長いことを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】前記外部接続端子は千鳥状に配列されてい
    ることを特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】前記半導体チップは、ＦＣＲＡＭであるこ
    とを特徴とする請求項１乃至３のいずれかに記載の半導
    体装置。
JP2001298639A 2001-09-27 2001-09-27 半導体装置 Pending JP2003109986A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001298639A JP2003109986A (ja) 2001-09-27 2001-09-27 半導体装置
US10/259,180 US6713869B2 (en) 2001-09-27 2002-09-27 Wiring pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001298639A JP2003109986A (ja) 2001-09-27 2001-09-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2003109986A true JP2003109986A (ja) 2003-04-11

Family

ID=19119511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298639A Pending JP2003109986A (ja) 2001-09-27 2001-09-27 半導体装置

Country Status (2)

Country Link
US (1) US6713869B2 (ja)
JP (1) JP2003109986A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3959330B2 (ja) 2002-10-01 2007-08-15 株式会社東芝 配線基板及び半導体装置
US20060028228A1 (en) * 2004-08-05 2006-02-09 Bor-Doou Rong Test pads for IC chip
JP2011014576A (ja) * 2009-06-30 2011-01-20 Renesas Electronics Corp 半導体チップ、半導体ウエハ、及び半導体チップの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211191A (ja) 1991-11-20 1993-08-20 Nec Corp 集積回路装置
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
US6429528B1 (en) * 1998-02-27 2002-08-06 Micron Technology, Inc. Multichip semiconductor package
JPH11284006A (ja) * 1998-03-31 1999-10-15 Fujitsu Ltd 半導体装置
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
SG87769A1 (en) * 1998-09-29 2002-04-16 Texas Instr Singapore Pte Ltd Direct attachment of semiconductor chip to organic substrate
US6218202B1 (en) * 1998-10-06 2001-04-17 Texas Instruments Incorporated Semiconductor device testing and burn-in methodology
US6534861B1 (en) * 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
US6190943B1 (en) * 2000-06-08 2001-02-20 United Test Center Inc. Chip scale packaging method
US6326700B1 (en) * 2000-08-15 2001-12-04 United Test Center, Inc. Low profile semiconductor package and process for making the same
US6392291B1 (en) * 2001-03-16 2002-05-21 Micron Technology, Inc. Semiconductor component having selected terminal contacts with multiple electrical paths

Also Published As

Publication number Publication date
US6713869B2 (en) 2004-03-30
US20030071364A1 (en) 2003-04-17

Similar Documents

Publication Publication Date Title
US8053278B2 (en) Multi-chip package type semiconductor device
US6650008B2 (en) Stacked semiconductor packaging device
US8169061B2 (en) Stacked chip package structure with leadframe having bus bar
JP3611455B2 (ja) ボールグリッドアレイパッケージ
KR101544508B1 (ko) 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지
JP2001102515A (ja) 半導体装置
JP2007103423A (ja) 半導体装置及びその製造方法
US20040130036A1 (en) Mult-chip module
JP2002093942A (ja) 半導体装置およびその製造方法
JP2005026582A (ja) 半導体装置及びその半導体装置の製造方法
US8378507B2 (en) Semiconductor device and method of bonding wires between semiconductor chip and wiring substrate
JP2003109986A (ja) 半導体装置
JP4251164B2 (ja) 半導体装置および半導体チップ
US6674163B1 (en) Package structure for a semiconductor device
US20170040289A1 (en) Semiconductor package
JP2005116916A (ja) 半導体装置及びその製造方法
JP2004047715A (ja) 半導体接続中継部材及び半導体装置
US20090289358A1 (en) Semiconductor device, method of manufacturing the same, and substrate
JP2001118954A (ja) 半導体装置
JP2001298039A (ja) 半導体装置
JP3965767B2 (ja) 半導体チップの基板実装構造
JPH11340410A (ja) 集積回路の実装構造
JP2007273876A (ja) 半導体装置の製造方法及び半導体装置
JP2002313934A (ja) 半導体装置
US20100013083A1 (en) Semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060829