JPH11284006A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11284006A
JPH11284006A JP10087003A JP8700398A JPH11284006A JP H11284006 A JPH11284006 A JP H11284006A JP 10087003 A JP10087003 A JP 10087003A JP 8700398 A JP8700398 A JP 8700398A JP H11284006 A JPH11284006 A JP H11284006A
Authority
JP
Japan
Prior art keywords
tape
semiconductor device
electrode
semiconductor chip
shaped substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10087003A
Other languages
English (en)
Other versions
JPH11284006A5 (ja
Inventor
Akira Takashima
晃 高島
Fumihiko Taniguchi
文彦 谷口
Toshihisa Higashiyama
敏久 東山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10087003A priority Critical patent/JPH11284006A/ja
Priority to US09/274,939 priority patent/US6160313A/en
Priority to KR1019990010808A priority patent/KR100313826B1/ko
Priority to TW088104943A priority patent/TW413911B/zh
Publication of JPH11284006A publication Critical patent/JPH11284006A/ja
Publication of JPH11284006A5 publication Critical patent/JPH11284006A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は半導体チップを搭載する基板として可
撓性を有する基板を用いた半導体装置に関し、チップシ
ュリンク及び半導体装置の小型化に対応することを課題
とする。 【解決手段】テープ22と、電極パッド25A が形成された
半導体チップ24と、半導体チップ24とワイヤ34により電
気的に接続されるボンディングパッド32A,32B と、テー
プ22の裏面22b にグリッド状に列設された半田ボール26
と、テープ22の表面22a 上に半田ボール26と電気的に接
続されよう配設された電極パターン30とを具備する半導
体装置において、ボンディングパッド32A,32B と電極パ
ターン30とを配線パターン33により電気的に接続すると
共に、隣接して配設された一対の電極パターン30の列の
間（第１列と第２列との間、及び第２列と第３列との
間）に、ボンディングパッド32A,32B を分散させて列設
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特に半導体チップを搭載する基板として可撓性を有する
テープ状基板を用いた半導体装置及びその製造方法に関
する。近年、高集積化，高速化及びハイパワー化に対応
でき、しかも低コストなパッケージ構造を有した半導体
装置が求められている。
【０００２】これらの要求に対処すべくファインピッチ
化されたＦＢＧＡ(Fine pitch BallGrid Array)タイプ
のパッケージ構造が開発され、各種の電子機器に使用さ
れ、注目されるようになってきている。また、ＦＢＧＡ
パッケージの中でも、基板としてテープを用いることに
より、更なるフィンピッチ化を図ったパッケージ構造が
注目されている。
【０００３】
【従来の技術】図１１は、従来のＦＢＧＡタイプのパッ
ケージ構造を有する半導体装置１を示している。同図に
示す半導体装置１は、大略するとテープ２，半導体チッ
プ４，半田ボール６，及び封止樹脂８等により構成され
ている。テープ２は例えばポリイミド樹脂により形成さ
れており、図１２に示すように、その表面２ａには電極
パターン１０，ボンディングパッド１２が形成されると
共に半導体チップ４が搭載される。電極パターン１０及
びボンディングパッド１２は、テープ２に銅膜を形成し
た後、エッチング等により所定のパターンに形成したも
のである。また、電極パターン１０とボンディングパッ
ド１２は、配線パターン１３により電気的に接続されて
いる。
【０００４】また、図１３に示すように、半導体チップ
４に形成された電極パッド５とボンディングパッド１２
との間には、ワイヤ１４が配設されている。これによ
り、半導体チップ４と電極パターン１０は、ワイヤ１
４，ボンディングパッド１２，及び配線パターン１３を
介して電気的に接続された構成となっている。更に、ま
た、テープ２の電極パターン１０と対向する位置には、
テープ２を貫通する孔部１６が形成されている。この孔
部１６は、例えばテープ２に対してレーザ加工を実施す
ることにより形成される。
【０００５】一方、テープ２の裏面２ｂには、半田ボー
ル６が配設されている。この半田ボール６は、前記した
孔部１６の形成位置に配設されており、この孔部１６を
介して電極パターン１０に接合された構成とされてい
る。即ち、半田ボール６は電極パターン１０に接合する
ことにより、テープ２に固定された構成とされている。
この半田ボール６を電極パターン１０に接合する方法と
しては、先ず電パターン１０，孔部１６が形成されたテ
ープ２を表裏逆とした後、球状の半田ボール６を孔部１
６の上部に載置する。次に、加熱処理を行うことにより
半田ボール６を溶融してその一部を孔部１６内に流入さ
せる。
【０００６】続いて、冷却処理を行うことにより半田を
硬化させ、半田ボール６を電極パターン１０に固着させ
る。以上の処理を実施することにより、半田ボール６は
電極パターン１０に接合されていた。尚、半田ボール６
の孔部１６より突出した部分は、溶融時に発生する表面
張力により自然に球状に形成される。上記のように、半
導体装置１を基板としてテープ２を用いたＦＢＧＡ構造
とすることにより、半田ボール６のファインピッチ化を
図ることができるため、半導体チップ４の高密度化、及
び半導体装置１の小型化に対応することができる。
【０００７】
【発明が解決しようとする課題】ここで、従来のＦＢＧ
Ａ構造の半導体装置１における、電極パターン１０及び
ボンディングパッド１２の形成位置に注目する。一般に
半田ボール６はグリッド状（格子状）に列設されてお
り、図１１乃至図１３に示す例では、テープ２の外周縁
から内側に向け４列の半田ボール６が列設された構成と
されている。従って、半田ボール６の形成位置と対応す
るよう配設される電極パターン１０もグリッド状に４列
配設された構成となっている。
【０００８】これに対し、ワイヤ８が接続されるボンデ
ィングパッド１２は、従来ではボンディングパッド１２
の列数に係わりなく常に１例で形成されていた。具体的
には、図１２に示す例では、電極パターン１０の第１列
と第２列の間位置に１例に集約的に形成された構成とさ
れていた。従って、電極パターン１０とボンディングパ
ッド１２とを接続する配線パターン１３は、電極パター
ン１０の間を縫って引き回された構成とされていた。
【０００９】しかるに、チップシュリンク（半導体チッ
プ４の小型化）が急速な進展に伴い、電極パッド５のパ
ッドピッチは狭く（例えば、 100μｍ〜90μｍ）なる傾
向にあり、これにより隣接したワイヤ１４の距離も短く
なり、ワイヤーフロー等によりワイヤーショートが発生
するおそれがあるという問題点があった。また、上記の
チップシュリンクに伴う多ピン化及び半導体装置１に対
する小型化の要求に対応すべく、近年では半田ボール６
及び電極パターン１０を半導体チップ４の下部にも配設
する構造が採用されるようになってきている。このよう
に、電極パターン１０が半導体チップ４に近接した構成
では、ボンディングパッド１２と電極パッド１０とが離
間してしまう場合が生じ、よってテープ２上に形成され
る配線パターン１３の数が増大する。
【００１０】しかるに、隣接する電極パターン１０の離
間距離はファイン化により小さく設定されており、よっ
て配線パターン１３は微細化しテープ２上へのパターニ
ングが困難となり、また配線パターン１３が微細化して
その形成時における歩留りが低下してしまうという問題
点が発生する。本発明は上記の点に鑑みてなされたもの
であり、チップシュリンク及び半導体装置の小型化に対
応しうる半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明では、テープ状基板と、前記テープ状基板の
表面に搭載されると共に、電極パッドが形成された半導
体チップと、前記テープ状基板の表面に形成されると共
に、前記半導体チップとワイヤにより電気的に接続され
るボンディングパッドと、前記テープ状基板の裏面にグ
リッド状に列設されたボールバンプと、前記テープ状基
板の表面上の前記ボールバンプの形成位置に対応するよ
う列設されており、前記テープ状基板に形成された孔部
を介して前記ボールバンプと電気的に接続した電極パタ
ーンとを具備する半導体装置において、前記ボンディン
グパッドと前記電極パターンとを配線パターンにより電
気的に接続すると共に、隣接して配設された一対の前記
電極パターンの列の間に、前記ボンディングパッドを分
散させて列設したことを特徴とするものである。
【００１２】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記半導体チップに形
成した前記電極パッドを千鳥状に配設したことを特徴と
するものである。また、請求項３記載の発明では、前記
請求項１または２記載の半導体装置において、隣接する
前記ワイヤ間でワイヤ高さを異ならせた構成としたこと
を特徴とするものである。
【００１３】また、請求項４記載の発明では、テープ状
基板と、前記テープ状基板の表面に搭載されると共に、
電極パッドが形成された半導体チップと、前記テープ状
基板の表面に形成されると共に、前記半導体チップとワ
イヤにより電気的に接続されるボンディングパッドと、
前記テープ状基板の裏面にグリッド状に列設されたボー
ルバンプと、前記テープ状基板の表面上の前記ボールバ
ンプの形成位置に対応するよう列設されており、前記テ
ープ状基板に形成された孔部を介して前記ボールバンプ
と電気的に接続した電極パターンとを具備する半導体装
置において、前記ボンディングパッドと前記電極パター
ンとを電気的に接続すると共に、隣接して配設された一
対の前記電極パターンの列の間に、前記ボンディングパ
ッドを千鳥状に配設したことを特徴とするものである。
【００１４】また、請求項５記載の発明では、前記請求
項３記載の半導体装置において、前記半導体チップに形
成した前記電極パッドを千鳥状に配設すると共に、隣接
する前記ワイヤ間でワイヤ高さを異ならせた構成とした
ことを特徴とするものである。
【００１５】また、請求項６記載の発明では、テープ状
基板と、前記テープ状基板の表面に搭載されると共に、
電極パッドが形成された半導体チップと、前記テープ状
基板の裏面にグリッド状に列設されたボールバンプと、
前記テープ状基板の表面上の前記ボールバンプの形成位
置に対応するよう列設されており、前記テープ状基板に
形成された孔部を介して前記ボールバンプと電気的に接
続した電極パターンとを具備する半導体装置において、
前記電極パッドと前記電極パターンとをワイヤにより電
気的に接続したことを特徴とするものである。
【００１６】更に、請求項７記載の発明では、前記請求
項１乃至６のいずれかに記載の半導体装置において、前
記テープ状基板の前記半導体チップの搭載位置に対応す
る裏面に放熱用ボールバンプを形成し、該放熱用ボール
バンプを前記半導体チップに熱的に接続した構成とした
ことを特徴とするものである。
【００１７】上記した各手段は、次のように作用する。
請求項１記載の発明によれば、ボンディングパッドと電
極パターンとを電気的に接続すると共に、隣接して配設
された一対の電極パターンの列の間に、ボンディングパ
ッドを分散させて列設したことにより、各ボンディング
パッドの配設ピッチに余裕を持たせることが可能とな
り、配線パターンの配線幅及びパターン形状に自由度を
持たせることができる。これにより、チップシュリンク
及び半導体装置の小型化に対応しつつ、半導体装置の歩
留りの向上を図ることができる。
【００１８】また、請求項２記載の発明によれば、半導
体チップに形成した電極パッドを千鳥状に配設したこと
により、電極パッドの実質的な配設ピッチが広がり、半
導体チップ側におけるワイヤのボンディング位置に余裕
を持たせることができる。これにより、半導体チップの
電極数が増大しても確実にワイヤボンディングを行うこ
とが可能となる。
【００１９】また、請求項３記載の発明によれば、隣接
するワイヤ間でワイヤ高さを異ならせた構成としたこと
により、隣接するワイヤはその高低差により互いにワイ
ヤーショートすることを防止することができる。また、
請求項４記載の発明によれば、ボンディングパッドと電
極パターンとを電気的に接続すると共に、隣接して配設
された一対の電極パターンの列の間にボンディングパッ
ドを千鳥状に配設したことにより、ボンディングパッド
の実質的な配設ピッチが広がり、テープ状基板側におけ
るワイヤのボンディング位置に余裕を持たせることがで
きる。これにより、ボンディングパッド数が増大しても
確実にワイヤボンディングを行うことが可能となる。
【００２０】また、請求項５記載の発明によれば、半導
体チップに形成した電極パッドを千鳥状に配設すると共
に、隣接するワイヤ間でワイヤ高さを異ならせた構成と
したことにより、半導体チップ側においても電極数の増
大に対応することができ、かつワイヤ間におけるワイヤ
ーショートの発生を防止することができる。
【００２１】また、請求項６記載の発明によれば、電極
パッドと電極パターンとをワイヤにより電気的に接続し
たことにより、ボンディングパッドは不要となり、テー
プ状基板側におけるワイヤのボンディング位置に更に余
裕を持たせることができ、配線パターンの配線幅及びパ
ターン形状に更に自由度を持たせることが可能となる。
【００２２】更に、請求項７記載の発明によれば、テー
プ状基板の半導体チップの搭載位置に対応する裏面に放
熱用ボールバンプを形成し、この放熱用ボールバンプを
半導体チップに熱的に接続した構成としたことにより、
半導体チップで発生した熱は放熱用ボールバンプを介し
て外部に放熱することができ、よって放熱効率の向上を
図ることができる。
【００２３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１及び図２は、本発明の第１
実施例である半導体装置２０Ａを説明するための図であ
る。図１は半導体装置２０Ａの要部を拡大して示す側断
面図であり、図２は封止樹脂２８を取り除いた状態の平
面図である。
【００２４】各図に示されるように、本実施例に係る半
導体装置２０ＡはＦＢＧＡタイプのパッケージ構造を有
しておりファインピッチ化が図られている。この半導体
装置２０Ａは、大略するとテープ２２（テープ状基
板），半導体チップ２４，半田ボール２６（ボールバン
プ），及び封止樹脂２８等により構成されている。テー
プ２２は例えばポリイミド樹脂により形成された平板状
の基板であり、その表面２２ａには半導体チップ２４，
封止樹脂２８，電極パターン３０，及びボンディングパ
ッド３２Ａ，３２Ｂ等が配設されている。また、テープ
２２の裏面には、半田ボール２６が配設されている。
【００２５】電極パターン３０及びボンディングパッド
３２Ａ，３２Ｂは、銅膜上に金メッキを施した構成とさ
れており、更にその上部に半田及び金との接合性の良好
な金属が被膜されている。電極パターン３０の形成位置
は、後述する半田ボール２６の配設位置と対向する位置
に選定されている。また、電極パターン３０とボンディ
ングパッド３２Ａ，３２Ｂは、テープ２２の表面２２ａ
に電極パターン３０及びボンディングパッド３２Ａ，３
２Ｂと一体的に形成された配線パターン３３（図２参
照）により、電気的に接続された構成とされている。
【００２６】一方、半導体チップ２４は接着剤２３によ
りテープ２２に固定されており、この半導体チップ２４
に形成されている電極パッド２５Ａとボンディングパッ
ド３２Ａ，３２Ｂとの間には、金線よりなるワイヤ３４
が配設されている。本実施例では、電極パッド２５Ａが
チップ外周に沿って１列に配設された半導体チップ２４
を例に挙げている（以下、電極パッド２５Ａを１列状電
極パッド２５Ａという）。
【００２７】このワイヤ３４は、ワイヤボンディング装
置を用いて配設されている。これにより、半導体チップ
２４は、ワイヤ２４、ボンディングパッド３２Ａ，３２
Ｂ、及び配線パターン３３を介して電極パターン３０に
電気的に接続された構成となる。また、テープ２２の電
極パターン３０と対向する位置には、テープ２２を裏面
２２ｂから表面２２ａに貫通する孔部３６が形成されて
いる。この孔部３６は、例えばテープ２２に対してレー
ザ加工を実施することにより形成される。
【００２８】半田ボール２６は、前記のようにテープ２
２の裏面２２ｂに配設されており、半導体装置２０Ａの
外部接続端子として機能するものである。前記のよう
に、半田ボール２６は孔部３６の形成位置、即ち電極パ
ターン３０の形成位置に配設されている。この半田ボー
ル２６は、テープ２２の裏面から突出した球状のボール
部と、孔部３６内に位置する柱状部とを有した構成とさ
れている。
【００２９】続いて、上記構成とされた半導体装置２０
Ａの製造方法について、簡単に説明する。半導体装置２
０Ａを製造するには、テープ２２を用意する。このテー
プ２２は製造工程開始前においては、その表面２２ａ及
び裏面２２ｂには何も形成されていない。このテープ２
２には、先ずパターン形成工程が実施され、メッキ等法
を用いてテープ２２の表面２２ａ及び裏面２２ｂに銅膜
を形成する。その後に、ホトリソグラフィー技術，エッ
チング技術を用い、テープ２２の表面２２ａに所定パタ
ーン形状の電極パターン３０、ボンディングパッド３２
Ａ，３２Ｂ、及び配線パターン３３を形成する。
【００３０】上記のように、パターン形成工程では、テ
ープ２２の表面２２ａに一括的に電極パターン３０、ボ
ンディングパッド３２Ａ，３２Ｂ、及び配線パターン３
３を形成するため、後述するようにボンディングパッド
３２Ａ，３２Ｂを複数列（本実施例では２列）に分散さ
せて形成しても、新たな製造工程は不要であり製品コス
トの上昇してしまうようなことはない。
【００３１】上記のパターン形成工程が終了すると、続
いて孔部形成工程が実施されテープ２２をレーザ加工機
に装着し、レーザ光を用いて孔部３６を形成する。この
孔部形成工程が終了すると、続いてテープ２２の表面２
２ａに接着剤２３を用いて半導体チップ２４を搭載する
と共に、この半導体チップ２４とボンディングパッド３
２Ａ，３２Ｂとの間にワイヤ３４を配設する素子搭載工
程が実施される。このワイヤ３４の配設は、ワイヤボン
ディング装置を用いて実施される。
【００３２】続いて、封止工程が実施され、テープ２２
の表面２２ａの上部には、半導体チップ２４、電極パタ
ーン３０、ボンディングパッド３２Ａ，３２Ｂ、及びワ
イヤ３４を覆うよう封止樹脂２８が配設される。この封
止樹脂２８は、周知のモールド技術を用いて形成され
る。この封止工程が終了すると、続いてバンプ配設工程
が実施され、球状の半田ボール２６を孔部３６を介して
電極パターン３０に電気的に接続する。具体的には、テ
ープ２２を表裏逆とした後、球状の半田ボール２６を孔
部３６の上部に載置する。次に、加熱処理を実施して半
田ボール２６を溶融し、その一部を孔部３６内に流入さ
せることにより柱上部を形成し、その後冷却処理を行
う。
【００３３】上記の処理を実施することにより、孔部３
６内に流入した半田は電極パターン３０と接合され、電
気的及び機械的に接続された構成となる。また、半田ボ
ール２６のテープ２２から突出した部分は、半田が溶融
することにより発生する表面張力により自然に球状状に
形成され球状部が形成される。以上説明した一連の処理
を実施することにより、図１及び図２に示す半導体装置
２０Ａが製造される。
【００３４】続いて、本実施例の要部となるボンディン
グパッド３２Ａ，３２Ｂの構造について、図１１乃至図
１３に示した従来構成の半導体装置１と比較しつつ、以
下説明する。図１２及び図１３に示されるように、従来
の半導体装置１ではボンディングパッド１２は１例（図
示される例では、８個のボンディングパッド１２が１
列）に集約されて電極パターン１０の各列の間に配設さ
れた構成とされていた。
【００３５】これに対し、本実施例では、隣接して配設
された一対の電極パターン３０の列の間に、ボンディン
グパッド３２Ａ，３２Ｂを分散させて列設した構成とさ
れている。即ち、図２に示される例では、合計８個存在
するボンディングパッドを夫々４個つづ１列をなすボン
ディングパッド３２Ａ，３２Ｂに分散させ、電極パター
ン３０の第１列と第２列の間に分散された第１のボンデ
ィングパッド３２Ａの列を配設し、電極パターン３０の
第２列と第３列の間に分散された第２のボンディングパ
ッド３２Ｂの列を配設した構成としている。
【００３６】このように、一対の電極パターン３０の列
の間に、ボンディングパッド３２Ａ，３２Ｂを分散させ
て列設したことにより、各ボンディングパッド３２Ａ，
３２Ｂの配設ピッチに余裕を持たせることが可能とな
る。即ち、図中矢印Ｐ１で示すボンディングパッド３２
Ａ，３２Ｂの配設ピッチを長くすることができる。ま
た、隣接した電極パターン３０の間に配設される配線パ
ターン３３の数を少なくすることができる。具体的に
は、図１２に示されるように、従来では最高で一対の隣
接する電極パターン１０の間に２本配設されていた配線
パターン１３を、本実施例では一対の電極パターン３０
の間に１本の配線パターン３３を配設することで、全て
の電極パターン３０とボンディングパッド３２Ａ，３２
Ｂとを電気的に接続することができる。
【００３７】よって、本実施例の構成とすることによ
り、配線パターン３０の配線幅及びパターン形状に自由
度を持たせることが可能となり、チップシュリンク及び
半導体装置２０Ａの小型化に対応することができ、かつ
半導体装置２０Ａ（配線パターン３０）の歩留りの向上
を図ることができる。続いて、本発明の第２実施例につ
いて説明する。
【００３８】図３及び図４は、本発明の第２実施例であ
る半導体装置２０Ｂを示している。図３は半導体装置２
０Ｂの要部を拡大して示す側断面図であり、図４は封止
樹脂２８を取り除いた状態の平面図である。尚、図３及
び図４において、先に図１及び図２を用いて説明した第
１実施例に係る半導体装置２０Ａと同一構成についは同
一符号を付してその説明を省略する。また、以下説明す
る各実施例においても同様とする。
【００３９】前記した第１実施例に係る半導体装置２０
Ａでは、半導体チップ２４に形成された電極パッドがチ
ップ外周に沿って１列に配設された１列状電極パッド２
５Ａを用いた構成とされていた。また、第１実施例で
は、１列状電極パッド２５Ａとボンディングパッド３２
Ａ，３２Ｂを接続するワイヤ３４の高さは、全て同一の
高さを有する構成とされていた。
【００４０】これに対し、本実施例に係る半導体装置２
０Ｂでは、半導体チップ２４に形成される電極パッド２
５Ｂを千鳥状に配設する（以下、この電極パッド２５Ｂ
を千鳥状電極パッド２５Ｂという）と共に、ワイヤ３４
Ａ，３４Ｂの高さを異ならせ、高いワイヤ３４Ａと低い
ワイヤ３４Ｂが交互に配設されるよう構成したことを特
徴とするものである。
【００４１】このように、半導体チップ２４に形される
電極パッドを千鳥状電極パッド２５Ｂとするこにより、
第１実施例のような１列状電極パッド２５Ａに比べ、隣
接する千鳥状電極パッド２５Ｂの実質的な配設ピッチ
（図４に矢印Ｐ２で示す）を広くすることができ、よっ
て半導体チップ側におけるワイヤ３４Ａ，３４Ｂのボン
ディング位置に余裕を持たせることができる。これによ
り、半導体チップ２４の電極数が増大しても確実にワイ
ヤボンディングを行うことが可能となる。
【００４２】また、高いワイヤ３４Ａと低いワイヤ３４
Ｂとを交互に配設し、隣接するワイヤ３４Ａ，３４Ｂ間
で高さを異ならせたことにより、隣接するワイヤ３４
Ａ，３４Ｂは、その高低差により互いにワイヤーショー
トすることを防止することができる。よって、半導体チ
ップ２４の電極数が増大しても、チップ側においてワイ
ヤ３４Ａ，３４Ｂのワイヤーショートは発生しないた
め、半導体チップ２４のチップシュリンクに十分に対応
することが可能となる。
【００４３】続いて、本発明の第３実施例について説明
する。図５及び図６は、本発明の第３実施例である半導
体装置２０Ｃを示している。図５は半導体装置２０Ｃの
要部を拡大して示す側断面図であり、図６は封止樹脂２
８を取り除いた状態の平面図である。前記した第２実施
例に係る半導体装置２０Ｂでは、半導体チップ２４に設
けられる電極パッドを千鳥状電極パッド２５Ｂとした
が、本実施例に係る半導体装置２０Ｃでは、ボンディン
グパッド３２Ｃを千鳥状に配設した（以下、このボンデ
ィングパッド３２Ｃを千鳥状ボンディングパッド３２Ｃ
という）ことを特徴とするものである。
【００４４】具体的には、本実施例では、電極パターン
３０の第１列と第２列の間に千鳥状ボンディングパッド
３２Ｃを配設した構成としている。また、ワイヤ３４
Ａ，３４は、第２実施例と同様に高さを異ならせ、ワイ
ヤーショートの発生を防止した構成としている。このよ
うに、電極パターン３０の第１列と第２列の間に千鳥状
ボンディングパッド３２Ｃを配設したことにより、従来
のようにボンディングパッド１２を一例に列設した構成
（図１２及び図１３参照）に比べ、千鳥状ボンディング
パッド３２Ｃの実質的な配設ピッチ（図中、矢印Ｐ３で
示す）を拡げることができる。
【００４５】これにより、電極パターン３０の第１列と
第２列の間に全てのボンディングパッド３２Ｃを配設し
た構成としても、テープ２２側におけるワイヤ３４Ａ，
３４Ｂのボンディング位置に余裕を持たせることができ
る。これにより、ボンディングパッド数が増大しても確
実にワイヤボンディングを行うことが可能となる。尚、
本実施例では、電極パターン３０の第１列と第２列の間
に千鳥状ボンディングパッド３２Ｃを配設した構成を示
したが、他の列の間に千鳥状ボンディングパッド３２Ｃ
を配設する構成としもよい。
【００４６】続いて、本発明の第４実施例について説明
する。図７及び図８は、本発明の第４実施例である半導
体装置２０Ｄを示している。図７は半導体装置２０Ｄの
要部を拡大して示す側断面図であり、図８は封止樹脂２
８を取り除いた状態の平面図である。前記した各実施例
では、半導体チップ２４に形成された電極パッド２５
Ａ，２５Ｂと半田ボール２６とを電気的に接続するため
に、電極パターン３０と電気的に接続したボンディング
パッド３２Ａ〜３２Ｃをテープ２２上に設け、このボン
ディングパッド３２Ａ〜３２Ｃと電極パッド２５Ａ，２
５Ｂとの間にワイヤ３４，３４Ａ，３４Ｂを配設する構
成としていた。
【００４７】これに対し、本実施例に係る半導体装置２
０Ｄでは、電極パッド２５Ａと電極パターン３０とを直
接ワイヤ３４により電気的に接続したことを特徴とする
ものである。この構成とすることにより、ボンディング
パッド３２Ａ〜３２Ｃは不要となり、テープ２２上にお
けるワイヤ３４のボンディング位置に更に余裕を持たせ
ることができる。よって、配線パターン３０の配線幅及
びパターン形状に更に自由度を持たせることが可能とな
り、電極数の増大及びチップシュリンクに確実に対応す
ることができる。
【００４８】尚、ボンディングパッド３２Ａ〜３２Ｃは
必ずしも全部無くす必要はなく、ワイヤ３４の配線レイ
アウト，また配線パターン３０のパターンレイアウト等
に応じ、図８に示すように直接電極パターン３０にワイ
ヤ３４を接続する構成と、ボンディングパッド３２Ａ，
３２Ｂにワイヤ３４を接続する構成が混在する構成とし
てもよい。
【００４９】続いて、本発明の第５実施例について説明
する。図９は、本発明の第５実施例である半導体装置２
０Ｅの要部を拡大して示す側断面図である。本実施例に
係る半導体装置２０Ｅは、第１実施例の半導体装置２０
Ａと類似する構成を有するが、第１実施例に係る半導体
装置２０Ａにおいて、高いワイヤ３４Ａと低いワイヤ３
４Ｂとを交互に配設し、隣接するワイヤ３４Ａ，３４Ｂ
間で高さを異ならせた構成としたことを特徴とするもの
である。
【００５０】よって、本実施例の構成することにより、
隣接するワイヤ３４Ａ，３４Ｂは、その高低差により互
いにワイヤーショートすることが防止される。これによ
り、半導体チップ２４の電極数が増大しても、チップ側
においてワイヤ３４Ａ，３４Ｂのワイヤーショートは発
生しないため、半導体チップ２４のチップシュリンクに
十分に対応することが可能となる。
【００５１】続いて、本発明の第６実施例について説明
する。図１０は、本発明の第６実施例である半導体装置
２０Ｆの要部を拡大して示す側断面図である。本実施例
に係る半導体装置２０Ｆは、テープ２２の半導体チップ
２４の搭載位置に対応する裏面２２ｂに放熱用ボールバ
ンプ３８を形成したことを特徴とするものである。この
放熱用ボールバンプ３８は、半田ボール２６と同様に形
成してもよく、また銅（Ｃｕ）等の放熱特性の良好な他
の材質により形成してもよい。
【００５２】また、半導体チップ２４の下部位置には銅
箔等により形成された放熱用ランド４０が配設されてお
り、この放熱用ランド４０は放熱用ボールバンプ３８と
熱的に接続された構成とされている。また、放熱用ラン
ド４０は、半導体チップ２４と近接配設されており、よ
って放熱用ボールバンプ３８は半導体チップ２４と熱的
に接続された構成とされている。
【００５３】本実施例のように、放熱用ボールバンプ３
８と半導体チップ２４とを熱的に接続した構成としたこ
とにより、半導体チップ２４で発生した熱は放熱用ラン
ド４０及び放熱用ボールバンプ３８を介して外部に放熱
され、よって放熱効率の向上を図ることができる。
【００５４】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、ボンディングパッドの配設ピッチに余裕を
持たせることが可能となり、配線パターンの配線幅及び
パターン形状に自由度を持たせることができ、よってチ
ップシュリンク及び半導体装置の小型化に対応しつつ半
導体装置の歩留りの向上を図ることができる。
【００５５】また、請求項２記載の発明によれば、電極
パッドの実質的な配設ピッチが広がり半導体チップ側に
おけるワイヤのボンディング位置に余裕を持たせること
ができ、よって半導体チップが多ピン化しても確実にワ
イヤボンディングを行うことが可能となる。また、請求
項３記載の発明によれば、隣接するワイヤはその高低差
により互いにワイヤーショートすることを防止すること
ができる。
【００５６】また、請求項４記載の発明によれば、ボン
ディングパッドの実質的な配設ピッチが広がりテープ状
基板側におけるワイヤのボンディング位置に余裕を持た
せることができ、よってボンディングパッド数が増大し
ても確実にワイヤボンディングを行うことが可能とな
る。また、請求項５記載の発明によれば、半導体チップ
側においても多ピン化に対応することができ、かつワイ
ヤ間におけるワイヤーショートの発生を防止することが
できる。
【００５７】また、請求項６記載の発明によれば、ボン
ディングパッドは不要となりテープ状基板側におけるワ
イヤのボンディング位置に更に余裕を持たせることがで
き、配線パターンの配線幅及びパターン形状に更に自由
度を持たせることが可能となる。更に、請求項７記載の
発明によれば、半導体チップで発生した熱は放熱用ボー
ルバンプを介して外部に放熱することができ、よって放
熱効率の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の要部側
断面図である。
【図２】本発明の第１実施例である半導体装置の封止樹
脂を取り除いた状態の平面図である。
【図３】本発明の第２実施例である半導体装置の要部側
断面図である。
【図４】本発明の第２実施例である半導体装置の封止樹
脂を取り除いた状態の平面図である。
【図５】本発明の第３実施例である半導体装置の要部側
断面図である。
【図６】本発明の第３実施例である半導体装置の封止樹
脂を取り除いた状態の平面図である。
【図７】本発明の第４実施例である半導体装置の要部側
断面図である。
【図８】本発明の第４実施例である半導体装置の封止樹
脂を取り除いた状態の平面図である。
【図９】本発明の第５実施例である半導体装置の要部側
断面図である。
【図１０】本発明の第６実施例である半導体装置の要部
側断面図である。
【図１１】従来の一実施例である半導体装置の側断面図
である。
【図１２】従来の一実施例である半導体装置に設けられ
るテープの平面図である。
【図１３】従来の一実施例である半導体装置の封止樹脂
を取り除いた状態の平面図である。
【符号の説明】
２０Ａ〜２０Ｆ 半導体装置 ２２ テープ ２２ａ 上面 ２２ｂ 下面 ２４ 半導体チップ ２５Ａ １列電極パッド ２５Ｂ 千鳥状電極パッド ２６ 半田ボール ２８ 封止樹脂 ３０ 電極パターン ３２Ａ，３２Ｂ ボンディングパッド ３２Ｃ 千鳥状ボンディングパッド ３３ 配線パターン ３４，３４Ａ，３４Ｂ ワイヤ ３８ 放熱用ボールバンプ ４０ 放熱用ランド

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 テープ状基板と、 前記テープ状基板の表面に搭載されると共に、電極パッ
    ドが形成された半導体チップと、 前記テープ状基板の表面に形成されると共に、前記半導
    体チップとワイヤにより電気的に接続されるボンディン
    グパッドと、 前記テープ状基板の裏面にグリッド状に列設されたボー
    ルバンプと、 前記テープ状基板の表面上の前記ボールバンプの形成位
    置に対応するよう列設されており、前記テープ状基板に
    形成された孔部を介して前記ボールバンプと電気的に接
    続した電極パターンとを具備する半導体装置において、 前記ボンディングパッドと前記電極パターンとを配線パ
    ターンにより電気的に接続すると共に、 隣接して配設された一対の前記電極パターンの列の間
    に、前記ボンディングパッドを分散させて列設したこと
    を特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記半導体チップに形成した前記電極パッドを千鳥状に
    配設したことを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、 隣接する前記ワイヤ間でワイヤ高さを異ならせた構成と
    したことを特徴とする半導体装置。
  4. 【請求項４】 テープ状基板と、 前記テープ状基板の表面に搭載されると共に、電極パッ
    ドが形成された半導体チップと、 前記テープ状基板の表面に形成されると共に、前記半導
    体チップとワイヤにより電気的に接続されるボンディン
    グパッドと、 前記テープ状基板の裏面にグリッド状に列設されたボー
    ルバンプと、 前記テープ状基板の表面上の前記ボールバンプの形成位
    置に対応するよう列設されており、前記テープ状基板に
    形成された孔部を介して前記ボールバンプと電気的に接
    続した電極パターンとを具備する半導体装置において、 前記ボンディングパッドと前記電極パターンとを電気的
    に接続すると共に、 隣接して配設された一対の前記電極パターンの列の間
    に、前記ボンディングパッドを千鳥状に配設したことを
    特徴とする半導体装置。
  5. 【請求項５】 請求項３記載の半導体装置において、 前記半導体チップに形成した前記電極パッドを千鳥状に
    配設すると共に、 隣接する前記ワイヤ間でワイヤ高さを異ならせた構成と
    したことを特徴とする半導体装置。
  6. 【請求項６】 テープ状基板と、 前記テープ状基板の表面に搭載されると共に、電極パッ
    ドが形成された半導体チップと、 前記テープ状基板の裏面にグリッド状に列設されたボー
    ルバンプと、 前記テープ状基板の表面上の前記ボールバンプの形成位
    置に対応するよう列設されており、前記テープ状基板に
    形成された孔部を介して前記ボールバンプと電気的に接
    続した電極パターンとを具備する半導体装置において、 前記電極パッドと前記電極パターンとをワイヤにより電
    気的に接続したことを特徴とする半導体装置。
  7. 【請求項７】 請求項１乃至６のいずれかに記載の半導
    体装置において、 前記テープ状基板の前記半導体チップの搭載位置に対応
    する裏面に放熱用ボールバンプを形成し、該放熱用ボー
    ルバンプを前記半導体チップに熱的に接続した構成とし
    たことを特徴とする半導体装置。
JP10087003A 1998-03-31 1998-03-31 半導体装置 Pending JPH11284006A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10087003A JPH11284006A (ja) 1998-03-31 1998-03-31 半導体装置
US09/274,939 US6160313A (en) 1998-03-31 1999-03-23 Semiconductor device having an insulating substrate
KR1019990010808A KR100313826B1 (ko) 1998-03-31 1999-03-29 반도체 장치
TW088104943A TW413911B (en) 1998-03-31 1999-03-29 Semiconductor device having an insulating substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10087003A JPH11284006A (ja) 1998-03-31 1998-03-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH11284006A true JPH11284006A (ja) 1999-10-15
JPH11284006A5 JPH11284006A5 (ja) 2004-12-02

Family

ID=13902733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10087003A Pending JPH11284006A (ja) 1998-03-31 1998-03-31 半導体装置

Country Status (4)

Country Link
US (1) US6160313A (ja)
JP (1) JPH11284006A (ja)
KR (1) KR100313826B1 (ja)
TW (1) TW413911B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191447A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2005277392A (ja) * 2004-02-24 2005-10-06 Canon Inc 半導体集積回路装置
JP2006041529A (ja) * 2004-07-24 2006-02-09 Samsung Electronics Co Ltd リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362436B1 (en) * 1999-02-15 2002-03-26 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
US7324118B2 (en) * 2001-08-31 2008-01-29 Ricoh Company, Ltd. Super imposed image display color selection system and method
JP2003109986A (ja) * 2001-09-27 2003-04-11 Toshiba Corp 半導体装置
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
US6531762B1 (en) * 2001-11-14 2003-03-11 Siliconware Precision Industries Co., Ltd. Semiconductor package
CN1303676C (zh) * 2002-06-18 2007-03-07 矽品精密工业股份有限公司 用以缩短打线长度的半导体封装件
EP1435659A1 (en) * 2002-12-17 2004-07-07 Dialog Semiconductor GmbH Partially populated ball grid design to accomodate landing pads close to the die
KR100592786B1 (ko) * 2003-08-22 2006-06-26 삼성전자주식회사 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법
JP4613590B2 (ja) * 2004-11-16 2011-01-19 セイコーエプソン株式会社 実装基板及び電子機器
KR101013554B1 (ko) * 2008-10-08 2011-02-14 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
CN201780975U (zh) * 2010-07-30 2011-03-30 国基电子（上海）有限公司 焊盘及具有该焊盘的封装芯片
JP5642473B2 (ja) * 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2840948B2 (ja) * 1988-08-23 1998-12-24 富士ゼロックス株式会社 半導体装置
JPH0770553B2 (ja) * 1988-09-26 1995-07-31 日本電気株式会社 半導体集積回路装置の製造方法
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191447A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2005277392A (ja) * 2004-02-24 2005-10-06 Canon Inc 半導体集積回路装置
US7902658B2 (en) 2004-02-24 2011-03-08 Canon Kabushiki Kaisha Integrated circuit having wide power lines
JP2006041529A (ja) * 2004-07-24 2006-02-09 Samsung Electronics Co Ltd リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法

Also Published As

Publication number Publication date
US6160313A (en) 2000-12-12
KR100313826B1 (ko) 2001-11-15
KR19990078363A (ko) 1999-10-25
TW413911B (en) 2000-12-01

Similar Documents

Publication Publication Date Title
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
US7087991B2 (en) Integrated circuit package and method of manufacture
US8058100B2 (en) Method for fabricating chip scale package structure with metal pads exposed from an encapsulant
CN103582946B (zh) 具有到封装表面的线键合的封装堆叠组件
TWI426586B (zh) 具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝
TWI241700B (en) Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
US20180012831A1 (en) Semiconductor device
JPH11284006A (ja) 半導体装置
US9355992B2 (en) Land grid array semiconductor device packages
US7465607B2 (en) Methods of fabrication of lead frame-based semiconductor device packages incorporating at least one land grid array package
US6507118B1 (en) Multi-metal layer circuit
US20060145344A1 (en) Semiconductor device
US12494453B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
US6953709B2 (en) Semiconductor device and its manufacturing method
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
JP3476442B2 (ja) 半導体装置及びその製造方法
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
JP4494249B2 (ja) 半導体装置
JP2803656B2 (ja) 半導体装置
JP3600138B2 (ja) 半導体装置
US12327736B2 (en) Multilayer package substrate with improved current density distribution
WO1998059369A1 (en) Semiconductor package and method for manufacturing the same
TW202523111A (zh) 半導體裝置
WO2006106564A1 (ja) 半導体装置の実装方法および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060314