JP2003115648A - プリント基板及びプリント基板のテストランド形成方法 - Google Patents
プリント基板及びプリント基板のテストランド形成方法Info
- Publication number
- JP2003115648A JP2003115648A JP2001306700A JP2001306700A JP2003115648A JP 2003115648 A JP2003115648 A JP 2003115648A JP 2001306700 A JP2001306700 A JP 2001306700A JP 2001306700 A JP2001306700 A JP 2001306700A JP 2003115648 A JP2003115648 A JP 2003115648A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- test land
- test
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000005476 soldering Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】テストランドに伴う基板面積の増加を抑制し、
基板の小型化を可能にする。 【解決手段】プリント基板１０の端面に、プリント基板
１０の配線パターンと導通するテストランド１４を形成
する。これにより、基板上面にテストランドを形成する
必要がなくなり、その分だけ基板面積を小さくすること
ができる。
基板の小型化を可能にする。 【解決手段】プリント基板１０の端面に、プリント基板
１０の配線パターンと導通するテストランド１４を形成
する。これにより、基板上面にテストランドを形成する
必要がなくなり、その分だけ基板面積を小さくすること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明はプリント基板及びプ
リント基板のテストランド形成方法に係り、特にプリン
ト基板を小型化する技術に関する。
リント基板のテストランド形成方法に係り、特にプリン
ト基板を小型化する技術に関する。
【０００２】
【従来の技術】図４に示すように従来のプリント基板１
は、基板上に形成された配線パターン２にテストランド
３が形成されている。このテストランド３にテストピン
４を当接することにより、プリント基板１上の配線パタ
ーン２のショートや断線などの障害の有無を電気的に検
査するようにしている（特開平１０−１６３５８４号公
報）。
は、基板上に形成された配線パターン２にテストランド
３が形成されている。このテストランド３にテストピン
４を当接することにより、プリント基板１上の配線パタ
ーン２のショートや断線などの障害の有無を電気的に検
査するようにしている（特開平１０−１６３５８４号公
報）。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
プリント基板１は、基板上面にテストランド３が多数あ
るために、基板の小型化の障害となっていた。即ち、テ
ストランド３は、テストピン４が確実に当接できるよう
に所要の面積を必要としており、従って、テストランド
３が多くなる程、テストランド３が占める面積が大きく
なり、プリント基板１が大型化するという問題がある。
プリント基板１は、基板上面にテストランド３が多数あ
るために、基板の小型化の障害となっていた。即ち、テ
ストランド３は、テストピン４が確実に当接できるよう
に所要の面積を必要としており、従って、テストランド
３が多くなる程、テストランド３が占める面積が大きく
なり、プリント基板１が大型化するという問題がある。
【０００４】本発明はこのような事情に鑑みてなされた
もので、テストランドに伴う基板面積の増加を抑制し、
基板の小型化を図ることができるプリント基板及びプリ
ント基板のテストランド形成方法を提供することを目的
とする。
もので、テストランドに伴う基板面積の増加を抑制し、
基板の小型化を図ることができるプリント基板及びプリ
ント基板のテストランド形成方法を提供することを目的
とする。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に請求項１に係るプリント基板は、プリント基板の配線
パターンの一端を該プリント基板の端面に臨むように形
成し、前記端面に臨む配線パターンの一端と電気的に接
続するとともに、所要の面積をもったテストランドを前
記端面に形成してなることを特徴としている。
に請求項１に係るプリント基板は、プリント基板の配線
パターンの一端を該プリント基板の端面に臨むように形
成し、前記端面に臨む配線パターンの一端と電気的に接
続するとともに、所要の面積をもったテストランドを前
記端面に形成してなることを特徴としている。
【０００６】即ち、テストランドを基板の端面に形成す
ることにより、テストランドによる基板面積の増加を抑
制している。
ることにより、テストランドによる基板面積の増加を抑
制している。
【０００７】請求項２に係るプリント基板のテストラン
ド形成方法は、プリント基板の端面の近傍に、該プリン
ト基板上の配線パターンが臨むスルーホールを形成する
工程と、前記スルーホール内を半田処理する工程と、前
記半田処理されたスルーホールを含むように前記プリン
ト基板を切断し、前記切断されたスルーホールをテスト
ランドとして前記プリント基板の端面に露出せる工程
と、を含むことを特徴としている。
ド形成方法は、プリント基板の端面の近傍に、該プリン
ト基板上の配線パターンが臨むスルーホールを形成する
工程と、前記スルーホール内を半田処理する工程と、前
記半田処理されたスルーホールを含むように前記プリン
ト基板を切断し、前記切断されたスルーホールをテスト
ランドとして前記プリント基板の端面に露出せる工程
と、を含むことを特徴としている。
【０００８】
【発明の実施の形態】以下添付図面に従って本発明に係
るプリント基板及びプリント基板のテストランド形成方
法の好ましい実施の形態について説明する。
るプリント基板及びプリント基板のテストランド形成方
法の好ましい実施の形態について説明する。
【０００９】図１は本発明に係るプリント基板の実施の
形態を示す斜視図である。
形態を示す斜視図である。
【００１０】同図に示すように、このプリント基板１０
は、基板上に形成された配線パターン１２と電気的に接
続されたテスト用電極（テストランド）１４が、基板側
面（端面）に形成されている。
は、基板上に形成された配線パターン１２と電気的に接
続されたテスト用電極（テストランド）１４が、基板側
面（端面）に形成されている。
【００１１】このプリント基板１０上の配線パターン１
２のショートや断線などの障害は、プリント基板１０の
端面に形成されたテストランド１４にテストピン１６を
当接することによって電気的に検査される。
２のショートや断線などの障害は、プリント基板１０の
端面に形成されたテストランド１４にテストピン１６を
当接することによって電気的に検査される。
【００１２】上記のようにテストランド１４をプリント
基板１０の端面に形成することにより、プリント基板１
０の上面のテストランド１４の占める面積を極力小さく
できるようにしている。尚、図１に示した本発明に係る
テストランド１４と、図４に示した従来のテストランド
３とを併用してもよい。
基板１０の端面に形成することにより、プリント基板１
０の上面のテストランド１４の占める面積を極力小さく
できるようにしている。尚、図１に示した本発明に係る
テストランド１４と、図４に示した従来のテストランド
３とを併用してもよい。
【００１３】次に、本発明に係るプリント基板のテスト
ランド形成方法について、図２を参照しながら説明す
る。尚、図１と共通する部分には同一の符号が付されて
いる。
ランド形成方法について、図２を参照しながら説明す
る。尚、図１と共通する部分には同一の符号が付されて
いる。
【００１４】まず、図２（Ａ）に示すようにプリント基
板１０の端面の近傍に、プリント基板上の配線パターン
１２が臨むスルーホール２０を形成する。尚、スルーホ
ール２０の形状は、円形に限らない。
板１０の端面の近傍に、プリント基板上の配線パターン
１２が臨むスルーホール２０を形成する。尚、スルーホ
ール２０の形状は、円形に限らない。
【００１５】続いて、図２（Ｂ）に示すようにスルーホ
ール２０内を半田処理（半田レベラー処理・半田ディッ
プ処理）し、スルーホール２０に半田２２を埋め込む。
この半田２２は、スルーホール２０に臨んでいる配線パ
ターン１２と電気的に接続されることは言うまでもな
い。
ール２０内を半田処理（半田レベラー処理・半田ディッ
プ処理）し、スルーホール２０に半田２２を埋め込む。
この半田２２は、スルーホール２０に臨んでいる配線パ
ターン１２と電気的に接続されることは言うまでもな
い。
【００１６】次に、半田２２が埋め込まれたスルーホー
ル２０を含む切断線２４に沿ってプリント基板１０を切
断する。図２（Ｃ）は切断線２４によって切断されたプ
リント基板１０を示している。この切断面（即ち、プリ
ント基板１０の端面）には、切断された半田２２が露出
し、これが図１で示したようにテストランド１４とな
る。
ル２０を含む切断線２４に沿ってプリント基板１０を切
断する。図２（Ｃ）は切断線２４によって切断されたプ
リント基板１０を示している。この切断面（即ち、プリ
ント基板１０の端面）には、切断された半田２２が露出
し、これが図１で示したようにテストランド１４とな
る。
【００１７】尚、この実施の形態では、プリント基板１
０の表面に配線パターン１２が形成されているが、多層
基板の内層基板に配線パターンを形成することにより、
測定回路ポイントからテストランドまでの配線パターン
を表面に現れないようにすることができる。
０の表面に配線パターン１２が形成されているが、多層
基板の内層基板に配線パターンを形成することにより、
測定回路ポイントからテストランドまでの配線パターン
を表面に現れないようにすることができる。
【００１８】次に、上記のようにして形成されたテスト
ランド１４の他の使用例について説明する。
ランド１４の他の使用例について説明する。
【００１９】図３はリジッド基板４０、４２が搭載され
たフレキシブル基板３０を示している。尚、３２はフレ
キシブル基板３０に形成された配線パターンであり、３
４はフレキシブル基板３０のコネクタである。
たフレキシブル基板３０を示している。尚、３２はフレ
キシブル基板３０に形成された配線パターンであり、３
４はフレキシブル基板３０のコネクタである。
【００２０】図３に示すようにフレキシブル基板３０に
リジッド基板４０、４２を搭載する際に、フレキシブル
基板３０の配線パターン３２とリジッド基板４０、４２
とを電気的に接続するための手段として、各リジッド基
板４０、４２の端面に形成したテストランド１４を使用
する。即ち、基板端面に形成されたテストランド１４
は、半田付けランドとして使用することができる。
リジッド基板４０、４２を搭載する際に、フレキシブル
基板３０の配線パターン３２とリジッド基板４０、４２
とを電気的に接続するための手段として、各リジッド基
板４０、４２の端面に形成したテストランド１４を使用
する。即ち、基板端面に形成されたテストランド１４
は、半田付けランドとして使用することができる。
【００２１】
【発明の効果】以上説明したように本発明によれば、テ
ストランドをプリント基板の端面に形成するようにした
ため、基板上面にテストランドが形成された従来のプリ
ント基板に比べて基板面積を小さくすることができ、プ
リント基板を小型化することができる。また、本発明に
係るテストランドは、プリント基板をフレキシブル基板
に搭載する際の半田付けランドとして利用することもで
きる。
ストランドをプリント基板の端面に形成するようにした
ため、基板上面にテストランドが形成された従来のプリ
ント基板に比べて基板面積を小さくすることができ、プ
リント基板を小型化することができる。また、本発明に
係るテストランドは、プリント基板をフレキシブル基板
に搭載する際の半田付けランドとして利用することもで
きる。
【図１】本発明に係るプリント基板の実施の形態を示す
斜視図
斜視図
【図２】本発明に係るプリント基板のテストランド形成
方法を説明するために用いた工程図
方法を説明するために用いた工程図
【図３】本発明に係るプリント基板が搭載されたフレキ
シブル基板の平面図
シブル基板の平面図
【図４】従来のプリント基板の一例を示す斜視図
１０…プリント基板、１２…配線パターン、１４…テス
トランド、１６…テストピン、２０…スルーホール、２
２…半田、２４…切断線、３０…フレキシブル基板、４
０、４２…リジッド基板
トランド、１６…テストピン、２０…スルーホール、２
２…半田、２４…切断線、３０…フレキシブル基板、４
０、４２…リジッド基板
Claims (2)
- 【請求項１】 プリント基板の配線パターンの一端を該
プリント基板の端面に臨むように形成し、前記端面に臨
む配線パターンの一端と電気的に接続するとともに、所
要の面積をもったテストランドを前記端面に形成してな
ることを特徴とするプリント基板。 - 【請求項２】 プリント基板の端面の近傍に、該プリン
ト基板上の配線パターンが臨むスルーホールを形成する
工程と、 前記スルーホール内を半田処理する工程と、 前記半田処理されたスルーホールを含むように前記プリ
ント基板を切断し、前記切断されたスルーホールをテス
トランドとして前記プリント基板の端面に露出せる工程
と、 を含むことを特徴とするプリント基板のテストランド形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001306700A JP2003115648A (ja) | 2001-10-02 | 2001-10-02 | プリント基板及びプリント基板のテストランド形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001306700A JP2003115648A (ja) | 2001-10-02 | 2001-10-02 | プリント基板及びプリント基板のテストランド形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003115648A true JP2003115648A (ja) | 2003-04-18 |
Family
ID=19126297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001306700A Pending JP2003115648A (ja) | 2001-10-02 | 2001-10-02 | プリント基板及びプリント基板のテストランド形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003115648A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344847A (ja) * | 2005-06-10 | 2006-12-21 | Murata Mfg Co Ltd | 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法 |
| JP2016042061A (ja) * | 2014-08-18 | 2016-03-31 | トヨタ自動車株式会社 | 検査用基板構造 |
| US10041989B2 (en) * | 2016-03-09 | 2018-08-07 | Panasonic Liquid Crystal Display Co., Ltd. | Circuit board with inspection terminals |
-
2001
- 2001-10-02 JP JP2001306700A patent/JP2003115648A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344847A (ja) * | 2005-06-10 | 2006-12-21 | Murata Mfg Co Ltd | 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法 |
| JP2016042061A (ja) * | 2014-08-18 | 2016-03-31 | トヨタ自動車株式会社 | 検査用基板構造 |
| US10041989B2 (en) * | 2016-03-09 | 2018-08-07 | Panasonic Liquid Crystal Display Co., Ltd. | Circuit board with inspection terminals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010011777A1 (en) | Semiconductor device using a BGA package and method of producing the same | |
| US8043514B2 (en) | Method of manufacturing a wiring board by utilizing electro plating | |
| US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| KR20040024381A (ko) | 인쇄회로기판의 도금방법 | |
| JP4025451B2 (ja) | フレクシャーブランクの製造法 | |
| JP2000091722A (ja) | プリント配線板及びその製造方法 | |
| JPH05283840A (ja) | プリント基板及びその検査方法 | |
| JPH11340615A (ja) | 印刷配線板 | |
| CN112638054A (zh) | 线路板的制作方法 | |
| KR100476409B1 (ko) | 인쇄회로기판의 도금방법 | |
| JP2002016330A (ja) | 部品実装用基板およびその製造方法 | |
| JPH09245859A (ja) | コネクタの接続構造 | |
| JP3351031B2 (ja) | プリント基板の検査方法および装置 | |
| JP2000294914A (ja) | 半導体装置及びその製造方法 | |
| JP4687240B2 (ja) | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 | |
| JPH09191173A (ja) | 回路基板 | |
| KR20030091359A (ko) | 인쇄회로기판의 제조방법 | |
| JP2005116635A (ja) | 高周波ユニットの端子構造 | |
| JP2002158427A (ja) | プリント配線基板、部品実装基板および電子機器 | |
| JP2004023082A (ja) | プリント基板 | |
| JP2005228969A (ja) | 電子部品およびその製造方法 | |
| JP2005116637A (ja) | 高周波ユニットの端子構造 | |
| JP2020155694A (ja) | 両面配線基板 | |
| JPH0774280A (ja) | バンプを備えた可撓性回路基板及びその製造法 |