JP2003124258A - 半導体チップの実装方法、および半導体チップの実装構造 - Google Patents

Abstract

(57)【要約】 【課題】 複数の半導体チップを、異方性導電膜を介し
て基板に実装する場合において、各半導体チップのバン
プと基板上の接続端子部とを確実に導通させることがで
きる半導体チップの実装方法、および半導体チップの実
装構造を提供する。 【解決手段】 複数のバンプが突出形成されている複数
の半導体チップを、上記各バンプのそれぞれと対応する
複数の接続端子部が表面に形成されている基板に対し
て、上記各バンプと上記各接続端子部とが異方性導電膜
を介して導通するようにして実装する方法であって、上
記複数の半導体チップは、全体としての厚みが互いに異
なるように形成されており、実装される際には、その厚
みが薄いものから順に、上記基板上に圧着されることを
特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、基板上に異方性
導電膜を介して複数の半導体チップを実装する半導体チ
ップの実装方法、および半導体チップの実装構造に関す
る。

【０００２】

【従来の技術】半導体チップの実装構造には、複数のバ
ンプが突出形成されている複数の半導体チップが、上記
各バンプのそれぞれと対応する複数の接続端子部が表面
に形成されている基板上に異方性導電膜を介して実装さ
れているものがある。この種の従来の半導体チップの実
装構造の一例を図７に示す。この半導体チップの実装構
造は、たとえば液晶テレビや携帯型電話機などに組み込
まれている液晶表示モジュール１００に適用されたもの
であり、２つの半導体チップ１０１，１０２を、液晶表
示面となる一方のガラス基板３上に直接実装した構造、
いわゆるＣＯＧ（Chip On Glass）方式のものである。

【０００３】この液晶表示モジュール１００は、重なり
合った２枚のガラス基板３，３′を有しており、その間
には、液晶封止部が形成されている。一方の基板３は、
他方の基板３′の側部からはみ出るように形成された延
出部３Ａを有しており、この延出部３Ａの表面に２つの
半導体チップ１０１，１０２が実装されている。より詳
細には、延出部３Ａの表面には液晶封止部から引き出す
ようにして透明電極パターンが形成されており、この透
明電極パターンの各所には、図８に示すように、各半導
体チップ１０１，１０２に設けられた複数のバンプ１１
のそれぞれと対応する複数の接続端子部３１が形成され
ている。各半導体チップ１０１，１０２は、異方性導電
膜４を介して各バンプ１１と各接続端子部３１とが導通
するように実装されている。

【０００４】２つの半導体チップ１０２，１０３は、こ
の液晶表示モジュールを駆動するためのＩＣであり、そ
の全体としての厚みが略同等とされている。また、これ
ら２つの半導体チップ１０１，１０２は、この液晶表示
モジュール１００の小型化などのため、基板３上におい
て互いに隣接するように配置されており、これに伴っ
て、この液晶表示モジュール１００では、異方性導電膜
４として、半導体チップ１０１，１０２の両者に共通の
ものが用いられている。

【０００５】異方性導電膜４は、たとえば、図９（ａ）
および図９（ｂ）に示すように、樹脂製のボール４１ａ
の表面にＮｉあるいはＡｕなどの導電層４１ｂをメッキ
することにより形成された導電性粒子４１を、エポキシ
樹脂など絶縁性を有する接着母材４２中に分散混入した
ものである。このような異方性導電膜４を用いれば、バ
ンプ１１と接続端子部３１との厚み方向に沿う隙間に、
導電性粒子４１を挟み込むように介在させることによっ
て、これらの導電性粒子４１を介して各バンプ１１と各
接続端子部３１とを導通させることができる。

【０００６】上記半導体チップ１０１、１０２を実装す
るには、基板３上に上記異方性導電膜４を形成してお
き、半導体チップ１０１，１０２をそれぞれ、各バンプ
１１が各接続端子部３１と対応するように基板３上に載
置する。その後、半導体チップ１０１，１０２を基板３
上に圧着する。半導体１０１，１０２の圧着に際して
は、図８に示すように、半導体チップ１０１，１０２を
加熱しつつ基板３に向けて押圧する周知の圧着ヘッドＤ
を用いるのが一般的である。このような圧着ヘッドＤを
用いることによって、上記接着母材４２が軟化させられ
て、半導体チップ１０１，１０２が基板３上に接合さ
れ、かつ、上記導電性粒子４１が各バンプ１１と各接続
端子部３１との間で狭持されることにより各バンプ１１
と各接続端子部３１との導通が達成されうる。このよう
にして、半導体チップ１０１，１０２は、基板３上に熱
圧着される。なお、圧着ヘッドＤは、一般的に、半導体
チップ１０１，１０２に比してその大きさが大とされて
おり、２つの半導体チップ１０１，１０２は、上述した
ように、全体としての厚みが略同等とされているととも
に、互いに隣接するように配置されているので、２つの
半導体チップ１０１，１０２の基板３への熱圧着は、一
括して行なわれる。

【０００７】しかしながら、２つの半導体チップ１０
１，１０２は、全体としての厚みが略同等とされている
とはいえども、たとえば、異方性導電膜４上に載置され
た状態において上面が同一平面上に配置されていない場
合や、圧着ヘッドＤと各半導体チップ１０１，１０２の
上面とが平行に配置されていない場合などでは、圧着ヘ
ッドＤを用いて２つの半導体チップ１０１，１０２を一
括して押圧する際に、半導体チップ１０１，１０２にか
かる押圧力が、部位ごとに異なることがあった。これに
より、たとえば、図９（ａ）に示すように、半導体チッ
プ１０１，１０２のバンプ１１と接続端子部３１との間
で上記導電性粒子４１が押しつぶされることにより、導
電性粒子４１の表面の導電層４１ｂにクラック４０が発
生することがあった。また、たとえば、図９（ｂ）に示
すように、バンプ１１と接続端子部３１との間の距離が
導電性粒子４１の直径よりも大となり、導電性粒子４１
がバンプ１１と接続端子部３１の両者に当接しないこと
があった。これらの場合では、導電性粒子４１がバンプ
１１と接続端子部３１との間を導通させることができな
くなるため、半導体チップ１０１，１０２の接続不良が
発生するという問題が生じていた。

【０００８】

【発明が解決しようとする課題】本願発明は、上記した
事情のもとで考え出されたものであって、複数の半導体
チップを、異方性導電膜を介して基板に実装する場合に
おいて、各半導体チップのバンプと基板上の接続端子部
とを確実に導通させることができる半導体チップの実装
方法、および半導体チップの実装構造を提供することを
その課題とする。

【０００９】

【発明の開示】上記課題を解決するため、本願発明で
は、次の技術的手段を講じている。

【００１０】すなわち、本願発明の第１の側面により提
供される半導体チップの実装方法は、複数のバンプが突
出形成されている複数の半導体チップを、上記各バンプ
のそれぞれと対応する複数の接続端子部が表面に形成さ
れている基板に対して、上記各バンプと上記各接続端子
部とが異方性導電膜を介して導通するようにして実装す
る方法であって、上記複数の半導体チップは、全体とし
ての厚みが互いに異なるように形成されており、実装さ
れる際には、その厚みが薄いものから順に、上記基板上
に圧着されることを特徴としている。

【００１１】好ましい実施の形態においては、上記基板
は、液晶表示装置の表示部用として重ね合わせられた２
枚の透明基板のうちの一方の透明基板であり、上記各半
導体チップはそれぞれ、上記液晶表示装置を駆動するた
めのＩＣである構成とされる。

【００１２】本願発明の第２の側面により提供される半
導体チップの実装構造は、複数のバンプが突出形成され
ている複数の半導体チップを、上記各バンプのそれぞれ
と対応する複数の接続端子部が表面に形成されている基
板上に対して、上記各バンプと上記各接続端子部とが異
方性導電膜を介して導通するようにして実装した半導体
チップの実装構造であって、上記各半導体チップは、全
体としての厚みが互いに異なるように形成されていると
ともに、共通の異方性導電膜を介して、互いに隣接して
実装されていることを特徴としている。

【００１３】一般に、半導体チップを基板に対して異方
性導電膜を介して実装する場合には、半導体チップを基
板に向けて押圧する圧着ヘッドが用いられる。本願発明
において、複数の半導体チップは、互いに隣接して実装
されるが、全体としての厚みが互いに異なるように形成
されているので、その厚みが薄いものから順に圧着され
ていくことによって、厚みがより厚い半導体チップを圧
着ヘッドで押圧する際に、圧着ヘッドが、既に実装し
た、厚みのより薄い半導体チップに当接することがな
い。これにより、厚みがより薄い半導体チップは、実装
された状態から基板に対してさらに押圧されない。ま
た、厚みがより厚い半導体チップを基板に対して所望の
押圧力で押圧することができる。すなわち、各半導体チ
ップを基板に対して押圧する押圧力を各半導体チップご
とに制御することができる。したがって、上記各半導体
チップの各バンプと上記各接続端子部との間で異方性導
電膜内の導電性粒子を適切な圧力で挟み込むことができ
る。その結果、従来例のように、導電性粒子にクラック
が発生したり、各バンプと各接続端子部との間の導電性
粒子がそれら両者に当接しない状態が生じるのを防止す
ることができ、各バンプと各接続端子部とを確実に導通
させることができる。

【００１４】本願発明のその他の特徴および利点につい
ては、以下に行う発明の実施の形態の説明から、より明
らかになるであろう。

【００１５】

【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照して具体的に説明する。

【００１６】図１は、本願発明に係る半導体チップの実
装構造の一例を示す概略斜視図、図２は、図１のII−II
線に沿う断面図、図３は、図１のIII−III線に沿う断面
図である。また、図４（ａ）ないし図６は、本願発明に
係る半導体チップの実装方法を説明するための一連の図
である。なお、これらの図において、従来例を示す図７
ないし図９に表された部材、部分等と同等のものにはそ
れぞれ同一の符号を付してある。

【００１７】図１に示すように、半導体チップの実装構
造Ａは、液晶表示モジュールに適用されたものであっ
て、２枚の基板３，３′を有しており、そのうちの一方
の基板３上に２つの半導体チップ１，２が異方性導電膜
４を介して実装されている。

【００１８】上記２枚の基板３，３′は、液晶表示面を
形成するための部材であって、たとえばガラスなどによ
り形成された透明基板であり、互いに重ね合わせられて
いる。これら２枚の基板３，３′間には、図２に示すよ
うに、その間隔を一定の狭隙に保つように、かつ互いに
重なり合う部分の周囲を囲むように形成されたシール材
３３が狭持されており、このシール材３３の内側には液
晶３０が封止されている。

【００１９】これらの基板３，３′のうち、一方の基板
３には、上記半導体チップ１，２を実装するための延出
部３Ａが設けられており、この延出部３Ａは、他方の基
板３′の側部からはみ出るように形成されている。各基
板３，３′の内面には、図２に示すように、たとえばＩ
ＴＯ（Indium Tin Oxide）を蒸着するなどして形成され
た透明電極パターン３２，３２′が設けられており、こ
れらのうち、一方の基板３に形成された透明電極パター
ン３２は、延出部３Ａ上まで連続している。この透明電
極パターン３２における延出部３Ａ上の各所には、半導
体チップ１，２を接続するための複数の接続端子部３１
が形成されている。これら複数の接続端子部３１は、図
３に示すように、各半導体チップ１，２の後述する複数
のバンプ１１のそれぞれと対応するように配置されてい
る。

【００２０】上記２つの半導体チップ１，２はそれぞ
れ、この液晶表示モジュールを駆動するためのＩＣであ
り、図３に示すように、その裏面側に接点となる複数の
バンプ１１が突出形成されている。各半導体チップ１，
２は、これら各バンプ１１と各接続端子部３１とが異方
性導電膜４を介して導通するようにして基板３に実装さ
れる。これら２つの半導体チップ１，２は、この液晶表
示モジュールＡの小型化などのため、図１に示すよう
に、基板３上において互いに隣接するように配置されて
おり、これに伴って、この液晶表示モジュールＡでは、
図３に示すように、異方性導電膜４として、半導体チッ
プ１，２の両者に共通する１つのものが用いられてい
る。

【００２１】各半導体チップ１，２は、その外装とし
て、たとえば樹脂などにより形成されたパッケージを有
しており、このようなパッケージを形成する際に、その
厚みを変えるなどして、図３に示すように、２つの半導
体チップ１，２のそれぞれにおける全体としての厚みが
互いに異なるように構成されている。具体的には、半導
体チップ１の全体としての厚みｔが、半導体チップ１の
全体としての厚みｔ′よりも小とされている。

【００２２】上記異方性導電膜４は、図３に示すよう
に、絶縁性を有する接着母材４２内に多数の導電性粒子
４１を分散混入させたものである。接着母材４２は、た
とえばエポキシ樹脂などの熱硬化性樹脂から形成され、
熱硬化させる前の段階においてフィルム状（固体状）の
ものや粘液状のものがある。各導電粒子４１は、たとえ
ば、図５および図６に示すように、粒径が約３μｍ〜１
５μｍ程度とされた樹脂製のボール４１ａの表面にＮｉ
およびＡｕなどの導電層４１ｂをメッキすることによっ
て形成される。このような異方性導電膜４は、半導体チ
ップ１，２を実装する際、加圧・加熱などされることに
よって接着母材４２が軟化させられ、その後、冷却・固
化されることによって、半導体チップ１，２の裏面と基
板３の表面とを接合する。このとき、バンプ１１と接続
端子部３１との間では、異方性導電膜４の厚みが比較的
小となり、この間に導電性粒子４１が挟み込まれるよう
に介在することによって、半導体チップ１，２と接続端
子部３１とが電気的に接続される。一方、異方性導電膜
４の厚みが比較的大となる部位では、各導電性粒子４１
が分散したままの状態となり、絶縁性が維持される。

【００２３】以下、半導体チップの実装方法を順を追っ
て説明する。

【００２４】上記２つの半導体チップ１，２を基板３の
延出部３Ａ上に実装するには、まず、図４（ａ）および
図４（ｂ）に示すように、基板３の延出部３Ａ上に異方
性導電膜４を形成する。より詳細には、図４（ａ）に示
すように、この異方性導電膜４は、上記接着母材４２が
フィルム状に形成されているタイプのものであり、延出
部３Ａにおける上記接続端子部３１を含む所定の領域を
覆うようなサイズとされたものが、基板３上に載置され
る。そして、この異方性導電膜４は、基板３上において
不用意に位置ずれしないように、たとえば加熱あるいは
接着されるなどして、図４（ｂ）に示すように、基板３
の表面に仮固定される。

【００２５】次いで、図５および図６に示すように、２
つの半導体チップ１，２を、その厚みが薄いものから順
に基板３上に実装する。

【００２６】すなわち、まず、図５に示すように、厚み
が薄い半導体チップ１を、基板３に対して、各バンプ１
１が各接続端子部３１に対応するように熱圧着する。こ
の工程においては、予め半導体チップ１を異方性導電膜
４上に吸着コレットなどにより載置しておき、周知の圧
着ヘッドＤを用いて、半導体チップ１を加熱しつつ所定
の押圧力で基板３に向けて押しつける。これにより、上
記接着母材４２は、軟化させられ、その後、冷却・固化
されることによって、半導体チップ１の裏面と基板３の
表面とを接合する。一方、上記導電性粒子４１は、各接
続端子部３１と半導体チップ１の各バンプ１１との間で
適切な圧力で挟み込まれた状態となり、各バンプ１１と
各接続端子部３１とを導通させることが可能となる。

【００２７】そして、半導体チップ１の場合と同様の手
順により、図６に示すように、圧着ヘッドＤを用いて半
導体チップ２を基板３上に熱圧着する。このとき、半導
体チップ２は、半導体チップ１よりも厚みが大とされて
いるので、上述したように半導体チップ１と半導体チッ
プ２とが互いに隣接して実装される場合でも、圧着ヘッ
ドＤは、半導体チップ２を押圧している状態において、
先に実装した半導体チップ１に当接することがない。こ
れにより、各接続端子部３１と半導体チップ２の各バン
プ１１との間で、導電性粒子４１を適切な圧力で挟み込
むことができ、かつ、各接続端子部３１と先に実装した
半導体チップ１の各バンプ１１との間の導電性粒子４１
がさらに加圧されるのを防止することができる。

【００２８】したがって、各接続端子部３１と、半導体
チップ１，２の双方における各バンプ１１との間で導電
性粒子４１を適切な圧力で挟み込むことができる。すな
わち、従来例のように、各接続端子部３１と各バンプ１
１との間の距離が導電性粒子４１の直径よりも大となる
のを防止することができるとともに、各接続端子部３１
と各バンプ１１との間で導電性粒子４１がつぶれて上記
導電層４１ｂにクラックが発生するのを防止することが
できる。その結果、各バンプ１１と各接続端子部３１と
を確実に導通させることができ、半導体チップの接続不
良を防止することができる。

【００２９】もちろん、この発明の範囲は上述した実施
の形態に限定されるものではない。たとえば、本実施形
態では、半導体チップの実装構造は、液晶表示モジュー
ルに適用されているが、これを他の装置に適用すること
もできる。

【００３０】また、たとえば、本実施形態では、基板に
対して２つの半導体チップが実装されるが、３つ以上の
半導体チップが実装されてもよい。

【図面の簡単な説明】

【図１】本願発明に係る半導体チップの実装構造の一例
を示す概略斜視図である。

【図２】図１のII−II線に沿う断面図である。

【図３】図１のIII−III線に沿う断面図である。

【図４】（ａ）および（ｂ）は、本願発明に係る半導体
チップの実装方法を説明するための一連の図である。

【図５】本願発明に係る半導体チップの実装方法を説明
するための一連の図である。

【図６】本願発明に係る半導体チップの実装方法を説明
するための一連の図である。

【図７】従来の半導体チップの実装構造の一例を示す概
略斜視図である。

【図８】図７のVIII−VIII線に沿う断面図である。

【図９】（ａ）および（ｂ）は、図８の要部を拡大して
示す図である。

【符号の説明】

１，２ 半導体チップ ３ 基板 ４ 異方性導電膜 １１ バンプ ３１ 接続端子部 Ａ 半導体チップの実装構造

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のバンプが突出形成されている複数
   の半導体チップを、上記各バンプのそれぞれと対応する
   複数の接続端子部が表面に形成されている基板に対し
   て、上記各バンプと上記各接続端子部とが異方性導電膜
   を介して導通するようにして実装する方法であって、 上記複数の半導体チップは、全体としての厚みが互いに
   異なるように形成されており、実装される際には、その
   厚みが薄いものから順に、上記基板上に圧着されること
   を特徴とする、半導体チップの実装方法。
2. 【請求項２】 上記基板は、液晶表示装置の表示部用と
   して重ね合わせられた２枚の透明基板のうちの一方の透
   明基板であり、 上記各半導体チップはそれぞれ、上記液晶表示装置を駆
   動するためのＩＣである、請求項１に記載の半導体チッ
   プの実装方法。
3. 【請求項３】 複数のバンプが突出形成されている複数
   の半導体チップを、上記各バンプのそれぞれと対応する
   複数の接続端子部が表面に形成されている基板上に対し
   て、上記各バンプと上記各接続端子部とが異方性導電膜
   を介して導通するようにして実装した半導体チップの実
   装構造であって、 上記各半導体チップは、全体としての厚みが互いに異な
   るように形成されているとともに、共通の異方性導電膜
   を介して、互いに隣接して実装されていることを特徴と
   する、半導体チップの実装構造。