JP2003124591A - 電子回路基板、その製造方法及びマイグレーション発生抑制用銅メッキ液 - Google Patents

Abstract

(57)【要約】 【課題】 基板上に強固に、高精度で微細な回路配線を
形成でき、そしてそれら回路配線間のマイグレーション
の発生を防止できる電子回路基板、その製造方法及びマ
イグレーション発生抑制用銅メッキ液を得ること。 【解決手段】 本発明の電子回路基板１０Ａは、基板１
の表面に、マイグレーションに対するバリアとなるスパ
ッタにより成膜されたバリアメタル薄膜層２と、そのバ
リアメタル薄膜層２の上に導電層５のメッキの生成を促
進するスパッタにより成膜されたシードメタル薄膜層３
と、そのシードメタル薄膜層３の上にメッキにより成膜
された比較的厚い膜厚の前記導電層５とからなる積層構
造の回路配線８Ａが形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回路配線間のマイ
グレーションを防止することができる電子回路基板、そ
の製造方法及びスプレー法用エッチング液に関するもの
である。

【０００２】

【従来の技術】従来の電子回路基板の製造方法は、所定
の配線回路、電極、及び又は接続端子の配線（以下、そ
れらを総称して「回路配線」と記す）を基板（以下、
「基板」と記す）に形成する場合には、基板の全面に銅
箔を貼り付けたり、メッキなどで銅層を形成し、その表
面にフォトレジストを全面に塗布して、そのフォトレジ
ストの表面に回路配線パターンを露光した後、これを現
像し、フォトレジストが存在しない不要な部分の金属を
エッチングで除去して、所定の回路配線を形成するのが
一般的であった。

【０００３】この従来技術の電子回路基板の製造方法で
は、基板上に形成された金属層の厚みは、通常、１０〜
２０μｍであり、その表面側から不要な金属層部分をエ
ッチングで除去するため、エッチングスピードにより、
回路配線の形状がテーパーが付いた断面形状になり、そ
の精度のバラツキも±４０μｍ程度と大きく、回路配線
の幅が７５μｍ、隣接回路配線間隔も７５μｍ｛以下、
Ｌ／Ｓ（Ｌｉｎｅ ＆Ｓｐａｃｅ）＝７５μｍ／７５μ
ｍと標記する｝程度が限界であったために微細な回路配
線を形成することが困難であった。

【０００４】

【発明が解決しようとする課題】この課題を解決するた
めに、現在、回路配線の微細化に関する種々の技術が開
発されている。現在開発中の薄膜技術では、基板上にＬ
／Ｓ：１０μｍ／１０μｍ程度の回路配線を形成するこ
とが可能となった。

【０００５】ところが、回路配線間が狭くなったことに
より、従来問題とならなかった回路配線間のマイグレー
ションが発生するようになった。

【０００６】本発明はこのような課題を解決しようとす
るものであって、基板上に強固に被着し、そして高精度
で微細な回路配線を形成でき、そしてそれら回路配線間
のマイグレーションの発生を防止できる、即ち、耐マイ
グレーション特性の優れた電子回路基板、その製造方法
及びマイグレーション発生抑制用銅メッキ液を得ること
を目的とするものである。

【０００７】

【課題を解決するための手段】それ故、本発明の電子回
路基板では、基板の表面に、マイグレーションに対する
バリアとなるスパッタにより成膜されたバリアメタル薄
膜層とそのバリアメタル薄膜層の上に導電層のメッキの
生成を促進するスパッタにより成膜されたシードメタル
薄膜層とそのシードメタル薄膜層の上にメッキにより成
膜された比較的厚い膜厚の前記導電層とからなる積層構
造の回路配線を形成して、前記課題を解決している。そ
して、前記回路配線の両側面がバリアメタル薄膜で被覆
されていることが好ましい。また、前記バリアメタル薄
膜層はチタン、前記シードメタル薄膜層及び前記導電層
は銅であることが望ましい。

【０００８】そして本発明の電子回路基板の製造方法で
は、基板上にメッキにより成膜された導電層からなる積
層構造の回路配線を形成する電子回路基板の製造方法に
おいて、前記基板の表面にマイグレーションに対するバ
リアとなるバリアメタル薄膜層をスパッタにより成膜す
る工程と、そのバリアメタル薄膜層上に前記導電層のメ
ッキ生成を促進するシードメタル薄膜層をスパッタによ
り成膜する工程と、そのシードメタル薄膜層上にメッキ
レジストを用いて所定の回路配線パターンを形成する工
程と、その回路配線パターンに導電材をメッキする工程
と、前記メッキレジストを除去する工程と、前記メッキ
レジストを除去することにより露出した部分の前記バリ
アメタル薄膜層と前記シードメタル薄膜層とをスプレー
法でエッチングする工程とを含む製造工程を経て前記積
層構造の回路配線を形成する方法を採って、前記課題を
解決している。

【０００９】また、本発明の他の電子回路基板の製造方
法では、前記エッチング工程に引き続いて、回路配線の
上面にメッキレジストを被覆する工程と、前記上面にメ
ッキレジストが被覆された前記回路配線の両側面に電解
メッキによりマイグレーションに対するバリアとなるバ
リアメタル薄膜層を電解メッキにより形成する工程と、
前記メッキレジストを回路配線の上面から除去する工程
とを含む製造工程を経て回路配線の両側面にもバリアメ
タル薄膜を形成する方法を採って、前記課題を解決して
いる。

【００１０】これらの場合、前記バリアメタル薄膜層が
チタン、前記シードメタル薄膜層及び前記導電層が銅で
あることが望ましく、また、前記シードメタル薄膜層を
エッチングした後、前記バリアメタル薄膜層をエッチン
グすることが望ましい。

【００１１】更にまた、本発明のマイグレーション発生
抑制用銅メッキ液は、メッキを抑制する物質及び平滑性
を持たせる物質が添加物として添加されている。そして
前記添加物の混合液の量は薬液１リットル当たり５〜２
０ミリリットルであることが望ましい。

【００１２】以上、本発明の電子回路基板によれば、回
路配線のバリアメタル薄膜層が回路配線相互間のマイグ
レーションの発生を防止し、そして同時にバリアメタル
薄膜層が基板の表面に密着して強固に被着されており、
容易に剥離することがなく、また、その表面に密着して
成膜されたシードメタル薄膜層の存在により、そのシー
ドメタル薄膜層に馴染んで導電層が成膜されている。そ
してバリアメタル薄膜層を酸化し易いチタンで成膜する
ことによりイオン化し難く、バリアを確実に形成でき、
かつシードメタル薄膜層及び導電層を銅で成膜すること
により、基板上に強度に密着して、高精度な、そして微
細な回路配線が形成される。

【００１３】そして、本発明の電子回路基板の製造方法
によれば、前記のような微細で精密な回路配線を有機基
板上に容易に形成することができる。

【００１４】また、本発明のマイグレーション発生抑制
用銅メッキ液によれば、メッキの異常な成長を抑えるこ
とができ、かつ、メッキレジスト層内に銅メッキした場
合に、その底辺部コーナにおける銅メッキの成長を抑
え、均一に成長したパターンを得ることができ、本銅メ
ッキ液で前記回路配線を容易に形成でき、そして回路配
線間のマイグレーションの発生を抑制することができ
る。

【００１５】

【発明の実施の形態】以下、図１乃至図６を用いて、本
発明の実施形態の電子回路基板及びその製造方法を説明
する。

【００１６】図１は本発明の第１実施形態の電子回路基
板の一部拡大断面図、図２は本発明の第２実施形態の電
子回路基板の一部拡大断面図、図３は図１に示した本発
明の電子回路基板の製造方法を説明するための工程図、
図４は図２に示した本発明の電子回路基板の製造方法を
説明するための工程図、図５は本発明の銅メッキ液によ
る銅メッキの成長状態を説明するための半製品状態にお
ける一部電子回路基板の断面図、そして図６はマイグレ
ーション試験の結果を示すグラフである。

【００１７】先ず初めに、図１を用いて、本発明の第１
実施形態の電子回路基板の構造を説明する。

【００１８】図１において、符号１０Ａは全体として、
本発明の電子回路基板を指す。この電子回路基板１０Ａ
は基板１上に、バリアメタル薄膜層２、シードメタル薄
膜層３及び導電層５の３層構造の回路配線８Ａが形成さ
れたものである。バリアメタル薄膜層２は基板１の表面
に直接スパッタにより成膜されており、そのバリアメタ
ル薄膜層２の表面にシードメタル薄膜層３がスパッタに
より成膜されており、そしてそのシードメタル薄膜層３
の表面に導電層５がメッキにより成膜された構造のもの
であって、例えば、Ｌ／Ｓ：１０μｍ／１０μｍのパタ
ーンである。

【００１９】また、図２には本発明の第２実施形態の電
子回路基板１０Ｂを示した。この電子回路基板１０Ｂ
は、前記電子回路基板１０Ａの耐マイグレーション特性
よりより一層耐マイグレーション特性を改善したもので
あって、その回路配線８Ｂは基板１とシードメタル薄膜
層３との間がバリアメタル薄膜層２で形成されているの
みならず、回路配線８Ｂの両側面もバリアメタル薄膜層
７Ａ、７Ｂ２で被覆されて形成されていて、前記の電子
回路基板１０Ａよりもより一層耐マイグレーション特性
に優れた構造のものである。

【００２０】次に、図３を用いて、図１に示した回路配
線８Ａが形成される電子回路基板の製造方法を説明す
る。

【００２１】先ず、図３Ａに示したように、基板１を用
意し、その表面にマイグレーションの発生を防止するバ
リアメタル薄膜層２をスパッタで成膜し、その上に導電
層５のメッキ生成を促進するシードメタル薄膜層３をス
パッタにより成膜する。バリアメタル薄膜層２には酸化
物になり易い金属を用いることが望ましく、また、シー
ドメタル薄膜層３にはメッキ性に富んだ金属を用いる。

【００２２】次に、図３Ｂに示したように、シードメタ
ル薄膜層３の表面にメッキレジスト層４を形成し、そし
てこのメッキレジスト層４に所望の回路配線のパターン
４Ａを形成する。

【００２３】次に、図３Ｃに示したように、メッキレジ
スト層４のパターン４Ａ内に金属導電体をメッキし、導
電層５を成膜する。この時のメッキは、電解メッキ、無
電解メッキの何れでもよく、どちらか一方に限定される
ものではない。

【００２４】次に、図３Ｄに示したように、メッキの終
了後、メッキレジスト層４を除去する。

【００２５】そして、図３Ｅに示したように、メッキレ
ジスト層４を除去したことにより露出したバリアメタル
薄膜層２及びシードメタル薄膜層３をエッチングにより
除去する。これらバリアメタル薄膜層２及びシードメタ
ル薄膜層３のエッチングの際には、シードメタル薄膜層
３を先ずエッチングし、その後でバリアメタル薄膜層２
をエッチングするというように、各層を選択的にエッチ
ングすることにより、よりサイドエッチングを抑えた精
度の高い回路配線８Ａを形成することができる。

【００２６】このようにして、図１に示したような、バ
リアメタル薄膜層２、シードメタル薄膜層３及びその上
に導電層５が成膜された３層構造の回路配線８Ａが基板
１上に形成された電子回路基板１０Ａが得られる。

【００２７】本発明の電子部品装置１０Ａの回路配線８
Ａはシードメタルとなるバリアメタル薄膜層２が空気に
触れると酸化し易い金属で成膜されていることからイオ
ン化し難く、その酸化物がバリアとなり、隣接回路配線
８Ａ間の耐マイグレーション特性を向上させることがで
きる。

【００２８】また、メッキ性に富んだシードメタル薄膜
層３をシードメタルとし、メッキレジストをマスクとし
てメッキにより導電層５を成膜するため、導電層５はシ
ードメタル薄膜層３の表面に馴染んで成膜される。

【００２９】従って、本発明の電子回路基板の製造方法
によれば、全体として回路配線８Ａを基板１の上に強固
に被着した状態で、しかも微細、かつ高精度で、そして
耐マイグレーション特性に優れた構造で形成することが
できる。

【００３０】微細で高精度な、そして耐マイグレーショ
ン特性に優れた回路配線８Ａを形成できることから、Ｌ
／Ｓの狭い回路配線８Ａを形成することができ、そして
インピーダンスマッチングが取り易く、ＧＨｚ帯の高周
波特性に対応する回路を形成することができる。

【００３１】また、回路配線８Ａを細線化することがで
きるので、従来、部品で搭載していたインダクタなどを
有機基板１の表面に直接形成することも可能となり、更
に、多くの部品の搭載も可能となり、同時に電子回路基
板１０Ａの小型化を図ることができる。

【００３２】次に、図４を用いて、図２に示した回路配
線８Ｂが形成される電子回路基板１０Ｂの製造方法を説
明する。

【００３３】図４Ａに示した回路配線８Ａは図３Ｅに断
面で示した一回路配線８と同一ものを再掲した図であ
る。この全ての回路配線８Ａの導電層５の上面を、図４
Ｂに示したように、メッキレジスト層６で被覆する。

【００３４】次に、図４Ｃに示したように、回路配線８
Ａのバリアメタル薄膜層２、シードメタル薄膜層３及び
導電層５にわたって、その両側面７Ａ、７Ｂにマイグレ
ーションの発生を防止するバリアメタル薄膜層２Ａを、
例えば、電解メッキで成膜する。バリアメタル薄膜層２
Ａには酸化物になり易い金属を用いることが望ましい。

【００３５】次に、図４Ｄに示したように、バリアメタ
ル薄膜層２Ａのメッキの終了後、メッキレジスト層６を
除去する。

【００３６】このようにして、図２に示したような、バ
リアメタル薄膜層２Ａが、基板１の表面とシードメタル
薄膜層３との間のバリアメタル薄膜層２に連続し、シー
ドメタル薄膜層３及びその上に成膜されている導電層５
の両側面７Ａ、７Ｂにも成膜された３層構造の回路配線
８Ｂが基板１上に形成された電子回路基板１０Ｂが得ら
れる。

【００３７】この電子部品装置１０Ｂの回路配線８Ｂ
は、電子回路基板１０Ａの回路配線８Ａに比し、両側面
７Ａ、７Ｂをもバリアメタル薄膜層２Ａで被覆されてい
ることから、隣接回路配線８Ｂ間のマイグレーションの
発生をより一層防止することができる。その他の優れた
特徴は第１実施形態の電子回路基板１０Ａのものと同様
である。

【００３８】一実施例として、薄膜層の絶縁材料にはベ
ンゾシクロブタン（ＢＣＢ）を用いた。そしてバリアメ
タル薄膜層２、２Ａにはチタン（Ｔｉ）を、シードメタ
ル薄膜層３には銅（Ｃｕ）を、メッキレジスト層４には
東京応化製のＰＭＥＲシリーズを、そして導電層５には
銅（Ｃｕ）を用いた。

【００３９】バリアメタル薄膜層２、２ＡのＴｉの厚み
は２５０Å、シードメタル薄膜層３のＣｕの厚みは５０
００Åとした。更に、導電層５のメッキＣｕの厚みは１
０μｍとした。

【００４０】Ｔｉは空気に触れると酸化し易く、その酸
化物ＴｉＯがバリアとなり、隣接回路配線８Ａ間の耐マ
イグレーション特性を向上させることができる。特に回
路配線８Ｂの場合は、その両側面７Ａ、７Ｂ（図２）が
酸化膜で被覆された構造であるため、回路配線８Ａより
も一層耐マイグレーション特性を向上させることができ
る。

【００４１】また、第１実施形態の電子回路基板１０Ａ
の製造方法において、Ｔｉのバリアメタル薄膜層２をエ
ッチバックした時に、そのＴｉの残さが残存していて
も、酸化物ＴｉＯとして安定し易く、他の金属、例え
ば、Ｎｉなどを使用した場合よりもより一層マイグレー
ションの発生を抑えることができる。

【００４２】また、第１実施形態の回路配線８Ａの形成
に用いたエッチング液としては、シードメタル薄膜層３
のＣuのエッチングに関東化学製の硝酸、硫酸を主成分
とする混酸液ＳＯ−ＹＯを、バリアメタル薄膜層２のＴ
ｉのエッチングに関東化学製のフッ酸を含む混酸液ＳＯ
−１を使用した。

【００４３】次に、導電層５の銅メッキについて説明す
る。

【００４４】通常、メッキは全方向的に成長し、粒子を
拡大しようとする。本発明では、メッキ液に硫酸銅を使
用したが、メッキの成長を抑制する成分（ポリマーな
ど）を添加することにより、図５に矢印で示したよう
に、メッキレジスト層４の底辺部コーナーのメッキ成長
を抑えることで、パターン４Ａ内に均一にメッキを成長
させることができた。

【００４５】また、光沢を出し、平滑性を持たせる成
分、例えば、ＰＥＧ（ポリエチレングリコール）やＪＧ
Ｂ（Ｊａｎｕｓ ＧｒｅｅｎＢ）などを添加することに
より、粒子の微細化、平坦化を助長することができた。

【００４６】これらの結果、導電層５の銅の活性化エネ
ルギーを低く抑えることができ、従来のメッキ液では、
回路配線１ｍｍ当たり３μｍのレンジのばらつきが、本
発明のマイグレーション発生抑制用銅メッキ液を用いる
ことにより、回路配線１ｍｍ当たり１μｍ以下のレンジ
のばらつきに抑えることができた。

【００４７】検討時には、メッキ液として、日本エレク
トロプレーティング・エンジニヤース株式会社製（ＥＥ
ＪＡ）のMＦ−Ｃｕ３００を使用し、そして添加剤とし
て専用Ｓｔａｒｔｅｒを５〜２０ｍｌ／Ｌ添加すること
により効果が認められた。

【００４８】他にも、銅メッキ後、約２１０℃でアニー
ル処理を行い、銅粒子の成長を完結させることによって
も、耐マイグレーション特性が向上する効果が認められ
た。

【００４９】そして従来技術及び本発明の製造方法によ
り製造した電子回路基板の回路配線８の精度は、従来の
電子回路基板の製造方法では、回路配線の幅が１００μ
ｍ±４０μｍ（断面形状は台形）であるのに反し、本発
明の電子回路基板の製造方法によれば、その幅を１０μ
ｍ±２μｍ（断面形状は長方形）で形成することができ
た。このように回路配線を微細で高精度に形成でき、耐
マイグレーション性を向上させることができた。

【００５０】図６に従来技術の回路配線と本発明の回路
配線８Ａ、８Ｂとの耐マイグレーション特性の試験結果
を示した。図６において横軸に試験時間（ｈｒ）をと
り、縦軸に累積故障率（％）をとって表した。この図６
から明らかなように、従来技術の回路配線では、１０時
間前後で２０％〜８０％の高い水準でマイグレーション
が発生しているが、本発明の回路配線８Ａ、６Ｂでは、
Ｌ／Ｓ：１０μｍ／１０μｍの回路配線間で、８５℃で
相対湿度８５％、１０Ｖの試験条件で５５０時間以上経
ってもマイグレーションの発生が１０％〜５０％の範囲
に留まっていることが判る。

【００５１】高周波で損失の少ない、より高機能な特性
を得るためには、ベース基板の材料として、耐熱性の高
い基板を使用することが望ましい。例えば、前記のＬＣ
Ｐ（液晶ポリマー）の他、ＰＩ（ポリイミド）、ＰＰＥ
（ポリフェニルエーテル）などを挙げることができる。
薄膜層の絶縁の材料としては、例えば、ＢＣＢ（ベンゾ
シクロブテン）、ＰＩ、ＰＮＢ（ポリノルポルネン）な
どを挙げることができる。

【００５２】

【発明の効果】以上説明したように、本発明によれば、
全体として耐マイグレーション特性に優れ、精密な細線
で回路配線を基板上に密着して強固に被着、形成するこ
とができる。このため、１．高精度な回路配線を得るこ
とができ、インピーダンスマッチングが取り易くし、そ
してＧＨｚ帯の高周波特性に対応する回路を形成するこ
とができる２．従来、部品で搭載していたインダクタな
どを基板の表面に直接形成することができる３．多くの
部品を搭載でき、同時に電子回路基板そのものを小型化
できるなど、数々の優れた効果が得られる。

【図面の簡単な説明】

【図１】 本発明の第１実施形態の電子回路基板の一部
拡大断面図である。

【図２】 本発明の第２実施形態の電子回路基板の一部
拡大断面図である。

【図３】 図１に示した本発明の電子回路基板の製造方
法を説明するための工程図である。

【図４】 図２に示した本発明の電子回路基板の製造方
法を説明するための工程図である。

【図５】 本発明の銅メッキ液による銅メッキの成長状
態を説明するための半製品状態における一部電子回路基
板の断面図である。

【図６】 マイグレーション試験の結果を示すグラフで
ある。

【符号の説明】

１…基板、２…バリアメタル薄膜層、３…シードメタル
薄膜層、４，６…メッキレジスト、５…導電層、８Ａ…
第１実施形態回路配線、８Ｂ…第２実施形態の回路配
線、１０Ａ…本発明の第１実施形態の電子回路基板、１
０Ｂ…本発明の第２実施形態の電子回路基板

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4E351 BB32 BB33 BB36 CC03 CC06 DD04 DD11 GG12 GG20 4K023 AA19 BA06 CB32 4K024 AA09 BA09 BB11 CA01 CA02 DB01 5E343 BB24 BB35 DD25 DD43 GG02 GG08 GG14

Claims (10)

【特許請求の範囲】
1. 【請求項１】 基板の表面に、マイグレーションに対す
   るバリアとなるスパッタにより成膜されたバリアメタル
   薄膜層と該バリアメタル薄膜層の上に導電層のメッキの
   生成を促進するスパッタにより成膜されたシードメタル
   薄膜層と該シードメタル薄膜層の上にメッキにより成膜
   された比較的厚い膜厚の前記導電層とからなる積層構造
   の回路配線が形成されていることを特徴とする電子回路
   基板。
2. 【請求項２】 前記回路配線の両側面がバリアメタル薄
   膜で被覆されていることを特徴とする請求項１に記載の
   電子回路基板。
3. 【請求項３】 前記バリアメタル薄膜層がチタン、前記
   シードメタル薄膜層及び前記導電層が銅であることを特
   徴とする請求項１及び請求項２に記載の電子回路基板。
4. 【請求項４】 基板上にバリアメタル薄膜層を挟んでメ
   ッキにより成膜された導電層が成膜されている積層構造
   の回路配線を形成する電子回路基板の製造方法におい
   て、 前記基板の表面にマイグレーションに対するバリアとな
   るバリアメタル薄膜層をスパッタにより成膜する工程
   と、 該バリアメタル薄膜層上に前記導電層のメッキ生成を促
   進するシードメタル薄膜層をスパッタにより成膜する工
   程と、 該シードメタル薄膜層上にメッキレジストを用いて所定
   の回路配線パターンを形成する工程と、 該回路配線パターンに導電材をメッキする工程と、 前記メッキレジストを除去する工程と、 前記メッキレジストを除去することにより露出した部分
   の前記バリアメタル薄膜層と前記シードメタル薄膜層と
   をエッチングする工程とを含む製造工程を経て前記積層
   構造の回路配線を形成することを特徴とする電子回路基
   板の製造方法。
5. 【請求項５】 前記エッチング工程に引き続いて、 回路配線の上面にメッキレジストを被覆する工程と、 前記上面にメッキレジストが被覆された前記回路配線の
   両側面に電解メッキによりマイグレーションに対するバ
   リアとなるバリアメタル薄膜層を電解メッキにより形成
   する工程と、 前記メッキレジストを回路配線の上面から除去する工程
   とを含む製造工程を経て前記請求項２に記載の積層構造
   の回路配線を形成することを特徴とする請求項４に記載
   の電子回路基板の製造方法。
6. 【請求項６】 前記導電材のメッキ後、該導電材の導電
   層にアニール処理を施すことを特徴とする請求項４に記
   載の電子回路基板の製造方法。
7. 【請求項７】 前記バリアメタル薄膜層がチタン、前記
   シードメタル薄膜層及び前記導電層が銅であることを特
   徴とする請求項４及び請求項５に記載の電子回路基板の
   製造方法。
8. 【請求項８】 前記シードメタル薄膜層をエッチングし
   た後、前記バリアメタル薄膜層をエッチングすることを
   特徴とする請求項４に記載の電子回路基板の製造方法。
9. 【請求項９】 硫酸銅を主成分とし、メッキを抑制する
   物質及び平滑性を持たせる物質が添加物として添加され
   ていることを特徴とするマイグレーション発生抑制用銅
   メッキ液。
10. 【請求項１０】 前記添加物の混合液の量は薬液１リッ
    トル当たり５〜２０ミリリットルであることを特徴とす
    る請求項９に記載のマイグレーション発生抑制用銅メッ
    キ液。