JPH10270630A - 半導体装置用基板及びその製造方法 - Google Patents

半導体装置用基板及びその製造方法

Info

Publication number
JPH10270630A
JPH10270630A JP9073568A JP7356897A JPH10270630A JP H10270630 A JPH10270630 A JP H10270630A JP 9073568 A JP9073568 A JP 9073568A JP 7356897 A JP7356897 A JP 7356897A JP H10270630 A JPH10270630 A JP H10270630A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
insulating layer
conductor
selectively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9073568A
Other languages
English (en)
Other versions
JP3661343B2 (ja
Inventor
Toshio Ofusa
俊雄 大房
Takashi Nakamura
高士 中村
Akitsu Oota
秋津 太田
Hidekatsu Sekine
秀克 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP07356897A priority Critical patent/JP3661343B2/ja
Publication of JPH10270630A publication Critical patent/JPH10270630A/ja
Application granted granted Critical
Publication of JP3661343B2 publication Critical patent/JP3661343B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、微細な多層配線を高精度に形成可
能で、容易に薄型化し得るビルドアップ法の利点を生か
し、さらに構造上でも高密度配線化を図る。 【解決手段】 リードフレーム(1)と、リードフレー
ムの一方の面上に、樹脂を固化してなる絶縁層(7)及
び配線層(6)が順次交互に積層されてなる第1の導体
回路(2)と、第1の導体回路と電気的に接続され、リ
ードフレームの他方の面上に、樹脂を固化してなる絶縁
層及び配線層が順次交互に積層されてなる第2の導体回
路(3)と、リードフレームのうち、第1の導体回路と
第2の導体回路とに挟まれた部分から外側方向に延在さ
せて形成された外部接続用リード(5)とを備えた半導
体装置用基板である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビルドアップ法に
より、リードフレーム上にプリン卜配線板が形成されて
なる半導体装置用基板及びその製造方法に関する。
【0002】
【従来の技術】従来、半導体装置用基板の配線層として
の導体層の形成技術には、予め導体層を有する複数の絶
縁基板を接着剤を介して一括積層し、しかる後、ドリル
加工によって穴あけし、スルーホールめっきを施す方法
がある。しかしながら、この方法は、ファインパターン
を形成する際に薄い銅箔を用いるため、コストを上昇さ
せる問題がある。また、ドリル加工によりバイアホール
を形成するため、バイアホールの微細化に限界があり、
多層化した場合の信頼性が劣る問題がある。
【0003】一方、近年、係る問題を解決可能な半導体
装置用基板の製造方法として、ビルドアップ法が知られ
ている。ビルドアップ法は、微細な多層配線を高精度に
形成可能な方式であり、具体的には、支持基板上に、導
体層と絶縁層とを順次交互に形成する技術である。
【0004】ここで、導体層の形成方法は、めっき、蒸
着、スパッタ等が適宜使用可能である。一方、絶縁層の
形成方法は、例えば(a)感光性絶縁樹脂を塗布し、露
光、現像によりバイアホール部の樹脂を除去する方法、
あるいは(b)感光性を有しない絶縁樹脂を塗布し、レ
ーザ加工等の方法にてバイアホール部の樹脂を除去する
方法などが適宜使用可能である。
【0005】このようにビルドアップ法は、露光と現
像、あるいはレーザ加工により微細なバイアホールを形
成するため、上述したドリル加工の問題点を解決でき、
コストを上昇させずに、微細な多層配線を高精度に形成
可能としている。また、ガラスクロスを含まない絶縁樹
脂によって絶縁層を形成するため、薄い絶縁層を高精度
に形成可能であり、薄型化をも実現している。
【0006】この種のビルドアップ法を用い、リードフ
レーム上にプリン卜回路部が形成されてなる半導体装置
用基板は、例えば特開平3−136269号公報に開示
されている。係る公報には、リードフレーム上の片面に
プリント回路部がビルドアップされた形態が開示されて
いる。また、ビルドアップ法とは異なるが、特開平3−
160784号公報には、予め加工したリードフレーム
の両面に導体層を一括的に積層形成する形態が開示され
ている。
【0007】
【発明が解決しようとする課題】しかしながら以上のよ
うな半導体装置用基板及びその製造方法では、以下のよ
うな問題がある。
【0008】まず、特開平3−136269号公報に開
示された形態は、片面にビルドアップされたものであ
り、配線の収容量が少なく、高密度配線が望めない問題
がある。また、片面のみにプリン卜回路部が存在するた
め、反りが発生しやすい問題がある。また、リードフレ
ームに力が加わった場合、リードフレームと導体層(ビ
ルドアップ層)とが剥離しやすい問題がある。特に、プ
リント回路部の配線効率の向上のため、プリント回路部
の外周部にてプリント回路部とリードフレームとを接続
した場合、プリント回路部とリードフレームの接続面積
が小さくなるため、剥離の問題が顕著となる。
【0009】一方、特開平3−160784号公報に開
示された形態は、あらかじめ加工されたリードフレーム
を用いる。このため、積層時に力が加わり、リードが変
形し易く、リード間の絶縁性を低下させたり、プリント
回路との接続信頼性に欠ける問題がある。また、ビルド
アッブ法を用いてないため、その利点を生かせない問題
がある。
【0010】本発明は上記実情を考慮してなされたもの
で、微細な多層配線を高精度に形成可能で、容易に薄型
化し得るというビルドアップ法の利点を生かし、且つ構
造上でも高密度配線を期待し得る半導体装置用基板及び
その製造方法を提供することを目的とする。
【0011】また、本発明の第2の目的は、リードフレ
ームの両面の配線間の電気的接続を高い信頼性で実現で
き、さらに、リードフレームに力が加わっても剥離を生
じ難い半導体装置用基板及びその製造方法を提供するこ
とにある。
【0012】
【課題を解決するための手段】本発明の骨子は、半導体
装置用基板の構造や製法等に係り、特に、ビルドアップ
法により、リードフレームを両面から挟んで互いに電気
的に接続された少なくとも2層の導体回路を有する構成
にある。
【0013】なお、プリント回路部(回路領域)とは、
夫々ビルドアップ法により形成された絶縁層及び導体層
である。リードフレームは、プリン卜回路部の外側方向
に延在されて設けられている。また本明細書中では、リ
ードフレームのうち、2層の導体回路間に挟まれた領域
を内部リードフレームといい、内部リードフレームより
も外側に位置して外部に露出された領域を外部リードフ
レームといい、これら内部及び外部リードフレームを合
わせた領域を外部接続用リードフレームという。また、
リードフレームは、部分的に両面の導体回路間の相互接
続に用いてもよい。
【0014】さらに、外部接続用リードは、ハーフエッ
チングにより部分的に薄く形成された薄肉部を有した方
が、リードとプリン卜回路部との接続部に加わる応力を
緩和する観点から好ましい。補足すると、本発明構造
は、リードフレームの両面に導体回路を形成したので、
片面のみに導体回路をもつ従来構造に比べ、剥離を生じ
させ難い利点を有する。しかしながら、リードフレーム
に力が加わった場合、剥離が絶無であるとは保証しきれ
ない。そこで、このように外部接続用リードに応力緩和
機能をもたせた方が剥離に関する信頼性の向上の観点か
ら好ましい。
【0015】さて、このような本発明の骨子に基づい
て、具体的には以下のような手段が講じられている。
【0016】請求項1に対応する発明は、リードフレー
ムと、前記リードフレームの一方の面上に、樹脂を固化
してなる絶縁層及び配線層が順次交互に積層されてなる
第1の導体回路と、前記第1の導体回路と電気的に接続
され、前記リードフレームの他方の面上に、樹脂を固化
してなる絶縁層及び配線層が順次交互に積層されてなる
第2の導体回路と、前記リードフレームのうち、前記第
1の導体回路と前記第2の導体回路とに挟まれた部分か
ら外側方向に延在させて形成された外部接続用リードと
を備えた半導体装置用基板である。
【0017】また、請求項2に対応する発明は、請求項
1に対応する半導体装置用基板において、前記第1及び
第2の導体回路としては、互いにリードフレームの一部
を介して電気的に接続された半導体装置用基板である。
【0018】さらに、請求項3に対応する発明は、請求
項1又は請求項2に対応する半導体装置用基板におい
て、前記外部接統用リードとしては、前記第1及び第2
の導体回路との近傍位置にて選択的にハーフエッチング
された半導体装置用基板である。
【0019】また、請求項4に対応する発明は、(A)
回路領域、内部リード領域及び外部リード領域を順次外
周側として有するシート状の金属材料の一方の面に選択
的にレジストを形成する工程と、(B)前記金属材料の
一方の面のうち、前記回路領域及び前記内部リード領域
における前記レジストの非形成面にエッチングストッパ
となる層を含むストッパ導体層を選択的に形成する工程
と、(C)前記ストッパ導体層の形成後、前記レジスト
を除去する工程と、(D)前記回路領域及び前記内部リ
ード領域にて前記金属材料の一方の面上及び前記ストッ
パ導体層上に、当該ストッパ層を部分的に露出させるよ
うに選択的に絶縁層を形成する工程と、(E)前記絶縁
層上及び非選択により露出したストッパ導体層上に選択
的に導体層を形成する工程と、(F)最上層の絶縁層上
及び最上層の導体層上に、当該導体層を部分的に露出さ
せるように選択的に絶縁層を形成する工程と、(G)最
上層の絶縁層上及び非選択により露出した導体層上に選
択的に導体層を形成する工程と、(H)前記(F)乃至
前記(G)を所定回数まで繰返して絶縁層と導体層との
第1の積層構造を前記回路領域及び前記内部リード領域
に形成する工程と、(I)前記第1の積層構造の最表面
上に、除去可能に保護層を形成する工程と、(J)前記
内部及び外部リード領域における前記シート状の金属材
料を選択的にエッチングして外部接続用リードを形成す
ると共に、前記回路領域の金属材料を除去する工程と、
(K)前記金属材料の除去により露出した絶縁層及び前
記ストッパ導体層上に、当該ストッパ導体層を部分的に
露出させるように選択的に絶縁層を形成する工程と、
(L)この絶縁層上及び非選択により露出したストッパ
導体層上に選択的に導体層を形成する工程と、(M)最
上層の絶縁層上及び最上層の導体層上に、当該導体層を
部分的に露出させるように選択的に絶縁層を形成する工
程と、(N)最上層の絶縁層上及び非選択により露出し
た導体層上に選択的に導体層を形成する工程と、(O)
前記(M)乃至前記(N)を所定回数まで繰返して絶縁
層と導体層との第2の積層構造を前記回路領域に形成す
る工程とを含んでいる半導体装置用基板の製造方法であ
る。
【0020】さらに、請求項5に対応する発明は、請求
項4に対応する半導体装置用基板の製造方法において、
前記(A)及び前記(B)の各工程における夫々のレジ
ストに代えて絶縁層を用い、前記(C)の工程を省略
し、且つ前記(D)の工程における金属材料の一方の面
に代えて前記絶縁層を用いた半導体装置用基板の製造方
法である。
【0021】また、請求項6に対応する発明は、請求項
4に対応する半導体装置用基板の製造方法において、前
記(J)の工程にて前記回路領域の金属材料を、少なく
ともストッパ導体層を露出させないように選択的に除去
し、前記(K)及び前記(L)の各工程における夫々の
ストッパ導体層に代えて前記金属材料を用いた半導体装
置用基板の製造方法である。
【0022】さらに、請求項7に対応する発明は、請求
項6に対応する半導体装置用基板の製造方法において、
前記(A)及び前記(B)の各工程における夫々のレジ
ストに代えて絶縁層を用い、前記(C)の工程を省略
し、且つ前記(D)の工程における金属材料の一方の面
に代えて前記絶縁層を用いた半導体装置用基板の製造方
法である。
【0023】また、請求項8に対応する発明は、請求項
6又は請求項7に対応する半導体装置用基板の製造方法
において、前記(A)の工程に先行し、前記金属材料の
うちで前記(J)の工程にて除去される部分を予めハー
フエッチングする工程を含んでいる半導体装置用基板の
製造方法である。
【0024】さらに、請求項9に対応する発明は、請求
項4乃至請求項8のいずれか1項に対応する半導体装置
用基板の製造方法において、前記内部リード領域近傍の
前記外部接続用リードを選択的にハーフエッチングする
工程を含んでいる半導体装置用基板の製造方法である。
【0025】(用語)次に、以上のような本発明に用い
られる技術用語(要素)を説明する。シート状の金属材
料は、銅合金、42合金(42重量%Ni、残部Fe)
に代表される鉄−Ni合金等が用いられ、特に銅合金は
熱伝導度に優れ、電気抵抗が低い等の点から好ましい。
厚さは、0.1mm〜0.15mm程度が好適である。
【0026】レジストは、従来から一般的に使用されて
いるドライフィルムや、液状レジスト、電着レジストが
使用可能である。特に、微細な導体パターンを形成する
場合には、液状レジストや電着レジストが望ましい。ま
た、ドライフィルムを用いる従来工程及び露光原版の互
換性を考慮すると、これらのレジストのうち、ネガ型が
望ましい。
【0027】ここで、ドライフィルムでは、例えば、リ
ストン(商品名、デュポン製)、ラミナー(商品名、ダ
イナケム製)、フォテック(商品名、日立化成工業
(株)製)などが使用可能である。
【0028】液状レジストでは、例えば、KPR(商品
名、コダック製)、EPPR,PMER(商品名、東京
応化工業(株)製)、AZ(商品名、ヘキストジャパン
製)などが使用可能となっている。
【0029】電着レジストでは、ゾンネ(商品名、関西
ペイント製)、オリゴ(商品名、日本石油化学製)、フ
ォトED(商品名、日本ペイント製)などが使用可能で
ある。
【0030】塗布方法は、浸漬、スクリーン印刷、スピ
ンコート等の方法からレジストの適性に応じた方法が用
いられる。
【0031】ストッパ層は、リード形成のための金属材
料のエッチングの際に、エッチングのストッパ層となる
材質が使用される。なお、ストッパ層の材質は、導電性
があり、密着力が強く、金属材料エッチング時のストッ
パ層となればよく、金属材料への形成工程が簡易である
ことが望ましい。金属材料およびエッチング液との関係
で適宜選択される。形成方法は、めっき、蒸着、スパッ
タリング、塗布等の方法が適宜使用可能である。
【0032】ストッパ層の材質は、例えば金、白金、ニ
ッケル、パラジウム、はんだ、銅ペースト等が適宜使用
可能である。
【0033】金は、多種のエッチング液に対してストッ
パ効果が高く、好ましい。
【0034】はんだは、めっきによって、簡易に形成可
能である。金属材料が銅合金のとき、銅アンモニウム錯
イオンを主成分とするアルカリエッチング液を用いてエ
ッチングすれば、金属材料の銅合金はエッチングされる
が、はんだ層はストッパ層となる。
【0035】ストッパ層の厚みTSは、エッチングする
金属材料の厚みをTE、エッチング速度をVA、ストッ
パ層のエッチング速度をVBとすると、TE≧TS≧T
E×(VB/VA)に設定することが好ましい。エッチ
ングされる金属材料の厚みTE以上にストッパ層の厚み
を設定することは、ストッパ層の形成に時間を要するた
め、好ましくない。また、TS≧TE×(VB/VA)
に設定すれば、エッチングのばらつき等により、局所的
にオーバエッチングされても、ストッパ層が残存するた
め、悪影響がない。
【0036】導体回路(導体層)は、ストッパ層上に、
電解Cuめっきにより形成される。導体回路の形成工程
は、常法のサブトラクティブ法、セミアディティブ法、
フルアディティブ法等が適用可能であるが、ストッパ層
があるので、電解Cuめっきにより、導体回路が簡易に
形成可能である。
【0037】なお、常法のサブトラクティブ法、セミア
ディティブ法、フルアディテイブ法等についてもその一
例を説明する。
【0038】サブトラクティブ法においては、無電解め
っき、スパッタリング等で、0.2μm程度の薄い銅層
を形成した後、全面に10μm厚程度の電解銅めっきを
施す。そして、液状レジスト等のエッチングレジストを
塗布し、乾燥させた後、露光、現像によりエッチングパ
ターン形成後、銅をエッチングし、しかる後、レジスト
を剥離する。
【0039】セミアディティブ法においては、無電解め
っき、スパッタリング等で、例えば0.2μm程度の薄
い銅層を形成し、ドライフィルム等のめっきレジストを
コーティングした後、露光、現像して配線パターン部の
レジストを除去する。そして、配線パターン部に10〜
20μm厚程度の電解銅めっきを施す。さらに、レジス
トの剥離後に、薄く形成した銅層をエッチングして除去
する。
【0040】フルアディティブ法においては、触媒付
与、めっきレジスト形成後、配線パターン部への無電解
めっきにより、配線パターンを形成する。
【0041】シート状の金属材料から外部接続用リード
を形成する工程は、導体層を形成した面を保護し、エッ
チングする。なお、片面からエッチングしても、あるい
は導体層のみを保護し、片面から同時にエッチングして
もよい。
【0042】一方、絶縁層の形成工程としては、スクリ
ーン印刷、カーテンコート等が用いられる。絶縁層の材
料は、加工の容易さから、感光性絶縁樹脂が好ましく、
例えばプロビコート5000(商品名、日本ペイン卜
(株)製)が好適に用いられる。
【0043】絶縁樹脂は、エポキシ樹脂系又はアクリル
樹脂系の絶縁樹脂等が適用可能である。なお、加工工程
の簡易さから、感光性樹脂が望ましいが、特に限定され
ない。例えば感光性を有しないものであっても、加工に
エキシマレーザ、プラズマ等の方法を用いて所望の形状
に形成可能である。
【0044】導体層形成面の保護方法は、液状レジス
ト、ドライフィルム、テープを個別に用いる方法、ある
いはそれらを併用する方法がある。
【0045】また、シート状の金属材料を予めハーフエ
ッチングする工程についても述べる。(A)の工程に先
行し、シート状の金属材料の一方の面の、後にエッチン
グによって除去される部分に予めハーフエッチングを施
すことが好ましい。外部接続用リード部分や両面間の接
続部分等の必要部分をレジストで保護し、露出した除去
部分をハーフエッチング可能としている。なお、ハーフ
エッチング部分は、全て露出してもよいが、例えば断続
的にレジストを設けてもよい。この予備的なハーフエッ
チング工程は、後のエッチングの際のエッチング量を低
減でき、サイドエッチング量を低減できるため、特に微
細ピッチを要求される多ピンタイプのリードフレームが
より高精度に形成できる利点を有する。
【0046】また、外部接続用リードにハーフエッチン
グを施す工程についても述べる。
【0047】シート状の金属材料から外部接続用リード
を形成する工程で、ハーフエッチングを施す部分に、所
望のハーフエッチング深さの値よりも小さい値の幅をも
つレジストのスリット状開口部を形成することにより、
同一エッチング工程内で所望のハーフエッチング形状を
形成可能である。なお、レジスト開口部の幅の調整によ
り、ハーフエッチング形状を制御可能である。なお、こ
の応力緩和のためのハーフエッチング部分は、例えば
(A)の工程に先行させたハーフエッチング工程内にお
いて、後工程で除去されるハーフエッチング部分と同時
に形成してもよい。
【0048】また、半導体装置用基板の構造は、単数の
半導体チップが搭載される構造でもよく、複数の半導体
チップが搭載される構造でもよい。プリン卜回路部は、
配線上必要な任意の層数を形成すればよく、電源の層や
接地層を設けてもよい。
【0049】(作用)従って、請求項1に対応する発明
は以上のような手段を講じたことにより、微細な多層配
線を高精度に形成可能で、容易に薄型化し得るというビ
ルドアップ法の利点を片面の導体回路のみでも生かして
おり、これに加え、リードフレームの両面にこれら導体
回路を設けたことにより、さらなる高密度化を図ってい
るので、構造上でも高密度配線を期待することができ
る。
【0050】また、請求項2に対応する発明は、電気的
接続が、リードフレームの一部でかつ外部接続用リード
とは離間された部分を介在して行われるため、リードフ
レームの一方の面の導体回路と他方の面の導体回路の間
の接続を、浅いバイアホールで行うことが可能となり、
リードフレームの両面の配線間の電気的接続を高い信頼
性で実現させることができる。
【0051】さらに、請求項3に対応する発明は、外部
接続用リードのプリント回路部の外側近傍が、ハーフエ
ッチングされて薄く形成されたため、リードフレームに
力が加わった場合でも当該ハーフエッチング部分で応力
を緩和でき、もって、剥離を生じさせ難くすることがで
きる。
【0052】また、請求項4に対応する発明は、金属材
料の一方の面にビルドアップ法により、導体回路を形成
し、金属材料をエッチングして、さらに他方の面にビル
ドアップ法により、導体回路を形成するため、請求項1
に対応する作用と同様に、ビルドアップ法の利点に加え
て構造上でも高密度配線を期待できる半導体装置用基板
を製造することができる。
【0053】さらに、請求項5に対応する発明は、請求
項4に対応する作用と同様の作用に加え、第1の導体回
路の最下層をレジストに代えて、直接的に絶縁層を選択
形成したので、製造工程の容易化を図ることができる。
【0054】また、請求項6に対応する発明は、請求項
4に対応する作用と同様の作用に加え、第1及び第2の
導体回路間をリードフレームの一部にて電気的に接続す
るので、請求項3に対応する作用と同様に、リードフレ
ームの両面の配線間の電気的接続を高い信頼性で実現さ
せることができる。
【0055】さらに、請求項7に対応する発明は、請求
項6に対応する作用と同様の作用に加え、第1の導体回
路の最下層をレジストに代えて、直接的に絶縁層を選択
形成したので、製造工程の容易化を図ることができる。
【0056】また、請求項8の発明は、請求項6又は請
求項7に対応する作用と同様の作用に加え、(A)工程
に先立ち、後に除去される金属材料部分にハーフエッチ
ングを施す工程を行うため、金属材料をエッチングし、
外部接続用リード等を形成する際に、エッチング量が少
なくてすみ、サイドエッチング量を抑制でき、従って外
部接続用リードの加工精度を向上させることができる。
【0057】さらに、請求項9の発明は、請求項4乃至
請求項8のいずれかに対応する作用と同様の作用に加
え、外部接続用リードのプリン卜回路部の外側近傍を、
ハーフエッチングする工程を含むため、リードフレーム
に力が加わった場合でもプリン卜回路部とリードフレー
ムの間に剥離を生じさせ難い半導体装置用基板を製造す
ることができる。
【0058】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
【0059】(第1の実施の形態)図1は本発明の第1
の実施の形態に係る半導体装置用基板の構成を示す平面
図であり、図2は図1のII−II線矢視断面図である。こ
の半導体装置用基板は、シート状の金属材料から形成さ
れたリードフレーム1と、リードフレーム1の一方の面
上に選択的に形成された第1の積層構造(導体回路)2
と、この第1の積層構造2と電気的に接続され、リード
フレーム1の他方の面上に選択的に形成された第2の積
層構造(導体回路)3と、両積層構造2,3を保護する
保護層4と、リードフレーム1のうち、第1及び第2の
積層構造2,3間に挟まれた部分から外側方向に延在さ
せて形成された外部接続用リード5とを備えている。な
お、保護層4が薄いため、図1に示すように、下層の導
体6が透けて視認されている。ここで、第1及び第2の
積層構造は、導体層6及び絶縁層7から形成され、互い
にリードフレーム1の一部を介して電気的に接続されて
いる。
【0060】次に、このような半導体装置用基板の製造
方法について説明する。
【0061】シート状の金属材料としての0.15mm
厚の銅合金11がよく洗浄される。銅合金11を乾燥
後、その他方の面には後のめっき工程、エッチング工程
等で使用する薬液に耐性を有するテープ12が貼着され
る。
【0062】その後、一方の面には耐金めっき液性を有
する感光性のドライフィルム13(ラミナー;商品名:
ダイナケム性)が貼着される。なお、ドライフィルム1
3は、例えば20〜50μm程度の厚さのものが適用可
能であり、後工程の導体層の厚さよりも厚いものが好ま
しい。
【0063】しかる後、ドライフィルム13は、露光、
現像され、図3(a)に示すように、配線パターンの形
成部分が除去される。
【0064】銅合金11を電極とした電解金めっきによ
り、銅合金11上に0.5μm厚の金層(ストッパ層)
14が形成される。金層14は、銅合金11のエッチン
グ時のストッパ層となるため、ピンホールがないよう
に、また十分なエッチング耐性(ストッパ層となるよう
に)を有するように、0.1〜5μm程度の厚さが好ま
しく、特に0.3μmから1μm程度がより好ましい。
【0065】また、後工程の銅めっきとの付着性を高
め、金が銅に拡散するのを防止するために、電解ニッケ
ルめっきが2μm厚で施され、ニッケル層15が形成さ
れる。しかる後、硫酸銅めっき液に浸潰され、15μm
厚で電解銅めっきが施され、図3(b)に示すように、
ニッケル層15上に銅層16が形成される。また、図3
(c)に示すように、ドライフィルム13及びテープ1
2が剥離され、銅合金11が露出される。
【0066】さらに、図3(d)に示すように、絶縁層
7となる感光性の絶縁樹脂7a(プロビマー52;商品
名:日本チバガイギー(株)製)が、カーテンコートに
より銅合金11及び銅層16上に塗布される。
【0067】図3(e)に示すように、露光、現像によ
り、穴径100μmのバイアホール17の絶縁樹脂7a
が除去され、絶縁層7が形成される。全面に無電解銅め
っきを行ない、後工程の電解銅めっきで必要な部分の導
通をとれるようにする。
【0068】銅合金11上の回路形成面及び裏面にドラ
イフィルムが貼着され、露光、現像により、図4(a)
に示すように、内部及び外部リード領域にドライフィル
ム18が残存される。なお、ドライフィルム18は、加
工精度の問題から、絶縁層7とドライフィルム18の間
に隙間が生じるのをさけるため、絶縁層7に少し重なる
ように残存される。このドライフィルム18は、後工程
のめっき時に、銅合金11における外部リード領域への
めっきの付着を阻止するものであり、代替手段又はドラ
イフィルムの補助的な手段として耐酸性を有するテープ
を貼着してもよい。
【0069】図4(b)に示すように、銅層16及び絶
縁層7からなる回路形成面に電解めっきが施され、配線
パターン部に15μm厚の銅層19が形成される。
【0070】しかる後、図4(c)に示すように、絶縁
層7に重なっていたドライフィルム18が剥離される。
また、全面にソフトエッチングを施し、配線パターン部
以外の無電解めっきにより形成された銅層を除去する。
【0071】以下、所望の層数に対応し、図3(d)乃
至図4(c)に示した工程と同様に、絶縁樹脂の選択形
成、ドライフィルム18の選択貼着、銅層19の選択形
成、ドライフィルム18の剥離等の工程が順次繰返して
行なわれ、図4(d)に示すように、所望の第1の積層
構造2が形成される。
【0072】第1の積層構造2の完成後、図4(e)に
示すように、第1の積層構造の表面上に、保護層4とし
て、絶縁樹脂と同材質の樹脂をスクリーン印刷し、露
光、硬化させる。この保護層形成工程は、絶縁層形成工
程と同様である。バイアホール17の樹脂の除去に代え
て、半導体チップ接続用ランド20等、露出の必要な部
分の樹脂が選択的に除去される。しかる後、半導体チッ
プ接続用ランド20上に、2μm厚のニッケルめっき、
0.3μm厚の金めっきが順次施される(図示せず)。
【0073】さらに、図5(a)に示すように、保護層
4及びランド20のめっき形成後の第1の積層構造2上
にドライフィルム21が貼着され、全面露光される。な
お、ドライフィルム21は、後工程等で剥離されるが、
その場合は再度形成され、最終工程まで第1の積層構造
2を保護している。なお、このドライフィルム21も前
述同様に、後工程で使用される薬液に耐性を有するテー
プやフィルムを補助的な手段としても、あるいは全面的
に代替してもよい。
【0074】さらに、第1の積層構造2とは反対面の銅
合金11上にドライフィルムが貼着され、マスクを用い
た露光、現像により、図5(b)に示すように、レジス
ト22が選択的に形成される。また、塩化第二鉄をエッ
チング液として銅合金11がエッチングされることによ
り、銅合金11の外部接続用リード5が形成されると共
に、他面の第1の積層構造2との接続部分に円柱状に銅
合金11が残存される。なお、ここでは金層14がエッ
チングストッパとなるため、銅合金11のみがエッチン
グされる。
【0075】レジスト22が剥離され、銅合金11が洗
浄される。また、銅合金11上及び第1の積層構造2側
の絶縁層7上に、感光性絶縁樹脂が印刷され、露光、現
像して、表裏接続用の銅合金11上の樹脂が除去され、
絶縁層7が選択的に形成される。また、前述した図4
(a)と同様に、図5(c)に示すように、絶縁層7に
少し重なるように外部接続用リード5上にドライフィル
ム23が選択的に貼着される。
【0076】以下、前述同様に、銅層の選択形成、ドラ
イフィルムの剥離、絶縁樹脂の選択形成、ドライフィル
ムの選択貼着、銅層の選択形成、…という工程が順次繰
返して行なわれ、図5(d)に示したように、所望の第
2の積層構造3が形成される。
【0077】しかる後、前述同様に、第2の積層構造3
上に、半導体チップ接続用ランド部20を露出させるよ
うに保護層4が選択的に形成される。また同様に、半導
体チップ接続用ランド20上に、ニッケルめっき及び金
めっきが順次形成され、図2に示したように、半導体装
置用基板が完成する。
【0078】続いて、半導体装置用基板においては、図
6に示すように、半導体チップ搭載部に搭載された半導
体チップ24がボンディングワイヤ25を介して半導体
チップ接続用ランド20に接続され、全体が絶縁樹脂2
6で封止されることにより、図7に示すように、半導体
装置が完成する。
【0079】なお、半導体装置用基板と半導体チップと
は、ボンディングワイヤに代えて、バンプ、導電性ペー
スト等で接続してもよい。また、外部接続用リード5に
は、はんだや半導体装置の実装に悪影響を及ぼさない他
の金属をめっきしてもよく、また、酸化防止のためのフ
ラックス処理等としてもよい。
【0080】以上のような構成によれば、微細な多層配
線を高精度に形成可能で、容易に薄型化し得るというビ
ルドアップ法の利点を片面の導体回路のみでも生かして
おり、これに加え、リードフレームの両面にこれら導体
回路を設けたことにより、さらなる高密度化を図ってい
るので、構造上でも高密度配線を期待することができ
る。
【0081】また、電気的接続が、リードフレームの一
部でかつ外部接続用リードとは離間された部分を介在し
て行われるため、リードフレームの一方の面の導体回路
と他方の面の導体回路の間の接続を、浅いバイアホール
で行うことが可能となり、リードフレームの両面の配線
間の電気的接続を高い信頼性で実現させることができ
る。
【0082】(第2の実施の形態)図8は本発明の第2
の実施の形態に係る半導体装置用基板の構成を示す断面
図であり、図1乃至図7と同一部分は同一符号を付して
その詳しい説明は省略し、ここでは異なる部分について
のみ述べる。
【0083】すなわち、本実施の形態は、第1の実施形
態の変形構成であり、第1及び第2の積層構造2,3間
をリードフレーム1(銅合金11)を介した電気接続に
代えて、導体層6を介した電気接続とした構成である。
また、本実施の形態に係る半導体装置用基板は、ドライ
フィルム13に代えて、感光性の絶縁樹脂を用いて最下
層の絶縁層7が形成される。
【0084】次に、このような半導体装置用基板の製造
方法について説明する。
【0085】前述同様の銅合金11の乾燥後、図9
(a)に示すように、一方の面には、感光性の絶縁樹脂
(プロビマ−52;商品名:日本チバガイギー(株)
製)が、カーテンコートにより塗布され、露光、現像に
より、配線パターンを形成する部分の絶縁樹脂が除去さ
れる。しかる後、ベーキングにより、50μm厚の絶縁
層7が形成される。
【0086】さらに、銅合金11上及び絶縁層7上及び
他方の面には、前述同様に、ドライフィルム18(フォ
テック;商品名:日立化成工業(株)製)が貼着され
る。ドライフィルムは、マスクを用いて露光硬化され、
後にリードとなる部分の銅合金11上に、絶縁層7上に
少し重なるように選択的に残存される。
【0087】前述同様に、電解金めっきにより、図9
(b)に示すように、銅合金11上にストッパ層として
の0.5μm厚の金層14が形成され、電解ニッケルめ
っきにより金層上に2μm厚のニッケル層15が形成さ
れ、電解銅めっきによりニッケル層上に15μm厚の銅
層16が形成される。
【0088】図9(c)に示すように、ドライフィルム
18を剥離し、回路形成面に、全面に無電解めっきを施
し、配線パターン部以外にドライフィルム18を形成
し、さらに配線パターン部に電解めっきを施し、15μ
mの厚さの銅層が形成される。そして、ドライフィルム
18を剥離し、ソフトエッチングにより配線パターン部
以外の無電解めっきにより形成された銅層を除去する。
【0089】以下、前述した図4(d)と同様に、絶縁
樹脂の選択形成、ドライフィルムの選択貼着、銅層の選
択形成により、第1の積層構造2が形成される。
【0090】この第1の積層構造2は、前述した図4
(e)と同様に、保護層4が選択形成され、さらに、全
面にドライフィルムが貼着され、全面露光される。
【0091】次に、第1の積層構造2とは反対面では、
銅合金11が洗浄及び乾燥され、ドライフィルムが貼着
される。このドライフィルムは、マスクを用いた露光、
現像により、外部接続用リードに対応した形状に形成さ
れたレジスト22となる。
【0092】しかる後、図9(d)に示すように、塩化
第二鉄により、銅合金11がエッチングされ、外部接続
用リード5が形成される。なお、第1の実施形態とは異
なり、プリント回路部の銅合金11は全て除去される。
その後、レジスト22が剥離され、基板が洗浄される。
なお、第1の積層構造2上のドライフィルム21も同時
に剥離されるので、再形成される。
【0093】続いて、第1の積層構造2とは反対面に、
感光性絶縁樹脂が印刷され、露光、現像により、表裏接
続用のバイア部分の樹脂が除去され、絶縁層7が形成さ
れる。
【0094】以下、前述同様に、図10(a)に示すよ
うに、外部接続用リード部分等を覆うようにドライフィ
ルム23が選択貼着される。また前述同様に、図10
(b)に示す銅層19(導体層6)の選択形成、ドライ
フィルムの剥離、絶縁樹脂の選択形成、ドライフィルム
の選択貼着、銅層の選択形成、…という工程が順次繰返
して行なわれ、図10(c)に示すように、所望の第2
の積層構造3が形成される。
【0095】しかる後、前述同様に、第2の積層構造上
に、保護層が選択形成され、第1,第2の積層構造上の
半導体チップ接続用ランド上に、ニッケルめっき及び金
めっきが順次形成され、半導体装置用基板が完成する。
また、前述同様に半導体チップの接続及び全体の樹脂封
止により半導体装置が完成する。
【0096】以上のような構成によれば、第1の実施形
態の効果に加え、第1の積層構造2の最下層をレジスト
に代えて、直接的に絶縁層を選択形成したので、製造工
程の容易化を図ることができる。
【0097】(第3の実施の形態)次に、本発明の第3
の実施形態について説明するが、図1乃至図10と同一
部分には同一符号を付してその詳しい説明は省略し、こ
こでは異なる部分についてのみ述べる。
【0098】すなわち、本実施の形態は、第1の実施形
態に示す構造を、第2の実施形態に示す製造方法を部分
的に用いて形成したものである。
【0099】具体的には、図1及び図2に示す構造を、
ドライフィルム13に代えて、感光性の絶縁樹脂を用い
て最下層の絶縁層7を形成することにより、製造してい
る。次に、このような半導体装置用基板の製造方法につ
いて説明する。
【0100】(製造方法)前述した図9(a)〜(c)
と同様の工程により、図11(a)〜(c)に示すよう
に、第1の積層構造2が形成され、且つ保護層4と、ラ
ンド20上のめっき層とが形成される。また、第1の積
層構造2は、図11(d)に示すように、全面にドライ
フィルム21が貼着され、後工程の薬品等から保護され
る。
【0101】一方、第1の積層構造2とは反対面には、
図11(e)に示すように、ドライフィルムが貼着さ
れ、マスクを用いた露光、現像により、レジスト22が
選択的に形成される。また、銅合金11が選択的にエッ
チングされ、外部接続用リード5と、第1の積層構造2
に接続された円柱状の銅合金11とが形成される。
【0102】以下、前述した第1の実施形態と同様に、
レジスト剥離、洗浄、図12(a)に示す絶縁層の選択
形成、ドライフィルムによるリードの保護、銅層の選択
形成、ドライフィルムの剥離、絶縁樹脂の選択形成、ド
ライフィルムの選択貼着、銅層の選択形成、…という工
程が順次繰返して行なわれ、図12(b)に示すよう
に、所望の第2の積層構造3が形成される。
【0103】また、前述同様に、第2の積層構造3上に
保護層4の選択形成、ランド20上のめっき処理が施さ
れ、図2に示す半導体装置用基板が完成する。また、同
様に、半導体チップの搭載、樹脂封止などにより、図7
に示す半導体装置が完成する。
【0104】以上のような構成によれば、第1の実施形
態の効果に加え、第1の積層構造2の最下層をレジスト
に代えて、直接的に絶縁層を選択形成したので、製造工
程の容易化を図ることができる。
【0105】(第4の実施の形態)図13は本発明の第
4の実施形態に係る半導体装置用基板の構成を示す断面
図であり、図1と同一部分には同一符号を付してその詳
しい説明は省略し、ここでは異なる部分についてのみ述
べる。
【0106】すなわち、本実施形態は、第1の実施形態
の変形構成であり、具体的には外部接続用リード5にお
ける基端部となるプリント回路部近傍の部分が選択的に
ハーフエッチングされて他の部分よりも薄く形成されて
いる。
【0107】すなわち、外部接続用リード5は、他の部
分よりも薄く形成されて応力を緩和する肉薄部5aを備
えている。
【0108】次に、このような半導体装置用基板の製造
方法及び作用を説明する。
【0109】銅合金11のエッチングの際に、外部接続
用リード5のプリン卜回路部の外側近傍に、図14の平
面図に示すように、銅合金11上に、長手方向に沿って
一部隙間31を有して各レジスト22が形成される。こ
のレジスト22の隙間31の大きさに比例してエッチン
グ量を制御できる。
【0110】このようにエッチング量に対応させてレジ
スト22の隙間31を形成し、エッチングすることによ
り、図15に示すように、所望の深さのハーフエッチン
グを銅合金11に施して薄肉部5aを形成できる。な
お、図16に示すように、銅合金11の両面にレジスト
の隙間31を形成してからエッチングすることにより、
銅合金11の両面にハーフエッチングを施して図17に
示す半導体装置用基板を製造してもよい。
【0111】このように、外部接続用リード5は、部分
的に薄肉部5aが形成されることにより、応力が加わっ
ても薄肉部5aによりその応力を緩和させ、第1及び第
2の積層構造2,3とリードフレーム1との間に剥離を
生じさせ難くしている。よって、半導体装置用基板及び
半導体装置の剥離に関する不良を低減させ、信頼性を向
上させることができる。
【0112】(第5の実施の形態)次に、本発明の第5
の実施形態について説明する。
【0113】なお、本実施形態は、第1の実施形態の製
造方法の変形例であり、完成品の構造については図1に
示す構造と同一となっている。
【0114】よって、次に、本実施形態に係る半導体装
置用基板の製造方法を説明する。
【0115】いま、図18(a)に示すように、銅合金
11の他方の面には全面にドライフィルム13が貼着さ
れ、銅合金11の一方の面のうち、後工程で除去される
領域32上には、液状レジスト33が選択的に塗布され
る。なお、液状レジスト33の塗布幅の調整により、ハ
ーフエッチングの量、形状が制御される。
【0116】図18(b)に示すように、露出した銅合
金11上にハーフエッチングが施され、深さ90μmの
凹部11aが銅合金11に形成される。また、図18
(c)に示すように、ドライフィルム13及びレジスト
33が剥離され、凹部11aを有する銅合金11が得ら
れる。
【0117】以下、前述した図3乃至図5と同様に、図
18(d)及び図19(a)〜(e)に示すように、半
導体装置用基板の積層構造2,3が形成され、もって、
半導体装置用基板や半導体装置が形成される。
【0118】なお、このような製造工程によれば、除去
される部分32の銅合金11が予めハーフエッチングで
除去されているので、金属材料をエッチングし、外部接
続用リード5等を形成する際に、エッチング量を低減で
きるので、サイドエッチング量を抑制でき、もって、外
部接続用リードの加工精度を向上させることができる。
【0119】(他の実施形態)なお、上記第1の実施形
態では、装置構成の他、銅合金11を介して第1及び第
2の積層構造2,3が互いに電気的に接続される製造方
法についても説明したが、これに限らず、第2の実施形
態と同様に、銅合金11を介さずに直接的に、第1及び
第2の積層構造2,3が互いに電気的に接続される構成
及び製造方法としても、本発明を同様に実施して同様の
効果を得ることができる。
【0120】また、上記第5の実施形態では、第1の実
施形態に対して、外部接続用リード5に薄肉部5aを設
けた場合を説明したが、これに限らず、第2乃至第4の
実施形態のいずれに対して、外部接続用リード5に薄肉
部5aを設けた構成及び製造方法としても、本発明を同
様に実施して同様の効果を得ることができる。
【0121】さらに、上記各実施形態では、第1の積層
構造の完成後に、リードフレームを形成し、最後に第2
の積層構造を形成する手順の例をあげたが、この順序に
限らず、第1の積層構造の第1層目の形成後、リードフ
レームを形成し、第2の積層構造の第1層目の形成を先
に行ない、第1の積層構造及び第2の積層構造の第2層
目、第3層目等、表裏で対になる層を同時に、順次形成
する方法としてもよい。すなわち、この方法の場合、第
2層目、第3層目を両面同時に形成できるため、工程を
短縮することができ、特に導体層の数が多いものに適し
ている。
【0122】その他、本発明はその要旨を逸脱しない範
囲で種々変形して実施できる。
【0123】
【発明の効果】以上説明したように本発明によれば、微
細な多層配線を高精度に形成可能で、容易に薄型化し得
るというビルドアップ法の利点を生かし、且つ構造上で
も高密度配線を期待し得る半導体装置用基板及びその製
造方法を提供できる。
【0124】また、リードフレームの両面の配線間の電
気的接続を高い信頼性で実現でき、さらに、リードフレ
ームに力が加わっても剥離を生じ難い半導体装置用基板
及びその製造方法を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体装置用
基板の構成を示す平面図
【図2】図1のII−II線矢視断面図
【図3】同実施の形態における半導体装置用基板の製造
工程図
【図4】同実施の形態における半導体装置用基板の製造
工程図
【図5】同実施の形態における半導体装置用基板の製造
工程図
【図6】同実施の形態における半導体装置の製造工程図
【図7】同実施の形態における半導体装置の構成を示す
断面図
【図8】本発明の第2の実施の形態に係る半導体装置用
基板の構成を示す断面図
【図9】同実施の形態における半導体装置用基板の製造
工程図
【図10】同実施の形態における半導体装置用基板の製
造工程図
【図11】本発明の第3の実施の形態に係る半導体装置
用基板の製造工程図
【図12】同実施の形態における半導体装置用基板の製
造工程図
【図13】図13は本発明の第4の実施形態に係る半導
体装置用基板の構成を示す断面図
【図14】同実施の形態における製造工程を説明するた
めの平面図
【図15】同実施の形態における製造工程を説明するた
めの断面図
【図16】同実施の形態における製造工程の変形例を説
明するための断面図
【図17】同実施の形態における半導体装置用基板の変
形例を説明するための断面図
【図18】本発明の第5の実施の形態に係る半導体装置
用基板の製造工程図
【図19】同実施の形態における製造工程図
【符号の説明】
1…リードフレーム 2…第1の積層構造 3…第2の積層構造 4…保護層 5…外部接続用リード 5a…薄肉部 6…導体層 7…絶縁層 11…銅合金 11a…凹部 12…テープ 13…ドライフィルム 14…金層 15…ニッケル層 16,19…銅層 17…バイアホール 7a,26…絶縁樹脂 18,21,23…ドライフィルム 20…ランド 22…レジスト 24…半導体チップ 25…ボンディングワイヤ 31…隙間 32…除去領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関根 秀克 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】リードフレームと、 前記リードフレームの一方の面上に、樹脂を固化してな
    る絶縁層及び配線層が順次交互に積層されてなる第1の
    導体回路と、 前記第1の導体回路と電気的に接続され、前記リードフ
    レームの他方の面上に、樹脂を固化してなる絶縁層及び
    配線層が順次交互に積層されてなる第2の導体回路と、 前記リードフレームのうち、前記第1の導体回路と前記
    第2の導体回路とに挟まれた部分から外側方向に延在さ
    せて形成された外部接続用リードとを備えたことを特徴
    とする半導体装置用基板。
  2. 【請求項2】 請求項1に記載の半導体装置用基板にお
    いて、 前記第1及び第2の導体回路は、互いにリードフレーム
    の一部を介して電気的に接続されたことを特徴とする半
    導体装置用基板。
  3. 【請求項3】 請求項1又は請求項2に記載の半導体装
    置用基板において、 前記外部接統用リードは、前記第1及び第2の導体回路
    との近傍位置にて選択的にハーフエッチングされたこと
    を特徴とする半導体装置用基板。
  4. 【請求項4】(A)回路領域、内部リード領域及び外部
    リード領域を順次外周側として有するシート状の金属材
    料の一方の面に選択的にレジストを形成する工程と、
    (B)前記金属材料の一方の面のうち、前記回路領域及
    び前記内部リード領域における前記レジストの非形成面
    にエッチングストッパとなる層を含むストッパ導体層を
    選択的に形成する工程と、(C)前記ストッパ導体層の
    形成後、前記レジストを除去する工程と、(D)前記回
    路領域及び前記内部リード領域にて前記金属材料の一方
    の面上及び前記ストッパ導体層上に、当該ストッパ層を
    部分的に露出させるように選択的に絶縁層を形成する工
    程と、(E)前記絶縁層上及び非選択により露出したス
    トッパ導体層上に選択的に導体層を形成する工程と、
    (F)最上層の絶縁層上及び最上層の導体層上に、当該
    導体層を部分的に露出させるように選択的に絶縁層を形
    成する工程と、(G)最上層の絶縁層上及び非選択によ
    り露出した導体層上に選択的に導体層を形成する工程
    と、(H)前記(F)乃至前記(G)を所定回数まで繰
    返して絶縁層と導体層との第1の積層構造を前記回路領
    域及び前記内部リード領域に形成する工程と、(I)前
    記第1の積層構造の最表面上に、除去可能に保護層を形
    成する工程と、(J)前記内部及び外部リード領域にお
    ける前記シート状の金属材料を選択的にエッチングして
    外部接続用リードを形成すると共に、前記回路領域の金
    属材料を除去する工程と、(K)前記金属材料の除去に
    より露出した絶縁層及び前記ストッパ導体層上に、当該
    ストッパ導体層を部分的に露出させるように選択的に絶
    縁層を形成する工程と、(L)この絶縁層上及び非選択
    により露出したストッパ導体層上に選択的に導体層を形
    成する工程と、(M)最上層の絶縁層上及び最上層の導
    体層上に、当該導体層を部分的に露出させるように選択
    的に絶縁層を形成する工程と、(N)最上層の絶縁層上
    及び非選択により露出した導体層上に選択的に導体層を
    形成する工程と、(O)前記(M)乃至前記(N)を所
    定回数まで繰返して絶縁層と導体層との第2の積層構造
    を前記回路領域に形成する工程とを含んでいることを特
    徴とする半導体装置用基板の製造方法。
  5. 【請求項5】 請求項4に記載の半導体装置用基板の製
    造方法において、 前記(A)及び前記(B)の各工程における夫々のレジ
    ストに代えて絶縁層を用い、前記(C)の工程を省略
    し、且つ前記(D)の工程における金属材料の一方の面
    に代えて前記絶縁層を用いたことを特徴とする半導体装
    置用基板の製造方法。
  6. 【請求項6】 請求項4に記載の半導体装置用基板の製
    造方法において、 前記(J)の工程にて前記回路領域の金属材料を、少な
    くともストッパ導体層を露出させないように選択的に除
    去し、前記(K)及び前記(L)の各工程における夫々
    のストッパ導体層に代えて前記金属材料を用いたことを
    特徴とする半導体装置用基板の製造方法。
  7. 【請求項7】 請求項6に記載の半導体装置用基板の製
    造方法において、 前記(A)及び前記(B)の各工程における夫々のレジ
    ストに代えて絶縁層を用い、前記(C)の工程を省略
    し、且つ前記(D)の工程における金属材料の一方の面
    に代えて前記絶縁層を用いたことを特徴とする半導体装
    置用基板の製造方法。
  8. 【請求項8】 請求項6又は請求項7に記載の半導体装
    置用基板の製造方法において、 前記(A)の工程に先行し、前記金属材料のうちで前記
    (J)の工程にて除去される部分を予めハーフエッチン
    グする工程を含んでいることを特徴とする半導体装置用
    基板の製造方法。
  9. 【請求項9】 請求項4乃至請求項8のいずれか1項に
    記載の半導体装置用基板の製造方法において、 前記内部リード領域近傍の前記外部接続用リードを選択
    的にハーフエッチングする工程を含んでいることを特徴
    とする半導体装置用基板の製造方法。
JP07356897A 1997-03-26 1997-03-26 半導体装置用基板及びその製造方法 Expired - Fee Related JP3661343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07356897A JP3661343B2 (ja) 1997-03-26 1997-03-26 半導体装置用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07356897A JP3661343B2 (ja) 1997-03-26 1997-03-26 半導体装置用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10270630A true JPH10270630A (ja) 1998-10-09
JP3661343B2 JP3661343B2 (ja) 2005-06-15

Family

ID=13522017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07356897A Expired - Fee Related JP3661343B2 (ja) 1997-03-26 1997-03-26 半導体装置用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3661343B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003103355A1 (ja) * 2002-05-30 2003-12-11 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール
EP1741323A4 (en) * 2004-04-27 2007-06-20 Merrimac Ind Inc FUSION BONDETTE ASSEMBLY WITH MOUNTED CABLES
KR101363108B1 (ko) * 2013-10-21 2014-02-14 에스티에스반도체통신 주식회사 다층구조 인쇄회로기판
KR101391092B1 (ko) * 2012-09-04 2014-04-30 에스티에스반도체통신 주식회사 다층구조 인쇄회로기판
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003103355A1 (ja) * 2002-05-30 2003-12-11 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール
US7348662B2 (en) 2002-05-30 2008-03-25 Taiyo Yuden Co., Ltd. Composite multi-layer substrate and module using the substrate
CN100435604C (zh) * 2002-05-30 2008-11-19 太阳诱电株式会社 复合多层基板及使用该基板的组件
US7745926B2 (en) 2002-05-30 2010-06-29 Taiyo Yuden Co., Ltd. Composite multi-layer substrate and module using the substrate
US7928560B2 (en) 2002-05-30 2011-04-19 Taiyo Yuden Co., Ltd. Composite multi-layer substrate and module using the substrate
USRE45146E1 (en) 2002-05-30 2014-09-23 Taiyo Yuden Co., Ltd Composite multi-layer substrate and module using the substrate
EP1741323A4 (en) * 2004-04-27 2007-06-20 Merrimac Ind Inc FUSION BONDETTE ASSEMBLY WITH MOUNTED CABLES
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US11172572B2 (en) 2012-02-08 2021-11-09 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
KR101391092B1 (ko) * 2012-09-04 2014-04-30 에스티에스반도체통신 주식회사 다층구조 인쇄회로기판
KR101363108B1 (ko) * 2013-10-21 2014-02-14 에스티에스반도체통신 주식회사 다층구조 인쇄회로기판
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink

Also Published As

Publication number Publication date
JP3661343B2 (ja) 2005-06-15

Similar Documents

Publication Publication Date Title
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
JP3971500B2 (ja) 半導体素子実装用配線基板の製造方法
JP3003624B2 (ja) 半導体装置
JP3760731B2 (ja) バンプ付き配線回路基板及びその製造方法
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
JP3855320B2 (ja) 半導体装置用基板の製造方法及び半導体装置の製造方法
JP2006287034A (ja) 電解めっきを利用した配線基板の製造方法
JP3661343B2 (ja) 半導体装置用基板及びその製造方法
CN100481403C (zh) 电子装置用基板及其制造方法以及电子装置制造方法
JP2002111185A (ja) バンプ付き配線回路基板及びその製造方法
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP3357875B1 (ja) 電解メッキ方法及びプリント配線基板の製造方法
JP2000114412A (ja) 回路基板の製造方法
JP2002198635A (ja) 配線板及びその製造方法
JP3041290B1 (ja) テープ形チップサイズパッケージの製造方法
JPH05183017A (ja) Tab用テープキャリア
JP4386827B2 (ja) 配線回路基板の製造方法
JPH10126056A (ja) プリント配線基板の製造方法
JPS62291089A (ja) 回路基板の製造方法
JP3695816B2 (ja) 配線のエッチング方法
JPH1117059A (ja) ボールグリッドアレイ基板及びその連続体
JP2004274071A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JPH06177277A (ja) 半導体装置の製造方法
JPH10178141A (ja) 複合リードフレーム及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040303

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees