JP2003133732A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP2003133732A JP2003133732A JP2001332423A JP2001332423A JP2003133732A JP 2003133732 A JP2003133732 A JP 2003133732A JP 2001332423 A JP2001332423 A JP 2001332423A JP 2001332423 A JP2001332423 A JP 2001332423A JP 2003133732 A JP2003133732 A JP 2003133732A
- Authority
- JP
- Japan
- Prior art keywords
- parts
- weight
- conductor
- wiring layer
- hole conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Conductive Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
しても、各配線層間の接続信頼性を確保し、クラックや
基板の表面からビアホール導体の突起を抑え、且つビア
ホール導体の表面を平坦にすることができる回路基板を
提供する。 【解決手段】 ガラス成分とセラミック成分とから成る
複数の誘電体層の層間に、Agを主成分とする内部配線
層3を配するとともに、誘電体層にその厚みを貫くAg
を主成分とするビアホール導体を配置して成る回路基板
10において、ビアホール導体4は、Ag系導体材料1
00重量部に対して、0.5〜5重量部のRuO2と、
1〜10重量部のSnO2と、1〜10重量部のβ石英
を主成分とするガラス成分を含有していることを特徴と
する。
Description
ミック成分となるガラス−セラミックから成る誘電体層
を積層して成る回路基板に関するものであり、回路基板
中の安定したビアホール導体を有する回路基板に関する
ものである。 【0002】 【従来の技術】従来より、焼成温度を800〜1050
℃と比較的低い温度で焼成可能な材料を用いた回路基板
が広く提案されている。 【0003】回路基板は、複数の誘電体層を積層した基
板と、該積層体の各誘電体層間に配置した内部配線層
と、該積層体の表面に配置した表面配線層と、各誘電体
層の厚み方向に所定内部配線層間、所定内部配線層と表
面配線層との間を接続するビアホール導体とから構成さ
れている。 【0004】尚、積層体の表面に配置した表面配線層に
は、ICチップを始め、各種電子部品が搭載されてい
る。 【0005】上述の内部配線層の導電率を高めて回路の
高速化を行うために、内部配線層、ビアホール導体、表
面配線層としては、金属成分がAg単体またはAg−P
d、Ag−PtなどのAg合金から成るAg系材料が使
用されている。また、誘電体層としては、上述のAg系
材料の融点から、低温(800〜1050℃)で焼成可
能な材料が用いられている。例えば、ガラス成分とセラ
ミック成分とから成るガラス−セラミック材料である。 【0006】上述の内部配線層やビアホール導体は、少
なくとも積層状態の基板と一体的に焼成した時の焼結挙
動が近似して、焼成収縮の整合をとるために、多量のガ
ラス成分を含んでいた。仮に、基板材料とビアホール導
体との焼結収縮の整合がとれないと、基板表面における
ビアホール導体の表面が、突出してしまい、その結果、
基板表面の配線層が形成できず、また、電子部品素子の
実装ができなくなる。 【0007】しかも、特に各内部配線層間を接続した
り、内部配線層と表面配線層とを接続するビアホール導
体においては、近年の回路動作の高速化に伴い、その導
体抵抗を下げることが要求されている。この要求を応え
るために、ビアホール導体の形状を物理的に大径化(直
径を80μm以上)が必要となっている。 【0008】しかし、従来の手法では、基板とビアホー
ル導体とを同時焼成すると、基板材料であるガラス−セ
ラミック材料の焼結収縮とビアホール導体の焼結収縮と
の整合性がとれなくなってしまう。即ち、焼成冷却時に
熱膨張係数差による熱応力が大きくなり、例えば、基板
の表面でビアホール導体の周囲にクラックが発生し、ま
た、導通不具合が生じてしまう。 【0009】そこで、ガラス成分とセラミック成分とか
ら成る複数の誘電体層間にAgを主成分とする内部配線
層を形成するとともに、前記誘電体層に厚みを貫くAg
系材料を主成分とするビアホール導体を配置して成り、
該ビアホール導体は、Ag系材料100部に対して、2
〜5重量部のβ石英と、0.1〜1重量部の酸化マグネ
シウム、酸化アルミニウム、酸化カルシウムの少なくと
も1種類を含有している回路基板が既に提案されてい
る。 【0010】かかる技術によれば、ビアホール導体は、
所定量のβ石英と酸化マグネシウム、酸化アルミニウ
ム、酸化カルシウムの少なくとも1種類の酸化物を含ん
でいる。β石英は、主に基板材料とAg系のビアホール
導体との熱膨張係数の差による熱応力を低下させるもの
であり、また酸化マグネシウム、酸化アルミニウム、酸
化カルシウムの少なくとも1種類の酸化物は、焼結時に
Ag粒子間に存在さて、基板材料が焼結が開始されるま
で、ビアホール導体の焼結を遅らせ、焼成による収縮応
力を低減させるものである。 【0011】これにより、ビアホール導体の導体抵抗を
低下させるべく、その直径が大きくなっても、基板との
熱膨張差を緩和し、収縮挙動が近似する。その結果、各
配線層間の接続信頼性が安定化して、ビアホール導体及
びその開口にクラックが発生することがなく、基板の表
面からビアホール導体の突出を抑えている。 【0012】 【発明が解決しようとする課題】ここで、基板の平滑性
を向上させるには、ビアホール導体の表面を平坦にする
ことが望まれる。 【0013】しかしながら、上述の回路基板では、各配
線層間の接続信頼性が安定化して、ビアホール導体及び
その開口にクラックが発生することがなく、基板の表面
からビアホール導体の突出を抑えることができるもの
の、図3に示すように、ビアホール導体において、その
ビアホール導体の径が大きくなると、その中央部が凹ん
でしまうという問題点があった。なお、図3において、
1aは積層基板1の表面側の誘電体層を示している。 【0014】これは全体として、ビアホール導体の収縮
挙動が基板材料に近似しているものの、その収縮の速度
が周辺部と中央部とでは若干の差異が発生しているた
め、結果として中央部が凹んでしまうものと考えられ
る。 【0015】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、ビアホール導体の径が大型
化しても、各配線層間の接続信頼性を確保し、クラック
の発生を抑え、基板の表面からビアホール導体の突出量
を抑え、且つビアホール導体の表面自身を平坦にするこ
とができる回路基板を提供するものである。 【0016】 【課題を解決するための手段】本発明の回路基板は、ガ
ラス成分とセラミック成分とから成る複数の誘電体層の
層間に、Agを主成分とする内部配線層を配するととも
に、前記誘電体層にその厚みを貫くAgを主成分とする
ビアホール導体を配置して成る回路基板において、前記
ビアホール導体は、Ag系導体材料100重量部に対し
て、0.5〜5重量部のRuO2と、1〜10重量部の
SnO2と、1〜10重量部のβ石英を主成分とするガ
ラス成分を含有していることを特徴とするものである。 【0017】尚、上述のビアホール導体用導電性ペース
トは、ペースト全体に対する固形分比が85〜93wt
%の範囲とすることが望ましい。 【作用】本発明の回路基板のビアホール導体は、Ag系
導体材料100重量部に対して、0.5〜5重量部のR
uO2と、1〜10重量部のSnO2と、1〜10重量部
のβ石英を主成分とするガラス成分を含有している。こ
のため、ビアホール導体の径を大きくして導体抵抗値を
下げることが容易に行え、しかも、基板との収縮整合性
が良好なので、基板の平滑性及びビアホール導体の表面
の平滑性に優れた回路基板となる。 【0018】すなわち、従来のように、β石英と酸化ア
ルミニウム、酸化マグネシウム、酸化カルシウムの少な
くとも1種類の酸化物との組合せでは、有機金属あるい
は比表面積100cm3/g以上の微粉として添加し、
Ag粒子間に効果的に配置し、Agの焼結を遅らせる働
きをするものの、ビアホール導体の収縮挙動を誘電体層
の収縮挙動に近づけるには限界があった。 【0019】これに対し、本発明では、ビアホール導体
内のRuO2自身が、誘電体層の基板材料のガラス成分
と同じ収縮挙動を示すため、ビアホール導体の収縮挙動
を積層基板の収縮挙動に効果的に近づけることができる
ことによる。 【0020】また、β石英を主成分とするガラス成分
は、低熱膨張係数の特徴を有するものであり、ビアホー
ル導体膜の熱膨張係数を基板材料の熱膨張係数に近づけ
る効果を持ち、焼成冷却時の熱応力を低減できる。この
ため、ビアホール導体の直径を大きくし、導体抵抗を下
げることができる。 【0021】また、SnO2は、ビアホール導体と積層
基板の全体的な収縮挙動を一致させ、ビアホール導体の
突起量を小さくする効果がある。 【0022】尚、ビアホール導体用導電性ペーストは、
ペースト全体に対する固形分比が85〜93wt%の範
囲とすることにより、導電性ペーストを貫通孔に充填し
た場合、乾燥時の凹み及び導電性ペーストの充填性が良
好になる。 【0023】 【発明の実施の形態】以下、本発明の回路基板を図面に
基づいて説明する。 【0024】図1は、本発明に係る回路基板の断面図で
ある。図1において、10は回路基板であり、1は積層
基板、21は積層基板1の表面に形成した第1の表面配
線層、22は第2の表面配線層、3は積層基板1内の形
成された内部配線層、4は積層基板1内の形成されたビ
アホール導体、5はICチップ部品であり、6は他の電
子部品である。なお、第1の表面配線層21、第2の表
面配線層22を、総じて表面配線層2という。 【0025】積層基板1は、ガラス−セラミック材料か
ら成る誘電体層1a〜1eと、誘電体層1a〜1eの各
層間に、所定回路網を達成したり、容量成分を発生する
ための内部配線層3が配置されている。 【0026】また、誘電体層1a〜1eには、その層の
厚み方向を貫くビアホール導体4が形成されている。 【0027】さらに、誘電体層1a〜1eを積層した積
層基板1の表面には、第1の表面配線層21、第2の表
面配線層22が形成されている。 【0028】積層基板1を構成する誘電体層1a〜1d
は、1層あたり例えば50〜300μm程度の厚みを有
し、その材質としては、セラミック材料、低温焼成化が
可能な酸化物、低融点ガラス材料などが用いられる。具
体的には、セラミック材料としては、例えばA12O3、
BaO−TiO2系、CaO−TiO2系、MgO−Ti
O2系などが、また低温焼成化が可能な酸化物として
は、例えばBiVO4、CuO、Li2O、B2O3などが
選ばれる。 【0029】この誘電体層1a〜1eの厚みは、例えば
100〜300μm程度である。 【0030】内部配線層3、ビアホール導体4は、Ag
系(Ag単体、Ag−Pd、Ag−PtなどのAg合
金)を主成分とする導体膜(導体)からなり、内部配線
層3の厚みは8〜15μm程度である。また、ビアホー
ル導体4の直径は任意な値とすることができるが、大径
化として低抵抗化するために、80〜350μmとして
いる。 【0031】本発明の特徴的なことは、ビアホール導体
は、Ag系導体材料100重量部に対して、0.5〜5
重量部のRuO2と、1〜10重量部のSnO2と、1〜
10重量部のβ石英を主成分とするガラス成分を含有し
ていることである。 【0032】また、ビアホール導体用導電性ペースト
は、ペースト全体に対する固形分比が85〜93wt%
の範囲にある。 【0033】第1の表面配線層21は、Ag系(Ag単
体、Ag−Pd、Ag−PtなどのAg合金)を主成分
とする導体膜から成り、主に積層基板1の表面で所定回
路配線層を構成するとともに、半田を介して接合される
電子部品6の接続パッドとなったり、また、厚膜抵抗
膜、厚膜コンデンサ素子の端子電極となる。特に、内部
配線層3との接続において、この第1の表面配線層21
と誘電体層1aから露出するビアホール導体4と接続す
る。 【0034】第2の表面配線層22は、Au系を主成分
とする導体膜から成り、主にボンディング細線、フリッ
プチップによって接続されるICチップ5の接続パッド
(ワイヤボンディングパッド)として用いられる。即
ち、第2の表面配線層22は、第1の表面配線層21の
一部から重畳接続される。 【0035】尚、電子部品6は、積層セラミックコンデ
ンサやチップ抵抗器などのチップ状電子部品やその他発
振装置やトランジスタなどが例示でき、第1の表面配線
層21に半田を介して接続されている。 【0036】また、ICチップ5は、所定表面配線層
(21、22)などに接続された、第2の表面配線層2
2にAlまたはAuのボンディング細線を用いてワイヤ
ボンディングしたり、ICチップ5の下面に形成したパ
ンプ部材を介して第2の表面配線層22に接続されてい
る。 【0037】上述の回路基板の製造方法について説明す
る。 【0038】積層基板1となる誘電体材料、例えば、ガ
ラス−誘電体セラミック材料から成るグリーンシートを
形成する。なお、このグリーンシートは、積層基板1と
なる複数の基板領域からなる大型グリーンシートであ
る。 【0039】次に、グリーンシート上の各基板領域毎
に、ビアホール導体3となる所定径の貫通孔をパンチン
グによって形成する。 【0040】次に、グリーンシート上の各基板領域毎
に、スクリーン印刷により、上述の貫通孔にAg系導電
性ペーストを充填するとともに、内部配線層4となる導
体膜などを形成する。また、さらに、最外層に位置する
グリーンシート上に、表面配線層2となる導体膜、各種
電極パッドとなる導体膜を形成する。 【0041】そして、ビアホール導電性ペーストは、A
g系(Ag単体、Ag−Pd、Ag−PtなどのAg合
金)粉末100重量部に対して、0.5〜5重量部のR
uO 2と、1〜10重量部のSnO2と、1〜10重量部
のβ石英を主成分とするガラス成分、エチルセルロース
などの有機バインダー、溶剤を均質混合したものが用い
られる。 【0042】また、第1の表面配線層21が形成される
導電性ペーストは、Ag系(Ag単体、Ag−Pdなど
のAg合金)粉末、Pt粉末、無機バインダー、有機バ
インダー、溶剤を均質混合したものが用いられる。 【0043】第2の表面配線層22が形成される導電性
ペーストは、Au系(Au単体、Au−Pd、Au−P
tなどのAu合金)粉末、無機バインダー、有機バイン
ダー、溶剤を均質混合したものが用いられる。尚、第1
及び第2表面配線層21、22には、固形成分として、
V2O5粉末を各金属成分に対して0.2〜1.0重量部
添加すると、積層基板1表面との接着強度が向上して望
ましい。 【0044】このようにビアホール導体4となる導体、
内部配線層3となる導体膜が形成された誘電体層1b〜
1eとなるグリーンシート、第1の表面配線層21とな
るAg系の導体膜、第2の表面配線層22となるAu系
の導体膜が形成された誘電体層1aとなるグリーンシー
トを、積層基板1の誘電体層1a〜1eの積層順に応じ
て積層一体化する。 【0045】次に上述の未焼成状態の基板を大気雰囲気
や中性雰囲気で焼成処理する。焼成処理は、脱バインダ
過程と焼結過程からなる。 【0046】脱バインダ過程は、例えば600℃以下の
温度領域で行われる。また、焼成過程は、ピーク温度8
50〜1050℃にて行われる。 【0047】その後、必要に応じて、第1の表面配線層
21に接続する厚膜抵抗素子や所定形状の絶縁保護膜を
形成して、各種電子部品6を半田などで接合・実装を行
う。さらに、所定配線膜上にICチップ5を搭載して、
第2の表面配線層22との間でAlまたはAuのボンデ
ィング細線によるワイヤボンディング接合や半田バンプ
を用いたフリップチップ接続を行う。 【0048】これにより、図1に示す回路基板が達成で
きる。 【0049】上述の説明では、積層基板1の表面には、
第1の表面配線層21と第2の表面配線層22とが形成
されているが、例えば、第2の表面配線層22を省略し
ても構わない。 【0050】ここで、所定内部配線層3と表面配線層2
1とを接続する誘電体層1aに形成されたビアホール導
体4は、Ag系材料で形成されているが、第1の表面配
線層21は、ビアホール導体4と同じようにAg系材料
で構成されているため、安定した接続が達成される。 【0051】 【実施例】本発明者は、ビアホール導体のAg系導電性
ペーストとして、Ag系材料100重量部に対して、R
uO2、SnO2、β石英を主成分とするガラス成分を添
加して、その量比による検討を行った。 【0052】試料番号1〜5は、固形成分に対して、S
nO2を4.0重量部、ガラス成分を4.0重量部添加
して、RuO2を0〜6.0重量部に変化させた。 【0053】試料番号6〜10は、固形成分に対して、
RuO2を5.0重量部、ガラス成分を4.0重量部添
加して、SnO2を0〜12.0重量部に変化させた。 【0054】試料番号11〜15は、固形成分に対し
て、RuO2を5.0重量部、SnO2を4.0重量部添
加して、ガラス成分を0〜12.0重量部に変化させ
た。 【0055】その結果は、表1の通りである。尚、良否
の判定において、ビアホール導体の導体抵抗が1mΩ未
満を「良」、ビアホール導体の周囲の基板部分にクラッ
クが発生しないものを「良」、ビアホール導体を形成し
た部分の基板の突起量が10μm未満を「良」とした。
また、ビアホール形状については、ビアホール部分40
の突起量が10μm以上の場合を「C」、図3のビアホ
ール導体40の周辺部のみが盛り上がった場合を
「B」、図2に示すように、ビアホール導体の表面が平
坦になった場合を「A」とした。さらに、総合判定の基
準として、上記導体抵抗、クラック、突起量の少なくと
も1つが不良であるものを「バツ印」、上記導体抵抗、
クラック、突起量は全て良であるが、ビアホール形状が
Bであるものを「三角印」、上記導体抵抗、クラック、
突起量が全て良であり、ビアホール形状がAであるもの
を「丸印」とした。 【0056】 【表1】 【0057】まず、ビアホール導体が、Ag系導体材料
100重量部に対して、0.5〜5重量部のRuO
2と、1〜10重量部のSnO2と、1〜10重量部のβ
石英を主成分とするガラス成分を含有している場合(試
料番号2〜4、7〜9、12〜14、19〜20)、導
体抵抗、クラック、突起量が全て良であり、ビアホール
導体の表面が平坦になる。 【0058】これに対し、4重量部のガラス成分、1重
量部の酸化マグネシウム、酸化アルミニウム、酸化カル
シウムの少なくとも1種類を含有する場合(試料番号1
6〜18)、導体抵抗、クラック、突起量は全て良であ
るが、ビアホール形状の周辺部が盛り上がってしまう。 【0059】また、RuO2を含有していない場合(試
料番号1)では、ビアホール導体と積層基板との収縮整
合性がとれないため、基板の表面にビアホール導体の表
面が約35μm程度も突出してしまう。 【0060】一方、RuO2が過剰に含有する場合(試
料番号5)では、ビアホール導体中にRuO2が過剰と
なり、導体抵抗が1mΩを越えてしまうとともに、基板
の表面にビアホール導体の表面が約30μm程度も突出
してしまう。 【0061】また、SnO2を含有していない場合(試
料番号6)では、基板の表面にビアホール導体の表面が
約30μm程度も突出してしまう。 【0062】一方、SnO2が過剰に含有する場合(試
料番号10)では、導体抵抗が1mΩを越えてしまうと
ともに、基板の表面にビアホール導体の表面が約25μ
m程度突出してしまう。 【0063】また、ガラス成分を含有していない場合
(試料番号11)では、熱膨張係数を積層基板の熱膨張
係数に合わせることができず、焼結冷却時にクラックが
発生してしまうとともに、基板の表面にビアホール導体
の表面が約15μm程度突出してしまう。 【0064】一方、ガラス成分が過剰に含有する場合
(試料番号15)では、導体抵抗が1mΩを越えてしま
うとともに、基板の表面にビアホール導体の表面が約2
5μm程度突出してしまう。 【0065】また、ビアホール導体の直径としては、試
料番号19、20のように、80〜400μmでも安定
した特性のビアホール導体となる。尚、50μmでは、
クラックやビアホール導体の突起は見られないものの、
物理的導体抵抗が大きくなる。 【0066】また、本発明者らは、試料番号4のAg系
導電性ペーストについて、導電性ペースト全体に対する
固形分比を変化させて、乾燥時の凹み及び導電性ペース
トの充填性を調べた。結果を表2に示す。 【0067】 【表2】 【0068】ここで、乾燥時の凹みは、グリーンシート
の貫通孔にビアホール導体用導電性ペーストを充填後乾
燥したときのビアホール導体表面のグリーンシート表面
からの凹み量を表面粗さ計により測定した。良否の判定
基準として、凹み量が20μm以下のものを「良」とし
た。 【0069】また、乾燥時の導電性ペーストの充填性
は、グリーンシートのビアホール導体となる貫通孔に導
電性ペーストを充填後乾燥したときの状態を金属顕微鏡
で観察した。良否の判定基準として、導電性ペーストが
すき間なく充填しているものを「良」とした。 【0070】表に示すように、導電性ペーストの固形分
比が85〜93wt%である本実施例(試料番号22〜
25)では、乾燥時の凹み及び導電性ペーストの充填性
は良好になる。 【0071】これに対し、導電性ペーストの固形分比が
83wt%である場合(試料番号21)では、乾燥時の
凹みが20μmより大きくなる。 【0072】一方、導電性ペーストの固形分比が95w
t%である場合(試料番号25)では、乾燥時の導電性
ペーストの充填性が悪くなる。 【0073】尚、上述の実験では、Ag系粉末として、
Ag単体を用いたが、Ag−PpやAg−PtなどのA
gを主成分とするAg系材料を用いても同様の効果が得
られることを確認した。 【0074】以上の実験により、導体抵抗、クラック、
突起量を考慮すると、ビアホール導体は、Ag系導体材
料100重量部に対して、0.5〜5重量部のRu
O2、1〜10重量部のSnO2、1〜10重量部のβ石
英を主成分とするガラス成分を含有させることが重要で
ある。 【0075】 【発明の効果】以上のように本発明によれば、ビアホー
ル導体を、Ag系材料、0.5〜5重量部のRuO2、
1〜10重量部のSnO2、1〜10重量部のβ石英を
主成分とするガラス成分を添加している導電性ペースト
を用いて形成している。これにより、ビアホール導体の
径を大きくして導体抵抗値を下げることが容易に行え、
しかも、基板との収縮整合性が良好なので、基板の平滑
性及びビアホール導体の表面の平滑性に優れた回路基板
となる。
である。 【図3】従来の回路基板のビアホール導体部の拡大図で
ある。 【符号の説明】 10 回路基板 1 積層基板 1a〜1e 誘電体層 2 表面配線層 21 第1の表面配線層 22 第2の表面配線層 3 内部配線層 4 ビアホール導体
Claims (1)
- 【特許請求の範囲】 【請求項1】 ガラス成分とセラミック成分とから成る
複数の誘電体層の層間に、Agを主成分とする内部配線
層を配するとともに、前記誘電体層にその厚みを貫くA
gを主成分とするビアホール導体を配置して成る回路基
板において、 前記ビアホール導体は、Ag系導体材料100重量部に
対して、0.5〜5重量部のRuO2と、1〜10重量
部のSnO2と、1〜10重量部のβ石英とを主成分と
するガラス成分を含有していることを特徴とする回路基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332423A JP3934910B2 (ja) | 2001-10-30 | 2001-10-30 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332423A JP3934910B2 (ja) | 2001-10-30 | 2001-10-30 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133732A true JP2003133732A (ja) | 2003-05-09 |
| JP3934910B2 JP3934910B2 (ja) | 2007-06-20 |
Family
ID=19147841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001332423A Expired - Fee Related JP3934910B2 (ja) | 2001-10-30 | 2001-10-30 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3934910B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016204228A (ja) * | 2015-04-27 | 2016-12-08 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
-
2001
- 2001-10-30 JP JP2001332423A patent/JP3934910B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016204228A (ja) * | 2015-04-27 | 2016-12-08 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3934910B2 (ja) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO1998058390A1 (ja) | 抵抗配線基板およびその製造方法 | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JP2003133732A (ja) | 回路基板 | |
| JP2001189550A (ja) | 回路基板 | |
| JP3152873B2 (ja) | 低温焼成回路基板 | |
| JP2002076609A (ja) | 回路基板 | |
| JP2816742B2 (ja) | 回路基板 | |
| JP3130914B2 (ja) | 多層回路基板 | |
| JPH0834350B2 (ja) | セラミック多層配線基板 | |
| JP2002141646A (ja) | 回路基板 | |
| JP3692214B2 (ja) | 多層配線基板 | |
| JP3493294B2 (ja) | 回路基板 | |
| JP3909285B2 (ja) | 配線基板 | |
| JPH11135899A (ja) | セラミック回路基板 | |
| JP2002141625A (ja) | 回路基板 | |
| JPH06302968A (ja) | セラミックス多層配線基板 | |
| JP2000165043A (ja) | 回路基板 | |
| JP2003017838A (ja) | 多層基板 | |
| JP3493264B2 (ja) | 回路基板 | |
| JP2002299831A (ja) | 回路基板 | |
| JP3792271B2 (ja) | 低温焼成回路基板 | |
| JP2975491B2 (ja) | チップ抵抗器 | |
| JP2001185857A (ja) | 多層配線基板 | |
| JP4593817B2 (ja) | 低温焼成セラミック回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070316 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |