JP2003142525A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003142525A JP2003142525A JP2002327226A JP2002327226A JP2003142525A JP 2003142525 A JP2003142525 A JP 2003142525A JP 2002327226 A JP2002327226 A JP 2002327226A JP 2002327226 A JP2002327226 A JP 2002327226A JP 2003142525 A JP2003142525 A JP 2003142525A
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- bump electrodes
- bump
- film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 装置の信頼性に影響を与えることなく、耐熱
サイクル性を向上できる半導体装置を提供すること 【解決手段】 半導体基板１上及び電極パッド２ａ〜２
ｃ上に形成され、電極パッド各々に達する開口部を有す
るパッシベーション膜３と、電極パッド上および開口部
近傍上に形成された金属層４ａ〜４ｃと、金属層に電極
パッド各々に対応して形成されたバンプ電極５ａ〜５ｃ
と、パッシベーション膜上に形成され、バンプ電極の周
囲並びにバンプ電極間を被覆する樹脂膜６と、バンプ電
極に接続された電気的配線１０ａ〜１０ｃとを具備す
る。そして、バンプ電極の頂上部７を樹脂膜の上端部８
から突出させ、かつ電気的配線を樹脂膜に接触させずに
バンプ電極に接続する。
サイクル性を向上できる半導体装置を提供すること 【解決手段】 半導体基板１上及び電極パッド２ａ〜２
ｃ上に形成され、電極パッド各々に達する開口部を有す
るパッシベーション膜３と、電極パッド上および開口部
近傍上に形成された金属層４ａ〜４ｃと、金属層に電極
パッド各々に対応して形成されたバンプ電極５ａ〜５ｃ
と、パッシベーション膜上に形成され、バンプ電極の周
囲並びにバンプ電極間を被覆する樹脂膜６と、バンプ電
極に接続された電気的配線１０ａ〜１０ｃとを具備す
る。そして、バンプ電極の頂上部７を樹脂膜の上端部８
から突出させ、かつ電気的配線を樹脂膜に接触させずに
バンプ電極に接続する。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置に係わ
り、特にバンプ電極間が樹脂膜により被覆されている半
導体装置に関する。
り、特にバンプ電極間が樹脂膜により被覆されている半
導体装置に関する。
【０００２】
【従来の技術】従来、半導体基板内に形成された半導体
素子の信号入出力用の電極としてバンプ電極がある。バ
ンプ電極は基板表面より突出しているため、ＴＡＢ方式
の半導体装置やＣＯＢ（Ｃhip Ｏn Ｂord ）方式等を用
いる半導体装置の電極構造として有用である。
素子の信号入出力用の電極としてバンプ電極がある。バ
ンプ電極は基板表面より突出しているため、ＴＡＢ方式
の半導体装置やＣＯＢ（Ｃhip Ｏn Ｂord ）方式等を用
いる半導体装置の電極構造として有用である。
【０００３】図４（ａ）〜（ｃ）は、この発明の前提と
なったバンプ電極を有する装置、およびその装置が有す
る問題点を説明する断面図である。
なったバンプ電極を有する装置、およびその装置が有す
る問題点を説明する断面図である。
【０００４】図４（ａ）に示すように、半導体基板１０
１上にバンプ電極１０２が形成されており、バンプ電極
１０２以外の装置表面上を、樹脂膜１０３等で被覆する
構造が考えられている。このような装置であると、基板
の表面が樹脂膜１０３で保護されるためリードと基板と
が直接に接触する問題（リード・ショ−ト）がなくな
る、樹脂膜１０３が形成されることにより耐熱サイクル
性が向上する等の利点が考えられる（特許文献１：特開
平１−１６４０４１号公報“バンプ構造を有するＩＣ素
子とその製造方法”）。
１上にバンプ電極１０２が形成されており、バンプ電極
１０２以外の装置表面上を、樹脂膜１０３等で被覆する
構造が考えられている。このような装置であると、基板
の表面が樹脂膜１０３で保護されるためリードと基板と
が直接に接触する問題（リード・ショ−ト）がなくな
る、樹脂膜１０３が形成されることにより耐熱サイクル
性が向上する等の利点が考えられる（特許文献１：特開
平１−１６４０４１号公報“バンプ構造を有するＩＣ素
子とその製造方法”）。
【０００５】しかしながら、図４（ａ）に示す装置で
は、バンプ電極１０２の頂上部１０４と樹脂膜１０３の
上端部１０５とが同一平面上に位置するため、次に説明
するような問題を生じる。
は、バンプ電極１０２の頂上部１０４と樹脂膜１０３の
上端部１０５とが同一平面上に位置するため、次に説明
するような問題を生じる。
【０００６】
【特許文献１】特開平１−１６４０４１号公報
【０００７】
【発明が解決しようとする課題】図４（ａ）に示す装置
にリードをボンディングした時、図４（ｂ）に示すよう
に、ボンディング・ツール１０６の圧力Ｐによりリード
１０７が押され、リード１０７がバンプ電極１０２内に
押し込まれる。この時、バンプ電極１０２が押し出され
るように変形する。この変形により、樹脂膜１０３に参
照符号１０８に示すようなクラックが入る。樹脂膜１０
３にクラック１０８が入ると、このクラック１０８を介
して基板１０１内（装置内部）に、水分や有害な不純物
が侵入する恐れがある。このため、装置信頼性に影響が
でる。
にリードをボンディングした時、図４（ｂ）に示すよう
に、ボンディング・ツール１０６の圧力Ｐによりリード
１０７が押され、リード１０７がバンプ電極１０２内に
押し込まれる。この時、バンプ電極１０２が押し出され
るように変形する。この変形により、樹脂膜１０３に参
照符号１０８に示すようなクラックが入る。樹脂膜１０
３にクラック１０８が入ると、このクラック１０８を介
して基板１０１内（装置内部）に、水分や有害な不純物
が侵入する恐れがある。このため、装置信頼性に影響が
でる。
【０００８】図４（ｃ）は、図４（ｂ）に示す装置をこ
の紙面に垂直な方向から見た場合の断面を示している。
図４（ｃ）に示すように、図４（ａ）に示す装置では、
リード１０７と樹脂膜１０３とが互いに接触する。この
状態で、リード１０７を熱圧着を利用してボンディング
すると、熱がリード１０７を介して樹脂膜１０３に伝わ
る。この熱により樹脂膜１０３が変質する。変質した箇
所を、参照符号１０９を付して示す。樹脂膜１０３が変
質すると、上記同様、装置の信頼性に影響がでる。
の紙面に垂直な方向から見た場合の断面を示している。
図４（ｃ）に示すように、図４（ａ）に示す装置では、
リード１０７と樹脂膜１０３とが互いに接触する。この
状態で、リード１０７を熱圧着を利用してボンディング
すると、熱がリード１０７を介して樹脂膜１０３に伝わ
る。この熱により樹脂膜１０３が変質する。変質した箇
所を、参照符号１０９を付して示す。樹脂膜１０３が変
質すると、上記同様、装置の信頼性に影響がでる。
【０００９】この発明は上記事情に鑑みてなされたもの
で、その目的は、装置の信頼性に影響を与えることな
く、耐熱サイクル性を向上できる半導体装置を提供する
ことにある。
で、その目的は、装置の信頼性に影響を与えることな
く、耐熱サイクル性を向上できる半導体装置を提供する
ことにある。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板上に形成された複数の電極パッドと、
前記半導体基板上および前記複数の電極パッド上に形成
され、前記複数の電極パッド各々に達する複数の開口部
を有するパッシベーション膜と、前記複数の電極パッド
上および前記パッシベーション膜の複数の開口部近傍上
に形成された金属層と、前記金属層に、前記複数の電極
パッド各々に対応して形成された複数のバンプ電極と、
前記パッシベーション膜上に形成され、前記複数のバン
プ電極の周囲並びに前記複数のバンプ電極どうしの間を
被覆する樹脂膜と、前記複数のバンプ電極各々に接続さ
れた複数の電気的配線とを具備する。そして、前記複数
のバンプ電極各々の頂上部を前記樹脂膜の上端部から突
出させ、かつ前記電気的配線を前記樹脂膜に接触させず
に前記複数のバンプ電極各々に接続する。
置は、半導体基板上に形成された複数の電極パッドと、
前記半導体基板上および前記複数の電極パッド上に形成
され、前記複数の電極パッド各々に達する複数の開口部
を有するパッシベーション膜と、前記複数の電極パッド
上および前記パッシベーション膜の複数の開口部近傍上
に形成された金属層と、前記金属層に、前記複数の電極
パッド各々に対応して形成された複数のバンプ電極と、
前記パッシベーション膜上に形成され、前記複数のバン
プ電極の周囲並びに前記複数のバンプ電極どうしの間を
被覆する樹脂膜と、前記複数のバンプ電極各々に接続さ
れた複数の電気的配線とを具備する。そして、前記複数
のバンプ電極各々の頂上部を前記樹脂膜の上端部から突
出させ、かつ前記電気的配線を前記樹脂膜に接触させず
に前記複数のバンプ電極各々に接続する。
【００１１】上記半導体装置にあっては、樹脂膜がバン
プ電極間を被覆する。このような樹脂膜は、バンプ電極
が電気的配線から受ける熱膨脹係数差による引張力に対
して抵抗となる。従って、装置の耐熱サイクル性が向上
する。
プ電極間を被覆する。このような樹脂膜は、バンプ電極
が電気的配線から受ける熱膨脹係数差による引張力に対
して抵抗となる。従って、装置の耐熱サイクル性が向上
する。
【００１２】また、上記バンプ電極間を被覆する樹脂膜
は、電気的配線をバンプ電極にボンディングする際の押
圧力に対して抵抗となり得る。従って、装置の信頼性が
向上する。
は、電気的配線をバンプ電極にボンディングする際の押
圧力に対して抵抗となり得る。従って、装置の信頼性が
向上する。
【００１３】バンプ電極の頂上部は、樹脂膜の上端部か
ら突出する。このため、電気的配線をボンディングする
際の押圧力によってバンプ電極が変形したとしても、そ
の変形によって樹脂膜にクラックが入ることを抑制でき
る。
ら突出する。このため、電気的配線をボンディングする
際の押圧力によってバンプ電極が変形したとしても、そ
の変形によって樹脂膜にクラックが入ることを抑制でき
る。
【００１４】電気的配線は、樹脂膜に接触されずにバン
プ電極に接続される。このため、例えば、電気的配線を
バンプ電極にボンディングする際に熱を利用したとして
も樹脂膜の変質を防止できる。これらの点からも、装置
の信頼性が向上する。
プ電極に接続される。このため、例えば、電気的配線を
バンプ電極にボンディングする際に熱を利用したとして
も樹脂膜の変質を防止できる。これらの点からも、装置
の信頼性が向上する。
【００１５】
【発明の実施の形態】以下、図面を参照して、この発明
を、ＩＣチップ（基板１）周囲をモ−ルド樹脂で固める
ＴＡＢ−ＦＰ（ＦＰ：Ｆlat Ｐackage）構造の装置に適
用した一実施例により説明する。
を、ＩＣチップ（基板１）周囲をモ−ルド樹脂で固める
ＴＡＢ−ＦＰ（ＦＰ：Ｆlat Ｐackage）構造の装置に適
用した一実施例により説明する。
【００１６】図１（ａ）〜（ｄ）は、この発明の一実施
例に係わる半導体装置を主要な工程毎に示した断面図で
ある。
例に係わる半導体装置を主要な工程毎に示した断面図で
ある。
【００１７】まず、図１（ａ）に示すように、図示せぬ
半導体素子が形成されたシリコン基板１上には、素子に
電気的に接続されたアルミニウム電極パッド２ａ〜２ｃ
が形成されている。電極パッド２ａ〜２ｃは、実際には
基板１上に酸化膜を介して形成されるが、この明細書で
は、基板１をこの酸化膜等を含んだ半導体集積回路体と
定義し、基板１内の詳細については省略することにす
る。電極パッド２ａ〜２ｃ上を含み基板１上には、ＰＳ
Ｇあるいは窒化シリコン等で構成されたパッシベーショ
ン膜３が形成されている。パッシベーション膜３には、
電極パッド２ａ〜２ｃにそれぞれ通じる開口部が形成さ
れている。この開口部近傍のパッシベーション膜３上に
は、パラジウム（Ｐｄ）／ニッケル（Ｎｉ）／チタン
（Ｔｉ）の積層構造で構成された金属層４ａ〜４ｃが形
成されている。この金属層４ａ〜４ｃは４０００オング
ストロ−ム程度の膜厚を有し、開口部を介して電極パッ
ド２ａ〜２ｃに電気的に接続されている。金属層４ａ〜
４ｃ上には電解メッキ法により析出された金（Ａｕ）で
構成された、高さ１８±２μｍ程度の金バンプ電極５ａ
〜５ｃが形成されている。
半導体素子が形成されたシリコン基板１上には、素子に
電気的に接続されたアルミニウム電極パッド２ａ〜２ｃ
が形成されている。電極パッド２ａ〜２ｃは、実際には
基板１上に酸化膜を介して形成されるが、この明細書で
は、基板１をこの酸化膜等を含んだ半導体集積回路体と
定義し、基板１内の詳細については省略することにす
る。電極パッド２ａ〜２ｃ上を含み基板１上には、ＰＳ
Ｇあるいは窒化シリコン等で構成されたパッシベーショ
ン膜３が形成されている。パッシベーション膜３には、
電極パッド２ａ〜２ｃにそれぞれ通じる開口部が形成さ
れている。この開口部近傍のパッシベーション膜３上に
は、パラジウム（Ｐｄ）／ニッケル（Ｎｉ）／チタン
（Ｔｉ）の積層構造で構成された金属層４ａ〜４ｃが形
成されている。この金属層４ａ〜４ｃは４０００オング
ストロ−ム程度の膜厚を有し、開口部を介して電極パッ
ド２ａ〜２ｃに電気的に接続されている。金属層４ａ〜
４ｃ上には電解メッキ法により析出された金（Ａｕ）で
構成された、高さ１８±２μｍ程度の金バンプ電極５ａ
〜５ｃが形成されている。
【００１８】図１（ａ）に示す構造の装置に対し、約１
０００ｃＰの粘度を持つポリイミド樹脂溶液を滴下し、
基板１を順次、５００ｒｐｍで１０秒間、１０００〜１
２００ｒｐｍで１０秒間回転させ、バンプ電極５ａ〜５
ｃ上を含み基板１上にポリイミド樹脂溶液を塗布する。
この後、ポリイミド樹脂溶液を窒素ガス（Ｎ2 ）雰囲気
中、温度１５０℃、６０分間の条件で乾燥し固化させ、
図１（ｂ）に示すように、バンプ電極５ａ〜５ｃの頂上
部７上で約１〜２μｍ（図中ｔ１）、パッシベーション
膜３上で７〜８μｍ（図中ｔ２）の膜厚を有するポリイ
ミド樹脂膜６を得る。
０００ｃＰの粘度を持つポリイミド樹脂溶液を滴下し、
基板１を順次、５００ｒｐｍで１０秒間、１０００〜１
２００ｒｐｍで１０秒間回転させ、バンプ電極５ａ〜５
ｃ上を含み基板１上にポリイミド樹脂溶液を塗布する。
この後、ポリイミド樹脂溶液を窒素ガス（Ｎ2 ）雰囲気
中、温度１５０℃、６０分間の条件で乾燥し固化させ、
図１（ｂ）に示すように、バンプ電極５ａ〜５ｃの頂上
部７上で約１〜２μｍ（図中ｔ１）、パッシベーション
膜３上で７〜８μｍ（図中ｔ２）の膜厚を有するポリイ
ミド樹脂膜６を得る。
【００１９】次に、通常のスキャン・ノズルタイプのポ
ジ型レジスト現像装置を用いて、基板１を４５０ｒｐ
ｍ、３０秒間回転させながら、コリン溶液を噴霧する。
これによって樹脂膜１の全面がエッチバックされ、バン
プ電極５ａ〜５ｃの頂上部７が露出するようになる。さ
らにエッチバックを続行することにより、バンプ電極５
ａ〜５ｃの頂上部７を、ポリイミド樹脂膜６の上端部８
より突出させる。この時、コリン溶液は実質的に金をエ
ッチングしないので、ポリイミド樹脂膜６のみを効果的
にエッチングすることができる。このエッチバックを行
う時間の一例としては、図１（ｂ）に示す膜厚ｔ２が、
５〜６μｍになる程度の時間に設定することが好まし
い。この後、窒素ガス雰囲気中、温度３２０℃の条件
で、ポリイミド樹脂膜６を最終固化させることにより、
図１（ｃ）に示すように、パッシベーション膜３上で４
〜５μｍ（図中ｔ３）の膜厚を有する保護膜としてのポ
リイミド樹脂膜６が得られる。この時、バンプ電極５ａ
〜５ｃの周辺を固めているポリイミド樹脂膜６の高さ
（図中ｔ４）は最低、バンプ電極５ａ〜５ｃの高さの大
体２割以上あれば、耐湿性や後に説明する耐熱サイクル
性を損なわない。また、上限としては、この後の行われ
るボンディング工程におけるバンプ電極５ａ〜５ｃの変
形を考慮し、リードが押し込まれる量程度、頂上部７を
上端部８より突出させておく。リードが押し込まれる量
は、ボンディング・ツールの精度により種々変わるが、
現在の一般的なツールでは、約４μｍ程度である。この
ような条件を満たすために、この実施例では、ポリイミ
ド樹脂膜６の高さｔ４は、４μｍ程度とした。これであ
ればバンプ電極５ａ〜５ｃの高さ１８±２μｍの時、バ
ンプ電極５ａ〜５ｃの高さの２割はポリイミド樹脂膜６
で囲まれ、また、頂上部７は上端部８より１２〜１６μ
ｍ程度突出する。
ジ型レジスト現像装置を用いて、基板１を４５０ｒｐ
ｍ、３０秒間回転させながら、コリン溶液を噴霧する。
これによって樹脂膜１の全面がエッチバックされ、バン
プ電極５ａ〜５ｃの頂上部７が露出するようになる。さ
らにエッチバックを続行することにより、バンプ電極５
ａ〜５ｃの頂上部７を、ポリイミド樹脂膜６の上端部８
より突出させる。この時、コリン溶液は実質的に金をエ
ッチングしないので、ポリイミド樹脂膜６のみを効果的
にエッチングすることができる。このエッチバックを行
う時間の一例としては、図１（ｂ）に示す膜厚ｔ２が、
５〜６μｍになる程度の時間に設定することが好まし
い。この後、窒素ガス雰囲気中、温度３２０℃の条件
で、ポリイミド樹脂膜６を最終固化させることにより、
図１（ｃ）に示すように、パッシベーション膜３上で４
〜５μｍ（図中ｔ３）の膜厚を有する保護膜としてのポ
リイミド樹脂膜６が得られる。この時、バンプ電極５ａ
〜５ｃの周辺を固めているポリイミド樹脂膜６の高さ
（図中ｔ４）は最低、バンプ電極５ａ〜５ｃの高さの大
体２割以上あれば、耐湿性や後に説明する耐熱サイクル
性を損なわない。また、上限としては、この後の行われ
るボンディング工程におけるバンプ電極５ａ〜５ｃの変
形を考慮し、リードが押し込まれる量程度、頂上部７を
上端部８より突出させておく。リードが押し込まれる量
は、ボンディング・ツールの精度により種々変わるが、
現在の一般的なツールでは、約４μｍ程度である。この
ような条件を満たすために、この実施例では、ポリイミ
ド樹脂膜６の高さｔ４は、４μｍ程度とした。これであ
ればバンプ電極５ａ〜５ｃの高さ１８±２μｍの時、バ
ンプ電極５ａ〜５ｃの高さの２割はポリイミド樹脂膜６
で囲まれ、また、頂上部７は上端部８より１２〜１６μ
ｍ程度突出する。
【００２０】次に、図１（ｄ）に示すように、ボンディ
ング・ツール９に圧力Ｐおよび熱を加えることにより、
ＴＡＢ方式のリード１０ａ〜１０ｃをそれぞれ、バンプ
電極５ａ〜５ｃに熱圧着させる。図２は、図１（ｄ）に
示す装置をこの紙面に垂直な方向から見た断面図であ
る。図２に示すようにリード１０（１０ａのみ図示）
は、ポリイミド樹脂で構成されたフィルム・キャリア・
テープ１１上に配置されている。
ング・ツール９に圧力Ｐおよび熱を加えることにより、
ＴＡＢ方式のリード１０ａ〜１０ｃをそれぞれ、バンプ
電極５ａ〜５ｃに熱圧着させる。図２は、図１（ｄ）に
示す装置をこの紙面に垂直な方向から見た断面図であ
る。図２に示すようにリード１０（１０ａのみ図示）
は、ポリイミド樹脂で構成されたフィルム・キャリア・
テープ１１上に配置されている。
【００２１】上記のような半導体装置であると、ボンデ
ィング・ツール９の圧力Ｐによりリード１０ａ〜１０ｃ
がバンプ電極５ａ〜５ｃ内に押し込まれ、バンプ電極５
ａ〜５ｃが変形したとしても、それらの頂上部７がポリ
イミド樹脂膜６の上端部８よりも突出していることによ
り、ポリイミド樹脂膜６にクラックが入ることを抑制で
きる。
ィング・ツール９の圧力Ｐによりリード１０ａ〜１０ｃ
がバンプ電極５ａ〜５ｃ内に押し込まれ、バンプ電極５
ａ〜５ｃが変形したとしても、それらの頂上部７がポリ
イミド樹脂膜６の上端部８よりも突出していることによ
り、ポリイミド樹脂膜６にクラックが入ることを抑制で
きる。
【００２２】また、頂上部７が上端部８よりも突出され
ているので、リード１０ａ〜１０ｃとポリイミド樹脂膜
６とが互いに接触しなくなり、リード１０ａ〜１０ｃを
バンプ電極５ａ〜５ｃに熱圧着を利用してボンディング
したとしても、ポリイミド樹脂膜６の変質を防止でき
る。
ているので、リード１０ａ〜１０ｃとポリイミド樹脂膜
６とが互いに接触しなくなり、リード１０ａ〜１０ｃを
バンプ電極５ａ〜５ｃに熱圧着を利用してボンディング
したとしても、ポリイミド樹脂膜６の変質を防止でき
る。
【００２３】さらに上記実施例によれば、表面保護膜と
しての樹脂膜６を、フィルム・キャリア・テープ１１を
構成する樹脂と同一系のポリイミド樹脂で構成してい
る。その構成の一例は、例えばポリイミド樹脂膜６はＣ
ＲＣ−６０６１（商品名：住友ベ−クライト社製）、フ
ィルム・キャリア・テープ１１はユーピレクス（商品
名：宇部興産社製）である。
しての樹脂膜６を、フィルム・キャリア・テープ１１を
構成する樹脂と同一系のポリイミド樹脂で構成してい
る。その構成の一例は、例えばポリイミド樹脂膜６はＣ
ＲＣ−６０６１（商品名：住友ベ−クライト社製）、フ
ィルム・キャリア・テープ１１はユーピレクス（商品
名：宇部興産社製）である。
【００２４】このように、樹脂膜６の樹脂とテープ１１
の樹脂とを同一系の樹脂で構成することにより、半導体
装置の耐熱サイクル性が良好となる、という効果が得ら
れる。これは、テープ１１の熱膨脹係数と表面保護膜と
しての樹脂膜６との熱膨張係数がほぼ等しくなり、テー
プ１１が膨脹／収縮を繰り返しても、それと同じ量、樹
脂膜６が膨脹／収縮を繰り返すようになるためである。
即ち、樹脂膜６と熱膨張係数とテープ１１の熱膨脹係数
との差がほとんど無くなるため、バンプ電極５ａ〜５ｃ
近傍の樹脂膜６、パッシベーション膜３および基板１等
に応力が残留し難くなる。
の樹脂とを同一系の樹脂で構成することにより、半導体
装置の耐熱サイクル性が良好となる、という効果が得ら
れる。これは、テープ１１の熱膨脹係数と表面保護膜と
しての樹脂膜６との熱膨張係数がほぼ等しくなり、テー
プ１１が膨脹／収縮を繰り返しても、それと同じ量、樹
脂膜６が膨脹／収縮を繰り返すようになるためである。
即ち、樹脂膜６と熱膨張係数とテープ１１の熱膨脹係数
との差がほとんど無くなるため、バンプ電極５ａ〜５ｃ
近傍の樹脂膜６、パッシベーション膜３および基板１等
に応力が残留し難くなる。
【００２５】また、ＴＡＢ−ＦＰ構造では、表面保護膜
としての樹脂膜６をポリイミド樹脂で構成することは、
ポリイミド樹脂が、モ−ルド樹脂がチップに対して及ぼ
すせん断応力に対して緩衝部材となるため、特に有効で
ある。
としての樹脂膜６をポリイミド樹脂で構成することは、
ポリイミド樹脂が、モ−ルド樹脂がチップに対して及ぼ
すせん断応力に対して緩衝部材となるため、特に有効で
ある。
【００２６】図３は、ＭＩＬ規格に従って行われたＴＣ
Ｔ（Ｔhermal Ｃycle Ｔest ）試験の結果を示す図で
ある。図３において、縦軸は製品の不良率を、横軸は熱
サイクル印加回数をそれぞれ表している。
Ｔ（Ｔhermal Ｃycle Ｔest ）試験の結果を示す図で
ある。図３において、縦軸は製品の不良率を、横軸は熱
サイクル印加回数をそれぞれ表している。
【００２７】図３に示す線Ｉは上記実施例で説明したＴ
ＡＢ−ＦＰを示している。線Ｉに示されるように、この
発明を適用したＴＡＢ−ＦＰでは、熱サイクルの印加回
数が１０００回に達しても、不良品はほとんど発生して
いない。また、線IIは、樹脂膜６を形成しなかったＴＡ
Ｂ−ＦＰを示しているが、熱サイクルの印加回数が上昇
するにつれ、不良品が増加する傾向が明らかになった。
ＡＢ−ＦＰを示している。線Ｉに示されるように、この
発明を適用したＴＡＢ−ＦＰでは、熱サイクルの印加回
数が１０００回に達しても、不良品はほとんど発生して
いない。また、線IIは、樹脂膜６を形成しなかったＴＡ
Ｂ−ＦＰを示しているが、熱サイクルの印加回数が上昇
するにつれ、不良品が増加する傾向が明らかになった。
【００２８】この試験結果より、この発明に係わる装置
では、装置の耐熱サイクル性が向上することが確認され
た。耐熱サイクル性が向上した要因としては、バンプ電
極５ａ〜５ｃの周囲が樹脂膜６により固められ、バンプ
電極５ａ〜５ｃ周囲の強度が増していることや、樹脂膜
６を構成する樹脂とテープ１１を構成する樹脂とを実質
的に同一の樹脂で構成したことにより、両者の熱整合性
が高められていること等が考えられる。
では、装置の耐熱サイクル性が向上することが確認され
た。耐熱サイクル性が向上した要因としては、バンプ電
極５ａ〜５ｃの周囲が樹脂膜６により固められ、バンプ
電極５ａ〜５ｃ周囲の強度が増していることや、樹脂膜
６を構成する樹脂とテープ１１を構成する樹脂とを実質
的に同一の樹脂で構成したことにより、両者の熱整合性
が高められていること等が考えられる。
【００２９】この耐熱サイクル性向上の効果について
は、前者、即ち、バンプ電極５ａ〜５ｃの周囲が樹脂膜
６により固められていることが大きく寄与している、と
考えられる。即ち、バンプ電極５ａ〜５ｃの周囲に形成
された樹脂膜６は、リード１０ａ〜１０ｃとのボンディ
ング時の熱膨張係数差による残留応力、およびボンディ
ング時の荷重によるバンプ電極５ａ〜５ｃの変形に対し
て抵抗となる。また、樹脂膜６は、バンプ電極５ａ〜５
ｃがリード１０ａ〜１０ｃから受ける熱応力に対しても
抵抗となる。これらの点から、電極パッド２ａ〜２ｃ下
に形成された図示せぬ酸化膜や、電極パッド２ａ〜２ｃ
周囲に形成されたパッシベーション膜３等にクラックが
入り難くなり、装置の耐熱サイクル性が向上する以上、
この発明を、ＴＡＢ−ＦＰ構造の装置に適用した一実施
例により説明してきたが、この発明はこの種の装置に限
られるものではない。この発明はその他のバンプ電極を
有する装置、例えばＴＣＰ（Ｔape Ｃarrier Ｐackag
e）構造、ＣＯＢ（Ｃhip Ｏn Ｂord ）構造、ＣＯＧ
（Ｃhip Ｏn Ｇlass）構造、ＳＯＷ（Ｓilicon Ｏn Ｗ
affer ）構造の装置等に適用することも可能である。
は、前者、即ち、バンプ電極５ａ〜５ｃの周囲が樹脂膜
６により固められていることが大きく寄与している、と
考えられる。即ち、バンプ電極５ａ〜５ｃの周囲に形成
された樹脂膜６は、リード１０ａ〜１０ｃとのボンディ
ング時の熱膨張係数差による残留応力、およびボンディ
ング時の荷重によるバンプ電極５ａ〜５ｃの変形に対し
て抵抗となる。また、樹脂膜６は、バンプ電極５ａ〜５
ｃがリード１０ａ〜１０ｃから受ける熱応力に対しても
抵抗となる。これらの点から、電極パッド２ａ〜２ｃ下
に形成された図示せぬ酸化膜や、電極パッド２ａ〜２ｃ
周囲に形成されたパッシベーション膜３等にクラックが
入り難くなり、装置の耐熱サイクル性が向上する以上、
この発明を、ＴＡＢ−ＦＰ構造の装置に適用した一実施
例により説明してきたが、この発明はこの種の装置に限
られるものではない。この発明はその他のバンプ電極を
有する装置、例えばＴＣＰ（Ｔape Ｃarrier Ｐackag
e）構造、ＣＯＢ（Ｃhip Ｏn Ｂord ）構造、ＣＯＧ
（Ｃhip Ｏn Ｇlass）構造、ＳＯＷ（Ｓilicon Ｏn Ｗ
affer ）構造の装置等に適用することも可能である。
【００３０】さらに、この発明により得られる副次的な
効果として、その実施に際し、樹脂の塗布工程、樹脂の
乾燥工程、樹脂の除去工程程度で済み、大規模な設備投
資が要らないこと、写真蝕刻工程を必要とせず、歩留り
の向上やコストを低減できること、かつリード・ショー
トの問題もないので微細化に適すること等がある。
効果として、その実施に際し、樹脂の塗布工程、樹脂の
乾燥工程、樹脂の除去工程程度で済み、大規模な設備投
資が要らないこと、写真蝕刻工程を必要とせず、歩留り
の向上やコストを低減できること、かつリード・ショー
トの問題もないので微細化に適すること等がある。
【００３１】
【発明の効果】以上、この発明によれば、装置の信頼性
に影響を与えることなく、耐熱サイクル性を向上できる
半導体装置を提供できる。
に影響を与えることなく、耐熱サイクル性を向上できる
半導体装置を提供できる。
【図１】図１はこの発明の一実施例に係わる半導体装置
を示す図で、（ａ）〜（ｄ）はそれぞれ主要な工程毎に
示した断面図
を示す図で、（ａ）〜（ｄ）はそれぞれ主要な工程毎に
示した断面図
【図２】図２は図１（ｄ）に示す装置をこの紙面に垂直
な方向から見た時の断面図
な方向から見た時の断面図
【図３】図３はＴＣＴ試験の結果を示す図
【図４】図４（ａ）〜（ｃ）は、この発明の前提となっ
たバンプ電極を有する装置、およびその装置が有する問
題点を説明する断面図
たバンプ電極を有する装置、およびその装置が有する問
題点を説明する断面図
１…シリコン基板
２ａ〜２ｃ…電極パッド
３…パッシベーション膜
４ａ〜４ｃ…金属層
５ａ〜５ｃ…バンプ電極
６…樹脂膜
７…頂上部
８…上端部
９…ボンディング・ツール
１０ａ〜１０ｃ…リード
１１…フィルム・キャリア・テープ
Claims (2)
- 【請求項１】 半導体基板上に形成された複数の電極パ
ッドと、 前記半導体基板上および前記複数の電極パッド上に形成
され、前記複数の電極パッド各々に達する複数の開口部
を有するパッシベーション膜と、 前記複数の電極パッド上および前記パッシベーション膜
の複数の開口部近傍上に形成された金属層と、 前記金属層に、前記複数の電極パッド各々に対応して形
成された複数のバンプ電極と、 前記パッシベーション膜上に形成され、前記複数のバン
プ電極の周囲並びに前記複数のバンプ電極どうしの間を
被覆する樹脂膜と、 前記複数のバンプ電極各々に接続された複数の電気的配
線とを具備し、 前記複数のバンプ電極各々の頂上部が前記樹脂膜の上端
部から突出し、前記電気的配線が前記樹脂膜に接触され
ずに前記複数のバンプ電極各々に接続されていることを
特徴とする半導体装置。 - 【請求項２】 前記電気的配線が前記バンプ電極に接合
される位置は、前記樹脂膜の上端部よりも高い位置にあ
ることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327226A JP2003142525A (ja) | 2002-11-11 | 2002-11-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327226A JP2003142525A (ja) | 2002-11-11 | 2002-11-11 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22834392A Division JP3383329B2 (ja) | 1992-08-27 | 1992-08-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003142525A true JP2003142525A (ja) | 2003-05-16 |
Family
ID=19197672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002327226A Pending JP2003142525A (ja) | 2002-11-11 | 2002-11-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003142525A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7125788B2 (en) | 2004-03-25 | 2006-10-24 | Tdk Corporation | Circuit device and method of manufacturing the circuit device |
| CN1322566C (zh) * | 2003-09-19 | 2007-06-20 | 卡西欧计算机株式会社 | 半导体装置 |
-
2002
- 2002-11-11 JP JP2002327226A patent/JP2003142525A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1322566C (zh) * | 2003-09-19 | 2007-06-20 | 卡西欧计算机株式会社 | 半导体装置 |
| US7125788B2 (en) | 2004-03-25 | 2006-10-24 | Tdk Corporation | Circuit device and method of manufacturing the circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3383329B2 (ja) | 半導体装置の製造方法 | |
| JPH0897217A (ja) | 半導体装置及びその製造方法 | |
| JP2001196407A (ja) | 半導体装置および半導体装置の形成方法 | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| JPH10321631A (ja) | 半導体装置およびその製造方法 | |
| JP2001168265A (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JP2003142525A (ja) | 半導体装置 | |
| JP2000150716A (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| US7019405B2 (en) | Terminal, semiconductor device, terminal forming method and flip chip semiconductor device manufacturing method | |
| JP3943416B2 (ja) | 半導体装置の製造方法 | |
| JP3580240B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JP3580244B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008053406A (ja) | 半導体装置およびその製造方法 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JP3915325B2 (ja) | 半導体装置の製造方法 | |
| JP3699915B2 (ja) | 半導体装置の製造方法 | |
| JPH10303254A (ja) | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 | |
| JP3434226B2 (ja) | 固定リードフレームおよびその製造方法 | |
| JPH11340267A (ja) | 半導体チップとその製造方法および半導体装置 | |
| JP2002208570A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000068316A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |