JPH10321631A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10321631A JPH10321631A JP9128176A JP12817697A JPH10321631A JP H10321631 A JPH10321631 A JP H10321631A JP 9128176 A JP9128176 A JP 9128176A JP 12817697 A JP12817697 A JP 12817697A JP H10321631 A JPH10321631 A JP H10321631A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- integrated circuit
- semiconductor integrated
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 電極の接続信頼性を高くするとともに、集積
回路表面を保護する。 【解決手段】 まず、配線１０１が形成された半導体集
積回路基板１００上に、台座部４０４ａおよび４０４ｂ
となる絶縁層２０４を形成し、この絶縁層２０４に配線
１０１を露出させる開口部４０６を形成する。絶縁層２
０４としては、ポリイミド樹脂を用いる（（１））。次
に、絶縁層２０４上に、導体４０５となる導電膜２０５
を形成し、開口部４０６の配線１０１表面から絶縁層２
０４の所定表面領域（台座部４０４ａの形成予定領域）
に至る部分を残すように、フォトレジスト２０７をマス
クとして導電膜２０５をパタ−ニングする（（２）、
（３））。最後に、台座部４０４ａとなる部分よりも低
くなるように、導体４０５をマスクとして絶縁層２０４
の台座部４０４ｂとなる部分の表面を所定の厚さだけ削
り、高さの異なる台座４０４ａおよび４０４ｂを形成す
る（（４））。
回路表面を保護する。 【解決手段】 まず、配線１０１が形成された半導体集
積回路基板１００上に、台座部４０４ａおよび４０４ｂ
となる絶縁層２０４を形成し、この絶縁層２０４に配線
１０１を露出させる開口部４０６を形成する。絶縁層２
０４としては、ポリイミド樹脂を用いる（（１））。次
に、絶縁層２０４上に、導体４０５となる導電膜２０５
を形成し、開口部４０６の配線１０１表面から絶縁層２
０４の所定表面領域（台座部４０４ａの形成予定領域）
に至る部分を残すように、フォトレジスト２０７をマス
クとして導電膜２０５をパタ−ニングする（（２）、
（３））。最後に、台座部４０４ａとなる部分よりも低
くなるように、導体４０５をマスクとして絶縁層２０４
の台座部４０４ｂとなる部分の表面を所定の厚さだけ削
り、高さの異なる台座４０４ａおよび４０４ｂを形成す
る（（４））。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関するものであり、特に半導体集積回路
上の電極構造およびその形成方法と、接続基板に対する
半導体集積回路基板の実装構造および実装方法に関する
ものである。
その製造方法に関するものであり、特に半導体集積回路
上の電極構造およびその形成方法と、接続基板に対する
半導体集積回路基板の実装構造および実装方法に関する
ものである。
【０００２】
【従来の技術】従来、半導体集積回路基板を接続基板に
実装する構造としては、テープ・キャリア・パッケージ
（Tape Carrier Package ）、チップ・オン・ボード（C
hip On Board）やチップ・オン・グラス（Chip On Gla
ss ）等の構造があった。上記の実装構造においては、
通常、半導体集積回路基板と接続基板との間に封止樹脂
を充填していた。また上記の実装構造における半導体集
積回路基板の電極構造および電極接続構造には、バンプ
電極を用いたバンプ接続構造があった。上記のバンプ電
極には、主として、金（Ａｕ）バンプ電極や鉛（Ｐｂ）
とスズ（Ｓｎ）の合金（以下、Ｐｂ−Ｓｎと表記する）
からなる半田バンプ電極などの金属バンプ電極が用いら
れていた。
実装する構造としては、テープ・キャリア・パッケージ
（Tape Carrier Package ）、チップ・オン・ボード（C
hip On Board）やチップ・オン・グラス（Chip On Gla
ss ）等の構造があった。上記の実装構造においては、
通常、半導体集積回路基板と接続基板との間に封止樹脂
を充填していた。また上記の実装構造における半導体集
積回路基板の電極構造および電極接続構造には、バンプ
電極を用いたバンプ接続構造があった。上記のバンプ電
極には、主として、金（Ａｕ）バンプ電極や鉛（Ｐｂ）
とスズ（Ｓｎ）の合金（以下、Ｐｂ−Ｓｎと表記する）
からなる半田バンプ電極などの金属バンプ電極が用いら
れていた。
【０００３】
【発明が解決しようとする課題】上記従来の金属バンプ
電極は、塑性変形を生じやすく、さらにＰｂ−Ｓｎ等の
合金の場合にはその結晶界面から破壊を生じやすいた
め、半導体集積回路基板と接続基板との熱膨張係数の
差、あるいは封止樹脂とバンプ電極自体との熱膨張係数
の差に起因する熱応力により熱疲労を生じやすく、電極
破壊を生じることがあった。また、バンプ電極材料の金
属を半導体集積回路にメッキする工程や、メッキした金
属をエッチングする工程の際に、半導体集積回路のトリ
ミング回路等、表面保護膜に被覆されていない部分に悪
影響を与えてしまうことがあった。このように従来の電
極構造（バンプ電極）の接続信頼性は満足できるもので
はなく、また従来の電極形成工程は、半導体集積回路表
面を充分に保護することができるものではなかった。
電極は、塑性変形を生じやすく、さらにＰｂ−Ｓｎ等の
合金の場合にはその結晶界面から破壊を生じやすいた
め、半導体集積回路基板と接続基板との熱膨張係数の
差、あるいは封止樹脂とバンプ電極自体との熱膨張係数
の差に起因する熱応力により熱疲労を生じやすく、電極
破壊を生じることがあった。また、バンプ電極材料の金
属を半導体集積回路にメッキする工程や、メッキした金
属をエッチングする工程の際に、半導体集積回路のトリ
ミング回路等、表面保護膜に被覆されていない部分に悪
影響を与えてしまうことがあった。このように従来の電
極構造（バンプ電極）の接続信頼性は満足できるもので
はなく、また従来の電極形成工程は、半導体集積回路表
面を充分に保護することができるものではなかった。
【０００４】本発明はこのような従来の課題を解決する
ものであり、電極の接続信頼性の高い半導体装置および
その製造方法を提供することを目的とするものである。
また、電極形成工程以降において半導体集積回路表面を
保護することができる半導体装置およびその製造方法を
提供することを目的とするものである。
ものであり、電極の接続信頼性の高い半導体装置および
その製造方法を提供することを目的とするものである。
また、電極形成工程以降において半導体集積回路表面を
保護することができる半導体装置およびその製造方法を
提供することを目的とするものである。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに本発明の半導体装置は、半導体集積回路上に形成さ
れた絶縁体からなる、高さの異なる複数の台座部と、前
記半導体集積回路の任意の配線を露出させるために前記
絶縁体に設けた開口部と、前記開口部の配線表面から最
も高い前記台座部の頂面に至るように、前記開口部およ
び前記絶縁体上に形成された導体からなる電極を有する
ことを特徴とするものである。
めに本発明の半導体装置は、半導体集積回路上に形成さ
れた絶縁体からなる、高さの異なる複数の台座部と、前
記半導体集積回路の任意の配線を露出させるために前記
絶縁体に設けた開口部と、前記開口部の配線表面から最
も高い前記台座部の頂面に至るように、前記開口部およ
び前記絶縁体上に形成された導体からなる電極を有する
ことを特徴とするものである。
【０００６】また、本発明の他の半導体装置は、半導体
集積回路上に形成された絶縁体からなる台座の表面に導
体を形成してなる電極を有する半導体集積回路基板と、
前記半導体集積回路基板がフェースダウン実装されてい
る接続基板と、前記半導体集積回路基板および前記接続
基板の間の空間に充填された封止材とを備え、前記台座
となる絶縁体と前記封止材とが、同じ材料からなること
を特徴とする。
集積回路上に形成された絶縁体からなる台座の表面に導
体を形成してなる電極を有する半導体集積回路基板と、
前記半導体集積回路基板がフェースダウン実装されてい
る接続基板と、前記半導体集積回路基板および前記接続
基板の間の空間に充填された封止材とを備え、前記台座
となる絶縁体と前記封止材とが、同じ材料からなること
を特徴とする。
【０００７】次に、本発明の半導体装置の製造方法は、
半導体集積回路上に絶縁層を形成し、この絶縁層に前記
半導体集積回路の任意の配線を露出させる開口部を形成
する工程と、前記開口部を形成した絶縁層上に導電膜を
形成し、前記開口部内の前記配線表面から前記絶縁層の
所定表面領域に至る部分を残して前記導電膜をパタ−ニ
ングする工程と、前記絶縁層の前記導電膜が形成されて
いない部分が、前記導電膜が形成されている部分よりも
低くなるように、前記絶縁層の前記導電膜が形成されて
いない部分の表面を所定の厚さだけ削る工程とを実施す
ることを特徴とするものである。
半導体集積回路上に絶縁層を形成し、この絶縁層に前記
半導体集積回路の任意の配線を露出させる開口部を形成
する工程と、前記開口部を形成した絶縁層上に導電膜を
形成し、前記開口部内の前記配線表面から前記絶縁層の
所定表面領域に至る部分を残して前記導電膜をパタ−ニ
ングする工程と、前記絶縁層の前記導電膜が形成されて
いない部分が、前記導電膜が形成されている部分よりも
低くなるように、前記絶縁層の前記導電膜が形成されて
いない部分の表面を所定の厚さだけ削る工程とを実施す
ることを特徴とするものである。
【０００８】また、本発明の他の半導体装置の製造方法
は、絶縁体からなる台座の表面に導体を形成してなる電
極を半導体集積回路上に有する半導体集積回路基板をフ
ェースダウンで接続基板に対向させ、前記電極を前記接
続基板に接続する工程と、前記半導体集積回路基板と前
記接続基板との間の空間を、前記台座と同じ材料からな
る封止材で充填する工程とを実施することを特徴とす
る。
は、絶縁体からなる台座の表面に導体を形成してなる電
極を半導体集積回路上に有する半導体集積回路基板をフ
ェースダウンで接続基板に対向させ、前記電極を前記接
続基板に接続する工程と、前記半導体集積回路基板と前
記接続基板との間の空間を、前記台座と同じ材料からな
る封止材で充填する工程とを実施することを特徴とす
る。
【０００９】
第１の実施形態 図１は本発明の第１の実施形態の半導体装置における電
極構造を示す図であり、（１）は上面図、（２）は
（１）のＡ−Ａ’間の断面図である。図１において、半
導体集積回路基板１００上には、配線１０１と表面保護
膜１０２と配線引出部１０３とを有する半導体集積回路
が形成されている。配線１０１は、通常、アルミ（Ａ
ｌ）、もしくはＡｌにシリコン（Ｓｉ）や銅（Ｃｕ）が
添加された合金からなる。表面保護膜１０２は、半導体
集積回路表面を覆う保護膜であり、通常、シリコン酸化
膜（ＳｉＯ2 膜）、もしくはシリコン窒化膜（Ｓｉx Ｎ
y 膜）、等からなる。配線引き出し部１０３は、配線１
０１を露出させるために表面保護膜１０２に形成された
開口部である。配線引出部１０３は、ボンディングパッ
ドのように配線１０１のパッド形成部（引き回し部より
も幅を広くした部分）に形成しても良いし、またヴィア
ホールのように配線１０１の引き回し部に形成しても良
い。
極構造を示す図であり、（１）は上面図、（２）は
（１）のＡ−Ａ’間の断面図である。図１において、半
導体集積回路基板１００上には、配線１０１と表面保護
膜１０２と配線引出部１０３とを有する半導体集積回路
が形成されている。配線１０１は、通常、アルミ（Ａ
ｌ）、もしくはＡｌにシリコン（Ｓｉ）や銅（Ｃｕ）が
添加された合金からなる。表面保護膜１０２は、半導体
集積回路表面を覆う保護膜であり、通常、シリコン酸化
膜（ＳｉＯ2 膜）、もしくはシリコン窒化膜（Ｓｉx Ｎ
y 膜）、等からなる。配線引き出し部１０３は、配線１
０１を露出させるために表面保護膜１０２に形成された
開口部である。配線引出部１０３は、ボンディングパッ
ドのように配線１０１のパッド形成部（引き回し部より
も幅を広くした部分）に形成しても良いし、またヴィア
ホールのように配線１０１の引き回し部に形成しても良
い。
【００１０】上記の半導体集積回路上には、高さの異な
る台座部１０４ａおよび１０４ｂと、導体１０５と、開
口部１０６とを有する電極が形成されている。台座部１
０４ａおよび１０４ｂは、ともに絶縁体からなる。ここ
では、絶縁体の材質として、ポリイミド樹脂を用いる。
台座部１０４ｂの頂面１０４ｂ−ａは、台座部１０４ａ
の頂面１０４ａ−ａよりもΔＴだけ低くなるように形成
されている。台座部１０４ａの上面形状は、図１に示す
ような四角形に限定されるものではない。
る台座部１０４ａおよび１０４ｂと、導体１０５と、開
口部１０６とを有する電極が形成されている。台座部１
０４ａおよび１０４ｂは、ともに絶縁体からなる。ここ
では、絶縁体の材質として、ポリイミド樹脂を用いる。
台座部１０４ｂの頂面１０４ｂ−ａは、台座部１０４ａ
の頂面１０４ａ−ａよりもΔＴだけ低くなるように形成
されている。台座部１０４ａの上面形状は、図１に示す
ような四角形に限定されるものではない。
【００１１】開口部１０６は、配線１０１を露出させる
ために、台座部１０４ａおよび１０４ｂとなる絶縁体に
設けられたものである。従って、開口部１０６は、配線
引き出し部１０３を含む領域に形成される。図１では、
開口部１０６が台座部１０４ａを取り囲むように形成さ
れており、台座部１０４ａと１０４ｂとが開口部１０６
により分離されている。しかし、開口部１０６は配線１
０１を露出させるものであれば良く、台座部１０４ａを
取り囲む形状に限定されるものではない。また、台座部
１０４ａと１０４ｂとは、高さの異なるものであれば良
く、分離されたものでなくても良い。
ために、台座部１０４ａおよび１０４ｂとなる絶縁体に
設けられたものである。従って、開口部１０６は、配線
引き出し部１０３を含む領域に形成される。図１では、
開口部１０６が台座部１０４ａを取り囲むように形成さ
れており、台座部１０４ａと１０４ｂとが開口部１０６
により分離されている。しかし、開口部１０６は配線１
０１を露出させるものであれば良く、台座部１０４ａを
取り囲む形状に限定されるものではない。また、台座部
１０４ａと１０４ｂとは、高さの異なるものであれば良
く、分離されたものでなくても良い。
【００１２】導体１０５は、配線１０１の表面から台座
部１０４ａの頂面１０４ａ−ａに至るように、配線１０
１の表面を含む開口部１０６および上記の絶縁体上に形
成されている。すなわち導体１０５は、配線１０１を台
座部１０４ａの頂面１０４ａ−ａに引き回すものであ
る。図１では、導体１０５が台座部１０４ａ表面を完全
に被覆する構造となっているが、台座部１０４ａの側面
には、導体１０５が形成されていない部分があっても良
い。導体１０５は、金属層あるいは合金層からなる単層
構造もしくは積層構造を有する。上記の金属材料あるい
は合金材料は、接続基板との接続工程を考慮して選択さ
れる。導体１０５としては、例えば、Ａｕ層、Ｃｕ層、
またはＰｂ−Ｓｎ層からなる単層構成、あるいはＡｕ層
とニッケル（Ｎｉ）層の２層構造（以下、Ｎｉ／Ａｕ層
と表記する）、あるいはＡｕ層とチタン（Ｔｉ）および
タングステン（Ｗ）の合金層の２層構造（以下、Ｔｉ−
Ｗ／Ａｕ層と表記する）、等がある。
部１０４ａの頂面１０４ａ−ａに至るように、配線１０
１の表面を含む開口部１０６および上記の絶縁体上に形
成されている。すなわち導体１０５は、配線１０１を台
座部１０４ａの頂面１０４ａ−ａに引き回すものであ
る。図１では、導体１０５が台座部１０４ａ表面を完全
に被覆する構造となっているが、台座部１０４ａの側面
には、導体１０５が形成されていない部分があっても良
い。導体１０５は、金属層あるいは合金層からなる単層
構造もしくは積層構造を有する。上記の金属材料あるい
は合金材料は、接続基板との接続工程を考慮して選択さ
れる。導体１０５としては、例えば、Ａｕ層、Ｃｕ層、
またはＰｂ−Ｓｎ層からなる単層構成、あるいはＡｕ層
とニッケル（Ｎｉ）層の２層構造（以下、Ｎｉ／Ａｕ層
と表記する）、あるいはＡｕ層とチタン（Ｔｉ）および
タングステン（Ｗ）の合金層の２層構造（以下、Ｔｉ−
Ｗ／Ａｕ層と表記する）、等がある。
【００１３】高いほうの台座部１０４ａと導体１０５と
開口部１０６は、接続基板に接続するための電極部１０
７を構成する。また、低いほうの台座部１０４ｂは、半
導体集積回路回路１００の表面を保護する表面保護部１
０８を構成する。なお、高いほうの台座部１０４ａを最
も高い台座部とし、低いほうの台座部１０４ｂを高さの
異なる複数の台座部により構成してもよい。すなわち、
導体が形成される最も高い台座部を含めて、３種類以上
の高さの複数の台座部を形成しても良い。
開口部１０６は、接続基板に接続するための電極部１０
７を構成する。また、低いほうの台座部１０４ｂは、半
導体集積回路回路１００の表面を保護する表面保護部１
０８を構成する。なお、高いほうの台座部１０４ａを最
も高い台座部とし、低いほうの台座部１０４ｂを高さの
異なる複数の台座部により構成してもよい。すなわち、
導体が形成される最も高い台座部を含めて、３種類以上
の高さの複数の台座部を形成しても良い。
【００１４】図２は図１に示した第１の実施形態の半導
体装置の電極形成工程を示す断面構造図である。まず図
２（１）に示すように、配線１０１、表面保護膜１０
２、および配線引出部１０３が形成された半導体集積回
路基板１００上に、台座部１０４ａおよび１０４ｂとな
る絶縁層２０４を形成し、この絶縁層２０４に配線１０
１を露出させる開口部１０６を形成する工程を実施す
る。これにより、台座部１０４ａが形成される。ここで
は、絶縁層２０４として硬化可能な絶縁樹脂を用い、上
記の絶縁樹脂を半導体集積回路基板１００上に塗布し、
この絶縁樹脂に開口部１０６を形成し、絶縁樹脂を硬化
する工程を実施する。上記の硬化可能な絶縁樹脂とし
て、ここではポリイミド樹脂を用いる。すなわち、半導
体集積回路基板１００であるウエハーにスピンコート法
によりポリイミド樹脂を塗布し、開口部１０６を形成し
てから、上記のウエハーに３５０［℃］程度のベイク処
理を施すことによりポリイミド樹脂を硬化させる。
体装置の電極形成工程を示す断面構造図である。まず図
２（１）に示すように、配線１０１、表面保護膜１０
２、および配線引出部１０３が形成された半導体集積回
路基板１００上に、台座部１０４ａおよび１０４ｂとな
る絶縁層２０４を形成し、この絶縁層２０４に配線１０
１を露出させる開口部１０６を形成する工程を実施す
る。これにより、台座部１０４ａが形成される。ここで
は、絶縁層２０４として硬化可能な絶縁樹脂を用い、上
記の絶縁樹脂を半導体集積回路基板１００上に塗布し、
この絶縁樹脂に開口部１０６を形成し、絶縁樹脂を硬化
する工程を実施する。上記の硬化可能な絶縁樹脂とし
て、ここではポリイミド樹脂を用いる。すなわち、半導
体集積回路基板１００であるウエハーにスピンコート法
によりポリイミド樹脂を塗布し、開口部１０６を形成し
てから、上記のウエハーに３５０［℃］程度のベイク処
理を施すことによりポリイミド樹脂を硬化させる。
【００１５】次に図２（２）および（３）に示すよう
に、開口部１０６を形成した絶縁層２０４上に、導体１
０５となる導電膜２０５を形成し、開口部１０６の配線
１０１表面から絶縁層２０４の所定表面領域（台座部１
０４ａの頂面１０４ａ−ａ）に至る部分を残して導電膜
２０５をパタ−ニングする工程を実施する。これによ
り、導体１０５が形成される。ここでは、導電膜２０５
としてＣｕ膜を用い、スパッタリング法等により絶縁層
２０４上にＣｕ膜を形成し、このＣｕ膜の上にフォトレ
ジスト２０７をパターニングし、フォトレジスト２０７
をエッチングマスクとして酸等を用いたウエットエッチ
ング法により導電膜２０５をパターニングする。
に、開口部１０６を形成した絶縁層２０４上に、導体１
０５となる導電膜２０５を形成し、開口部１０６の配線
１０１表面から絶縁層２０４の所定表面領域（台座部１
０４ａの頂面１０４ａ−ａ）に至る部分を残して導電膜
２０５をパタ−ニングする工程を実施する。これによ
り、導体１０５が形成される。ここでは、導電膜２０５
としてＣｕ膜を用い、スパッタリング法等により絶縁層
２０４上にＣｕ膜を形成し、このＣｕ膜の上にフォトレ
ジスト２０７をパターニングし、フォトレジスト２０７
をエッチングマスクとして酸等を用いたウエットエッチ
ング法により導電膜２０５をパターニングする。
【００１６】最後に図２（４）に示すように、絶縁層２
０４の導体１０５が形成されていない部分（台座部１０
４ｂとなる部分）が、導電膜１０５が形成されている部
分（台座部１０４ａ）よりも低くなるように、絶縁層２
０４の導体１０５が形成されていない部分の表面を所定
の厚さだけ削る工程を実施する。これにより、頂面１０
４ｂ−ａが台座部１０４ａの頂面１０４ａ−ａよりも低
い台座部１０４ｂが形成される。以上の工程により、半
導体集積回路基板１００上に図１に示す電極が形成され
る。このあと、半導体集積回路基板１００は接続基板に
実装される。図１に示す電極において接続基板に接続す
るのは、電極部１０７の台座部１０４ａの頂面１０４ａ
−ａ上に形成された導体１０５である。台座部１０４ｂ
（図１の表面保護部１０８）は接続基板に接触せず、台
座部１０４ｂと接続基板との間には、例えば封止樹脂が
充填される。
０４の導体１０５が形成されていない部分（台座部１０
４ｂとなる部分）が、導電膜１０５が形成されている部
分（台座部１０４ａ）よりも低くなるように、絶縁層２
０４の導体１０５が形成されていない部分の表面を所定
の厚さだけ削る工程を実施する。これにより、頂面１０
４ｂ−ａが台座部１０４ａの頂面１０４ａ−ａよりも低
い台座部１０４ｂが形成される。以上の工程により、半
導体集積回路基板１００上に図１に示す電極が形成され
る。このあと、半導体集積回路基板１００は接続基板に
実装される。図１に示す電極において接続基板に接続す
るのは、電極部１０７の台座部１０４ａの頂面１０４ａ
−ａ上に形成された導体１０５である。台座部１０４ｂ
（図１の表面保護部１０８）は接続基板に接触せず、台
座部１０４ｂと接続基板との間には、例えば封止樹脂が
充填される。
【００１７】図３は第１の実施形態の半導体装置におけ
る電極と接続基板との接続部周辺の構造を示す断面図で
あり、（１）は電極部１０７をテープキャリア等の接続
基板のリード３０１にボンディングする場合を示し、
（２）は電極部１０７を接続基板３００の配線３０２に
ボンディングする場合を示す。図３（１）においては、
接続部の導体１０５は、例えば熱圧着法により接続基板
のリード３０１にボンディングされる。また、図３
（２）においては、接続部の導体１０５は、例えばリフ
ロー法により接続基板３００の配線３０２にボンディン
グされる。
る電極と接続基板との接続部周辺の構造を示す断面図で
あり、（１）は電極部１０７をテープキャリア等の接続
基板のリード３０１にボンディングする場合を示し、
（２）は電極部１０７を接続基板３００の配線３０２に
ボンディングする場合を示す。図３（１）においては、
接続部の導体１０５は、例えば熱圧着法により接続基板
のリード３０１にボンディングされる。また、図３
（２）においては、接続部の導体１０５は、例えばリフ
ロー法により接続基板３００の配線３０２にボンディン
グされる。
【００１８】このように第１の実施形態によれば、半導
体集積回路全面を絶縁体からなる台座部１０４ａおよび
１０４ｂにより被覆することにより、電極形成の際や電
極のボンディングの際に半導体集積回路の表面（特に表
面保護膜１０２が形成されていない部分）を保護するこ
とができる。また、導体１０５が形成される台座部１０
４ａの頂面１０４ａ−ａを、台座部１０４ｂの頂面１０
４ｂ−ａよりΔＴだけ高く形成することにより、台座部
１０４ａ上の導体１０５を接続基板に容易にボンディン
グすることができる。また、金属よりも弾性限界が高
く、結晶構造ではなく高分子構造を有するポリイミド樹
脂等の絶縁体からなる台座部１０４ａにより電極部１０
７を構成することにより、ボンディングの際の応力や熱
応力に対して電極部１０７が塑性変形せずに弾性変形に
とどまり、熱疲労による電極破壊を防止することができ
るので、電極の接続信頼性を高めることができる。ま
た、台座部１０４ａ上の導体１０５と配線１０１とは、
台座部１０４の高さ分だけ空間的に隔てられており、熱
圧着法を用いても導体１０５と配線１０１の接続面にお
ける金属拡散による電極劣化が発生しないため、従来の
金属バンプ電極に必要であった拡散防止金属層が不必要
となる。また、台座部１０４ａは、配線引出部１０３上
だけでなく、表面保護膜１０２上にはみ出して形成され
ていてもかまわないので、電極の接続部の上面形状およ
び大きさ（台座１０４の頂面１０４ａ−ａの大きさ）
を、配線引出部１０３の上面形状および大きさに関係な
く、自由に設定することができる。
体集積回路全面を絶縁体からなる台座部１０４ａおよび
１０４ｂにより被覆することにより、電極形成の際や電
極のボンディングの際に半導体集積回路の表面（特に表
面保護膜１０２が形成されていない部分）を保護するこ
とができる。また、導体１０５が形成される台座部１０
４ａの頂面１０４ａ−ａを、台座部１０４ｂの頂面１０
４ｂ−ａよりΔＴだけ高く形成することにより、台座部
１０４ａ上の導体１０５を接続基板に容易にボンディン
グすることができる。また、金属よりも弾性限界が高
く、結晶構造ではなく高分子構造を有するポリイミド樹
脂等の絶縁体からなる台座部１０４ａにより電極部１０
７を構成することにより、ボンディングの際の応力や熱
応力に対して電極部１０７が塑性変形せずに弾性変形に
とどまり、熱疲労による電極破壊を防止することができ
るので、電極の接続信頼性を高めることができる。ま
た、台座部１０４ａ上の導体１０５と配線１０１とは、
台座部１０４の高さ分だけ空間的に隔てられており、熱
圧着法を用いても導体１０５と配線１０１の接続面にお
ける金属拡散による電極劣化が発生しないため、従来の
金属バンプ電極に必要であった拡散防止金属層が不必要
となる。また、台座部１０４ａは、配線引出部１０３上
だけでなく、表面保護膜１０２上にはみ出して形成され
ていてもかまわないので、電極の接続部の上面形状およ
び大きさ（台座１０４の頂面１０４ａ−ａの大きさ）
を、配線引出部１０３の上面形状および大きさに関係な
く、自由に設定することができる。
【００１９】第２の実施形態 図４は本発明の第２の実施形態の半導体装置における電
極構造を示す図であり、（１）は上面図、（２）は
（１）のＡ−Ａ’間の断面図である。なお、図４におい
て、図１と同じものには同一符号を付してある。図４に
示す第２の実施形態の電極構造は、図１に示す上記第１
の実施形態の電極構造において、高さの異なる台座部１
０４ａおよび１０４ｂを高さの異なる台座部４０４ａお
よび４０４ｂとし、導体１０５を導体４０５とし、また
開口部１０６を開口部４０６としたものである。台座部
４０４ａおよび４０４ｂの材質は台座部１０４ａおよび
１０４ｂと同じであり、ここではポリイミド樹脂であ
る。導体４０５の材質は導体１０５と同じである。ま
た、上記第１の実施形態と同様に、台座部４０４ｂの頂
面４０４ｂ−ａは、台座部４０４ａの頂面４０４ａ−ａ
よりもΔＴだけ低くなるように形成されている。
極構造を示す図であり、（１）は上面図、（２）は
（１）のＡ−Ａ’間の断面図である。なお、図４におい
て、図１と同じものには同一符号を付してある。図４に
示す第２の実施形態の電極構造は、図１に示す上記第１
の実施形態の電極構造において、高さの異なる台座部１
０４ａおよび１０４ｂを高さの異なる台座部４０４ａお
よび４０４ｂとし、導体１０５を導体４０５とし、また
開口部１０６を開口部４０６としたものである。台座部
４０４ａおよび４０４ｂの材質は台座部１０４ａおよび
１０４ｂと同じであり、ここではポリイミド樹脂であ
る。導体４０５の材質は導体１０５と同じである。ま
た、上記第１の実施形態と同様に、台座部４０４ｂの頂
面４０４ｂ−ａは、台座部４０４ａの頂面４０４ａ−ａ
よりもΔＴだけ低くなるように形成されている。
【００２０】図４に示す第２の実施形態の電極構造は、
高いほうの台座部４０４ａと低いほうの台座部４０４ｂ
とが開口部により分離されずに一体形成されており、こ
の一体形成された台座部４０４ａおよび台座部４０４ｂ
の表面が導体４０５により完全に被覆されておらず、そ
の一部が露出していることを特徴とするものである。導
体４０５は、低いほうの台座部４０４ｂの頂面４０４ｂ
−ａには形成されておらず、また高いほうの台座部４０
４ａの台座部４０４ｂとの境界側の側面４０４ａ−ｂに
も形成されていない。開口部４０６は、図１の開口部１
０６のように、台座部４０４ａを取り囲んではいない。
高いほうの台座部４０４ａと導体４０５と開口部４０６
は、接続基板に接続するための電極部４０７を構成す
る。また、低いほうの台座部４０４ａは、半導体集積回
路回路１００の表面を保護する表面保護部４０８を構成
する。
高いほうの台座部４０４ａと低いほうの台座部４０４ｂ
とが開口部により分離されずに一体形成されており、こ
の一体形成された台座部４０４ａおよび台座部４０４ｂ
の表面が導体４０５により完全に被覆されておらず、そ
の一部が露出していることを特徴とするものである。導
体４０５は、低いほうの台座部４０４ｂの頂面４０４ｂ
−ａには形成されておらず、また高いほうの台座部４０
４ａの台座部４０４ｂとの境界側の側面４０４ａ−ｂに
も形成されていない。開口部４０６は、図１の開口部１
０６のように、台座部４０４ａを取り囲んではいない。
高いほうの台座部４０４ａと導体４０５と開口部４０６
は、接続基板に接続するための電極部４０７を構成す
る。また、低いほうの台座部４０４ａは、半導体集積回
路回路１００の表面を保護する表面保護部４０８を構成
する。
【００２１】図５は図４に示した第２の実施形態の半導
体装置の電極形成工程を示す工程断面図である。なお、
図５において、図２と同じものには同一符号を付してあ
る。まず図５（１）に示すように、半導体集積回路基板
１００上に、台座部４０４ａおよび４０４ｂとなる絶縁
層２０４を形成し、この絶縁層２０４に配線１０１を露
出させる開口部４０６を形成する工程を実施する。例え
ば、図２（１）と同様に、絶縁層２０４として硬化可能
なポリイミド樹脂を用い、開口部４０６を形成してから
ポリイミド樹脂を硬化させる。
体装置の電極形成工程を示す工程断面図である。なお、
図５において、図２と同じものには同一符号を付してあ
る。まず図５（１）に示すように、半導体集積回路基板
１００上に、台座部４０４ａおよび４０４ｂとなる絶縁
層２０４を形成し、この絶縁層２０４に配線１０１を露
出させる開口部４０６を形成する工程を実施する。例え
ば、図２（１）と同様に、絶縁層２０４として硬化可能
なポリイミド樹脂を用い、開口部４０６を形成してから
ポリイミド樹脂を硬化させる。
【００２２】次に図５（２）および（３）に示すよう
に、開口部４０６を形成した絶縁層２０４上に、導体４
０５となる導電膜２０５を形成し、開口部４０６の配線
１０１表面から絶縁層２０４の所定表面領域（台座部４
０４ａの形成予定領域）に至る部分を残して導電膜２０
５をパタ−ニングする工程を実施し、導体４０５を形成
する。例えば、図２（２）および（３）と同様に、導電
膜２０５としてＣｕ膜を用い、フォトレジスト２０７を
エッチングマスクとして導電膜２０５をパターニングす
る。
に、開口部４０６を形成した絶縁層２０４上に、導体４
０５となる導電膜２０５を形成し、開口部４０６の配線
１０１表面から絶縁層２０４の所定表面領域（台座部４
０４ａの形成予定領域）に至る部分を残して導電膜２０
５をパタ−ニングする工程を実施し、導体４０５を形成
する。例えば、図２（２）および（３）と同様に、導電
膜２０５としてＣｕ膜を用い、フォトレジスト２０７を
エッチングマスクとして導電膜２０５をパターニングす
る。
【００２３】最後に図５（４）に示すように、絶縁層２
０４の導体４０５が形成されていない部分（台座部４０
４ｂとなる部分）が、導体４０５が形成されている部分
（台座部４０４ａとなる部分）よりも低くなるように、
絶縁層２０４の導体４０５が形成されていない部分の表
面を所定の厚さだけ削る工程を実施し、一体構造の台座
４０４ａおよび４０４ｂを形成する。以上の工程によ
り、半導体集積回路基板１００上に図４に示す電極が形
成される。
０４の導体４０５が形成されていない部分（台座部４０
４ｂとなる部分）が、導体４０５が形成されている部分
（台座部４０４ａとなる部分）よりも低くなるように、
絶縁層２０４の導体４０５が形成されていない部分の表
面を所定の厚さだけ削る工程を実施し、一体構造の台座
４０４ａおよび４０４ｂを形成する。以上の工程によ
り、半導体集積回路基板１００上に図４に示す電極が形
成される。
【００２４】図６は第２の実施形態の半導体装置におけ
る電極と接続基板との接続部周辺の構造を示す断面図で
あり、（１）は電極部４０７をテープキャリア等の接続
基板のリード３０１にボンディングする場合を示し、
（２）は電極部４０７を接続基板３００の配線３０２に
ボンディングする場合を示す。電極部４０７の頂面上の
導体４０５は、熱圧着法やリフロー法により接続基板の
リード３０１（図６（１））あるいは配線３０２（図６
（２））にボンディングされる。
る電極と接続基板との接続部周辺の構造を示す断面図で
あり、（１）は電極部４０７をテープキャリア等の接続
基板のリード３０１にボンディングする場合を示し、
（２）は電極部４０７を接続基板３００の配線３０２に
ボンディングする場合を示す。電極部４０７の頂面上の
導体４０５は、熱圧着法やリフロー法により接続基板の
リード３０１（図６（１））あるいは配線３０２（図６
（２））にボンディングされる。
【００２５】このように第２の実施形態によれば、一体
形成された台座４０４ａおよび４０４ｂの表面が導体４
０５により完全には被覆されておらず、その一部が露出
している構造であることにより、ボンディングの際など
に弾性変形によって生じるひずみを逃がしやすく、また
電極形成工程以降の熱履歴により台座４０４ａから発生
するガスを逃がしやすく、このため導体４０５の破壊が
生じにくくなるので、電極の接続信頼性をさらに高める
ことができる。
形成された台座４０４ａおよび４０４ｂの表面が導体４
０５により完全には被覆されておらず、その一部が露出
している構造であることにより、ボンディングの際など
に弾性変形によって生じるひずみを逃がしやすく、また
電極形成工程以降の熱履歴により台座４０４ａから発生
するガスを逃がしやすく、このため導体４０５の破壊が
生じにくくなるので、電極の接続信頼性をさらに高める
ことができる。
【００２６】なお、図２において、導体が高いほうの台
座４０４ａの表面を完全に被覆していても、台座４０４
ａと台座４０４ｂとが一体形成されていれば、上記と同
様の効果がある。また、図１のように高いほうの台座１
０４ａと低いほうの台座１０４ｂとが分離されていて
も、台座１０４ａの表面の一部が露出した構造であれ
ば、上記と同様の効果がある。
座４０４ａの表面を完全に被覆していても、台座４０４
ａと台座４０４ｂとが一体形成されていれば、上記と同
様の効果がある。また、図１のように高いほうの台座１
０４ａと低いほうの台座１０４ｂとが分離されていて
も、台座１０４ａの表面の一部が露出した構造であれ
ば、上記と同様の効果がある。
【００２７】第３の実施形態 図７は本発明の第３の実施形態の半導体装置における電
極構造を示す断面図である。なお、図７において、図１
または図４と同じものには同一符号を付してある。図７
に示す第３の実施形態の電極構造は、図４に示す上記第
２の実施形態の電極構造において、配線１０１が形成さ
れ、表面保護膜１０２が形成されていない半導体集積回
路基板１００上に、高さの異なる台座部４０４ａおよび
４０４ｂと、導体４０５と、開口部４０６とを形成した
ものである。第３の実施形態の電極構造は、台座部４０
４ａおよび４０４ｂ、特に低いほうの台座部４０４ｂ
が、半導体集積回路の表面保護膜になっていることを特
徴とするものである。なお、第３の実施形態の半導体装
置における電極と接続基板との接続部周辺の構造は、図
６に示す上記第２の実施形態と同じである。
極構造を示す断面図である。なお、図７において、図１
または図４と同じものには同一符号を付してある。図７
に示す第３の実施形態の電極構造は、図４に示す上記第
２の実施形態の電極構造において、配線１０１が形成さ
れ、表面保護膜１０２が形成されていない半導体集積回
路基板１００上に、高さの異なる台座部４０４ａおよび
４０４ｂと、導体４０５と、開口部４０６とを形成した
ものである。第３の実施形態の電極構造は、台座部４０
４ａおよび４０４ｂ、特に低いほうの台座部４０４ｂ
が、半導体集積回路の表面保護膜になっていることを特
徴とするものである。なお、第３の実施形態の半導体装
置における電極と接続基板との接続部周辺の構造は、図
６に示す上記第２の実施形態と同じである。
【００２８】図８は図７に示した第３の実施形態の半導
体装置の電極形成工程を示す工程断面図である。なお、
図８において、図２または図５と同じものには同一符号
を付してある。まず図８（１）に示すように、配線１０
１の形成が済み、その上に表面保護膜が形成されていな
い半導体集積回路基板１００上に、台座部４０４ａおよ
び４０４ｂとなる絶縁層２０４を形成し、この絶縁層２
０４に開口部４０６を形成する工程を実施する。例え
ば、図５（１）と同様に、絶縁層２０４として硬化可能
なポリイミド樹脂を用い、開口部４０６を形成してから
ポリイミド樹脂を硬化させる。
体装置の電極形成工程を示す工程断面図である。なお、
図８において、図２または図５と同じものには同一符号
を付してある。まず図８（１）に示すように、配線１０
１の形成が済み、その上に表面保護膜が形成されていな
い半導体集積回路基板１００上に、台座部４０４ａおよ
び４０４ｂとなる絶縁層２０４を形成し、この絶縁層２
０４に開口部４０６を形成する工程を実施する。例え
ば、図５（１）と同様に、絶縁層２０４として硬化可能
なポリイミド樹脂を用い、開口部４０６を形成してから
ポリイミド樹脂を硬化させる。
【００２９】次に図８（２）に示すように、開口部４０
６を形成した絶縁層２０４上に、導体４０５となる導電
膜を形成し、この導電膜をパタ−ニングする工程を実施
し、導体４０５を形成する。例えば、図５（２）ないし
（４）と同様に、導電膜としてＣｕ膜を用い、フォトレ
ジストをエッチングマスクとして導電膜をパターニング
する。最後に、絶縁層２０４の導体４０５が形成されて
いない部分の表面を所定の厚さだけ削る工程を実施し、
一体構造の台座４０４ａおよび４０４ｂを形成する。以
上の工程により、表面保護膜が形成されていない半導体
集積回路基板１００上に図７に示す電極が形成される。
６を形成した絶縁層２０４上に、導体４０５となる導電
膜を形成し、この導電膜をパタ−ニングする工程を実施
し、導体４０５を形成する。例えば、図５（２）ないし
（４）と同様に、導電膜としてＣｕ膜を用い、フォトレ
ジストをエッチングマスクとして導電膜をパターニング
する。最後に、絶縁層２０４の導体４０５が形成されて
いない部分の表面を所定の厚さだけ削る工程を実施し、
一体構造の台座４０４ａおよび４０４ｂを形成する。以
上の工程により、表面保護膜が形成されていない半導体
集積回路基板１００上に図７に示す電極が形成される。
【００３０】このように第３の実施形態によれば、電極
部４０７の台座４０４ａおよび表面保護部４０８の台座
４０４ｂとなる絶縁層２０４、特に台座４０４ｂとなる
絶縁層２０４が、半導体集積回路の表面保護膜としての
機能を担っており、別途表面保護膜を形成する必要がな
いので、半導体装置の製造工程が簡素化され、製造コス
トを削減することができる。
部４０７の台座４０４ａおよび表面保護部４０８の台座
４０４ｂとなる絶縁層２０４、特に台座４０４ｂとなる
絶縁層２０４が、半導体集積回路の表面保護膜としての
機能を担っており、別途表面保護膜を形成する必要がな
いので、半導体装置の製造工程が簡素化され、製造コス
トを削減することができる。
【００３１】第４の実施形態 図９は本発明の第４の実施形態の半導体装置の電極形成
工程において絶縁層および開口部を形成する工程を示す
断面図である。なお、図９において、図２または図５と
同じものには同一符号を付してある。また、第４の実施
形態の半導体装置の電極構造は、上記第２の実施形態の
半導体装置と同じである。第４の実施形態の電極形成工
程は、図５に示す上記第２の実施形態の電極形成工程と
概略同じである。ただし、第４の実施形態の電極形成工
程は、絶縁層および開口部を形成する工程（図５（１）
に示す工程）において、絶縁層として感光性絶縁樹脂を
用い、この感光性絶縁樹脂にリソグラフィ技術により開
口部を形成することを特徴とするものである。
工程において絶縁層および開口部を形成する工程を示す
断面図である。なお、図９において、図２または図５と
同じものには同一符号を付してある。また、第４の実施
形態の半導体装置の電極構造は、上記第２の実施形態の
半導体装置と同じである。第４の実施形態の電極形成工
程は、図５に示す上記第２の実施形態の電極形成工程と
概略同じである。ただし、第４の実施形態の電極形成工
程は、絶縁層および開口部を形成する工程（図５（１）
に示す工程）において、絶縁層として感光性絶縁樹脂を
用い、この感光性絶縁樹脂にリソグラフィ技術により開
口部を形成することを特徴とするものである。
【００３２】まず図９（１）に示すように、半導体集積
回路基板１００上に、台座部４０４ａおよび４０４ｂと
なる硬化可能な感光性絶縁樹脂５０４を形成し、この感
光性絶縁樹脂５０４の開口部形成予定領域を露光する。
感光性絶縁樹脂５０４として、ここでは感光性のポリイ
ミド樹脂を用い、半導体集積回路基板１００であるウエ
ハーにスピンコート法により感光性ポリイミド樹脂を塗
布し、このポリイミド樹脂の感光波長を含む露光光５０
１を、開口部形成予定領域に照射する。
回路基板１００上に、台座部４０４ａおよび４０４ｂと
なる硬化可能な感光性絶縁樹脂５０４を形成し、この感
光性絶縁樹脂５０４の開口部形成予定領域を露光する。
感光性絶縁樹脂５０４として、ここでは感光性のポリイ
ミド樹脂を用い、半導体集積回路基板１００であるウエ
ハーにスピンコート法により感光性ポリイミド樹脂を塗
布し、このポリイミド樹脂の感光波長を含む露光光５０
１を、開口部形成予定領域に照射する。
【００３３】次に図９（２）に示すように、露光された
感光性絶縁樹脂５０４を現像液に浸して現像することに
より感光部を除去し、感光性絶縁樹脂５０４の開口部４
０６を形成する。次に上記のウエハーに３５０［℃］程
度のベイク処理を施すことにより感光性絶縁樹脂５０４
（ポリイミド樹脂）を硬化させる。なお、これ以降の工
程は、図５の（２）ないし（４）に示す工程と同じであ
る。
感光性絶縁樹脂５０４を現像液に浸して現像することに
より感光部を除去し、感光性絶縁樹脂５０４の開口部４
０６を形成する。次に上記のウエハーに３５０［℃］程
度のベイク処理を施すことにより感光性絶縁樹脂５０４
（ポリイミド樹脂）を硬化させる。なお、これ以降の工
程は、図５の（２）ないし（４）に示す工程と同じであ
る。
【００３４】このように第４の実施形態によれば、台座
部４０４ａおよび４０４ｂとなる絶縁層として感光性絶
縁樹脂５０４を用い、リソグラフィ技術により感光性絶
縁樹脂５０４に開口部４０６を形成することにより、機
械的な加工技術を用いる場合等に比べ、開口部４０６を
精度良く微細にかつ効率的に形成することができる。
部４０４ａおよび４０４ｂとなる絶縁層として感光性絶
縁樹脂５０４を用い、リソグラフィ技術により感光性絶
縁樹脂５０４に開口部４０６を形成することにより、機
械的な加工技術を用いる場合等に比べ、開口部４０６を
精度良く微細にかつ効率的に形成することができる。
【００３５】なお、第４の実施形態の開口部形成工程
を、上記第１または第３の実施形態の半導体装置に適用
することも可能である。
を、上記第１または第３の実施形態の半導体装置に適用
することも可能である。
【００３６】第５の実施形態 図１０は本発明の第５の実施形態の半導体装置の電極形
成工程において絶縁層および開口部を形成する工程を示
す断面図である。なお、図１０において、図２または図
５と同じものには同一符号を付してある。また、第５の
実施形態の半導体装置の電極構造は、上記第２の実施形
態の半導体装置と同じである。第５の実施形態の電極形
成工程は、図５に示す上記第２の実施形態の電極形成工
程と概略同じである。ただし、第５の実施形態の電極形
成工程は、絶縁層および開口部を形成する工程（図５
（１）に示す工程）において、絶縁層である絶縁樹脂
に、レーザ加工技術により開口部を形成することを特徴
とするものである。
成工程において絶縁層および開口部を形成する工程を示
す断面図である。なお、図１０において、図２または図
５と同じものには同一符号を付してある。また、第５の
実施形態の半導体装置の電極構造は、上記第２の実施形
態の半導体装置と同じである。第５の実施形態の電極形
成工程は、図５に示す上記第２の実施形態の電極形成工
程と概略同じである。ただし、第５の実施形態の電極形
成工程は、絶縁層および開口部を形成する工程（図５
（１）に示す工程）において、絶縁層である絶縁樹脂
に、レーザ加工技術により開口部を形成することを特徴
とするものである。
【００３７】まず図１０（１）に示すように、半導体集
積回路基板１００上に、台座部４０４ａおよび４０４ｂ
となる硬化可能な絶縁樹脂６０４を形成し、この絶縁樹
脂６０４の開口部形成予定領域にレーザ光６０１を照射
し、開口部形成予定領域の絶縁樹脂を焼いて除去する。
絶縁樹脂６０４として、ここではポリイミド樹脂を用い
る。
積回路基板１００上に、台座部４０４ａおよび４０４ｂ
となる硬化可能な絶縁樹脂６０４を形成し、この絶縁樹
脂６０４の開口部形成予定領域にレーザ光６０１を照射
し、開口部形成予定領域の絶縁樹脂を焼いて除去する。
絶縁樹脂６０４として、ここではポリイミド樹脂を用い
る。
【００３８】次に図１０（２）に示すように、開口部４
０６が形成された絶縁樹脂６０４（ポリイミド樹脂）に
３５０［℃］程度のベイク処理を施すことにより絶縁樹
脂６０４を硬化させる。なお、これ以降の工程は、図５
の（２）ないし（４）に示す工程と同じである。
０６が形成された絶縁樹脂６０４（ポリイミド樹脂）に
３５０［℃］程度のベイク処理を施すことにより絶縁樹
脂６０４を硬化させる。なお、これ以降の工程は、図５
の（２）ないし（４）に示す工程と同じである。
【００３９】このように第５の実施形態によれば、台座
部４０４ａおよび４０４ｂとなる絶縁層として絶縁樹脂
６０４を用い、レーザ加工技術により絶縁樹脂６０４に
開口部４０６を形成することにより、機械的な加工技術
を用いる場合等に比べ、開口部４０６を精度良く微細に
かつ効率的に形成することができる。
部４０４ａおよび４０４ｂとなる絶縁層として絶縁樹脂
６０４を用い、レーザ加工技術により絶縁樹脂６０４に
開口部４０６を形成することにより、機械的な加工技術
を用いる場合等に比べ、開口部４０６を精度良く微細に
かつ効率的に形成することができる。
【００４０】なお、第５の実施形態の開口部形成工程
を、上記第１または第３の実施形態の半導体装置に適用
することも可能である。
を、上記第１または第３の実施形態の半導体装置に適用
することも可能である。
【００４１】第６の実施形態 図１１は本発明の第６の実施形態の半導体装置の電極形
成工程において絶縁層を削る工程を示す断面図である。
なお、図１１において、図２または図５と同じものには
同一符号を付してある。また、第６の実施形態の半導体
装置の電極構造は、上記第２の実施形態の半導体装置と
同じである。第６の実施形態の電極形成工程は、図５に
示す上記第２の実施形態の電極形成工程と概略同じであ
る。ただし、第５の実施形態の電極形成工程は、絶縁層
を削る工程（図５（４）に示す工程）において、導電体
４０５をマスクとして絶縁層である絶縁樹脂をプラズマ
エッチング技術によりエッチングすることを特徴とする
ものである。
成工程において絶縁層を削る工程を示す断面図である。
なお、図１１において、図２または図５と同じものには
同一符号を付してある。また、第６の実施形態の半導体
装置の電極構造は、上記第２の実施形態の半導体装置と
同じである。第６の実施形態の電極形成工程は、図５に
示す上記第２の実施形態の電極形成工程と概略同じであ
る。ただし、第５の実施形態の電極形成工程は、絶縁層
を削る工程（図５（４）に示す工程）において、導電体
４０５をマスクとして絶縁層である絶縁樹脂をプラズマ
エッチング技術によりエッチングすることを特徴とする
ものである。
【００４２】図１１（１）に示すように、台座部４０４
ａおよび４０４ｂとなる硬化可能な絶縁樹脂６０４を形
成し、この絶縁樹脂６０４に開口部４０６を形成し、さ
らに導体４０５を形成した半導体集積回路基板１００に
対し、酸素（Ｏ2 ）を主成分とするエッチングガス７０
１によるプラズマエッチングを施す。絶縁樹脂６０４と
しては、ポリイミド樹脂を用いる。導体４０５はエッチ
ングガス７０１のプラズマによりエッチングされず、ポ
リイミド樹脂は上記のプラズマによりエッチングされる
ので、導電体４０５をエッチングマスクとして台座部４
０４ｂとなる絶縁樹脂６０４の表面が選択的にエッチン
グされる。
ａおよび４０４ｂとなる硬化可能な絶縁樹脂６０４を形
成し、この絶縁樹脂６０４に開口部４０６を形成し、さ
らに導体４０５を形成した半導体集積回路基板１００に
対し、酸素（Ｏ2 ）を主成分とするエッチングガス７０
１によるプラズマエッチングを施す。絶縁樹脂６０４と
しては、ポリイミド樹脂を用いる。導体４０５はエッチ
ングガス７０１のプラズマによりエッチングされず、ポ
リイミド樹脂は上記のプラズマによりエッチングされる
ので、導電体４０５をエッチングマスクとして台座部４
０４ｂとなる絶縁樹脂６０４の表面が選択的にエッチン
グされる。
【００４３】上記のプラズマエッチングにより、台座部
４０４ｂとなる絶縁樹脂６０４の表面をΔＴだけエッチ
ングすることにより、図１１（２）に示すように、台座
部４０４ｂが形成される。
４０４ｂとなる絶縁樹脂６０４の表面をΔＴだけエッチ
ングすることにより、図１１（２）に示すように、台座
部４０４ｂが形成される。
【００４４】このように第６の実施形態によれば、絶縁
層として絶縁樹脂６０４（ポリイミド樹脂）を用い、Ｏ
2 を主成分とするエッチングガスによるプラズマエッチ
ング技術により台座部４０４ｂを形成することにより、
台座４０４ｂとなる絶縁樹脂６０４のエッチング深さΔ
Ｔを任意の値に精度良くかつ容易にコントロールするこ
とができる。
層として絶縁樹脂６０４（ポリイミド樹脂）を用い、Ｏ
2 を主成分とするエッチングガスによるプラズマエッチ
ング技術により台座部４０４ｂを形成することにより、
台座４０４ｂとなる絶縁樹脂６０４のエッチング深さΔ
Ｔを任意の値に精度良くかつ容易にコントロールするこ
とができる。
【００４５】なお、第６に実施形態の絶縁層エッチング
工程を、上記第１、第３、第４、または第５の実施形態
の半導体装置に適用することも可能である。
工程を、上記第１、第３、第４、または第５の実施形態
の半導体装置に適用することも可能である。
【００４６】第７の実施形態 図１２は本発明の第７の実施形態の半導体装置における
電極構造を示す断面図である。なお、図１２において、
図１または図４と同じものには同一符号を付してある。
図１２に示す第７の実施形態の電極構造は、図４に示す
上記第２の実施形態の電極構造において、配線１０１と
表面保護膜１０２とトリミング用配線５０１が形成され
た半導体集積回路基板１００上に、高さの異なる台座部
４０４ａおよび４０４ｂと導体４０５と開口部４０６と
を形成したものである。表面保護膜１０２とトリミング
用配線８０１とは、トリミング用パッド部８０２を構成
している。
電極構造を示す断面図である。なお、図１２において、
図１または図４と同じものには同一符号を付してある。
図１２に示す第７の実施形態の電極構造は、図４に示す
上記第２の実施形態の電極構造において、配線１０１と
表面保護膜１０２とトリミング用配線５０１が形成され
た半導体集積回路基板１００上に、高さの異なる台座部
４０４ａおよび４０４ｂと導体４０５と開口部４０６と
を形成したものである。表面保護膜１０２とトリミング
用配線８０１とは、トリミング用パッド部８０２を構成
している。
【００４７】第７の実施形態の電極構造は、電気的試験
の結果に基づくトリミング、すなわちトリミング用配線
８０１の加工が済んだトリミング用パッド部８０２を台
座部４０４ａおよび４０４ｂにより被覆していることを
特徴とするものである。
の結果に基づくトリミング、すなわちトリミング用配線
８０１の加工が済んだトリミング用パッド部８０２を台
座部４０４ａおよび４０４ｂにより被覆していることを
特徴とするものである。
【００４８】図１３は図１２に示した第７の実施形態の
半導体装置の電極形成工程におけるトリミング工程およ
び開口部形成工程を示す断面図である。なお、図１３に
おいて、図２または図５と同じものには同一符号を付し
てある。第７の実施形態の電極形成工程は、図５に示す
上記第２の実施形態の電極形成工程と概略同じである。
ただし、第７の実施形態の電極形成工程は、図５（１）
ないし（４）に示す工程を実施する前に、図１３（１）
に示すトリミング工程を実施し、また開口部形成工程に
おいて、トリミング配線以外の任意の配線を露出させる
ように開口部を形成し、トリミングパッドを絶縁層によ
り被覆することを特徴とするものである。
半導体装置の電極形成工程におけるトリミング工程およ
び開口部形成工程を示す断面図である。なお、図１３に
おいて、図２または図５と同じものには同一符号を付し
てある。第７の実施形態の電極形成工程は、図５に示す
上記第２の実施形態の電極形成工程と概略同じである。
ただし、第７の実施形態の電極形成工程は、図５（１）
ないし（４）に示す工程を実施する前に、図１３（１）
に示すトリミング工程を実施し、また開口部形成工程に
おいて、トリミング配線以外の任意の配線を露出させる
ように開口部を形成し、トリミングパッドを絶縁層によ
り被覆することを特徴とするものである。
【００４９】まず図１３（１）に示すように、配線１０
１、表面保護膜１０２、およびトリミング配線８０１の
形成が済んだ半導体集積回路基板１００の半導体集積回
路に対し、電気的試験を実施し、この試験結果に基づい
て、トリミング用配線８０１の加工を実施する。すなわ
ち、トリミング用パッド部８０２に露出したトリミング
用配線８０１を必要に応じて切断する。
１、表面保護膜１０２、およびトリミング配線８０１の
形成が済んだ半導体集積回路基板１００の半導体集積回
路に対し、電気的試験を実施し、この試験結果に基づい
て、トリミング用配線８０１の加工を実施する。すなわ
ち、トリミング用パッド部８０２に露出したトリミング
用配線８０１を必要に応じて切断する。
【００５０】次に図１３（２）に示すように、上記の電
気的試験およびトリミングが済んだ半導体集積回路基板
上に、台座部４０４ａとなる絶縁層２０４を形成し、こ
の絶縁層２０４に開口部４０６を形成する工程を実施す
る。例えば、図５（１）と同様に、絶縁層２０４として
硬化可能なポリイミド樹脂を用い、開口部４０６を形成
してからポリイミド樹脂を硬化させる。このとき、開口
部４０６はトリミング用パッド部８０２の形成領域を除
いた領域に形成され、トリミング用パッド部８０２は絶
縁層２０４により被覆されたままとなる。なお、図示し
ない以降の工程は、図５（２）ないし（４）と同じであ
る。
気的試験およびトリミングが済んだ半導体集積回路基板
上に、台座部４０４ａとなる絶縁層２０４を形成し、こ
の絶縁層２０４に開口部４０６を形成する工程を実施す
る。例えば、図５（１）と同様に、絶縁層２０４として
硬化可能なポリイミド樹脂を用い、開口部４０６を形成
してからポリイミド樹脂を硬化させる。このとき、開口
部４０６はトリミング用パッド部８０２の形成領域を除
いた領域に形成され、トリミング用パッド部８０２は絶
縁層２０４により被覆されたままとなる。なお、図示し
ない以降の工程は、図５（２）ないし（４）と同じであ
る。
【００５１】このように第７の実施形態によれば、トリ
ミング工程の終了以降は露出させることが好ましくない
トリミング用パッド部８０２のトリミング用配線８０１
を、台座部となる絶縁層２０４により開口部形成工程以
降において被覆することにより、トリミング用配線８０
１がトリミング工程の終了以降の各工程、特に導電膜の
形成およびパターニング工程の影響を受けないようにす
ることができ、トリミング工程時のトリミング用配線８
０１の加工状態を維持することができる。
ミング工程の終了以降は露出させることが好ましくない
トリミング用パッド部８０２のトリミング用配線８０１
を、台座部となる絶縁層２０４により開口部形成工程以
降において被覆することにより、トリミング用配線８０
１がトリミング工程の終了以降の各工程、特に導電膜の
形成およびパターニング工程の影響を受けないようにす
ることができ、トリミング工程時のトリミング用配線８
０１の加工状態を維持することができる。
【００５２】第８の実施形態 図１４は本発明の第８の実施形態の半導体装置における
電極構造を示す断面図である。なお、図１４において、
図１または図４と同じものには同一符号を付してある。
第８の実施形態の電極構造は、図４に示す上記第２の実
施形態の電極構造において、台座部４０５ａの頂面４０
５ａ−ａに形成された導体４０５上に、バンプ電極９０
１を設けたことを特徴とするものである。バンブ電極９
０１の材質としては、Ａｕ、Ｃｕ等の高融点金属を用い
ても良いし、Ｐｂ−Ｓｎ（半田）、インジウム（Ιｎ）
等の低融点金属を用いても良い。
電極構造を示す断面図である。なお、図１４において、
図１または図４と同じものには同一符号を付してある。
第８の実施形態の電極構造は、図４に示す上記第２の実
施形態の電極構造において、台座部４０５ａの頂面４０
５ａ−ａに形成された導体４０５上に、バンプ電極９０
１を設けたことを特徴とするものである。バンブ電極９
０１の材質としては、Ａｕ、Ｃｕ等の高融点金属を用い
ても良いし、Ｐｂ−Ｓｎ（半田）、インジウム（Ιｎ）
等の低融点金属を用いても良い。
【００５３】高いほうの台座部４０４ａと導体４０５と
開口部４０６とバンプ電極９０１は、電極部９０７を構
成し、また低いほうの台座部１０４ａは表面保護部４０
８を構成する。バンプ電極９０１の高さをＨとすると、
接続部９０７は、図４に示す上記第２の実施形態の接続
部４０７よりもＨだけ高くなる。なお、第８の実施形態
の電極形成工程は、例えば、図５に示す上記第２の実施
形態の電極形成工程を実施してから、バンプ電極９０１
の形成工程を実施するものである。
開口部４０６とバンプ電極９０１は、電極部９０７を構
成し、また低いほうの台座部１０４ａは表面保護部４０
８を構成する。バンプ電極９０１の高さをＨとすると、
接続部９０７は、図４に示す上記第２の実施形態の接続
部４０７よりもＨだけ高くなる。なお、第８の実施形態
の電極形成工程は、例えば、図５に示す上記第２の実施
形態の電極形成工程を実施してから、バンプ電極９０１
の形成工程を実施するものである。
【００５４】図１５は第８の実施形態の半導体装置にお
ける電極と接続基板との接続部周辺の構造を示す断面図
であり、（１）は電極部９０７をテープキャリア等の接
続基板のリード３０１にボンディングする場合を示し、
（２）は電極部９０７を接続基板３００の配線３０２に
ボンディングする場合を示す。電極部９０７のバンプ電
極９０７は、熱圧着法やリフロー法により接続基板のリ
ード３０１（図１５（１））あるいは配線３０２（図１
５（２））にボンディングされる。
ける電極と接続基板との接続部周辺の構造を示す断面図
であり、（１）は電極部９０７をテープキャリア等の接
続基板のリード３０１にボンディングする場合を示し、
（２）は電極部９０７を接続基板３００の配線３０２に
ボンディングする場合を示す。電極部９０７のバンプ電
極９０７は、熱圧着法やリフロー法により接続基板のリ
ード３０１（図１５（１））あるいは配線３０２（図１
５（２））にボンディングされる。
【００５５】このように第８の実施形態によれば、絶縁
層からなる台座４０５ａ上に導体４０５を介してバンプ
電極９０１を設けることにより、バンプ電極９０１がな
い場合に比べて、半導体集積回路表面から電極部９０７
のリード３０１あるいは配線３０２との接続面までの高
さが高くなるので、熱応力による歪みを吸収しやすくな
り、接続信頼性をさらに高くすることができる。また、
バンプ電極９０１として半田を用いた場合には、接続基
板に接続する際に接続位置が多少ずれてもセルフアライ
ン効果が期待できる。
層からなる台座４０５ａ上に導体４０５を介してバンプ
電極９０１を設けることにより、バンプ電極９０１がな
い場合に比べて、半導体集積回路表面から電極部９０７
のリード３０１あるいは配線３０２との接続面までの高
さが高くなるので、熱応力による歪みを吸収しやすくな
り、接続信頼性をさらに高くすることができる。また、
バンプ電極９０１として半田を用いた場合には、接続基
板に接続する際に接続位置が多少ずれてもセルフアライ
ン効果が期待できる。
【００５６】第９の実施形態 図１６は本発明の第９の実施形態の半導体装置の構造を
示す断面図である。図１６に示す半導体装置は、半導体
集積回路基板１０００を接続基板３００にフェースダウ
ンで、すなわち半導体集積回路形成面を接続基板３００
に対向させて実装し、間に封止樹脂１００１を充填した
ものである。封止樹脂１００１としては、例えばポリイ
ミド樹脂を用いる。半導体集積回路基板１０００の表面
は、絶縁層からなる台座１００４上に導体１００５を形
成した電極１００７を有する。上記の絶縁層は例えばポ
リイミド樹脂であり、また電極１００７は例えば図１に
示す上記第１の実施形態の電極である。第９の実施形態
の半導体装置は、封止樹脂１００１と、台座１００４と
が同じ材料（例えば、ポリイミド樹脂）であることを特
徴とするものである。
示す断面図である。図１６に示す半導体装置は、半導体
集積回路基板１０００を接続基板３００にフェースダウ
ンで、すなわち半導体集積回路形成面を接続基板３００
に対向させて実装し、間に封止樹脂１００１を充填した
ものである。封止樹脂１００１としては、例えばポリイ
ミド樹脂を用いる。半導体集積回路基板１０００の表面
は、絶縁層からなる台座１００４上に導体１００５を形
成した電極１００７を有する。上記の絶縁層は例えばポ
リイミド樹脂であり、また電極１００７は例えば図１に
示す上記第１の実施形態の電極である。第９の実施形態
の半導体装置は、封止樹脂１００１と、台座１００４と
が同じ材料（例えば、ポリイミド樹脂）であることを特
徴とするものである。
【００５７】従来の金属バンプ電極と高分子樹脂からな
る封止樹脂とによるフェースダウン接続構造の半導体装
置では、バンプ電極と封止樹脂の熱膨張係数の差によ
り、封止樹脂が膨張するに従ってバンプ電極が引き伸ば
されるような熱応力が発生し、バンプ電極が熱疲労によ
り破壊されることがあった。しかし、第９の実施形態の
半導体装置のように、封止樹脂１００１と電極１００７
の台座１００４とが同じ材料であれば、両者の間に熱膨
張係数の差は生じず、電極１００７が破壊されることは
ない。
る封止樹脂とによるフェースダウン接続構造の半導体装
置では、バンプ電極と封止樹脂の熱膨張係数の差によ
り、封止樹脂が膨張するに従ってバンプ電極が引き伸ば
されるような熱応力が発生し、バンプ電極が熱疲労によ
り破壊されることがあった。しかし、第９の実施形態の
半導体装置のように、封止樹脂１００１と電極１００７
の台座１００４とが同じ材料であれば、両者の間に熱膨
張係数の差は生じず、電極１００７が破壊されることは
ない。
【００５８】このように第９の実施形態によれば、封止
樹脂１００１と台座１００４とを同じ材料から形成し、
封止樹脂１００１と台座１００４との熱膨張係数同じに
することにより、電極１００７の熱疲労による破壊を防
止することができるので、電極の接続信頼性を高めるこ
とができる。
樹脂１００１と台座１００４とを同じ材料から形成し、
封止樹脂１００１と台座１００４との熱膨張係数同じに
することにより、電極１００７の熱疲労による破壊を防
止することができるので、電極の接続信頼性を高めるこ
とができる。
【００５９】
【発明の効果】以上説明したように本発明の半導体装置
およびその製造方法によれば、半導体集積回路全面を絶
縁体からなる台座部により被覆することにより、電極形
成の際や電極のボンディングの際に半導体集積回路の表
面を保護することができるという効果がある。また絶縁
体からなる最も高い台座部により電極部を構成すること
により、電極部の熱応力による塑性変形が生じにくくな
り、熱疲労による電極破壊を防止することができるの
で、電極の接続信頼性を高めることができるという効果
がある。
およびその製造方法によれば、半導体集積回路全面を絶
縁体からなる台座部により被覆することにより、電極形
成の際や電極のボンディングの際に半導体集積回路の表
面を保護することができるという効果がある。また絶縁
体からなる最も高い台座部により電極部を構成すること
により、電極部の熱応力による塑性変形が生じにくくな
り、熱疲労による電極破壊を防止することができるの
で、電極の接続信頼性を高めることができるという効果
がある。
【００６０】また、本発明の他の半導体装置およびその
製造方法によれば、封止樹脂と台座とを同じ材料から形
成し、封止樹脂と台座との熱膨張係数を同じにすること
により、電極の熱疲労による破壊を防止することができ
るので、電極の接続信頼性を高めることができるという
効果がある。
製造方法によれば、封止樹脂と台座とを同じ材料から形
成し、封止樹脂と台座との熱膨張係数を同じにすること
により、電極の熱疲労による破壊を防止することができ
るので、電極の接続信頼性を高めることができるという
効果がある。
【図１】本発明の第１の実施形態の半導体装置における
電極構造を示す断面図である。
電極構造を示す断面図である。
【図２】本発明の第１の実施形態の半導体装置の電極形
成工程を示す断面構造図である。
成工程を示す断面構造図である。
【図３】本発明の第１の実施形態の半導体装置における
電極と接続基板との接続部周辺の構造を示す断面図であ
る。
電極と接続基板との接続部周辺の構造を示す断面図であ
る。
【図４】本発明の第２の実施形態の半導体装置の電極構
造を示す断面図である。
造を示す断面図である。
【図５】本発明の第２の実施形態の半導体装置の電極形
成工程を示す断面構造図である。
成工程を示す断面構造図である。
【図６】本発明の第２の実施形態の半導体装置における
電極と接続基板との接続部周辺の構造を示す断面図であ
る。
電極と接続基板との接続部周辺の構造を示す断面図であ
る。
【図７】本発明の第３の実施形態の半導体装置の電極構
造を示す断面図である。
造を示す断面図である。
【図８】本発明の第３の実施形態の半導体装置の電極形
成工程を示す断面構造図である。
成工程を示す断面構造図である。
【図９】本発明の第４の実施形態の半導体装置の電極形
成工程を示す断面構造図である。
成工程を示す断面構造図である。
【図１０】本発明の第５の実施形態の半導体装置の電極
形成工程を示す断面構造図である。
形成工程を示す断面構造図である。
【図１１】本発明の第６の実施形態の半導体装置の電極
形成工程を示す断面構造図である。
形成工程を示す断面構造図である。
【図１２】本発明の第７の実施形態の半導体装置の電極
構造を示す断面図である。
構造を示す断面図である。
【図１３】本発明の第７の実施形態の半導体装置の電極
形成工程を示す断面構造図である。
形成工程を示す断面構造図である。
【図１４】本発明の第８の実施形態の半導体装置の電極
構造を示す断面図である。
構造を示す断面図である。
【図１５】本発明の第８の実施形態の半導体装置におけ
る電極と接続基板との接続部周辺の構造を示す断面図で
ある。
る電極と接続基板との接続部周辺の構造を示す断面図で
ある。
【図１６】本発明の第９の実施形態の半導体装置の構造
を示す断面図である。
を示す断面図である。
１００，１０００ 半導体集積回路基板、 １０１ 配
線、 １０４ａ，１０４ｂ，４０４ａ，４０４ｂ，１０
０４ 台座部、 １０４ａ−ａ，１０４ｂ−ａ，４０４
ａ−ａ，４０４ｂ−ａ 台座部頂面、 １０５，４０
５，１００５ 導体、 １０６，４０６ 開口部、 ２
０４ 絶縁層、 ２０５ 導電膜、 ３００ 接続基
板、 ５０４ 感光性絶縁樹脂、 ６０４ 絶縁樹脂、
８０１ トリミング用配線、 ９０１ バンプ電極、
１００１ 封止樹脂。
線、 １０４ａ，１０４ｂ，４０４ａ，４０４ｂ，１０
０４ 台座部、 １０４ａ−ａ，１０４ｂ−ａ，４０４
ａ−ａ，４０４ｂ−ａ 台座部頂面、 １０５，４０
５，１００５ 導体、 １０６，４０６ 開口部、 ２
０４ 絶縁層、 ２０５ 導電膜、 ３００ 接続基
板、 ５０４ 感光性絶縁樹脂、 ６０４ 絶縁樹脂、
８０１ トリミング用配線、 ９０１ バンプ電極、
１００１ 封止樹脂。
Claims (21)
- 【請求項１】 半導体集積回路上に形成された絶縁体か
らなる、高さの異なる複数の台座部と、 前記半導体集積回路の任意の配線を露出させるために前
記絶縁体に設けた開口部と、 前記開口部の配線表面から最も高い前記台座部の頂面に
至るように、前記開口部および前記絶縁体上に形成され
た導体からなる電極を有することを特徴とする半導体装
置。 - 【請求項２】 前記最も高い台座部よりも低い前記台座
部が、前記最も高い台座部に一体形成されていることを
特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記低い台座部の頂面が、露出している
ことを特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記最も高い台座部の側面に、露出して
いる部分があることを特徴とする請求項１記載の半導体
装置。 - 【請求項５】 前記開口部が、前記最も高い台座部を取
り囲むように形成されていることを特徴とする請求項１
記載の半導体装置。 - 【請求項６】 前記絶縁体が、前記半導体集積回路の表
面保護膜になっていることを特徴とする請求項１記載の
半導体装置。 - 【請求項７】 前記最も高い台座部の頂面に形成された
前記導体上に、バンプ電極を設けたことを特徴とする請
求項１記載の半導体装置。 - 【請求項８】 前記絶縁体が、ポリイミド樹脂からなる
ことを特徴とする請求項１記載の半導体装置。 - 【請求項９】 前記導体が、Ａｕを主成分とする層、Ｃ
ｕを主成分とする層、またはＰｂとＳｎを主成分とする
層からなる単層構造、あるいはＡｕを主成分とする層を
含む積層構造であることを特徴とする請求項１記載の半
導体装置。 - 【請求項１０】 半導体集積回路上に形成された絶縁体
からなる台座の表面に導体を形成してなる電極を有する
半導体集積回路基板と、 前記半導体集積回路基板がフェースダウン実装されてい
る接続基板と、 前記半導体集積回路基板および前記接続基板の間の空間
に充填された封止材とを備え、 前記台座となる絶縁体と前記封止材とが、同じ材料から
なることを特徴とする半導体装置。 - 【請求項１１】 前記電極を有する前記半導体集積回路
基板と、 前記半導体集積回路基板がフェースダウン実装されてい
る接続基板と、 前記半導体集積回路基板および前記接続基板の間の空間
に充填された封止材とを備え、 前記台座となる絶縁体と前記封止材とが、同じ材料から
なることを特徴とする請求項１記載の半導体装置 - 【請求項１２】 半導体集積回路上に絶縁層を形成し、
この絶縁層に前記半導体集積回路の任意の配線を露出さ
せる開口部を形成する工程と、 前記開口部を形成した絶縁層上に導電膜を形成し、前記
開口部内の前記配線表面から前記絶縁層の所定表面領域
に至る部分を残して前記導電膜をパタ−ニングする工程
と、 前記絶縁層の前記導電膜が形成されていない部分が、前
記導電膜が形成されている部分よりも低くなるように、
前記絶縁層の前記導電膜が形成されていない部分の表面
を所定の厚さだけ削る工程とを実施することを特徴とす
る半導体装置の製造方法。 - 【請求項１３】 前記絶縁層および開口部を形成する工
程が、 前記半導体基板上に前記絶縁層となる硬化可能な絶縁樹
脂を塗布し、この絶縁樹脂に前記開口部を形成し、前記
絶縁樹脂を硬化させるものであることを特徴とする請求
項１２記載の半導体装置の製造方法。 - 【請求項１４】 前記絶縁層として感光性の絶縁樹脂を
用い、 前記開口部をリソグラフィ技術により形成することを特
徴とする請求項１２記載の半導体装置の製造方法。 - 【請求項１５】 前記絶縁層として絶縁樹脂を用い、 前記開口部をレーザ加工技術により形成することを特徴
とする請求項１２記載の半導体装置の製造方法。 - 【請求項１６】 前記絶縁層として絶縁樹脂を用い、 前記絶縁層を削る工程が、前記導電膜をマスクとして、
前記絶縁樹脂をプラズマエッチング技術によりエッチン
グするものであることを特徴とする請求項１２記載の半
導体装置の製造方法。 - 【請求項１７】 前記絶縁樹脂が、ポリイミド樹脂であ
ることを特徴とする請求項１３ないし１６のいずれかに
記載の半導体装置の製造方法。 - 【請求項１８】 前記絶縁層および開口部を形成する工
程が、 表面保護膜が形成されていない前記半導体集積回路上
に、前記絶縁層を形成し、この絶縁層に前記開口部を形
成するものであり、 前記絶縁層が、前記半導体集積回路の表面保護膜となる
ことを特徴とする請求項１２記載の半導体装置の製造方
法。 - 【請求項１９】 前記絶縁層の前記所定表面領域に形成
された前記導電膜上に、バンプ電極を形成する工程をさ
らに実施することを特徴とする請求項１２記載の半導体
装置の製造方法。 - 【請求項２０】 前記半導体集積回路の電気的試験を実
施し、前記半導体集積回路のトリミング用配線を加工す
る工程を、前記絶縁層および開口部を形成する工程より
も前に実施し、 前記絶縁層および開口部を形成する工程が、 前記トリミング用配線上に、全面的に前記絶縁層を残す
ものであることを特徴とする請求項１２記載の半導体装
置の製造方法。 - 【請求項２１】 絶縁体からなる台座の表面に導体を形
成してなる電極を半導体集積回路上に有する半導体集積
回路基板をフェースダウンで接続基板に対向させ、前記
電極を前記接続基板に接続する工程と、 前記半導体集積回路基板と前記接続基板との間の空間
を、前記台座と同じ材料からなる封止材で充填する工程
とを実施することを特徴とする半導体装置の製造方法。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9128176A JPH10321631A (ja) | 1997-05-19 | 1997-05-19 | 半導体装置およびその製造方法 |
| US08/959,667 US6097091A (en) | 1997-05-19 | 1997-10-29 | Semiconductor apparatus having an insulating layer of varying height therein |
| TW086116156A TW351832B (en) | 1997-05-19 | 1997-10-30 | Method for fabricating semiconductor member |
| KR10-1998-0007096A KR100432329B1 (ko) | 1997-05-19 | 1998-03-04 | 반도체장치및그제조방법 |
| CN98108484A CN1118088C (zh) | 1997-05-19 | 1998-05-14 | 半导体装置及其制造方法 |
| US09/580,624 US6281111B1 (en) | 1997-05-19 | 2000-05-30 | Semiconductor apparatus and method for fabricating the same |
| US09/920,713 US6713319B2 (en) | 1997-05-19 | 2001-08-03 | Method for fabricating a semiconductor apparatus including a sealing member with reduced thermal stress |
| US10/388,407 US7129579B2 (en) | 1997-05-19 | 2003-03-17 | Semiconductor apparatus and method for fabricating the same |
| KR1020030067488A KR100418000B1 (ko) | 1997-05-19 | 2003-09-29 | 반도체 장치 및 그 제조방법 |
| US10/689,936 US6979592B2 (en) | 1997-05-19 | 2003-10-22 | Method for fabricating a semiconductor apparatus including a sealing member with reduced thermal stress |
| US10/957,620 US20050059200A1 (en) | 1997-05-19 | 2004-10-05 | Semiconductor apparatus and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9128176A JPH10321631A (ja) | 1997-05-19 | 1997-05-19 | 半導体装置およびその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005043962A Division JP4196954B2 (ja) | 2005-02-21 | 2005-02-21 | 半導体装置 |
| JP2005043978A Division JP2005210137A (ja) | 2005-02-21 | 2005-02-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321631A true JPH10321631A (ja) | 1998-12-04 |
Family
ID=14978303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9128176A Pending JPH10321631A (ja) | 1997-05-19 | 1997-05-19 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (6) | US6097091A (ja) |
| JP (1) | JPH10321631A (ja) |
| KR (2) | KR100432329B1 (ja) |
| CN (1) | CN1118088C (ja) |
| TW (1) | TW351832B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129272A (ja) * | 2007-02-16 | 2007-05-24 | Seiko Epson Corp | 半導体装置、回路基板、電気光学装置および電子機器 |
| KR100754575B1 (ko) * | 2004-10-28 | 2007-09-05 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그의 제조 방법과 회로 기판 |
| JP2007227828A (ja) * | 2006-02-27 | 2007-09-06 | Epson Imaging Devices Corp | 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器 |
| US7276792B2 (en) | 2004-06-14 | 2007-10-02 | Seiko Epson Corporation | Semiconductor device, circuit substrate, electro-optic device and electronic appliance |
| JP2007281216A (ja) * | 2006-04-07 | 2007-10-25 | Seiko Epson Corp | 半導体装置及びその製造方法、並びに、電子機器 |
| US7642627B2 (en) | 2005-08-02 | 2010-01-05 | Seiko Epson Corporation | Semiconductor device |
| JP2013021323A (ja) * | 2011-07-07 | 2013-01-31 | Taiwan Semiconductor Manufacturing Co Ltd | ボンディングパッド構造を有する裏面照射型センサーとその製造方法 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713300B1 (en) * | 1997-02-27 | 2004-03-30 | University Of Utah Research Foundation | Nucleic acid and amino acid sequences for ATP-binding cassette transporter and methods of screening for agents that modify ATP-binding cassette transporter |
| US6414585B1 (en) * | 1997-05-13 | 2002-07-02 | Chipscale, Inc. | Integrated passive components and package with posts |
| JPH10321631A (ja) * | 1997-05-19 | 1998-12-04 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6341071B1 (en) * | 1999-03-19 | 2002-01-22 | International Business Machines Corporation | Stress relieved ball grid array package |
| US6528349B1 (en) * | 1999-10-26 | 2003-03-04 | Georgia Tech Research Corporation | Monolithically-fabricated compliant wafer-level package with wafer level reliability and functionality testability |
| US6291260B1 (en) * | 2000-01-13 | 2001-09-18 | Siliconware Precision Industries Co., Ltd. | Crack-preventive substrate and process for fabricating solder mask |
| US6303469B1 (en) * | 2000-06-07 | 2001-10-16 | Micron Technology, Inc. | Thin microelectronic substrates and methods of manufacture |
| DE10120408B4 (de) * | 2001-04-25 | 2006-02-02 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung |
| WO2003068025A2 (en) * | 2002-02-13 | 2003-08-21 | Herman Miller, Inc. | Tilt chair having a flexible back, adjustable armrests and asjustable seat depth, and methods for the use thereof |
| US6780673B2 (en) * | 2002-06-12 | 2004-08-24 | Texas Instruments Incorporated | Method of forming a semiconductor device package using a plate layer surrounding contact pads |
| JP3969295B2 (ja) | 2002-12-02 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器 |
| US6888223B2 (en) * | 2003-04-01 | 2005-05-03 | International Business Machines Corporation | Use of photoresist in substrate vias during backside grind |
| US7102371B1 (en) * | 2004-05-19 | 2006-09-05 | National Semiconductor Corporation | Bilevel probe |
| JP4747726B2 (ja) * | 2004-09-09 | 2011-08-17 | 豊田合成株式会社 | 発光装置 |
| JP4619223B2 (ja) * | 2004-12-16 | 2011-01-26 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
| US7316572B2 (en) * | 2005-02-03 | 2008-01-08 | International Business Machines Corporation | Compliant electrical contacts |
| JP4224717B2 (ja) * | 2005-07-11 | 2009-02-18 | セイコーエプソン株式会社 | 半導体装置 |
| JP4273347B2 (ja) * | 2005-08-03 | 2009-06-03 | セイコーエプソン株式会社 | 半導体装置 |
| JP2007081039A (ja) * | 2005-09-13 | 2007-03-29 | Seiko Epson Corp | 半導体装置 |
| US7773217B2 (en) * | 2006-02-17 | 2010-08-10 | Axsun Technologies, Inc. | Probe for tunable laser Raman spectroscopy system |
| TWI311367B (en) * | 2006-07-17 | 2009-06-21 | Chipmos Technologies Inc | Chip structure |
| US7813730B2 (en) * | 2006-10-17 | 2010-10-12 | Mavenir Systems, Inc. | Providing mobile core services independent of a mobile device |
| JP4273356B2 (ja) * | 2007-02-21 | 2009-06-03 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| TWI356481B (en) * | 2007-05-18 | 2012-01-11 | Taiwan Tft Lcd Ass | Bump structure |
| US8169285B2 (en) * | 2007-05-25 | 2012-05-01 | Infineon Technologies Austria Ag | Semiconductor device with integrated coils |
| JP4645635B2 (ja) * | 2007-11-02 | 2011-03-09 | セイコーエプソン株式会社 | 電子部品 |
| TWI429339B (zh) * | 2008-12-31 | 2014-03-01 | Taiwan Tft Lcd Ass | 電路板用之基材、電路板以及電路板的製造方法 |
| US20100236822A1 (en) * | 2009-03-23 | 2010-09-23 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| US8338828B2 (en) | 2010-08-05 | 2012-12-25 | Freescale Semiconductor, Inc. | Semiconductor package and method of testing same |
| US8198739B2 (en) | 2010-08-13 | 2012-06-12 | Endicott Interconnect Technologies, Inc. | Semi-conductor chip with compressible contact structure and electronic package utilizing same |
| TWI499023B (zh) * | 2012-10-11 | 2015-09-01 | 財團法人工業技術研究院 | 封裝基板及其製法 |
| US9252180B2 (en) * | 2013-02-08 | 2016-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding pad on a back side illuminated image sensor |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5943545A (ja) * | 1982-09-06 | 1984-03-10 | Hitachi Ltd | 半導体集積回路装置 |
| US4654113A (en) * | 1984-02-10 | 1987-03-31 | Fujitsu Limited | Process for fabricating a semiconductor device |
| JPS6352445A (ja) | 1986-08-22 | 1988-03-05 | Hitachi Ltd | 半導体装置 |
| US4740700A (en) * | 1986-09-02 | 1988-04-26 | Hughes Aircraft Company | Thermally insulative and electrically conductive interconnect and process for making same |
| JP2762792B2 (ja) * | 1991-08-30 | 1998-06-04 | 日本電気株式会社 | 光半導体装置 |
| US5291066A (en) * | 1991-11-14 | 1994-03-01 | General Electric Company | Moisture-proof electrical circuit high density interconnect module and method for making same |
| JP2833326B2 (ja) | 1992-03-03 | 1998-12-09 | 松下電器産業株式会社 | 電子部品実装接続体およびその製造方法 |
| JPH05326385A (ja) * | 1992-05-25 | 1993-12-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP3025120B2 (ja) * | 1992-12-21 | 2000-03-27 | キヤノン株式会社 | 記録再生装置 |
| JPH07161728A (ja) * | 1993-12-10 | 1995-06-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5396702A (en) * | 1993-12-15 | 1995-03-14 | At&T Corp. | Method for forming solder bumps on a substrate using an electrodeposition technique |
| US5602419A (en) * | 1993-12-16 | 1997-02-11 | Nec Corporation | Chip carrier semiconductor device assembly |
| US5431328A (en) | 1994-05-06 | 1995-07-11 | Industrial Technology Research Institute | Composite bump flip chip bonding |
| JP2531382B2 (ja) * | 1994-05-26 | 1996-09-04 | 日本電気株式会社 | ボ―ルグリッドアレイ半導体装置およびその製造方法 |
| JP2647001B2 (ja) * | 1994-05-31 | 1997-08-27 | 日本電気株式会社 | テープキャリアならびに半導体デバイスの実装構造およびその製造方法 |
| US5567653A (en) * | 1994-09-14 | 1996-10-22 | International Business Machines Corporation | Process for aligning etch masks on an integrated circuit surface using electromagnetic energy |
| US5534731A (en) * | 1994-10-28 | 1996-07-09 | Advanced Micro Devices, Incorporated | Layered low dielectric constant technology |
| JP3217624B2 (ja) * | 1994-11-12 | 2001-10-09 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置 |
| US5534465A (en) * | 1995-01-10 | 1996-07-09 | At&T Corp. | Method for making multichip circuits using active semiconductor substrates |
| US5864178A (en) * | 1995-01-12 | 1999-01-26 | Kabushiki Kaisha Toshiba | Semiconductor device with improved encapsulating resin |
| US5659203A (en) * | 1995-06-07 | 1997-08-19 | International Business Machines Corporation | Reworkable polymer chip encapsulant |
| JP3310499B2 (ja) * | 1995-08-01 | 2002-08-05 | 富士通株式会社 | 半導体装置 |
| US6024274A (en) * | 1996-04-03 | 2000-02-15 | Industrial Technology Research Institute | Method for tape automated bonding to composite bumps |
| US5859472A (en) * | 1996-09-12 | 1999-01-12 | Tessera, Inc. | Curved lead configurations |
| US5790377A (en) * | 1996-09-12 | 1998-08-04 | Packard Hughes Interconnect Company | Integral copper column with solder bump flip chip |
| TW459323B (en) * | 1996-12-04 | 2001-10-11 | Seiko Epson Corp | Manufacturing method for semiconductor device |
| TW324847B (en) * | 1996-12-13 | 1998-01-11 | Ind Tech Res Inst | The structure of composite bump |
| TW477907B (en) * | 1997-03-07 | 2002-03-01 | Toshiba Corp | Array substrate, liquid crystal display device and their manufacturing method |
| US6051489A (en) * | 1997-05-13 | 2000-04-18 | Chipscale, Inc. | Electronic component package with posts on the active side of the substrate |
| JPH10321631A (ja) * | 1997-05-19 | 1998-12-04 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US5909056A (en) * | 1997-06-03 | 1999-06-01 | Lsi Logic Corporation | High performance heat spreader for flip chip packages |
| US6123624A (en) * | 1998-04-27 | 2000-09-26 | Santini; Louis A. | Bowling pin and method of playing a bowling game |
-
1997
- 1997-05-19 JP JP9128176A patent/JPH10321631A/ja active Pending
- 1997-10-29 US US08/959,667 patent/US6097091A/en not_active Expired - Fee Related
- 1997-10-30 TW TW086116156A patent/TW351832B/zh not_active IP Right Cessation
-
1998
- 1998-03-04 KR KR10-1998-0007096A patent/KR100432329B1/ko not_active Expired - Fee Related
- 1998-05-14 CN CN98108484A patent/CN1118088C/zh not_active Expired - Fee Related
-
2000
- 2000-05-30 US US09/580,624 patent/US6281111B1/en not_active Expired - Fee Related
-
2001
- 2001-08-03 US US09/920,713 patent/US6713319B2/en not_active Expired - Fee Related
-
2003
- 2003-03-17 US US10/388,407 patent/US7129579B2/en not_active Expired - Fee Related
- 2003-09-29 KR KR1020030067488A patent/KR100418000B1/ko not_active Expired - Fee Related
- 2003-10-22 US US10/689,936 patent/US6979592B2/en not_active Expired - Fee Related
-
2004
- 2004-10-05 US US10/957,620 patent/US20050059200A1/en not_active Abandoned
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276792B2 (en) | 2004-06-14 | 2007-10-02 | Seiko Epson Corporation | Semiconductor device, circuit substrate, electro-optic device and electronic appliance |
| US7741712B2 (en) | 2004-06-14 | 2010-06-22 | Seiko Epson Corporation | Semiconductor device, circuit substrate, electro-optic device and electronic appliance |
| US7888799B2 (en) | 2004-06-14 | 2011-02-15 | Seiko Epson Corporation | Semiconductor device, circuit substrate, electro-optic device and electronic appliance |
| KR100754575B1 (ko) * | 2004-10-28 | 2007-09-05 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그의 제조 방법과 회로 기판 |
| US7375427B2 (en) | 2004-10-28 | 2008-05-20 | Seiko Epson Corporation | Semiconductor device, circuit board, electro-optic device, electronic device |
| US7642627B2 (en) | 2005-08-02 | 2010-01-05 | Seiko Epson Corporation | Semiconductor device |
| JP2007227828A (ja) * | 2006-02-27 | 2007-09-06 | Epson Imaging Devices Corp | 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器 |
| JP2007281216A (ja) * | 2006-04-07 | 2007-10-25 | Seiko Epson Corp | 半導体装置及びその製造方法、並びに、電子機器 |
| JP2007129272A (ja) * | 2007-02-16 | 2007-05-24 | Seiko Epson Corp | 半導体装置、回路基板、電気光学装置および電子機器 |
| JP2013021323A (ja) * | 2011-07-07 | 2013-01-31 | Taiwan Semiconductor Manufacturing Co Ltd | ボンディングパッド構造を有する裏面照射型センサーとその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100432329B1 (ko) | 2004-09-16 |
| US20040084767A1 (en) | 2004-05-06 |
| CN1199921A (zh) | 1998-11-25 |
| TW351832B (en) | 1999-02-01 |
| KR100418000B1 (ko) | 2004-02-14 |
| US20030168735A1 (en) | 2003-09-11 |
| US20050059200A1 (en) | 2005-03-17 |
| US6281111B1 (en) | 2001-08-28 |
| US6979592B2 (en) | 2005-12-27 |
| US6097091A (en) | 2000-08-01 |
| CN1118088C (zh) | 2003-08-13 |
| US20010045664A1 (en) | 2001-11-29 |
| KR19980086518A (ko) | 1998-12-05 |
| US7129579B2 (en) | 2006-10-31 |
| US6713319B2 (en) | 2004-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432329B1 (ko) | 반도체장치및그제조방법 | |
| JP3387083B2 (ja) | 半導体装置及びその製造方法 | |
| US6838762B2 (en) | Water-level package with bump ring | |
| US6841853B2 (en) | Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns | |
| US6605522B1 (en) | Method of manufacturing a semiconductor device having a protruding bump electrode | |
| JP2004023101A (ja) | 半導体素子パッケージおよびその製造方法 | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| US20110316157A1 (en) | Semiconductor device and a method for manufacturing the same | |
| US7301243B2 (en) | High-reliable semiconductor device using hermetic sealing of electrodes | |
| JP2000323510A (ja) | 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置 | |
| JP2830351B2 (ja) | 半導体装置の接続方法 | |
| JP2003158140A (ja) | 半導体パッケージ、半導体パッケージの製造方法、モジュール及び電子機器 | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP4196954B2 (ja) | 半導体装置 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JPH10209154A (ja) | 半導体装置 | |
| JP2005210137A (ja) | 半導体装置の製造方法 | |
| JP2865224B2 (ja) | 樹脂封止型半導体装置 | |
| JP4016276B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20060157849A1 (en) | Electronic component with semiconductor chip and semiconductor wafer with contact pads, and method for the production thereof | |
| KR20060074090A (ko) | 플립 칩 패키지의 범프 형성방법 | |
| JPH03174731A (ja) | 集積回路装置用バンプ電極およびその製造方法 | |
| JPS63272055A (ja) | 半導体装置とその製造方法 | |
| JP2003046025A (ja) | 半導体装置およびその接続構造 | |
| JPH04216631A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041130 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20041203 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20041214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050517 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050520 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050610 |