JP2003152002A - 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法 - Google Patents
電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法Info
- Publication number
- JP2003152002A JP2003152002A JP2001351501A JP2001351501A JP2003152002A JP 2003152002 A JP2003152002 A JP 2003152002A JP 2001351501 A JP2001351501 A JP 2001351501A JP 2001351501 A JP2001351501 A JP 2001351501A JP 2003152002 A JP2003152002 A JP 2003152002A
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- electronic device
- film
- insulating film
- heating temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】外部端子を有する半導体装置、配線基板等の電
子デバイスに関し、接合された端子同士、又は、接合さ
れた配線・端子の劣化を防止すること。 【解決手段】基板１上に形成され且つ第１加熱温度によ
って溶融して流動性を持つ封止絶縁膜９と、前記基板１
上に形成されて第１加熱温度より高い第２加熱温度によ
って他の電子デバイス１１に接続され、且つ周囲を前記
封止絶縁膜９に囲まれる外部端子７とを含む。
子デバイスに関し、接合された端子同士、又は、接合さ
れた配線・端子の劣化を防止すること。 【解決手段】基板１上に形成され且つ第１加熱温度によ
って溶融して流動性を持つ封止絶縁膜９と、前記基板１
上に形成されて第１加熱温度より高い第２加熱温度によ
って他の電子デバイス１１に接続され、且つ周囲を前記
封止絶縁膜９に囲まれる外部端子７とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、電子デバイス、電
子デバイス封止方法及び電子デバイス接続方法に関し、
より詳しくは、外部端子を有する半導体装置、配線基板
等の電子デバイス、電子デバイス封止方法及び電子デバ
イス接続方法に関する。
子デバイス封止方法及び電子デバイス接続方法に関し、
より詳しくは、外部端子を有する半導体装置、配線基板
等の電子デバイス、電子デバイス封止方法及び電子デバ
イス接続方法に関する。
【０００２】
【従来の技術】半導体装置の小型化、高機能化、高集積
化に伴って、その入出力端子の数も増える傾向にある。
しかも、半導体装置においては、半導体デバイスチップ
を覆うパッケージの小型化の要求もある。そのような状
況の下で、半導体装置の高密度実装に適した半導体パッ
ケージの技術開発がなされている。
化に伴って、その入出力端子の数も増える傾向にある。
しかも、半導体装置においては、半導体デバイスチップ
を覆うパッケージの小型化の要求もある。そのような状
況の下で、半導体装置の高密度実装に適した半導体パッ
ケージの技術開発がなされている。
【０００３】半導体装置では外部端子の配置の余裕や実
装負担の軽減を考慮して、外部端子を一面に実装する構
造が開発され、ＢＧＡ(Ball Grid Array) 、ＬＧＡ(Lan
d Grid Array) 、ＰＧＡ(Pin Grid Array)など、種々の
タイプがある。
装負担の軽減を考慮して、外部端子を一面に実装する構
造が開発され、ＢＧＡ(Ball Grid Array) 、ＬＧＡ(Lan
d Grid Array) 、ＰＧＡ(Pin Grid Array)など、種々の
タイプがある。
【０００４】そのような半導体装置の外部端子は、はん
だ（半田）を介して基板上の配線又は端子に接続され
る。
だ（半田）を介して基板上の配線又は端子に接続され
る。
【０００５】例えば、図１(a) に示すように、外部端子
として半田１０１が接合された最上の配線パターン１０
２を有する半導体装置１０３と、最上面に端子１０４を
有するマザーボード１０５とを用意し、半導体装置１０
３上の半田１０１上とマザーボード１０５上の端子１０
４を重ねた後に、図１(b) に示すように半田１０１を加
熱溶融して端子１０４と配線パターン１０２を接合す
る。これにより、半導体装置１０３とマザーボード１０
５は電気的に且つ機械的に接続される。
として半田１０１が接合された最上の配線パターン１０
２を有する半導体装置１０３と、最上面に端子１０４を
有するマザーボード１０５とを用意し、半導体装置１０
３上の半田１０１上とマザーボード１０５上の端子１０
４を重ねた後に、図１(b) に示すように半田１０１を加
熱溶融して端子１０４と配線パターン１０２を接合す
る。これにより、半導体装置１０３とマザーボード１０
５は電気的に且つ機械的に接続される。
【０００６】
【発明が解決しようとする課題】ところで、図１(b) に
示したように、半田１０１を介して半導体装置１０３と
マザーボード１０５を接続した場合には、半田１０１が
外部に露出した状態になるので、半田の材料や外部端子
の材料の如何によっては外気中のガスと反応して劣化す
るおそれがある。
示したように、半田１０１を介して半導体装置１０３と
マザーボード１０５を接続した場合には、半田１０１が
外部に露出した状態になるので、半田の材料や外部端子
の材料の如何によっては外気中のガスと反応して劣化す
るおそれがある。
【０００７】また、半導体回路装置がチップサイズまで
に小型化された場合には、熱ストレスを緩和する能力が
従来に比べて低くなり、応力が外部端子の実装部分に集
中する傾向がある。従って、応力が集中する外部端子の
接合部分では凝集破壊が発生するおそれがある。また、
外部端子がピンの場合には、応力集中によって外部端子
が変形したり折れるおそれがある。
に小型化された場合には、熱ストレスを緩和する能力が
従来に比べて低くなり、応力が外部端子の実装部分に集
中する傾向がある。従って、応力が集中する外部端子の
接合部分では凝集破壊が発生するおそれがある。また、
外部端子がピンの場合には、応力集中によって外部端子
が変形したり折れるおそれがある。
【０００８】本発明の目的は、接合された端子同士、又
は、接合された配線・端子の劣化を防止することができ
る電子デバイス、電子デバイス封止方法及び電子デバイ
ス接続方法を提供することにある。
は、接合された配線・端子の劣化を防止することができ
る電子デバイス、電子デバイス封止方法及び電子デバイ
ス接続方法を提供することにある。
【０００９】
【課題を解決するための手段】上記した課題は、基板上
に形成され且つ第１加熱温度によって溶融して流動性を
持つ封止絶縁膜と、前記基板上に形成されて第１加熱温
度より高い第２加熱温度によって他の電子デバイスに接
続され、且つ周囲を前記封止絶縁膜に囲まれる外部端子
とを有することを特徴とする電子デバイスによって解決
される。
に形成され且つ第１加熱温度によって溶融して流動性を
持つ封止絶縁膜と、前記基板上に形成されて第１加熱温
度より高い第２加熱温度によって他の電子デバイスに接
続され、且つ周囲を前記封止絶縁膜に囲まれる外部端子
とを有することを特徴とする電子デバイスによって解決
される。
【００１０】本発明によれば、ピン状、ボール状、平面
状の外部端子の周囲に第１加熱温度により溶融して流動
性を有する封止絶縁膜を形成し、第１加熱温度よりも高
い第２加熱温度によって外部端子を他の電子デバイスに
接続するようにしている。
状の外部端子の周囲に第１加熱温度により溶融して流動
性を有する封止絶縁膜を形成し、第１加熱温度よりも高
い第２加熱温度によって外部端子を他の電子デバイスに
接続するようにしている。
【００１１】従って、外部端子を他の電子デバイスに接
続する際に、封止絶縁膜（樹脂膜）は流動性を有するこ
とになり、その自重によって流れて外部端子を覆うよう
になる。そして、外部端子の接続を終えて電子デバイス
が冷却された後には、封止樹脂は硬化し、外部端子の機
械的強度が封止樹脂によって補強されるので、外部端子
に外部からかかる応力は緩和されて変形し難くなり、さ
らに、外部ガスとの反応が封止絶縁膜により遮られ、外
部端子の劣化が防止される。
続する際に、封止絶縁膜（樹脂膜）は流動性を有するこ
とになり、その自重によって流れて外部端子を覆うよう
になる。そして、外部端子の接続を終えて電子デバイス
が冷却された後には、封止樹脂は硬化し、外部端子の機
械的強度が封止樹脂によって補強されるので、外部端子
に外部からかかる応力は緩和されて変形し難くなり、さ
らに、外部ガスとの反応が封止絶縁膜により遮られ、外
部端子の劣化が防止される。
【００１２】
【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。 （第１の実施の形態）図２(a) 〜(c) は、本発明の第１
実施形態に係るＰＧＡ型半導体装置の外部端子被覆工程
を示す断面図、図３(a),(b) 及び図４(a),(b) は、その
外部端子とマザーボード上の端子との接合工程を示す断
面図である。また、図５は、半導体装置の再配置配線を
示す平面図である。
基づいて説明する。 （第１の実施の形態）図２(a) 〜(c) は、本発明の第１
実施形態に係るＰＧＡ型半導体装置の外部端子被覆工程
を示す断面図、図３(a),(b) 及び図４(a),(b) は、その
外部端子とマザーボード上の端子との接合工程を示す断
面図である。また、図５は、半導体装置の再配置配線を
示す平面図である。
【００１３】まず、図２(a) に示すように、シリコン等
の半導体基板に形成された半導体回路装置（基板）１を
用意する。その半導体回路装置１の一面には、SiO2から
なる無機絶縁膜２と、ポリイミド、ベンゾシクロブテン
などの有機材料よりなる下地カバー膜３が順に形成され
ている。
の半導体基板に形成された半導体回路装置（基板）１を
用意する。その半導体回路装置１の一面には、SiO2から
なる無機絶縁膜２と、ポリイミド、ベンゾシクロブテン
などの有機材料よりなる下地カバー膜３が順に形成され
ている。
【００１４】無機絶縁膜２と下地カバー膜３の上には、
図５に示すように、半導体回路装置１の一面側に形成さ
れた導電性パッド（端子）４を露出するための開口５が
形成され形成されている。また、下地カバー膜３の上に
は、金、銅等の金属よりなる再配置配線パターン６が導
電性パッド５から中央領域に引き出されて形成され、そ
の再配置配線パターン６上には、金、銅又はパラジウム
等よりなる高さ２００〜２５０μｍ、直径約５０μｍの
ピン状外部端子７が接続されている。
図５に示すように、半導体回路装置１の一面側に形成さ
れた導電性パッド（端子）４を露出するための開口５が
形成され形成されている。また、下地カバー膜３の上に
は、金、銅等の金属よりなる再配置配線パターン６が導
電性パッド５から中央領域に引き出されて形成され、そ
の再配置配線パターン６上には、金、銅又はパラジウム
等よりなる高さ２００〜２５０μｍ、直径約５０μｍの
ピン状外部端子７が接続されている。
【００１５】ピン状外部端子７の形成方法としては、金
属ワイヤを再配置配線パターン６の表面にボンディング
した後に金ワイヤを垂直に立てた状態で切断する方法
や、金属針を再配置配線パターン６上に半田接続する方
法などがある。
属ワイヤを再配置配線パターン６の表面にボンディング
した後に金ワイヤを垂直に立てた状態で切断する方法
や、金属針を再配置配線パターン６上に半田接続する方
法などがある。
【００１６】次に、図２(b) に示すように、外部端子７
の上端部を除いて、外部端子７上と下地カバー膜３上と
再配置配線パターン６上に封止樹脂膜（絶縁膜）９を形
成する。封止樹脂膜９は、下地カバー膜３の上に回転塗
布した後に、熱により固化される。その回転塗布は、例
えば塗布用回転数を４段階以上で変化させることによっ
て外部端子７の先端を露出した状態になるように調整さ
れる。
の上端部を除いて、外部端子７上と下地カバー膜３上と
再配置配線パターン６上に封止樹脂膜（絶縁膜）９を形
成する。封止樹脂膜９は、下地カバー膜３の上に回転塗
布した後に、熱により固化される。その回転塗布は、例
えば塗布用回転数を４段階以上で変化させることによっ
て外部端子７の先端を露出した状態になるように調整さ
れる。
【００１７】封止樹脂膜９は、第１に、熱可塑性であっ
てガラス転移温度以上の温度で流動性をもって自重によ
り流動する性質を有すること、第２に、ガラス転移温度
が外部端子接続に使用される導電性接着剤（例えば半
田）の融点よりも低いこと、第３は、ガラス転移温度以
下に冷却した後に固化して十分な機械強度をもつ、とい
う３つの条件を持つ樹脂材料から選択される。
てガラス転移温度以上の温度で流動性をもって自重によ
り流動する性質を有すること、第２に、ガラス転移温度
が外部端子接続に使用される導電性接着剤（例えば半
田）の融点よりも低いこと、第３は、ガラス転移温度以
下に冷却した後に固化して十分な機械強度をもつ、とい
う３つの条件を持つ樹脂材料から選択される。
【００１８】封止樹脂膜９は、例えばガラス転移温度以
上で粘度が４０００ｍＰａ・ｓより小さくなり、又は、
ガラス転移以上の温度で粘度が２０００Ｐａ・ｓ以下に
なることが好ましい。その封止樹脂膜９を構成する材料
は、例えばガラス転移温度よりも低い温度において１Ｍ
ｐａ以下の弾性率を有する。
上で粘度が４０００ｍＰａ・ｓより小さくなり、又は、
ガラス転移以上の温度で粘度が２０００Ｐａ・ｓ以下に
なることが好ましい。その封止樹脂膜９を構成する材料
は、例えばガラス転移温度よりも低い温度において１Ｍ
ｐａ以下の弾性率を有する。
【００１９】そのような樹脂材料として、例えば、ガラ
ス転移温度が１５０℃程度のテクノアルファ製の商品名
ＤＭ４０３０ＬＤ、住友ベークライト製の商品名ＣＲＰ
−Ｘ４３２３がある。
ス転移温度が１５０℃程度のテクノアルファ製の商品名
ＤＭ４０３０ＬＤ、住友ベークライト製の商品名ＣＲＰ
−Ｘ４３２３がある。
【００２０】その後に、図２(c) に示すように、封止樹
脂膜９から露出したピン状外部端子７の先端の表面に、
半田又は導電ペーストなどの導電性皮膜１０を形成す
る。その導電性皮膜１０は、ピン状外部端子７の一部で
ある。
脂膜９から露出したピン状外部端子７の先端の表面に、
半田又は導電ペーストなどの導電性皮膜１０を形成す
る。その導電性皮膜１０は、ピン状外部端子７の一部で
ある。
【００２１】これにより、封止樹脂膜９によるピン状外
部端子７及び再配置配線パターン６の被覆工程と、導電
性皮膜１０によるピン状外部端子７先端の被覆工程が終
了する。
部端子７及び再配置配線パターン６の被覆工程と、導電
性皮膜１０によるピン状外部端子７先端の被覆工程が終
了する。
【００２２】次に、その半導体回路装置１のピン状外部
端子７を、以下に述べる工程に従って他の電子デバイ
ス、例えばマザーボード１１上の端子１２に接続する。
端子７を、以下に述べる工程に従って他の電子デバイ
ス、例えばマザーボード１１上の端子１２に接続する。
【００２３】まず、図３(a) に示すように、接着性樹脂
膜１３が接着された端子１２を有するマザーボード１１
を用意する。その接着性樹脂膜１３は、ガラス転移温度
よりも高くて導電性被膜１０の融点と同じかそれ以下の
融点を持つ材料、例えば半田ペースト、導電性ペースト
又は導電性樹脂などの導電材料から構成される。
膜１３が接着された端子１２を有するマザーボード１１
を用意する。その接着性樹脂膜１３は、ガラス転移温度
よりも高くて導電性被膜１０の融点と同じかそれ以下の
融点を持つ材料、例えば半田ペースト、導電性ペースト
又は導電性樹脂などの導電材料から構成される。
【００２４】そして、図３(b) に示すように、ピン状外
部端子７先端を端子１２上に乗せるようにして半導体回
路装置１とマザーボード１１を重ねる。その状態で、半
導体回路装置１とマザーボード１１を加熱装置（不図
示）内に置く。
部端子７先端を端子１２上に乗せるようにして半導体回
路装置１とマザーボード１１を重ねる。その状態で、半
導体回路装置１とマザーボード１１を加熱装置（不図
示）内に置く。
【００２５】続いて、導電性皮膜１０と接着性樹脂１３
の加熱を開始し、その加熱温度を室温からガラス転移温
度を通過点として徐々に上昇させる。封止樹脂膜９はガ
ラス転移温度に達すると流動性を持つようになり、図４
(a) に示すように導電性皮膜１０の側面に流れ出す。
の加熱を開始し、その加熱温度を室温からガラス転移温
度を通過点として徐々に上昇させる。封止樹脂膜９はガ
ラス転移温度に達すると流動性を持つようになり、図４
(a) に示すように導電性皮膜１０の側面に流れ出す。
【００２６】さらに、加熱温度を上昇させて導電性皮膜
１０がその融点より高くなると、図４(b) に示すよう
に、導電性皮膜１０と接着性樹脂層１３はともに溶融し
て互いに接合するとともに、封止樹脂膜９はさらに自重
で流下してマザーボード１１の表面にまで到達する。こ
れにより、半導体回路装置１のピン状外部端子７とマザ
ーボード１の端子１２は電気的及び機械的に接続され
る。
１０がその融点より高くなると、図４(b) に示すよう
に、導電性皮膜１０と接着性樹脂層１３はともに溶融し
て互いに接合するとともに、封止樹脂膜９はさらに自重
で流下してマザーボード１１の表面にまで到達する。こ
れにより、半導体回路装置１のピン状外部端子７とマザ
ーボード１の端子１２は電気的及び機械的に接続され
る。
【００２７】その後に、加熱温度を室温まで徐々に下げ
てゆくと、その温度低下の過程において、導電性皮膜１
０と接着性樹脂層１３はその融点より下がった時点で硬
化し、さらにさらにガラス転移温度より低い温度で封止
樹脂膜９が硬化する。
てゆくと、その温度低下の過程において、導電性皮膜１
０と接着性樹脂層１３はその融点より下がった時点で硬
化し、さらにさらにガラス転移温度より低い温度で封止
樹脂膜９が硬化する。
【００２８】これにより、半導体回路装置１のマザーボ
ード１１への取り付け工程が終了する。
ード１１への取り付け工程が終了する。
【００２９】本実施形態によれば、冷却後の封止樹脂膜
９は十分な機械強度を有している。従って、半導体回路
１がマザーボード１１に取り付けられた状態において、
外気の温度変化などによって生じる半導体回路装置１と
マザーボード１１の応力がピン状外部端子７に集中して
も、封止樹脂膜９で覆われたピン状外部端子７は変形し
難くなる。しかも、ピン状外部端子７は、封止樹脂膜９
によって外気から隔離されているので、外気に存在する
ガスとの反応が防止される。
９は十分な機械強度を有している。従って、半導体回路
１がマザーボード１１に取り付けられた状態において、
外気の温度変化などによって生じる半導体回路装置１と
マザーボード１１の応力がピン状外部端子７に集中して
も、封止樹脂膜９で覆われたピン状外部端子７は変形し
難くなる。しかも、ピン状外部端子７は、封止樹脂膜９
によって外気から隔離されているので、外気に存在する
ガスとの反応が防止される。
【００３０】これに対して、上記したような封止樹脂膜
によりピン状外部端子７が覆わていない従来の構造によ
れば、半導体回路装置１とマザーボード１１の応力がピ
ン状外部端子７に集中したときにはピン状外部端子７が
変形する可能性が大きい。
によりピン状外部端子７が覆わていない従来の構造によ
れば、半導体回路装置１とマザーボード１１の応力がピ
ン状外部端子７に集中したときにはピン状外部端子７が
変形する可能性が大きい。
【００３１】ところで、再配置配線パターン６を被覆す
る絶縁層構造として、図６、図７又は図８に示すような
構造を採用してもよい。
る絶縁層構造として、図６、図７又は図８に示すような
構造を採用してもよい。
【００３２】図６(a) に示す半導体回路装置１は、封止
樹脂膜９から突出したピン状外部端子７の先端を下地金
属層８で覆い、その上に半田又は導電性ペーストのよう
な導電性皮膜１０を形成した構造を有している。その下
地金属層８は、導電性被膜１０とピン状外部端子７との
密着性を向上するために形成される。例えば図６(b)に
示すように、ニッケル燐(NiP）層８ａ、燐リッチNiP 層
８ｂ、NiSn層８ｃ、錫リッチSn合金層８ｄの多層構造を
有している。
樹脂膜９から突出したピン状外部端子７の先端を下地金
属層８で覆い、その上に半田又は導電性ペーストのよう
な導電性皮膜１０を形成した構造を有している。その下
地金属層８は、導電性被膜１０とピン状外部端子７との
密着性を向上するために形成される。例えば図６(b)に
示すように、ニッケル燐(NiP）層８ａ、燐リッチNiP 層
８ｂ、NiSn層８ｃ、錫リッチSn合金層８ｄの多層構造を
有している。
【００３３】下地金属層８は、例えば、ニッケル隣(Ni
P）層、パラジウム（Pd）層、金（Au）層からなる多層
金属層（不図示）を無電解メッキ法によりピン状外部端
子７先端に形成し、その後の錫鉛(SnPb)半田接合のため
の加熱により多層金属層内の元素の移動させることによ
って形成される。
P）層、パラジウム（Pd）層、金（Au）層からなる多層
金属層（不図示）を無電解メッキ法によりピン状外部端
子７先端に形成し、その後の錫鉛(SnPb)半田接合のため
の加熱により多層金属層内の元素の移動させることによ
って形成される。
【００３４】図７と図８に示す半導体回路装置１は、封
止樹脂膜９と下地カバー膜３の間に配線保護膜１４，１
５を形成した構造を有している。
止樹脂膜９と下地カバー膜３の間に配線保護膜１４，１
５を形成した構造を有している。
【００３５】図７に示す配線保護膜１４は、ピン状外部
端子７を再配置配線パターン６に接続した後に形成され
る構造であり、非熱可塑性絶縁材料、例えばポリイミ
ド、ベンゾシクロブテンなどの有機材料から構成された
膜であり、ピン状外部端子７と再配置配線パターン６の
接合部分を除いて再配置配線パターン６と下地カバー膜
３を覆うように形成されている。
端子７を再配置配線パターン６に接続した後に形成され
る構造であり、非熱可塑性絶縁材料、例えばポリイミ
ド、ベンゾシクロブテンなどの有機材料から構成された
膜であり、ピン状外部端子７と再配置配線パターン６の
接合部分を除いて再配置配線パターン６と下地カバー膜
３を覆うように形成されている。
【００３６】一方、図８に示す配線保護膜１５は、非熱
可塑性材料、例えばポリイミド、ベンゾシクロブテンな
どの有機材料から構成された膜であり、再配置配線パタ
ーン６と下地カバー膜３の上に形成された後にピン状外
部端子７と再配置配線パターン６の接続部に開口１５ａ
が形成された構造を有している。そして、ピン状外部端
子７は、開口部１５ａを通して再配置配線パターン７に
接続される。
可塑性材料、例えばポリイミド、ベンゾシクロブテンな
どの有機材料から構成された膜であり、再配置配線パタ
ーン６と下地カバー膜３の上に形成された後にピン状外
部端子７と再配置配線パターン６の接続部に開口１５ａ
が形成された構造を有している。そして、ピン状外部端
子７は、開口部１５ａを通して再配置配線パターン７に
接続される。
【００３７】それらのような配線保護膜１４，１５は、
導電性被膜１０の融点で流れにくい絶縁膜であるので、
図４(b) に示したように、加熱により封止樹脂膜９が流
れて再配置配線パターン６上で薄くなっても、再配置配
線パターン６を十分に被覆することができる。
導電性被膜１０の融点で流れにくい絶縁膜であるので、
図４(b) に示したように、加熱により封止樹脂膜９が流
れて再配置配線パターン６上で薄くなっても、再配置配
線パターン６を十分に被覆することができる。
【００３８】なお、図６〜図８のいずれの半導体回路装
置１の外部端子７は図３、図４の工程に従って封止樹脂
膜９により保護されながら別の電子デバイスに接続され
る。
置１の外部端子７は図３、図４の工程に従って封止樹脂
膜９により保護されながら別の電子デバイスに接続され
る。
【００３９】ところで、ピン状外部端子７をより簡易的
に他の電子デバイスの端子に接合する方法として、例え
ば、導電性皮膜１０をピン状外部端子７の先端に形成せ
ずに、実装直前にワニス状のレジンをピン状外部端子７
の先端に塗布し、その後、加熱により実装・接合すれ
ば、封止樹脂膜９は流動して接合部分を被覆することが
可能になる。この場合、封止樹脂膜９として例えばデク
スター製のフラックスフィル（ｃｎｂ−８３７−４４）
などのように、フラックス作用のある樹脂材であれば広
く使用できる。 （第２の実施の形態）第１実施形態の図６(a) では、半
導体回路装置１のピン状外部端子７の先端にのみ下地金
属層８を形成したが、再配置配線パターン６上のピン状
外部端子７全体を金属層で覆ってもよい。
に他の電子デバイスの端子に接合する方法として、例え
ば、導電性皮膜１０をピン状外部端子７の先端に形成せ
ずに、実装直前にワニス状のレジンをピン状外部端子７
の先端に塗布し、その後、加熱により実装・接合すれ
ば、封止樹脂膜９は流動して接合部分を被覆することが
可能になる。この場合、封止樹脂膜９として例えばデク
スター製のフラックスフィル（ｃｎｂ−８３７−４４）
などのように、フラックス作用のある樹脂材であれば広
く使用できる。 （第２の実施の形態）第１実施形態の図６(a) では、半
導体回路装置１のピン状外部端子７の先端にのみ下地金
属層８を形成したが、再配置配線パターン６上のピン状
外部端子７全体を金属層で覆ってもよい。
【００４０】まず、図２(a) に示したように再配置配線
パターン６上にピン状外部端子７を接合した後に、図９
(a) に示すように、無電解メッキ法によりピン状外部端
子７の露出面と再配置配線パターン６の露出面に下地金
属層８を形成する。その下地金属層８Ｘは、例えばニッ
ケル隣(NiP）層、パラジウム（Pd）層、金（Au）層を無
電解メッキ法により順に形成した多層構造を有してい
る。
パターン６上にピン状外部端子７を接合した後に、図９
(a) に示すように、無電解メッキ法によりピン状外部端
子７の露出面と再配置配線パターン６の露出面に下地金
属層８を形成する。その下地金属層８Ｘは、例えばニッ
ケル隣(NiP）層、パラジウム（Pd）層、金（Au）層を無
電解メッキ法により順に形成した多層構造を有してい
る。
【００４１】次に、図９(b) に示すように、下地カバー
膜３上に封止樹脂層９を形成する。その封止樹脂層９
は、ピン状外部端子７の先端部以外を埋め込み、また、
第１実施形態で示したと同じ材料から構成され、ガラス
転移温度以上で流動する材料から構成される。
膜３上に封止樹脂層９を形成する。その封止樹脂層９
は、ピン状外部端子７の先端部以外を埋め込み、また、
第１実施形態で示したと同じ材料から構成され、ガラス
転移温度以上で流動する材料から構成される。
【００４２】続いて、図９(c) に示すように、封止樹脂
膜９から露出した下地金属膜８Ｘに半田を加熱して接合
すると、その熱によってピン状外部端子７先端では層構
造が変化して別の下地金属膜８となる。その下地金属層
８の層構造は、図６(b) に示したと同様なピン状外部端
子７の表面から順にNiP 層８ａ、燐リッチ NiP層、NiSn
層、錫リッチSn合金層の多層構造に変化する。
膜９から露出した下地金属膜８Ｘに半田を加熱して接合
すると、その熱によってピン状外部端子７先端では層構
造が変化して別の下地金属膜８となる。その下地金属層
８の層構造は、図６(b) に示したと同様なピン状外部端
子７の表面から順にNiP 層８ａ、燐リッチ NiP層、NiSn
層、錫リッチSn合金層の多層構造に変化する。
【００４３】この後に、図３、図４の工程に従って、半
導体回路装置１のピン状外部端子７を導電性皮膜１０及
び下地絶縁膜９を介して他の電子デバイス、例えばマザ
ーボード１１の端子１２に接続する。
導体回路装置１のピン状外部端子７を導電性皮膜１０及
び下地絶縁膜９を介して他の電子デバイス、例えばマザ
ーボード１１の端子１２に接続する。
【００４４】以上のような構造の半導体回路装置１にお
いては、導電性皮膜１０とピン状外部端子７の接合劣化
を防止するため形成される下地金属層８の前代構造の下
地金属層８Ｘを、ピン状外部端子７の先端から下端の再
配置配線パターン６までを覆うように形成した。これに
よりピン状外部端子７と再配置配線パターン６の接合部
分では、封止樹脂膜９で覆われる前の状態で外部からの
汚染による劣化が防止される。
いては、導電性皮膜１０とピン状外部端子７の接合劣化
を防止するため形成される下地金属層８の前代構造の下
地金属層８Ｘを、ピン状外部端子７の先端から下端の再
配置配線パターン６までを覆うように形成した。これに
よりピン状外部端子７と再配置配線パターン６の接合部
分では、封止樹脂膜９で覆われる前の状態で外部からの
汚染による劣化が防止される。
【００４５】また、ピン状外部端子７は接合部分を除い
て下地金属膜８，８ｘと封止樹脂膜９の双方により覆わ
れているので、外部応力によるピン状外部端子７の変形
が第１実施形態よりもさらに生じにくくなる。しかも、
層構造が変化してない下地金属膜８Ｘは封止樹脂膜９に
より外気より遮断されているので周辺のガスに対する反
応が防止される。 （第３実施形態）第１及び第２実施形態に示したピン状
外部端子７の先端は封止樹脂膜９の塗布の調整によって
露出するようにしたが、これに限定されるものではな
く、以下に、他のピン状外部端子７の露出方法の例を説
明する。
て下地金属膜８，８ｘと封止樹脂膜９の双方により覆わ
れているので、外部応力によるピン状外部端子７の変形
が第１実施形態よりもさらに生じにくくなる。しかも、
層構造が変化してない下地金属膜８Ｘは封止樹脂膜９に
より外気より遮断されているので周辺のガスに対する反
応が防止される。 （第３実施形態）第１及び第２実施形態に示したピン状
外部端子７の先端は封止樹脂膜９の塗布の調整によって
露出するようにしたが、これに限定されるものではな
く、以下に、他のピン状外部端子７の露出方法の例を説
明する。
【００４６】この実施形態では、再配置配線パターン６
を介してピン状外部端子７と導電性パッド４を電気的に
接続する構造ではなく、図１０(a) に示すように、ピン
状外部端子７を導電性パッド４に直に接続した構造を採
用した半導体回路装置を用意する。さらに、ピン状外部
端子７を完全に覆うように封止樹脂膜９を下地カバー膜
３の上に塗布し、その後に封止樹脂膜９を半硬化させ
る。
を介してピン状外部端子７と導電性パッド４を電気的に
接続する構造ではなく、図１０(a) に示すように、ピン
状外部端子７を導電性パッド４に直に接続した構造を採
用した半導体回路装置を用意する。さらに、ピン状外部
端子７を完全に覆うように封止樹脂膜９を下地カバー膜
３の上に塗布し、その後に封止樹脂膜９を半硬化させ
る。
【００４７】続いて、図１０(b) に示すように、ピン状
外部端子７の先端上の封止樹脂膜９を容器１７内の有機
溶剤液１６に漬けて除去し、これにより図１１(a) に示
すようにピン状外部端子７の先端を露出させる。その有
機溶剤液１６は、封止樹脂膜９を構成する樹脂材の主溶
剤である。
外部端子７の先端上の封止樹脂膜９を容器１７内の有機
溶剤液１６に漬けて除去し、これにより図１１(a) に示
すようにピン状外部端子７の先端を露出させる。その有
機溶剤液１６は、封止樹脂膜９を構成する樹脂材の主溶
剤である。
【００４８】その後に、残った封止樹脂膜９を硬化し、
さらに封止樹脂膜９とピン状外部端子７の先端を洗浄す
る。
さらに封止樹脂膜９とピン状外部端子７の先端を洗浄す
る。
【００４９】その後に、図１１(b) に示すように、ピン
状外部端子７の先端に半田又は導電性ペーストなどの導
電性皮膜１０を形成する。
状外部端子７の先端に半田又は導電性ペーストなどの導
電性皮膜１０を形成する。
【００５０】以上により、封止樹脂膜９からピン状外部
端子７の先端だけを露出させてその先端面に導電性皮膜
１０を形成する工程が終了し、その後に、図３、図４に
示した工程に従ってピン状外部端子７の先端を他の電子
デバイスに接続する。
端子７の先端だけを露出させてその先端面に導電性皮膜
１０を形成する工程が終了し、その後に、図３、図４に
示した工程に従ってピン状外部端子７の先端を他の電子
デバイスに接続する。
【００５１】ところで、ピン状外部端子７の先端を封止
樹脂膜９から露出する方法としては次のような工程を採
用してもよい。
樹脂膜９から露出する方法としては次のような工程を採
用してもよい。
【００５２】まず、図１０(a) に示すような構造にした
後に、図１２(a) に示すように、ピン状接続端子７の先
端上の封止樹脂膜９をO2又はCF4 、又は酸素含有ガス等
のプラズマ１８に曝して除去する。この場合、ピン状接
続端子７の先端にプラズマ１８を供給するための開口１
９ａを有する絶縁性又は金属性のプレート１９を半導体
回路装置１とプラズマ１８の間に介在させて、ピン状接
続端子７先端以外の封止樹脂膜９をプラズマから遮る。
後に、図１２(a) に示すように、ピン状接続端子７の先
端上の封止樹脂膜９をO2又はCF4 、又は酸素含有ガス等
のプラズマ１８に曝して除去する。この場合、ピン状接
続端子７の先端にプラズマ１８を供給するための開口１
９ａを有する絶縁性又は金属性のプレート１９を半導体
回路装置１とプラズマ１８の間に介在させて、ピン状接
続端子７先端以外の封止樹脂膜９をプラズマから遮る。
【００５３】これにより、図１２(b) に示すように、ピ
ン状接続端子７のうち先端表面の封止樹脂膜９だけが除
去されてその先端を選択的に露出させる。その後に、図
１１(b) と同様にピン状接続端子７の先端に導電性皮膜
１０を形成する。
ン状接続端子７のうち先端表面の封止樹脂膜９だけが除
去されてその先端を選択的に露出させる。その後に、図
１１(b) と同様にピン状接続端子７の先端に導電性皮膜
１０を形成する。
【００５４】さらに、図３、図４に示した工程に従って
ピン状外部端子７を導電性皮膜１０を介して他の電子デ
バイスに接続する。 （第４の実施の形態）本実施形態では、ＢＧＡ型外部端
子構造の半導体回路装置とその他の電子デバイスの接合
について説明する。
ピン状外部端子７を導電性皮膜１０を介して他の電子デ
バイスに接続する。 （第４の実施の形態）本実施形態では、ＢＧＡ型外部端
子構造の半導体回路装置とその他の電子デバイスの接合
について説明する。
【００５５】まず、図１３(a) に示した半導体回路装置
１は、図５に示したような再配置配線パターン６の上
に、ボール状外部端子２０として半田ボールを接合して
いる。また、再配置配線パターン６は、ボール状外部端
子２０との接続部分を除いて、下地カバー膜３上に形成
される封止樹脂膜９によって覆われている。その封止樹
脂膜９の材料は第１実施形態に記載したと同じ材料を採
用する。
１は、図５に示したような再配置配線パターン６の上
に、ボール状外部端子２０として半田ボールを接合して
いる。また、再配置配線パターン６は、ボール状外部端
子２０との接続部分を除いて、下地カバー膜３上に形成
される封止樹脂膜９によって覆われている。その封止樹
脂膜９の材料は第１実施形態に記載したと同じ材料を採
用する。
【００５６】それから、図１３(b) に示すように、その
半導体回路装置１のボール状外部端子９を、第１実施形
態で説明した電子デバイスであるマザーボード１１の端
子１２の上に接着性導電樹脂１３ａを介して乗せる。そ
して、半導体回路装置１とマザーボード１１を加熱雰囲
気に置き、図１５に示した温度プロファイルに従って加
熱する。
半導体回路装置１のボール状外部端子９を、第１実施形
態で説明した電子デバイスであるマザーボード１１の端
子１２の上に接着性導電樹脂１３ａを介して乗せる。そ
して、半導体回路装置１とマザーボード１１を加熱雰囲
気に置き、図１５に示した温度プロファイルに従って加
熱する。
【００５７】まず、マザーボード１１と半導体回路装置
１の加熱温度を室温から徐々に上げていって、ガラス転
移温度Ｔg を通過点としてボール状外部端子２０の融点
となるまで上昇させる。これにより、図１４(a) に示す
ように、封止樹脂膜９は流動性を持つようになり、徐々
にボール状外部端子２０の表面に流れ出す。
１の加熱温度を室温から徐々に上げていって、ガラス転
移温度Ｔg を通過点としてボール状外部端子２０の融点
となるまで上昇させる。これにより、図１４(a) に示す
ように、封止樹脂膜９は流動性を持つようになり、徐々
にボール状外部端子２０の表面に流れ出す。
【００５８】さらに、加熱温度をボール状外部端子２０
の融点より高く上昇させると、図１４(b) に示すよう
に、ボール状外部端子２０と導電性樹脂層１３ａはとも
に溶融して互いに接合するとともに、封止樹脂膜９はさ
らに自重で流れてマザーボード１１の表面にまで到達す
る。これにより、半導体回路装置１のボール状外部端子
７とマザーボード１１の端子１２が接続される。
の融点より高く上昇させると、図１４(b) に示すよう
に、ボール状外部端子２０と導電性樹脂層１３ａはとも
に溶融して互いに接合するとともに、封止樹脂膜９はさ
らに自重で流れてマザーボード１１の表面にまで到達す
る。これにより、半導体回路装置１のボール状外部端子
７とマザーボード１１の端子１２が接続される。
【００５９】その後に、加熱温度を室温まで徐々に下げ
てゆくと、その温度低下の過程において、ボール状外部
端子２０はその融点より下がった時点で硬化し、さらに
ガラス転移温度より低い温度で封止樹脂膜９が硬化す
る。
てゆくと、その温度低下の過程において、ボール状外部
端子２０はその融点より下がった時点で硬化し、さらに
ガラス転移温度より低い温度で封止樹脂膜９が硬化す
る。
【００６０】これにより半導体回路装置１のマザーボー
ド１１への取り付けが終了する。
ド１１への取り付けが終了する。
【００６１】そのようなＢＧＡ型パッケージの半導体回
路装置１においても、ボール状外部端子２０である半田
ボールをマザーボード１１の端子１２の上に接続する加
熱工程において、外部端子２０の周囲で下地カバー膜３
と再配置配線パターン６を覆う封止樹脂膜９が自重で流
れてボール状外部端子２０と端子１２を覆う。
路装置１においても、ボール状外部端子２０である半田
ボールをマザーボード１１の端子１２の上に接続する加
熱工程において、外部端子２０の周囲で下地カバー膜３
と再配置配線パターン６を覆う封止樹脂膜９が自重で流
れてボール状外部端子２０と端子１２を覆う。
【００６２】従って、ボール状外部端子２０と端子１２
との接合後に、その接合部分とボール状外部端子２０と
端子１２が封止樹脂膜９により覆われるので、接合部分
とボール状外部端子２０と端子１２は外気に含まれるガ
スとの反応が抑制される。しかも、ボール状外部端子２
０などを封止樹脂膜９により被覆する処理は、独立して
いるのではなくてボール状外部端子２０と他の端子１２
との接合の際に同時に行われるので、スループットの低
下が防止される。
との接合後に、その接合部分とボール状外部端子２０と
端子１２が封止樹脂膜９により覆われるので、接合部分
とボール状外部端子２０と端子１２は外気に含まれるガ
スとの反応が抑制される。しかも、ボール状外部端子２
０などを封止樹脂膜９により被覆する処理は、独立して
いるのではなくてボール状外部端子２０と他の端子１２
との接合の際に同時に行われるので、スループットの低
下が防止される。
【００６３】さらに、半導体回路装置１とマザーボード
１１との接合部分は封止樹脂膜９により実質的に太くな
り、外部からの応力集中に耐えることが可能になって凝
集破壊の発生が防止される。
１１との接合部分は封止樹脂膜９により実質的に太くな
り、外部からの応力集中に耐えることが可能になって凝
集破壊の発生が防止される。
【００６４】そのような接合部分を封止樹脂膜９によっ
て覆った構造と、従来のように接合部分を露出させた構
造とを、それぞれ加熱サイクル実験によって不良発生具
合を調査したところ図１６に示すような結果が得られ
た。即ち、図１６において、半導体装置の上に形成され
る封止樹脂が外部端子の他の電子デバイスとの接合部分
を覆わない構造となっているので、接合部分に歪みが生
じてある寿命を越えたときに破壊が生じやすくなる。こ
れに対して、本実施形態によれば従来の構造に比べて不
良発生率が改善されていることが分かる。 （第５の実施の形態）本実施形態では、ＬＧＡ型外部端
子構造の半導体回路装置とその他の電子デバイスの接合
について説明する。
て覆った構造と、従来のように接合部分を露出させた構
造とを、それぞれ加熱サイクル実験によって不良発生具
合を調査したところ図１６に示すような結果が得られ
た。即ち、図１６において、半導体装置の上に形成され
る封止樹脂が外部端子の他の電子デバイスとの接合部分
を覆わない構造となっているので、接合部分に歪みが生
じてある寿命を越えたときに破壊が生じやすくなる。こ
れに対して、本実施形態によれば従来の構造に比べて不
良発生率が改善されていることが分かる。 （第５の実施の形態）本実施形態では、ＬＧＡ型外部端
子構造の半導体回路装置とその他の電子デバイスの接合
について説明する。
【００６５】図１７(a) に示すような半導体回路装置１
を用意する。その半導体回路装置１は、図５に示したよ
うな再配置配線パターン６を有している。再配置配線パ
ターン６は、外部端子６ａとなる他の電子デバイスとの
接続部分を除いて下地カバー膜３上の封止樹脂膜９によ
って覆われている。その封止樹脂膜９の材料は第１実施
形態に記載したと同じ材料を採用する。なお、外部端子
６ａの露出は、例えば図１２に示したように部分的にプ
ラズマを供給したり、或いはレーザを照射することによ
って行われる。
を用意する。その半導体回路装置１は、図５に示したよ
うな再配置配線パターン６を有している。再配置配線パ
ターン６は、外部端子６ａとなる他の電子デバイスとの
接続部分を除いて下地カバー膜３上の封止樹脂膜９によ
って覆われている。その封止樹脂膜９の材料は第１実施
形態に記載したと同じ材料を採用する。なお、外部端子
６ａの露出は、例えば図１２に示したように部分的にプ
ラズマを供給したり、或いはレーザを照射することによ
って行われる。
【００６６】そして、図１７(b) に示すように、半導体
回路装置１の外部端子６ａを、第１実施形態で説明した
電子デバイスであるマザーボード１１の端子１２の上に
接着性導電樹脂層２１を挟んで合わせる。そして、半導
体回路装置１とマザーボード１１を加熱雰囲気に置いて
図１５に示した温度プロファイルに従って加熱する。
回路装置１の外部端子６ａを、第１実施形態で説明した
電子デバイスであるマザーボード１１の端子１２の上に
接着性導電樹脂層２１を挟んで合わせる。そして、半導
体回路装置１とマザーボード１１を加熱雰囲気に置いて
図１５に示した温度プロファイルに従って加熱する。
【００６７】まず、マザーボード１１と半導体回路装置
１の加熱温度を室温から徐々に上げていって、ガラス転
移温度Ｔg を通過点として接着性導電樹脂層１３の融点
となるまで上昇させる。これにより、図１８(a) に示す
ように、封止樹脂膜９は流動性を持つようになり、徐々
に接着性導電樹脂層２１の表面に流れ出す。
１の加熱温度を室温から徐々に上げていって、ガラス転
移温度Ｔg を通過点として接着性導電樹脂層１３の融点
となるまで上昇させる。これにより、図１８(a) に示す
ように、封止樹脂膜９は流動性を持つようになり、徐々
に接着性導電樹脂層２１の表面に流れ出す。
【００６８】さらに、加熱温度を接着性導電樹脂層２１
の融点より高く上昇させると、図１８(b) に示すよう
に、接着性導電樹脂層２１はともに溶融して互いに接合
するとともに、封止樹脂膜９はさらに自重で流れてマザ
ーボード１１の表面にまで到達する。これにより、半導
体回路装置１の外部端子６ａとマザーボード１１の端子
１２が接着性導電樹脂層２１を介して接続される。
の融点より高く上昇させると、図１８(b) に示すよう
に、接着性導電樹脂層２１はともに溶融して互いに接合
するとともに、封止樹脂膜９はさらに自重で流れてマザ
ーボード１１の表面にまで到達する。これにより、半導
体回路装置１の外部端子６ａとマザーボード１１の端子
１２が接着性導電樹脂層２１を介して接続される。
【００６９】その後に、加熱温度を室温まで徐々に下げ
てゆくと、その温度低下の過程において、接着性導電樹
脂層２１はその融点より下がった時点で硬化し、さらに
ガラス転移温度より低い温度で封止樹脂膜９が硬化す
る。
てゆくと、その温度低下の過程において、接着性導電樹
脂層２１はその融点より下がった時点で硬化し、さらに
ガラス転移温度より低い温度で封止樹脂膜９が硬化す
る。
【００７０】これにより半導体回路装置１のマザーボー
ド１１への取り付けが終了する。
ド１１への取り付けが終了する。
【００７１】上記したようにＬＧＡ型パッケージの半導
体回路装置１においても、接着性導電性樹脂層２１をマ
ザーボード１１の端子１２と半導体回路装置１の外部端
子６ａに接続する加熱工程において、その接続部分の周
囲の封止樹脂膜９が自重で流れて外部端子６と端子１２
とこれらの接続部分を覆うことになる。
体回路装置１においても、接着性導電性樹脂層２１をマ
ザーボード１１の端子１２と半導体回路装置１の外部端
子６ａに接続する加熱工程において、その接続部分の周
囲の封止樹脂膜９が自重で流れて外部端子６と端子１２
とこれらの接続部分を覆うことになる。
【００７２】従って、２つの端子６，１２の接合後に、
その端子６，１２及びその接合部分が封止樹脂膜９に覆
われるので、端子６，１２及び接合部分が外のガスとの
反応が防止される。しかも、封止樹脂膜９による端子
６，１２の被覆は端子同士を接合する際に同時に行われ
るので、スループットの低下が防止される。
その端子６，１２及びその接合部分が封止樹脂膜９に覆
われるので、端子６，１２及び接合部分が外のガスとの
反応が防止される。しかも、封止樹脂膜９による端子
６，１２の被覆は端子同士を接合する際に同時に行われ
るので、スループットの低下が防止される。
【００７３】さらに、端子６，１２同士の接合部分は封
止樹脂膜９により被覆されて外部からの応力集中に耐え
ることが可能になる。 （その他の実施の形態）上記した実施形態では、電子デ
バイスとして半導体装置を例に挙げたが、プリント基
板、マザーボード、その他の電子デバイスを外部端子で
接続する場合にも同様に適用できる。 （付記１）基板上に形成され且つ第１加熱温度によって
溶融して流動性を持つ封止絶縁膜と、前記基板上に形成
されて第１加熱温度より高い第２加熱温度によって他の
電子デバイスに接続され、且つ周囲を前記封止絶縁膜に
囲まれる外部端子とを有することを特徴とする電子デバ
イス。 （付記２）前記基板は半導体素子が形成された半導体基
板であることを特徴とする付記１に記載の電子デバイ
ス。また、前記電子デバイスは半導体装置である。 （付記３）前記封止絶縁膜は、熱可塑性であってガラス
転移温度以上の温度で流動性をもち、該ガラス転移温度
が前記外部端子と前記他の電子デバイスとの接続に使用
される導電性接着剤の融点よりも低く、かつ、該ガラス
転移温度以下に冷却した後に固化する樹脂材料から形成
されることを特徴とする付記１又は付記２に記載の電子
デバイス。 （付記４）前記外部端子のうち前記封止絶縁膜からの露
出部分は、ピン状、ボール状又は平面状であることこと
を特徴とする付記１乃至付記３のいずれかに記載の電子
デバイス。 （付記５）前記外部端子には、前記第２加熱温度の融点
を有する導電性接着膜が形成されていることを特徴とす
る付記１乃至付記４のいずれかに記載の電子デバイス。 （付記６）前記導電性接着膜は、半田又は半田ペースト
又は導電性樹脂であることを特徴とする付記５に記載の
電子デバイス。 （付記７）前記封止樹脂の溶融温度は、前記半田の融点
よりも低いことを特徴とする付記６に記載の電子デバイ
ス。 （付記８）前記外部端子と前記導電性接着膜の間には、
下地金属膜が形成されていることを特徴とする付記５に
記載の電子デバイス。 （付記９）前記下地金属膜は、前記外部端子のうち前記
導電性接着膜に覆われない部分の表面にも形成されてい
ることを特徴とする付記８に記載の電子デバイス。 （付記１０）前記外部端子は、前記基板上に形成された
導電性パッドに接続されていることを特徴とする付記１
乃至付記９のいずれかに記載の電子デバイス。 （付記１１）前記基板上には前記外部端子が接続される
配線パターンが形成され、該配線パターンのうち前記外
部端子との接続部の周囲は前記封止樹脂に覆われている
ことを特徴とする付記１乃至付記９のいずれかに記載の
電子デバイス。 （付記１２）前記封止樹脂と前記配線パターンの間に
は、非熱可塑性絶縁膜が形成されていることを特徴とす
る付記１１に記載の電子デバイス。 （付記１３）前記第２加熱温度は、前記第１加熱温度よ
りも高いことを特徴とする付記１乃至付記１２のいずれ
かに記載の電子デバイス。 （付記１４）前記封止樹脂と前記基板の間には、非熱可
塑性絶縁膜が形成されていることを特徴とする付記１乃
至付記１３のいずれかに記載された電子デバイス。 （付記１５）基板上に外部端子を形成する工程と、第１
温度で溶融して流動性を有する封止絶縁膜を前記外部端
子の一部を露出して前記基板上に形成する工程とを有す
ることを特徴とする電子デバイス封止方法。 （付記１６）前記封止絶縁膜からの前記外部端子の露出
部分に導電性接着膜を形成する工程をさらに有すること
を特徴とする付記１５に記載の電子デバイス封止方法。 （付記１７）前記封止絶縁膜を形成する前又は後に、前
記外部端子のうち少なくとも露出される部分に下地金属
膜を形成することを特徴とする付記１５又は付記１６に
記載の電子デバイス封止方法。 （付記１８）前記封止絶縁膜は、回転塗布方法によって
前記基板上に形成されることを特徴とする付記１５乃至
付記１７のいずれかに記載の電子デバイス封止方法。 （付記１９）前記外部端子は、前記基板上に前記封止絶
縁膜を形成した後に、プラズマ又は溶剤によって前記封
止樹脂の一部をエッチングすることによって露出される
ことを特徴とする付記１５乃至付記１７に記載の電子デ
バイス封止方法。 （付記２０）基板上に形成され且つ第１加熱温度によっ
て溶融して流動性を持つ封止絶縁膜と、前記基板上に形
成されて且つ周囲を前記封止絶縁膜に囲まれた第１の外
部端子とを有する第１の電子デバイスと、第２の外部端
子を有する第２の電子デバイスを用意し、前記外第１の
部端子と前記第２の外部端子を重ねる工程と、前記第１
及び第２の電子デバイスを加熱して前記第１加熱温度ま
で上昇させる行程と、前記第１加熱温度よりも高い第２
加熱温度によって前記第１の外部端子と前記第２の外部
端子を接合するとともに、前記封止絶縁膜の流動によっ
て前記封止絶縁膜により前記第１の外部端子と前記第２
の外部端子を覆う工程と、前記第１及び第２の電子デバ
イスを前記第１加熱温度より低い温度まで冷却する工程
とを有することを特徴とする電子デバイス接続方法。 （付記２１）前記第１の電子デバイスは、半導体回路装
置であることを特徴とする付記２０に記載の電子デバイ
ス接続方法。 （付記２２）前記第２の電子デバイスは、マザーボード
であることを特徴とする付記２０又は付記２１に記載の
電子デバイス接続方法。
止樹脂膜９により被覆されて外部からの応力集中に耐え
ることが可能になる。 （その他の実施の形態）上記した実施形態では、電子デ
バイスとして半導体装置を例に挙げたが、プリント基
板、マザーボード、その他の電子デバイスを外部端子で
接続する場合にも同様に適用できる。 （付記１）基板上に形成され且つ第１加熱温度によって
溶融して流動性を持つ封止絶縁膜と、前記基板上に形成
されて第１加熱温度より高い第２加熱温度によって他の
電子デバイスに接続され、且つ周囲を前記封止絶縁膜に
囲まれる外部端子とを有することを特徴とする電子デバ
イス。 （付記２）前記基板は半導体素子が形成された半導体基
板であることを特徴とする付記１に記載の電子デバイ
ス。また、前記電子デバイスは半導体装置である。 （付記３）前記封止絶縁膜は、熱可塑性であってガラス
転移温度以上の温度で流動性をもち、該ガラス転移温度
が前記外部端子と前記他の電子デバイスとの接続に使用
される導電性接着剤の融点よりも低く、かつ、該ガラス
転移温度以下に冷却した後に固化する樹脂材料から形成
されることを特徴とする付記１又は付記２に記載の電子
デバイス。 （付記４）前記外部端子のうち前記封止絶縁膜からの露
出部分は、ピン状、ボール状又は平面状であることこと
を特徴とする付記１乃至付記３のいずれかに記載の電子
デバイス。 （付記５）前記外部端子には、前記第２加熱温度の融点
を有する導電性接着膜が形成されていることを特徴とす
る付記１乃至付記４のいずれかに記載の電子デバイス。 （付記６）前記導電性接着膜は、半田又は半田ペースト
又は導電性樹脂であることを特徴とする付記５に記載の
電子デバイス。 （付記７）前記封止樹脂の溶融温度は、前記半田の融点
よりも低いことを特徴とする付記６に記載の電子デバイ
ス。 （付記８）前記外部端子と前記導電性接着膜の間には、
下地金属膜が形成されていることを特徴とする付記５に
記載の電子デバイス。 （付記９）前記下地金属膜は、前記外部端子のうち前記
導電性接着膜に覆われない部分の表面にも形成されてい
ることを特徴とする付記８に記載の電子デバイス。 （付記１０）前記外部端子は、前記基板上に形成された
導電性パッドに接続されていることを特徴とする付記１
乃至付記９のいずれかに記載の電子デバイス。 （付記１１）前記基板上には前記外部端子が接続される
配線パターンが形成され、該配線パターンのうち前記外
部端子との接続部の周囲は前記封止樹脂に覆われている
ことを特徴とする付記１乃至付記９のいずれかに記載の
電子デバイス。 （付記１２）前記封止樹脂と前記配線パターンの間に
は、非熱可塑性絶縁膜が形成されていることを特徴とす
る付記１１に記載の電子デバイス。 （付記１３）前記第２加熱温度は、前記第１加熱温度よ
りも高いことを特徴とする付記１乃至付記１２のいずれ
かに記載の電子デバイス。 （付記１４）前記封止樹脂と前記基板の間には、非熱可
塑性絶縁膜が形成されていることを特徴とする付記１乃
至付記１３のいずれかに記載された電子デバイス。 （付記１５）基板上に外部端子を形成する工程と、第１
温度で溶融して流動性を有する封止絶縁膜を前記外部端
子の一部を露出して前記基板上に形成する工程とを有す
ることを特徴とする電子デバイス封止方法。 （付記１６）前記封止絶縁膜からの前記外部端子の露出
部分に導電性接着膜を形成する工程をさらに有すること
を特徴とする付記１５に記載の電子デバイス封止方法。 （付記１７）前記封止絶縁膜を形成する前又は後に、前
記外部端子のうち少なくとも露出される部分に下地金属
膜を形成することを特徴とする付記１５又は付記１６に
記載の電子デバイス封止方法。 （付記１８）前記封止絶縁膜は、回転塗布方法によって
前記基板上に形成されることを特徴とする付記１５乃至
付記１７のいずれかに記載の電子デバイス封止方法。 （付記１９）前記外部端子は、前記基板上に前記封止絶
縁膜を形成した後に、プラズマ又は溶剤によって前記封
止樹脂の一部をエッチングすることによって露出される
ことを特徴とする付記１５乃至付記１７に記載の電子デ
バイス封止方法。 （付記２０）基板上に形成され且つ第１加熱温度によっ
て溶融して流動性を持つ封止絶縁膜と、前記基板上に形
成されて且つ周囲を前記封止絶縁膜に囲まれた第１の外
部端子とを有する第１の電子デバイスと、第２の外部端
子を有する第２の電子デバイスを用意し、前記外第１の
部端子と前記第２の外部端子を重ねる工程と、前記第１
及び第２の電子デバイスを加熱して前記第１加熱温度ま
で上昇させる行程と、前記第１加熱温度よりも高い第２
加熱温度によって前記第１の外部端子と前記第２の外部
端子を接合するとともに、前記封止絶縁膜の流動によっ
て前記封止絶縁膜により前記第１の外部端子と前記第２
の外部端子を覆う工程と、前記第１及び第２の電子デバ
イスを前記第１加熱温度より低い温度まで冷却する工程
とを有することを特徴とする電子デバイス接続方法。 （付記２１）前記第１の電子デバイスは、半導体回路装
置であることを特徴とする付記２０に記載の電子デバイ
ス接続方法。 （付記２２）前記第２の電子デバイスは、マザーボード
であることを特徴とする付記２０又は付記２１に記載の
電子デバイス接続方法。
【００７４】
【発明の効果】以上述べたように本発明によれば、外部
端子の周囲に第１加熱温度により溶融して流動性を有す
る封止絶縁膜を形成し、第１加熱温度よりも高い第２加
熱温度によって外部端子を他の電子デバイスに接続する
ようにしたので、外部端子を他の電子デバイスに接続す
る際に、封止絶縁膜（樹脂膜）はその自重によって流れ
て外部端子を覆うようになる。
端子の周囲に第１加熱温度により溶融して流動性を有す
る封止絶縁膜を形成し、第１加熱温度よりも高い第２加
熱温度によって外部端子を他の電子デバイスに接続する
ようにしたので、外部端子を他の電子デバイスに接続す
る際に、封止絶縁膜（樹脂膜）はその自重によって流れ
て外部端子を覆うようになる。
【００７５】そして、外部端子の接続を終えて電子デバ
イスが冷却された後には、封止絶縁膜は硬化し、外部端
子の機械的強度が封止樹脂によって補強されるので、封
止絶縁膜は外部端子に外部からかかる応力を緩和して変
形を防止することができ、さらに、外部ガスとの反応を
遮ることができる。
イスが冷却された後には、封止絶縁膜は硬化し、外部端
子の機械的強度が封止樹脂によって補強されるので、封
止絶縁膜は外部端子に外部からかかる応力を緩和して変
形を防止することができ、さらに、外部ガスとの反応を
遮ることができる。
【図１】図１(a),(b) は、従来の半導体装置の接合工程
を示す断面図である。
を示す断面図である。
【図２】図２(a) 〜(c) は、本発明の第１実施形態に係
る半導体装置の封止樹脂の形成工程を示す断面図であ
る。
る半導体装置の封止樹脂の形成工程を示す断面図であ
る。
【図３】図３(a),(b) は、本発明の第１実施形態に係る
半導体装置をマザーボードに接続する工程を示す断面図
（その１）である。
半導体装置をマザーボードに接続する工程を示す断面図
（その１）である。
【図４】図４(a),(b) は、本発明の第１実施形態に係る
半導体装置をマザーボードに接続する工程を示す断面図
（その２）である。
半導体装置をマザーボードに接続する工程を示す断面図
（その２）である。
【図５】図５は、本発明の第１実施形態に係る半導体装
置の封止樹脂の形成前の状態を示す平面図である。
置の封止樹脂の形成前の状態を示す平面図である。
【図６】図６(a) は、本発明の第１実施形態に係る半導
体装置の他の例を示す断面図（その１）、図６(b) は、
図６(a) に示したピン状外部端子の先端に形成される層
構造を示す断面図である。
体装置の他の例を示す断面図（その１）、図６(b) は、
図６(a) に示したピン状外部端子の先端に形成される層
構造を示す断面図である。
【図７】図７は、本発明の第１実施形態に係る半導体装
置の他の例を示す断面図（その２）である。
置の他の例を示す断面図（その２）である。
【図８】図８は、本発明の第１実施形態に係る半導体装
置の他の例を示す断面図（その３）である。
置の他の例を示す断面図（その３）である。
【図９】図９(a) 〜(c) は、本発明の第２実施形態に係
る半導体装置の封止工程を示す断面図である。
る半導体装置の封止工程を示す断面図である。
【図１０】図１０(a),(b) は、本発明の第３実施形態に
係る半導体装置のピン状外部端子の先端を封止樹脂から
露出する方法の第１例を示す断面図（その１）である。
係る半導体装置のピン状外部端子の先端を封止樹脂から
露出する方法の第１例を示す断面図（その１）である。
【図１１】図１１(a),(b) は、本発明の第３実施形態に
係る半導体装置のピン状外部端子の先端を封止樹脂から
露出する方法の第１例を示す断面図（その２）である。
係る半導体装置のピン状外部端子の先端を封止樹脂から
露出する方法の第１例を示す断面図（その２）である。
【図１２】図１２(a),(b) は、本発明の第３実施形態に
係る半導体装置のピン状外部端子の先端を封止樹脂から
露出する方法の第２例を示す断面図である。
係る半導体装置のピン状外部端子の先端を封止樹脂から
露出する方法の第２例を示す断面図である。
【図１３】図１３(a),(b) は、本発明の第４実施形態に
係る半導体装置をマザーボードに接続する工程を示す断
面図（その１）である。
係る半導体装置をマザーボードに接続する工程を示す断
面図（その１）である。
【図１４】図１４(a),(b) は、本発明の第４実施形態に
係る半導体装置をマザーボードに接続する工程を示す断
面図（その２）である。
係る半導体装置をマザーボードに接続する工程を示す断
面図（その２）である。
【図１５】図１５は、本発明の第４実施形態に係る半導
体装置をマザーボードに接続する際の温度プロファイル
と樹脂状態を示す図である。
体装置をマザーボードに接続する際の温度プロファイル
と樹脂状態を示す図である。
【図１６】図１６は、本発明の第４実施形態に係る半導
体装置と従来に係る半導体装置の温度サイクル試験結果
である。
体装置と従来に係る半導体装置の温度サイクル試験結果
である。
【図１７】図１７(a),(b) は、本発明の第５実施形態に
係る半導体装置をマザーボードに接続する工程を示す断
面図（その１）である。
係る半導体装置をマザーボードに接続する工程を示す断
面図（その１）である。
【図１８】図１８(a),(b) は、本発明の第５実施形態に
係る半導体装置をマザーボードに接続する工程を示す断
面図（その２）である。
係る半導体装置をマザーボードに接続する工程を示す断
面図（その２）である。
１…半導体回路装置、２…無機絶縁膜、３…下地カバー
膜、４…導電性パッド、５…開口、６…再配置配線パタ
ーン、６ａ…プレート状外部端子、７…ピン状外部端
子、８，８Ｘ…下地金属層、９…封止樹脂膜、１０…導
電性皮膜、１１…マザーボード、１２…端子、１３…接
着樹脂層、１４，１５…配線保護層（絶縁層）、１６…
有機溶剤、１７…容器、１８…プラズマ、１９…プレー
ト、２０…ボール状外部端子。
膜、４…導電性パッド、５…開口、６…再配置配線パタ
ーン、６ａ…プレート状外部端子、７…ピン状外部端
子、８，８Ｘ…下地金属層、９…封止樹脂膜、１０…導
電性皮膜、１１…マザーボード、１２…端子、１３…接
着樹脂層、１４，１５…配線保護層（絶縁層）、１６…
有機溶剤、１７…容器、１８…プラズマ、１９…プレー
ト、２０…ボール状外部端子。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/28 Ｈ０１Ｌ 21/92 ６０３Ａ
3/32
(72)発明者 佐藤 光孝
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 4M109 AA01 BA03 CA05 EA12
5E314 AA24 BB15 CC01 FF01 FF21
GG01 GG03
5E319 AA03 AA06 AB03 AC01 AC13
BB11 CC03 CD25 GG20
5F044 LL01 LL04 LL07 RR17 RR19
5F061 AA01 BA03 CA03
Claims (7)
- 【請求項１】基板上に形成され且つ第１加熱温度によっ
て溶融して流動性を持つ封止絶縁膜と、 前記基板上に形成されて第１加熱温度より高い第２加熱
温度によって他の電子デバイスに接続され、且つ周囲を
前記封止絶縁膜に囲まれる外部端子とを有することを特
徴とする電子デバイス。 - 【請求項２】前記電子デバイスは半導体装置であり、前
記基板は半導体基板であることを特徴とする請求項１に
記載の電子デバイス。 - 【請求項３】前記外部端子には、前記第２加熱温度の融
点を有する導電性接着膜が形成されていることを特徴と
する請求項１又は請求項２に記載の電子デバイス。 - 【請求項４】前記外部端子と前記導電性接着膜の間に
は、下地金属膜が形成されていることを特徴とする請求
項３に記載の電子デバイス。 - 【請求項５】基板上に外部端子を形成する工程と、 第１温度で溶融して流動性を有する封止絶縁膜を前記外
部端子の一部を露出して前記基板上に形成する工程とを
有することを特徴とする電子デバイス封止方法。 - 【請求項６】前記封止絶縁膜からの前記外部端子の露出
部分に導電性接着膜を形成する工程をさらに有すること
を特徴とする請求項５に記載の電子デバイス封止方法。 - 【請求項７】基板上に形成され且つ第１加熱温度によっ
て溶融して流動性を持つ封止絶縁膜と、前記基板上に形
成されて且つ周囲を前記封止絶縁膜に囲まれた第１の外
部端子とを有する第１の電子デバイスと、第２の外部端
子を有する第２の電子デバイスを用意し、前記外第１の
部端子と前記第２の外部端子を重ねる工程と、 前記第１及び第２の電子デバイスを加熱して前記第１加
熱温度まで上昇させる行程と、 前記第１加熱温度よりも高い第２加熱温度によって前記
第１の外部端子と前記第２の外部端子を接合するととも
に、前記封止絶縁膜の流動によって前記封止絶縁膜によ
り前記第１の外部端子と前記第２の外部端子を覆う工程
と、 前記第１及び第２の電子デバイスを前記第１加熱温度よ
り低い温度まで冷却する工程とを有することを特徴とす
る電子デバイス接続方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351501A JP3875077B2 (ja) | 2001-11-16 | 2001-11-16 | 電子デバイス及びデバイス接続方法 |
| US10/097,815 US6909181B2 (en) | 2001-11-16 | 2002-03-15 | Light signal processing system |
| KR1020020015692A KR100718172B1 (ko) | 2001-11-16 | 2002-03-22 | 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법 |
| TW091105618A TW533507B (en) | 2001-11-16 | 2002-03-22 | An electronic device an electronic device sealing method and an electronic device connecting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351501A JP3875077B2 (ja) | 2001-11-16 | 2001-11-16 | 電子デバイス及びデバイス接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152002A true JP2003152002A (ja) | 2003-05-23 |
| JP3875077B2 JP3875077B2 (ja) | 2007-01-31 |
Family
ID=19163809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001351501A Expired - Fee Related JP3875077B2 (ja) | 2001-11-16 | 2001-11-16 | 電子デバイス及びデバイス接続方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6909181B2 (ja) |
| JP (1) | JP3875077B2 (ja) |
| KR (1) | KR100718172B1 (ja) |
| TW (1) | TW533507B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791195B2 (en) | 2005-11-08 | 2010-09-07 | Samsung Electronics Co., Ltd. | Ball grid array (BGA) package and method thereof |
| WO2012132118A1 (ja) * | 2011-03-30 | 2012-10-04 | シャープ株式会社 | 配線基板付き太陽電池セルの製造方法および太陽電池モジュールの製造方法 |
| WO2015092866A1 (ja) * | 2013-12-17 | 2015-06-25 | 三菱電機株式会社 | パワー半導体モジュール |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
| US8641913B2 (en) | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
| US7709968B2 (en) | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
| US8525314B2 (en) | 2004-11-03 | 2013-09-03 | Tessera, Inc. | Stacked packaging improvements |
| JP4778444B2 (ja) * | 2004-11-25 | 2011-09-21 | 日本電気株式会社 | 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器 |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US7687400B2 (en) * | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
| US7786592B2 (en) * | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
| US20060278996A1 (en) * | 2005-06-14 | 2006-12-14 | John Trezza | Active packaging |
| US7946331B2 (en) * | 2005-06-14 | 2011-05-24 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
| US20060281303A1 (en) * | 2005-06-14 | 2006-12-14 | John Trezza | Tack & fuse chip bonding |
| US7767493B2 (en) | 2005-06-14 | 2010-08-03 | John Trezza | Post & penetration interconnection |
| US7838997B2 (en) * | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
| US7851348B2 (en) * | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
| US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
| US20070281460A1 (en) * | 2006-06-06 | 2007-12-06 | Cubic Wafer, Inc. | Front-end processed wafer having through-chip connections |
| KR101350479B1 (ko) * | 2007-02-12 | 2014-01-16 | 삼성전자주식회사 | Ｄｒｍ 디바이스를 이용하여 ｄｒｍ 기능과 부가 기능을수행하기 위한 방법 및 그 시스템 |
| US7670874B2 (en) * | 2007-02-16 | 2010-03-02 | John Trezza | Plated pillar package formation |
| US8558379B2 (en) * | 2007-09-28 | 2013-10-15 | Tessera, Inc. | Flip chip interconnection with double post |
| US8293587B2 (en) | 2007-10-11 | 2012-10-23 | International Business Machines Corporation | Multilayer pillar for reduced stress interconnect and method of making same |
| TWI478257B (zh) * | 2009-08-06 | 2015-03-21 | 宏達國際電子股份有限公司 | 封裝結構及封裝製程 |
| US8330272B2 (en) | 2010-07-08 | 2012-12-11 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
| US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| JP2012104557A (ja) * | 2010-11-08 | 2012-05-31 | Ngk Spark Plug Co Ltd | 電子部品付き配線基板及びその製造方法 |
| KR101075241B1 (ko) | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| US20120146206A1 (en) | 2010-12-13 | 2012-06-14 | Tessera Research Llc | Pin attachment |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| US11830845B2 (en) | 2011-05-03 | 2023-11-28 | Tessera Llc | Package-on-package assembly with wire bonds to encapsulation surface |
| US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| JP2013004737A (ja) * | 2011-06-16 | 2013-01-07 | Shinko Electric Ind Co Ltd | 半導体パッケージ |
| US8404520B1 (en) | 2011-10-17 | 2013-03-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
| US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
| US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
| US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
| US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
| US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
| US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
| US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
| US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| JP7251951B2 (ja) * | 2018-11-13 | 2023-04-04 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN116848631A (zh) | 2020-12-30 | 2023-10-03 | 美商艾德亚半导体接合科技有限公司 | 具有导电特征的结构及其形成方法 |
| CN118156222B (zh) * | 2024-05-13 | 2024-08-06 | 日月新半导体(威海)有限公司 | 一种半导体芯片的封装模块及其制备方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0776207B2 (ja) * | 1988-01-29 | 1995-08-16 | 三建化工株式会社 | 新規なフッ素含有ペルオキシジカーボネート |
| JPH06104311A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | フリップチップおよびフリップチップの封止方法 |
| US5508561A (en) * | 1993-11-15 | 1996-04-16 | Nec Corporation | Apparatus for forming a double-bump structure used for flip-chip mounting |
| JPH1197467A (ja) * | 1997-07-25 | 1999-04-09 | Nitto Denko Corp | 半導体装置の製法 |
| KR100291512B1 (ko) * | 1998-11-26 | 2001-11-05 | 박종섭 | 반도체 소자의 게이트 전극 형성방법 |
| US6528890B1 (en) * | 1998-12-01 | 2003-03-04 | Micron Technology, Inc. | Circuit, method of adhering an integrated circuit device to a substrate, and method of forming a circuit |
| JP3056192B1 (ja) * | 1999-01-18 | 2000-06-26 | 富山日本電気株式会社 | 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法 |
| JP2000228412A (ja) * | 1999-02-05 | 2000-08-15 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| TW444288B (en) * | 1999-01-27 | 2001-07-01 | Shinko Electric Ind Co | Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device |
| JP3597754B2 (ja) * | 2000-04-24 | 2004-12-08 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4609617B2 (ja) * | 2000-08-01 | 2011-01-12 | 日本電気株式会社 | 半導体装置の実装方法及び実装構造体 |
| TW531873B (en) * | 2001-06-12 | 2003-05-11 | Advanced Interconnect Tech Ltd | Barrier cap for under bump metal |
| US6794751B2 (en) * | 2001-06-29 | 2004-09-21 | Intel Corporation | Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies |
-
2001
- 2001-11-16 JP JP2001351501A patent/JP3875077B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-15 US US10/097,815 patent/US6909181B2/en not_active Expired - Fee Related
- 2002-03-22 KR KR1020020015692A patent/KR100718172B1/ko not_active Expired - Fee Related
- 2002-03-22 TW TW091105618A patent/TW533507B/zh not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791195B2 (en) | 2005-11-08 | 2010-09-07 | Samsung Electronics Co., Ltd. | Ball grid array (BGA) package and method thereof |
| WO2012132118A1 (ja) * | 2011-03-30 | 2012-10-04 | シャープ株式会社 | 配線基板付き太陽電池セルの製造方法および太陽電池モジュールの製造方法 |
| JP2012209447A (ja) * | 2011-03-30 | 2012-10-25 | Sharp Corp | 配線基板付き太陽電池セルの製造方法および太陽電池モジュールの製造方法 |
| WO2015092866A1 (ja) * | 2013-12-17 | 2015-06-25 | 三菱電機株式会社 | パワー半導体モジュール |
| JPWO2015092866A1 (ja) * | 2013-12-17 | 2017-03-16 | 三菱電機株式会社 | パワー半導体モジュール |
| US9704768B2 (en) | 2013-12-17 | 2017-07-11 | Mitsubishi Electric Corporation | Power semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030039986A (ko) | 2003-05-22 |
| TW533507B (en) | 2003-05-21 |
| JP3875077B2 (ja) | 2007-01-31 |
| US20030094700A1 (en) | 2003-05-22 |
| KR100718172B1 (ko) | 2007-05-15 |
| US6909181B2 (en) | 2005-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003152002A (ja) | 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法 | |
| US7000821B2 (en) | Method and apparatus for improving an integrated circuit device | |
| US6350668B1 (en) | Low cost chip size package and method of fabricating the same | |
| US7880276B2 (en) | Wiring board and semiconductor device | |
| JP4698125B2 (ja) | バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ | |
| US6118183A (en) | Semiconductor device, manufacturing method thereof, and insulating substrate for same | |
| JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
| JP2007521656A (ja) | 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド | |
| US20040080055A1 (en) | No flow underfill material and method for underfilling semiconductor components | |
| JP2000323516A (ja) | 配線基板の製造方法及び配線基板及び半導体装置 | |
| JP2001135663A (ja) | 半導体装置及びその製造方法 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| JP5085932B2 (ja) | 実装体及びその製造方法 | |
| JP2003007918A (ja) | 回路装置の製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JP6123836B2 (ja) | 半導体装置の製造方法 | |
| JP2002064162A (ja) | 半導体チップ | |
| JP2967080B1 (ja) | 半導体装置の実装体の製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP2003264257A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |