JP2003167680A - ディスク装置 - Google Patents
ディスク装置Info
- Publication number
- JP2003167680A JP2003167680A JP2001365570A JP2001365570A JP2003167680A JP 2003167680 A JP2003167680 A JP 2003167680A JP 2001365570 A JP2001365570 A JP 2001365570A JP 2001365570 A JP2001365570 A JP 2001365570A JP 2003167680 A JP2003167680 A JP 2003167680A
- Authority
- JP
- Japan
- Prior art keywords
- data
- crc
- error
- sector
- data buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】データバッファを備え、ＣＲＣによる誤り検出
機能を有するディスク装置において、特別なメモリを必
要とせず、ＣＲＣを付加しないディスク装置との制御ソ
フトウェアの互換性を維持できるようにする。 【解決手段】誤り検出符号の格納領域をデータバッファ
内に設け、データの格納位置と誤り検出符号とを、セク
タ単位ごとに一対一に対応付け、しかも、データ格納領
域と、誤り検出符号の格納領域を分割して配置するよう
にする。このとき、データ格納領域と、誤り検出符号の
格納領域は、共に、セクタ単位ごとに連続して配置する
ようにする。
機能を有するディスク装置において、特別なメモリを必
要とせず、ＣＲＣを付加しないディスク装置との制御ソ
フトウェアの互換性を維持できるようにする。 【解決手段】誤り検出符号の格納領域をデータバッファ
内に設け、データの格納位置と誤り検出符号とを、セク
タ単位ごとに一対一に対応付け、しかも、データ格納領
域と、誤り検出符号の格納領域を分割して配置するよう
にする。このとき、データ格納領域と、誤り検出符号の
格納領域は、共に、セクタ単位ごとに連続して配置する
ようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、ホスト装置との記
録再生データのやりとりに、データバッファを用いるデ
ィスク装置に係り、ＣＲＣチェック機能を付加するのに
際し、特別のメモリも必要とせず、既存のディスク装置
の制御のためのフォームウェアの互換性を維持すること
のできるディスク装置に関する。
録再生データのやりとりに、データバッファを用いるデ
ィスク装置に係り、ＣＲＣチェック機能を付加するのに
際し、特別のメモリも必要とせず、既存のディスク装置
の制御のためのフォームウェアの互換性を維持すること
のできるディスク装置に関する。
【０００２】
【従来の技術】現在の一般的なディスク装置では、ホス
ト装置からのデータ転送速度と記録円盤の記録再生速度
の差を吸収するためや、キャッシュとして応答時間を短
縮するために、データバッファと呼ぶ半導体メモリを備
えている。
ト装置からのデータ転送速度と記録円盤の記録再生速度
の差を吸収するためや、キャッシュとして応答時間を短
縮するために、データバッファと呼ぶ半導体メモリを備
えている。
【０００３】データバッファ内には、記録円盤内でのセ
クタ長と同じ長さでデータの格納位置を管理しており、
セクタ長としては５１２バイトが一般的である。
クタ長と同じ長さでデータの格納位置を管理しており、
セクタ長としては５１２バイトが一般的である。
【０００４】データバッファ内のデータの信頼性を向上
させることを目的として、データバッファ内での記憶デ
ータの誤りを検出するために、セクタごとにＣＲＣ（Cy
cricRedundancy Code）等の誤り検出符号をデータに付
加することがも、広くおこなわれている。
させることを目的として、データバッファ内での記憶デ
ータの誤りを検出するために、セクタごとにＣＲＣ（Cy
cricRedundancy Code）等の誤り検出符号をデータに付
加することがも、広くおこなわれている。
【０００５】このようなＣＲＣを用いたディスク装置の
例としては、特開平１０−２１４３２５号公報の「電子
ディスク装置」がある。この従来技術では、ＣＲＣを格
納するために、データを格納するメモリとは、別のＣＲ
Ｃを格納するメモリを有している。
例としては、特開平１０−２１４３２５号公報の「電子
ディスク装置」がある。この従来技術では、ＣＲＣを格
納するために、データを格納するメモリとは、別のＣＲ
Ｃを格納するメモリを有している。
【０００６】
【発明が解決しようとする課題】上記の従来技術に記載
したＣＲＣ等による誤り検出技術は、ディスク装置の信
頼性を向上させるために必須のものになりつつある。こ
のようなＣＲＣ等により、誤り検出して、それを指摘す
るロジックは、ハードウェアにより実現するのが一般的
である。
したＣＲＣ等による誤り検出技術は、ディスク装置の信
頼性を向上させるために必須のものになりつつある。こ
のようなＣＲＣ等により、誤り検出して、それを指摘す
るロジックは、ハードウェアにより実現するのが一般的
である。
【０００７】しかしながら、上記従来技術では、ディス
ク装置の制御ソフトウェアの互換性について問題点があ
った。データバッファ上の記録再生データへのアクセス
は、普通は、ディスク装置の制御ソフトウェアによりお
こなっているが、ＣＲＣを付加して、セクタとそのセク
タに対するＣＲＣとを、図８のように連結して配置する
と、データバッファ内のセクタを管理する際のデータ長
を「セクタ長＋誤り検出符号長」に変更する必要があ
り、ＣＲＣを付加しない場合に対して制御ソフトウェア
の互換性が維持できないことになるからである。ここ
で、図８は、従来技術に係るデータバッファ内のデータ
とＣＲＣの配置の模式図である。
ク装置の制御ソフトウェアの互換性について問題点があ
った。データバッファ上の記録再生データへのアクセス
は、普通は、ディスク装置の制御ソフトウェアによりお
こなっているが、ＣＲＣを付加して、セクタとそのセク
タに対するＣＲＣとを、図８のように連結して配置する
と、データバッファ内のセクタを管理する際のデータ長
を「セクタ長＋誤り検出符号長」に変更する必要があ
り、ＣＲＣを付加しない場合に対して制御ソフトウェア
の互換性が維持できないことになるからである。ここ
で、図８は、従来技術に係るデータバッファ内のデータ
とＣＲＣの配置の模式図である。
【０００８】また、上記特開平１０−２１４３２５号公
報の従来技術では、ＣＲＣを記憶データとは別のメモリ
に格納するため、ＣＲＣを格納する専用メモリが必要で
あり、部品コストが上昇すると言う問題点があった。
報の従来技術では、ＣＲＣを記憶データとは別のメモリ
に格納するため、ＣＲＣを格納する専用メモリが必要で
あり、部品コストが上昇すると言う問題点があった。
【０００９】本発明は、上記従来技術の問題点を解決す
るためになされたもので、その目的は、データバッファ
を備え、ＣＲＣによる誤り検出機能を有するディスク装
置において、特別なメモリを必要とせず、ＣＲＣを付加
しないディスク装置との制御ソフトウェアの互換性を維
持することのできるディスク装置を提供することにあ
る。
るためになされたもので、その目的は、データバッファ
を備え、ＣＲＣによる誤り検出機能を有するディスク装
置において、特別なメモリを必要とせず、ＣＲＣを付加
しないディスク装置との制御ソフトウェアの互換性を維
持することのできるディスク装置を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明では、誤り検出符
号の格納領域をデータバッファ内に設け、データの格納
位置と誤り検出符号とを、セクタ単位ごとに一対一に対
応付け、しかも、データ格納領域と、誤り検出符号の格
納領域を分割して配置するようにする。このとき、デー
タ格納領域と、誤り検出符号の格納領域は、共に、セク
タ単位ごとに連続して配置するようにする。
号の格納領域をデータバッファ内に設け、データの格納
位置と誤り検出符号とを、セクタ単位ごとに一対一に対
応付け、しかも、データ格納領域と、誤り検出符号の格
納領域を分割して配置するようにする。このとき、デー
タ格納領域と、誤り検出符号の格納領域は、共に、セク
タ単位ごとに連続して配置するようにする。
【００１１】
【発明の実施の形態】以下、図１ないし図７を用いて本
発明に係る一実施形態を説明する。図１は、本発明係る
磁気ディスク装置の構成図である。
発明に係る一実施形態を説明する。図１は、本発明係る
磁気ディスク装置の構成図である。
【００１２】図１に示されるように、磁気ディスク装置
１０１は、磁気記録円盤１０２と、磁気ヘッド１０３
と、スピンドルモータ１０４と、ヘッドアクチュエータ
１０５と、リードライトチャネル１１２（以下、「ＲＷ
−ＣＨ」と記す）と、マイクロプロセッサ（以下、「Ｍ
ＰＵ」と記す）１１０と、ワークメモリ１１１と、ハー
ドディスク制御部（以下、「ＨＤＣ」と記す）１１３
と、データバッファ１１４と、モータ制御部１１５とか
ら構成される。
１０１は、磁気記録円盤１０２と、磁気ヘッド１０３
と、スピンドルモータ１０４と、ヘッドアクチュエータ
１０５と、リードライトチャネル１１２（以下、「ＲＷ
−ＣＨ」と記す）と、マイクロプロセッサ（以下、「Ｍ
ＰＵ」と記す）１１０と、ワークメモリ１１１と、ハー
ドディスク制御部（以下、「ＨＤＣ」と記す）１１３
と、データバッファ１１４と、モータ制御部１１５とか
ら構成される。
【００１３】磁気記録円盤１０２は、データを磁気的に
記憶し、磁気ヘッド１０３は、磁気記録円盤１０２にデ
ータを記録再生する。スピンドルモータ１０４は、磁気
記録円盤１０２を回転させるためのモータであり、ヘッ
ドアクチュエータ１０５は、磁気ヘッド１０３を支持
し、磁気記録円盤１０２の半径方向に移動させる機構で
ある。
記憶し、磁気ヘッド１０３は、磁気記録円盤１０２にデ
ータを記録再生する。スピンドルモータ１０４は、磁気
記録円盤１０２を回転させるためのモータであり、ヘッ
ドアクチュエータ１０５は、磁気ヘッド１０３を支持
し、磁気記録円盤１０２の半径方向に移動させる機構で
ある。
【００１４】ＲＷ−ＣＨ１２は、データ記録時にデータ
の磁気記録用の変調と磁気ヘッド１０３の駆動をおこな
い、データ再生時に磁気ヘッド１０３からの信号の増幅
と、「１」「０」のディジタル値への弁別をおこなう。
の磁気記録用の変調と磁気ヘッド１０３の駆動をおこな
い、データ再生時に磁気ヘッド１０３からの信号の増幅
と、「１」「０」のディジタル値への弁別をおこなう。
【００１５】ＨＤＣ１１３は、磁気記録円盤１０２に記
録するデータのフォーマット制御と、ホスト装置１０２
との接続およびデータ転送制御と、データバッファ１１
４の制御とをおこなう。データバッファ１１４は、磁気
記録円盤１０２へ記録再生するデータの一時的な記憶を
おこなう場所である。
録するデータのフォーマット制御と、ホスト装置１０２
との接続およびデータ転送制御と、データバッファ１１
４の制御とをおこなう。データバッファ１１４は、磁気
記録円盤１０２へ記録再生するデータの一時的な記憶を
おこなう場所である。
【００１６】ＭＰＵ１１０は、ホスト装置１０２からの
コマンドの解釈や、他の部分の動作を制御する装置であ
る。ワークメモリ１１１は、ＭＰＵ１１０が使用する制
御情報を格納するエリアである。モータ制御部１１５
は、ヘッドアクチュエータ１０５を駆動し、磁気ヘッド
１０３の移動と定位置への位置決めの制御をおこなう。
また、モータ制御部１１５は、スピンドルモータ１０４
が一定速度で回転するように制御する。
コマンドの解釈や、他の部分の動作を制御する装置であ
る。ワークメモリ１１１は、ＭＰＵ１１０が使用する制
御情報を格納するエリアである。モータ制御部１１５
は、ヘッドアクチュエータ１０５を駆動し、磁気ヘッド
１０３の移動と定位置への位置決めの制御をおこなう。
また、モータ制御部１１５は、スピンドルモータ１０４
が一定速度で回転するように制御する。
【００１７】ＨＤＣ１１３は、ホスト装置とのインター
フェイス制御部（以下、「ＨＯＳＴ−ＩＦ」と記す）１
２１と、バッファ制御部１２２と、フォーマット制御部
１２３と、誤り訂正部１２４とから構成される。
フェイス制御部（以下、「ＨＯＳＴ−ＩＦ」と記す）１
２１と、バッファ制御部１２２と、フォーマット制御部
１２３と、誤り訂正部１２４とから構成される。
【００１８】ＨＯＳＴ−ＩＦ１２１は、ホスト装置との
間で、記録再生動作を指示するコマンドや記録再生デー
タの送信および受信をおこなう。
間で、記録再生動作を指示するコマンドや記録再生デー
タの送信および受信をおこなう。
【００１９】バッファ制御部１２２は、データバッファ
１１４へのデータの書込と読出とを制御する。さらに、
バッファ制御部１２２は、ＨＯＳＴ−ＩＦ１２１とデー
タバッファ１１４間のデータ転送と、フォーマット制御
部１２３とデータバッファ１１４間のデータ転送と、誤
り訂正部１２４とデータバッファ１１４間のデータ転送
の制御をもおこなう。本実施形態では、バッファ制御部
１２２とデータバッファ１１４間は２バイト幅のデータ
バスで接続するものとして説明する。
１１４へのデータの書込と読出とを制御する。さらに、
バッファ制御部１２２は、ＨＯＳＴ−ＩＦ１２１とデー
タバッファ１１４間のデータ転送と、フォーマット制御
部１２３とデータバッファ１１４間のデータ転送と、誤
り訂正部１２４とデータバッファ１１４間のデータ転送
の制御をもおこなう。本実施形態では、バッファ制御部
１２２とデータバッファ１１４間は２バイト幅のデータ
バスで接続するものとして説明する。
【００２０】本発明に係るディスク装置では、バッファ
制御部１２２内にＣＲＣ検出部１３１と、ＤＡＴＡ／Ｃ
ＲＣアドレス管理部１３２を設ける。ＣＲＣ検出部１３
１は、データバッファ１１４内でのデータ誤りの発生を
検出するための回路である。ＣＲＣ検出部１３１は、デ
ータバッファ１１４へのデータ書込時には５１２バイト
のデータ毎に２バイトのＣＲＣ符号を付加する。ＣＲＣ
検出部１３１は、データバッファ１１４からのデータ読
出時にはＣＲＣ符号によりデータ誤りを検出する。ここ
で用いるＣＲＣ符号は、一般的な技術として知られてい
る技法のもので良い。
制御部１２２内にＣＲＣ検出部１３１と、ＤＡＴＡ／Ｃ
ＲＣアドレス管理部１３２を設ける。ＣＲＣ検出部１３
１は、データバッファ１１４内でのデータ誤りの発生を
検出するための回路である。ＣＲＣ検出部１３１は、デ
ータバッファ１１４へのデータ書込時には５１２バイト
のデータ毎に２バイトのＣＲＣ符号を付加する。ＣＲＣ
検出部１３１は、データバッファ１１４からのデータ読
出時にはＣＲＣ符号によりデータ誤りを検出する。ここ
で用いるＣＲＣ符号は、一般的な技術として知られてい
る技法のもので良い。
【００２１】ＤＡＴＡ／ＣＲＣアドレス管理部１３２
は、データバッファ１１４内でのＤＡＴＡとＣＲＣの格
納アドレスを管理する回路である。
は、データバッファ１１４内でのＤＡＴＡとＣＲＣの格
納アドレスを管理する回路である。
【００２２】フォーマット制御部１２３は、磁気記録円
盤１０２への記録再生データのセクタフォーマットの制
御をおこなう部分であり、データ記録時には、ホスト装
置からのデータへのセクタ開始符号やデータ誤り訂正用
符号管理情報の付加をおこない、再生時にはセクタの検
出や管理情報の分離をおこなう。セクタフォーマットに
関しては後述する。
盤１０２への記録再生データのセクタフォーマットの制
御をおこなう部分であり、データ記録時には、ホスト装
置からのデータへのセクタ開始符号やデータ誤り訂正用
符号管理情報の付加をおこない、再生時にはセクタの検
出や管理情報の分離をおこなう。セクタフォーマットに
関しては後述する。
【００２３】誤り訂正部１２４は、データ記録時には誤
り検出訂正符号の生成をおこない、データ再生時には再
生データの誤りの有無の検出と誤り訂正をおこなう。こ
の誤り訂正部は、後述するように、セクタ内のデータの
後ろに付加されるＥＣＣ符号に関するものである。
り検出訂正符号の生成をおこない、データ再生時には再
生データの誤りの有無の検出と誤り訂正をおこなう。こ
の誤り訂正部は、後述するように、セクタ内のデータの
後ろに付加されるＥＣＣ符号に関するものである。
【００２４】次に、図２を用いて記録再生データのセク
タフォーマットについて説明する。図２は、記録再生デ
ータのセクタフォーマットを説明する模式図である。
タフォーマットについて説明する。図２は、記録再生デ
ータのセクタフォーマットを説明する模式図である。
【００２５】一般的に、磁気ディスク装置１０１は、磁
気記録円盤１０２には同心円状にデータを記録してい
く。この円を、記録トラックと呼んでいる。この記録ト
ラックは、複数の「セクタ」と呼ぶ単位に分割され、磁
気ディスク装置１０１は、このセクタ単位にデータの記
録再生をおこなうようになっている。
気記録円盤１０２には同心円状にデータを記録してい
く。この円を、記録トラックと呼んでいる。この記録ト
ラックは、複数の「セクタ」と呼ぶ単位に分割され、磁
気ディスク装置１０１は、このセクタ単位にデータの記
録再生をおこなうようになっている。
【００２６】このセクタの構成（フォーマットと呼
ぶ。）は、図２に示されるようになる。セクタは、ＰＬ
ＯＳＹＮＣとＢＹＴＥＳＹＮＣとＤＡＴＡとＥＣＣとＰ
ＡＤとから構成される。また、セクタ間には、ＧＡＰと
いう緩衝領域がある。ＰＬＯＳＹＮＣは、１０バイトの
長さで、ＲＷ−ＣＨ１１２で再生時のタイミング同期の
ために用いられるコードである。ＤＡＴＡは、５１２バ
イトの長さであり、ホスト装置からの送られてくる記録
データである。ＤＡＴＡは、磁気記録円盤１０２への書
込みの前、あるいは、磁気記録円盤１０２から読み出し
た直後には、データバッファ１１４に格納される。ＢＹ
ＴＥＳＹＮＣは、１バイトのコードであり、ＤＡＴＡの
先頭を示すための１バイトのコードである。ＥＣＣは、
４０バイトの長さであり、ＤＡＴＡの誤り検出訂正用の
情報である。ＰＡＤはセクタ長の調整用の部分である。
セクタ間には、ＧＡＰと呼ぶ領域があり、セクタの記録
位置のばらつきにより後続のセクタが破壊されることを
防止している。
ぶ。）は、図２に示されるようになる。セクタは、ＰＬ
ＯＳＹＮＣとＢＹＴＥＳＹＮＣとＤＡＴＡとＥＣＣとＰ
ＡＤとから構成される。また、セクタ間には、ＧＡＰと
いう緩衝領域がある。ＰＬＯＳＹＮＣは、１０バイトの
長さで、ＲＷ−ＣＨ１１２で再生時のタイミング同期の
ために用いられるコードである。ＤＡＴＡは、５１２バ
イトの長さであり、ホスト装置からの送られてくる記録
データである。ＤＡＴＡは、磁気記録円盤１０２への書
込みの前、あるいは、磁気記録円盤１０２から読み出し
た直後には、データバッファ１１４に格納される。ＢＹ
ＴＥＳＹＮＣは、１バイトのコードであり、ＤＡＴＡの
先頭を示すための１バイトのコードである。ＥＣＣは、
４０バイトの長さであり、ＤＡＴＡの誤り検出訂正用の
情報である。ＰＡＤはセクタ長の調整用の部分である。
セクタ間には、ＧＡＰと呼ぶ領域があり、セクタの記録
位置のばらつきにより後続のセクタが破壊されることを
防止している。
【００２７】次に、図３を用いて本発明のデータバッフ
ァ１１４内のＤＡＴＡとＣＲＣの配置について説明す
る。図３は、本発明のデータバッファ１１４内のＤＡＴ
ＡとＣＲＣの配置の模式図である。
ァ１１４内のＤＡＴＡとＣＲＣの配置について説明す
る。図３は、本発明のデータバッファ１１４内のＤＡＴ
ＡとＣＲＣの配置の模式図である。
【００２８】データバッファ１１４は、データ格納領域
とＣＲＣ格納領域の二つの領域に分割されている。そし
て、データ格納領域には、５１２バイト長のＤＡＴＡが
連続して格納されており、ＣＲＣ格納領域にも、ＣＲＣ
符号が連続して格納されている。ＤＡＴＡの格納順序と
ＣＲＣ符号格納順序とは同じであり、ＤＡＴＡ＃０のＣ
ＲＣ符号がＣＲＣ＃０である。以下、ＤＡＴＡ＃１とＣ
ＲＣ＃１、ＤＡＴＡ＃２とＣＲＣ＃２が、それぞれ一対
一に対応している。図８に示した従来技術のデータ格納
領域とＣＲＣ格納領域の配置とは異なっており、このよ
うに配置することが、本発明の特徴をなしている。
とＣＲＣ格納領域の二つの領域に分割されている。そし
て、データ格納領域には、５１２バイト長のＤＡＴＡが
連続して格納されており、ＣＲＣ格納領域にも、ＣＲＣ
符号が連続して格納されている。ＤＡＴＡの格納順序と
ＣＲＣ符号格納順序とは同じであり、ＤＡＴＡ＃０のＣ
ＲＣ符号がＣＲＣ＃０である。以下、ＤＡＴＡ＃１とＣ
ＲＣ＃１、ＤＡＴＡ＃２とＣＲＣ＃２が、それぞれ一対
一に対応している。図８に示した従来技術のデータ格納
領域とＣＲＣ格納領域の配置とは異なっており、このよ
うに配置することが、本発明の特徴をなしている。
【００２９】次に、図４および図５を用いてＤＡＴＡ／
ＣＲＣアドレス管理部１３２の構成と動作を説明する。
図４は、本実施形態に係るＤＡＴＡ／ＣＲＣアドレス管
理部１３２の構成を説明する図である。図５は、本実施
形態に係るＤＡＴＡ／ＣＲＣアドレス管理部１３２の動
作を説明するタイミングチャートである。
ＣＲＣアドレス管理部１３２の構成と動作を説明する。
図４は、本実施形態に係るＤＡＴＡ／ＣＲＣアドレス管
理部１３２の構成を説明する図である。図５は、本実施
形態に係るＤＡＴＡ／ＣＲＣアドレス管理部１３２の動
作を説明するタイミングチャートである。
【００３０】ＤＡＴＡ／ＣＲＣアドレス管理部１３２
は、図４に示されるようにデータカウンタ１４０と、ア
ドレス制御部１４１と、データポインタ１４２と、セク
タ先頭ポインタ１４３と、ＣＲＣ領域先頭ポインタ１４
４とＣＲＣアドレス計算部１４５と、アドレス選択回路
１４６とから構成される。
は、図４に示されるようにデータカウンタ１４０と、ア
ドレス制御部１４１と、データポインタ１４２と、セク
タ先頭ポインタ１４３と、ＣＲＣ領域先頭ポインタ１４
４とＣＲＣアドレス計算部１４５と、アドレス選択回路
１４６とから構成される。
【００３１】データカウンタ１４０は、セクタ単位での
データ長を管理するカウンタである。アドレス制御部１
４１は、データカウンタ１４０の値に応じてアドレス選
択回路１４６を制御し、ＤＡＴＡ格納アドレスとＣＲＣ
符号格納アドレスとを切り替える。また、ＤＡＴＡ／Ｃ
ＲＣアドレス管理部１３２は、データポインタ１４２の
内容を、セクタの先頭でセクタ先頭ポインタ１４３に格
納するが、その格納タイミングの制御をもおこなう。
データ長を管理するカウンタである。アドレス制御部１
４１は、データカウンタ１４０の値に応じてアドレス選
択回路１４６を制御し、ＤＡＴＡ格納アドレスとＣＲＣ
符号格納アドレスとを切り替える。また、ＤＡＴＡ／Ｃ
ＲＣアドレス管理部１３２は、データポインタ１４２の
内容を、セクタの先頭でセクタ先頭ポインタ１４３に格
納するが、その格納タイミングの制御をもおこなう。
【００３２】データポインタ１４２は、ＤＡＴＡ格納ア
ドレスを生成する。セクタ先頭ポインタ１４３は、セク
タ毎のＤＡＴＡ部先頭のデータバッファ内での格納アド
レスを保持するためのポインタである。ＣＲＣ領域先頭
ポインタ１４４は、データバッファ内のＣＲＣ格納領域
の先頭のアドレスを保持するためのポインタである。
ドレスを生成する。セクタ先頭ポインタ１４３は、セク
タ毎のＤＡＴＡ部先頭のデータバッファ内での格納アド
レスを保持するためのポインタである。ＣＲＣ領域先頭
ポインタ１４４は、データバッファ内のＣＲＣ格納領域
の先頭のアドレスを保持するためのポインタである。
【００３３】ＣＲＣアドレス計算部１４５は、各ＤＡＴ
Ａ部に対応するＣＲＣ符号を格納するアドレスを計算す
る回路であり、以下の（式２）で示すアドレス計算をお
こなう。
Ａ部に対応するＣＲＣ符号を格納するアドレスを計算す
る回路であり、以下の（式２）で示すアドレス計算をお
こなう。
【００３４】すなわち、セクタ長が、５１２であり、ｉ
番名のセクタは、最初のセクタを０から始めるとする
と、ｉ＝（セクタ先頭ポインタ ／ ５１２）で求めら
れる。それに、ＣＲＣ格納領域は、２バイトなので、２
をかけると、ＣＲＣ領域先頭ポインタからの相対アドレ
スが求められる。
番名のセクタは、最初のセクタを０から始めるとする
と、ｉ＝（セクタ先頭ポインタ ／ ５１２）で求めら
れる。それに、ＣＲＣ格納領域は、２バイトなので、２
をかけると、ＣＲＣ領域先頭ポインタからの相対アドレ
スが求められる。
【００３５】したがって、ＣＲＣ格納アドレスは、それ
に、ＣＲＣ領域先頭ポインタを加えた次の（式２）とな
る。
に、ＣＲＣ領域先頭ポインタを加えた次の（式２）とな
る。
【００３６】
ＣＲＣ格納アドレス ＝
（セクタ先頭ポインタ ／ ５１２） ×２ ＋ ＣＲＣ領域先頭ポインタ
…（式２）
図４では、ＣＲＣ領域先頭ポインタ１４４が、Ｃであ
り、セクタ先頭ポインタ１４３が、Ｐのときに、ＣＲＣ
アドレス計算部１４５は、Ｙと言うアドレスを生成し
て、データバッファアドレスとして出力することが、図
示されている。
り、セクタ先頭ポインタ１４３が、Ｐのときに、ＣＲＣ
アドレス計算部１４５は、Ｙと言うアドレスを生成し
て、データバッファアドレスとして出力することが、図
示されている。
【００３７】ＤＡＴＡ／ＣＲＣアドレス管理部１３２の
各部の値の変化を示すと、図５に示されるようになる。
各部の値の変化を示すと、図５に示されるようになる。
【００３８】時刻ｔ１１から１セクタのＤＡＴＡ部をデ
ータバッファ１１４からの読出し、あるいは、書込みを
開始する。
ータバッファ１１４からの読出し、あるいは、書込みを
開始する。
【００３９】本実施形態では、データバッファ１１４と
ＨＤＣ１１３間は、２バイトずつデータが転送されると
したため、データカウント１４０とデータポインタ１４
２は一回の転送毎に２ずつ値が加算される。また、セク
タ先頭ポインタ１４２には、セクタ先頭の格納アドレス
であるｐの値が格納される。ここで、ｐの値は、０，５
１２，１０２４，…と、５１２の整数倍の値を取ること
に注意する。
ＨＤＣ１１３間は、２バイトずつデータが転送されると
したため、データカウント１４０とデータポインタ１４
２は一回の転送毎に２ずつ値が加算される。また、セク
タ先頭ポインタ１４２には、セクタ先頭の格納アドレス
であるｐの値が格納される。ここで、ｐの値は、０，５
１２，１０２４，…と、５１２の整数倍の値を取ること
に注意する。
【００４０】また、Ｃは、ＣＲＣ領域先頭ポインタであ
る。
る。
【００４１】このように、時刻ｔ１１からｔ１２まで、
データカウンタ１４０と、データポインタは、２ずつ値
が増えていき、セクタ先頭ポインタ１４２は、一定の値
である。そして、時刻ｔ１２でＤＡＴＡ部の末尾の２バ
イトが転送される。
データカウンタ１４０と、データポインタは、２ずつ値
が増えていき、セクタ先頭ポインタ１４２は、一定の値
である。そして、時刻ｔ１２でＤＡＴＡ部の末尾の２バ
イトが転送される。
【００４２】時刻ｔ１１から時刻ｔ１３までは、データ
バッファアドレス１４６は、データポインタ１４２の値
がそのまま出力される。そして、時刻ｔ１３から時刻ｔ
１４のときに、ＣＲＣ格納アドレスを計算して、データ
バッファアドレス１４６として出力する。この時刻ｔ１
３から時刻ｔ１４は、一定の値としておき、値を増加さ
せないでおく。これにより、時刻ｔ１３から時刻ｔ１４
の間は、そのセクタに対応したＣＲＣ格納領域にアクセ
スすることができる。
バッファアドレス１４６は、データポインタ１４２の値
がそのまま出力される。そして、時刻ｔ１３から時刻ｔ
１４のときに、ＣＲＣ格納アドレスを計算して、データ
バッファアドレス１４６として出力する。この時刻ｔ１
３から時刻ｔ１４は、一定の値としておき、値を増加さ
せないでおく。これにより、時刻ｔ１３から時刻ｔ１４
の間は、そのセクタに対応したＣＲＣ格納領域にアクセ
スすることができる。
【００４３】そして、次のｔ１４では、セクタ先頭の格
納アドレスは、５１２増加しているので、それ以降は、
次のセクタとＣＲＣ格納領域の処理を同じようにおこな
う。
納アドレスは、５１２増加しているので、それ以降は、
次のセクタとＣＲＣ格納領域の処理を同じようにおこな
う。
【００４４】次に、図６および図７を用いてバッファ制
御部１２２の実行するデータバッファへのアクセス処理
を説明する。
御部１２２の実行するデータバッファへのアクセス処理
を説明する。
【００４５】先ず、図６のフローチャートを追いなが
ら、書込み処理の手順を説明する。図６は、バッファ制
御部１２２の実行するデータバッファへのデータとＣＲ
Ｃの書込み処理の手順を示すフローチャートである。
ら、書込み処理の手順を説明する。図６は、バッファ制
御部１２２の実行するデータバッファへのデータとＣＲ
Ｃの書込み処理の手順を示すフローチャートである。
【００４６】ここで、メモリ書込み処理の前に、ＭＰＵ
がデータポインタ１４２にデータを格納する先頭のアド
レスを設定し、ＣＲＣ領域の先頭アドレスをＣＲＣ領域
先頭ポインタ１４４に設定してあるものとする。
がデータポインタ１４２にデータを格納する先頭のアド
レスを設定し、ＣＲＣ領域の先頭アドレスをＣＲＣ領域
先頭ポインタ１４４に設定してあるものとする。
【００４７】先ず、ＤＡＴＡ／ＣＲＣアドレス管理部１
３２の初期化として、データカウンタ１４０を“O”に
し、データポインタ１４２内の値をセクタ先頭ポインタ
１４３に複写する（ステップ１６１）。
３２の初期化として、データカウンタ１４０を“O”に
し、データポインタ１４２内の値をセクタ先頭ポインタ
１４３に複写する（ステップ１６１）。
【００４８】次に、ＣＲＣ検出部１３１を初期化し、以
前の演算結果が新たな演算に影響しないようにする（ス
テップ１６２）。
前の演算結果が新たな演算に影響しないようにする（ス
テップ１６２）。
【００４９】次に、データ２バイトをデータバッファ１
１４に書き込む（ステップ１６３）。さらに、そのデー
タをＣＲＣ検出部１３１に入れ、ＣＲＣ演算をおこなう
（ステップ１６４）。そして、ステップ１６３とステッ
プ１６４を５１２バイト分繰り返し（ステップ１６
５）、終了すると、５１２バイトのデータをデータバッ
ファ１１４に書き込み、この５１２バイトのデータに対
するＣＲＣを演算する。
１４に書き込む（ステップ１６３）。さらに、そのデー
タをＣＲＣ検出部１３１に入れ、ＣＲＣ演算をおこなう
（ステップ１６４）。そして、ステップ１６３とステッ
プ１６４を５１２バイト分繰り返し（ステップ１６
５）、終了すると、５１２バイトのデータをデータバッ
ファ１１４に書き込み、この５１２バイトのデータに対
するＣＲＣを演算する。
【００５０】５１２バイトのデータをデータバッファ１
１４に書き終えると、演算したＣＲＣ２バイトを、ＣＲ
Ｃアドレス計算部１４５が指定するアドレスに書き込む
（ステップ１６６）。以上のステップ１６２から１６６
までで、１セクタ分のデータとＣＲＣの書込みをおこな
い、所定のセクタ数を書き終わるまで、これらを繰り返
す（ステップ１６７）。
１４に書き終えると、演算したＣＲＣ２バイトを、ＣＲ
Ｃアドレス計算部１４５が指定するアドレスに書き込む
（ステップ１６６）。以上のステップ１６２から１６６
までで、１セクタ分のデータとＣＲＣの書込みをおこな
い、所定のセクタ数を書き終わるまで、これらを繰り返
す（ステップ１６７）。
【００５１】次に、図７のフローチャートを追いなが
ら、読出し処理の手順を説明する。図７は、バッファ制
御部１２２の実行するデータバッファへのデータとＣＲ
Ｃの読出し処理の手順を示すフローチャートである。
ら、読出し処理の手順を説明する。図７は、バッファ制
御部１２２の実行するデータバッファへのデータとＣＲ
Ｃの読出し処理の手順を示すフローチャートである。
【００５２】ここでも、同様に、メモリ読出し処理の前
に、ＭＰＵがデータポインタ１４２にデータを格納する
先頭のアドレスを設定し、ＣＲＣ領域の先頭アドレスを
ＣＲＣ領域先頭ポインタ１４４に設定してあるものとす
る。
に、ＭＰＵがデータポインタ１４２にデータを格納する
先頭のアドレスを設定し、ＣＲＣ領域の先頭アドレスを
ＣＲＣ領域先頭ポインタ１４４に設定してあるものとす
る。
【００５３】先ず、ＤＡＴＡ／ＣＲＣアドレス管理部１
３２の初期化として、データカウンタ１４０を“O”に
し、データポインタ１４２内の値をセクタ先頭ポインタ
１４３に複写する（ステップ１７１）。
３２の初期化として、データカウンタ１４０を“O”に
し、データポインタ１４２内の値をセクタ先頭ポインタ
１４３に複写する（ステップ１７１）。
【００５４】次に、ＣＲＣ検出部１３１を初期化し、以
前の演算結果が新たな演算に影響しないようにする（ス
テップ１７２）。
前の演算結果が新たな演算に影響しないようにする（ス
テップ１７２）。
【００５５】次に、データ２バイトをデータバッファ１
１４から読み出す（ステップ１７３）。さらに、そのデ
ータをＣＲＣ検出部１３１に入れ、ＣＲＣ演算をおこな
う（ステップ１７４）。
１４から読み出す（ステップ１７３）。さらに、そのデ
ータをＣＲＣ検出部１３１に入れ、ＣＲＣ演算をおこな
う（ステップ１７４）。
【００５６】そして、ステップ１７３とステップ１７４
を５１２バイト分繰り返し（ステップ１７５）、５１２
バイトのデータをデータバッファ１１４から読み出し、
この５１２バイトのデータに対するＣＲＣを演算する。
を５１２バイト分繰り返し（ステップ１７５）、５１２
バイトのデータをデータバッファ１１４から読み出し、
この５１２バイトのデータに対するＣＲＣを演算する。
【００５７】５１２バイトのデータをデータバッファ１
１４から読み終えると、ＣＲＣアドレス計算部１４５が
指定するアドレスからＣＲＣ２バイトを読み出し（ステ
ップ１７６）、読み出したＣＲＣと演算したＣＲＣとを
比較する（ステップ１７７）。読み出したＣＲＣと演算
したＣＲＣとが一致すれば、読み出したデータには誤り
が無いと判定し、読み出し処理を続行する。
１４から読み終えると、ＣＲＣアドレス計算部１４５が
指定するアドレスからＣＲＣ２バイトを読み出し（ステ
ップ１７６）、読み出したＣＲＣと演算したＣＲＣとを
比較する（ステップ１７７）。読み出したＣＲＣと演算
したＣＲＣとが一致すれば、読み出したデータには誤り
が無いと判定し、読み出し処理を続行する。
【００５８】読み出したＣＲＣと演算したＣＲＣとが不
一致ならば、読み出したデータには誤りがあると判定
し、読み出し処理を異常終了する。
一致ならば、読み出したデータには誤りがあると判定
し、読み出し処理を異常終了する。
【００５９】以上のステップ１７２から１７７までで、
１セクタ分のデータとＣＲＣの読み出しをおこない、所
定のセクタ数を読み終わるか、異常終了するまで、これ
らを繰り返す（ステップ１７８）。
１セクタ分のデータとＣＲＣの読み出しをおこない、所
定のセクタ数を読み終わるか、異常終了するまで、これ
らを繰り返す（ステップ１７８）。
【００６０】以上、説明したように、本発明のディスク
装置においては、図３に示されるように、ＤＡＴＡ格納
領域とＣＲＣ符号格納領域を分けるため、ＤＡＴＡ格納
領域を記録円盤上と同じデータ長で管理できるため、Ｃ
ＲＣ符号を付加しない場合と同様にデータバッファを管
理可能である。このためディスク装置の制御ソフトウェ
アの互換性を維持することができる。
装置においては、図３に示されるように、ＤＡＴＡ格納
領域とＣＲＣ符号格納領域を分けるため、ＤＡＴＡ格納
領域を記録円盤上と同じデータ長で管理できるため、Ｃ
ＲＣ符号を付加しない場合と同様にデータバッファを管
理可能である。このためディスク装置の制御ソフトウェ
アの互換性を維持することができる。
【００６１】なお、本実施形態では、データポインタ１
４２とセクタ先頭ポインタ１４３を設けたが、ＤＡＴＡ
部の先頭を５１２の倍数に限定すれば、セクタ先頭ポイ
ンタの値の代りに、データポインタの値をＣＲＣアドレ
ス計算部１４５に入力しても、ＣＲＣ符号格納領域を計
算できる。したがって、そのような構成にするとセクタ
先頭ポインタが不要になり、回路の簡易化を図ることが
可能になる。
４２とセクタ先頭ポインタ１４３を設けたが、ＤＡＴＡ
部の先頭を５１２の倍数に限定すれば、セクタ先頭ポイ
ンタの値の代りに、データポインタの値をＣＲＣアドレ
ス計算部１４５に入力しても、ＣＲＣ符号格納領域を計
算できる。したがって、そのような構成にするとセクタ
先頭ポインタが不要になり、回路の簡易化を図ることが
可能になる。
【００６２】
【発明の効果】本発明によれば、データバッファを備
え、ＣＲＣによる誤り検出機能を有するディスク装置に
おいて、特別なメモリを必要とせず、ＣＲＣを付加しな
いディスク装置との制御ソフトウェアの互換性を維持す
ることのできるディスク装置を提供することができる。
え、ＣＲＣによる誤り検出機能を有するディスク装置に
おいて、特別なメモリを必要とせず、ＣＲＣを付加しな
いディスク装置との制御ソフトウェアの互換性を維持す
ることのできるディスク装置を提供することができる。
【図１】本発明係る磁気ディスク装置の構成図である。
【図２】記録再生データのセクタフォーマットを説明す
る模式図である。
る模式図である。
【図３】本発明のデータバッファ１１４内のＤＡＴＡと
ＣＲＣの配置の模式図である。
ＣＲＣの配置の模式図である。
【図４】本実施形態に係るＤＡＴＡ／ＣＲＣアドレス管
理部１３２の構成を説明する図である。
理部１３２の構成を説明する図である。
【図５】本実施形態に係るＤＡＴＡ／ＣＲＣアドレス管
理部１３２の動作を説明するタイミングチャートであ
る。
理部１３２の動作を説明するタイミングチャートであ
る。
【図６】バッファ制御部１２２の実行するデータバッフ
ァへのデータとＣＲＣの書込み処理の手順を示すフロー
チャートである。
ァへのデータとＣＲＣの書込み処理の手順を示すフロー
チャートである。
【図７】バッファ制御部１２２の実行するデータバッフ
ァへのデータとＣＲＣの読出し処理の手順を示すフロー
チャートである。
ァへのデータとＣＲＣの読出し処理の手順を示すフロー
チャートである。
【図８】従来技術に係るデータバッファ内のデータとＣ
ＲＣの配置の模式図である。
ＲＣの配置の模式図である。
１０１…磁気ディスク装置、１０２…磁気記録円盤、１
０３…磁気ヘッド、１０４…スピンドルモータ、１０５
…ヘッドアクチュエータ、１１０…マイクロプロセッ
サ、１１１…ワークメモリ、１１２…リードライトチャ
ネル、１１３…ハードディスク制御部、１１４…データ
バッファ、１１５…データ制御部、１２１…ホストイン
ターフェイス制御部、１２２…バッファ制御部、１２３
…フォーマット制御部、１２４…誤り訂正部、１３１…
ＣＲＣ検出部、１２７…ＤＡＴＡ／ＣＲＣアドレス管理
部、１４０…データカウンタ、１４１…アドレス制御
部、１４２…データポインタ、１４３…セクタ先頭ポイ
ンタ、１４４…ＣＲＣ領域先頭ポインタ、１４５…ＣＲ
Ｃアドレス計算部、１４６…アドレス選択回路。
０３…磁気ヘッド、１０４…スピンドルモータ、１０５
…ヘッドアクチュエータ、１１０…マイクロプロセッ
サ、１１１…ワークメモリ、１１２…リードライトチャ
ネル、１１３…ハードディスク制御部、１１４…データ
バッファ、１１５…データ制御部、１２１…ホストイン
ターフェイス制御部、１２２…バッファ制御部、１２３
…フォーマット制御部、１２４…誤り訂正部、１３１…
ＣＲＣ検出部、１２７…ＤＡＴＡ／ＣＲＣアドレス管理
部、１４０…データカウンタ、１４１…アドレス制御
部、１４２…データポインタ、１４３…セクタ先頭ポイ
ンタ、１４４…ＣＲＣ領域先頭ポインタ、１４５…ＣＲ
Ｃアドレス計算部、１４６…アドレス選択回路。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ１１Ｂ 20/18 ５４４ Ｇ１１Ｂ 20/18 ５４４Ｚ
Ｆターム(参考） 5B065 BA01 CA12 CC08 CE12 EA03
5D044 AB01 BC01 CC05 DE12 DE69
EF03 FG10 HH07 HL02
Claims (3)
- 【請求項１】 ホスト装置と記録再生データをやり取り
する際に、データバッファに前記記録再生データを一時
的に格納するディスク装置において、 前記データバッファを制御するデータバッファ制御手段
を有しこのデータバッファ制御手段は、 前記データバッファに格納される記録再生データの誤り
を検出する誤り検出手段と、 前記誤り検出手段により検出された誤りを、前記データ
バッファに、前記誤り検出用情報として格納する誤り検
出用情報格納手段とを含み、 前記データバッファを制御する手段は、 前記記録再生データと前記誤り検出用情報とを分割して
配置することを特徴とするディスク装置。 - 【請求項２】 ホスト装置と記録再生データをやり取り
する際に、データバッファに前記記録再生データを一時
的に格納するディスク装置において、 前記データバッファを制御するデータバッファ制御手段
を有しこのデータバッファ制御手段は、 前記データバッファに格納される記録再生データの誤り
を検出する誤り検出手段と、 前記誤り検出手段により検出された誤りを、前記データ
バッファに、前記誤り検出用情報として格納する誤り検
出用情報格納手段とを含み、 このディスク装置は、前記記録再生データをセクタ単位
で記録・再生をおこなって、 前記誤り検出用情報格納手段は、前記セクタ単位ごと
に、前記誤り検出用情報して、 前記データバッファを制御する手段は、 前記セクタ単位ごとの前記記録再生データと、前記セク
タ単位ごとの前記誤り検出用情報とを、各々連続して配
置することを特徴とするディスク装置。 - 【請求項３】 前記セクタ単位が、Ｍバイト、 前記セクタ単位ごとの前記誤り検出用情報の大きさが、
Ｎバイト、 前記記録再生データの格納エリアの先頭からの、前記記
録再生データのセクタの先頭の相対アドレスを、バイト
単位で、ＤＰ、 前記誤り検出用情報の格納エリアの先頭アドレスを、バ
イト単位で、ＣＨＰ、 前記誤り検出用情報の格納エリアの先頭からの、前記誤
り検出用情報の相対アドレスを、バイト単位で、ＣＰと
したときに、 前記誤り検出用情報の相対アドレスＣＰが、以下の（式
１）で与えられることを特徴とする請求項２記載のディ
スク装置。 ＣＰ＝（ＤＰ／Ｍ）×Ｎ＋ＣＨＰ …（式１）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001365570A JP2003167680A (ja) | 2001-11-30 | 2001-11-30 | ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001365570A JP2003167680A (ja) | 2001-11-30 | 2001-11-30 | ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003167680A true JP2003167680A (ja) | 2003-06-13 |
Family
ID=19175575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001365570A Pending JP2003167680A (ja) | 2001-11-30 | 2001-11-30 | ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003167680A (ja) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008522494A (ja) * | 2004-11-24 | 2008-06-26 | クゥアルコム・インコーポレイテッド | 巡回冗長検査を実行するためのシステム及び方法 |
| JP2008192209A (ja) * | 2007-02-01 | 2008-08-21 | Marvell World Trade Ltd | 磁気ディスクコントローラおよび方法 |
| US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
| US8606946B2 (en) | 2003-11-12 | 2013-12-10 | Qualcomm Incorporated | Method, system and computer program for driving a data signal in data interface communication data link |
| US8625625B2 (en) | 2004-03-10 | 2014-01-07 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8630318B2 (en) | 2004-06-04 | 2014-01-14 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8635358B2 (en) | 2003-09-10 | 2014-01-21 | Qualcomm Incorporated | High data rate interface |
| US8645566B2 (en) | 2004-03-24 | 2014-02-04 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
| US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
| US8670457B2 (en) | 2003-12-08 | 2014-03-11 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8687658B2 (en) | 2003-11-25 | 2014-04-01 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8694652B2 (en) | 2003-10-15 | 2014-04-08 | Qualcomm Incorporated | Method, system and computer program for adding a field to a client capability packet sent from a client to a host |
| US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8694663B2 (en) | 2001-09-06 | 2014-04-08 | Qualcomm Incorporated | System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user |
| US8700744B2 (en) | 2003-06-02 | 2014-04-15 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| US8705571B2 (en) | 2003-08-13 | 2014-04-22 | Qualcomm Incorporated | Signal interface for higher data rates |
| US8705521B2 (en) | 2004-03-17 | 2014-04-22 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
| US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
| US8745251B2 (en) | 2000-12-15 | 2014-06-03 | Qualcomm Incorporated | Power reduction system for an apparatus for high data rate signal transfer using a communication protocol |
| US8756294B2 (en) | 2003-10-29 | 2014-06-17 | Qualcomm Incorporated | High data rate interface |
| US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
-
2001
- 2001-11-30 JP JP2001365570A patent/JP2003167680A/ja active Pending
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8745251B2 (en) | 2000-12-15 | 2014-06-03 | Qualcomm Incorporated | Power reduction system for an apparatus for high data rate signal transfer using a communication protocol |
| US8694663B2 (en) | 2001-09-06 | 2014-04-08 | Qualcomm Incorporated | System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user |
| US8812706B1 (en) | 2001-09-06 | 2014-08-19 | Qualcomm Incorporated | Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system |
| US8705579B2 (en) | 2003-06-02 | 2014-04-22 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8700744B2 (en) | 2003-06-02 | 2014-04-15 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8705571B2 (en) | 2003-08-13 | 2014-04-22 | Qualcomm Incorporated | Signal interface for higher data rates |
| US8635358B2 (en) | 2003-09-10 | 2014-01-21 | Qualcomm Incorporated | High data rate interface |
| US8719334B2 (en) | 2003-09-10 | 2014-05-06 | Qualcomm Incorporated | High data rate interface |
| US8694652B2 (en) | 2003-10-15 | 2014-04-08 | Qualcomm Incorporated | Method, system and computer program for adding a field to a client capability packet sent from a client to a host |
| US8756294B2 (en) | 2003-10-29 | 2014-06-17 | Qualcomm Incorporated | High data rate interface |
| US8606946B2 (en) | 2003-11-12 | 2013-12-10 | Qualcomm Incorporated | Method, system and computer program for driving a data signal in data interface communication data link |
| US8687658B2 (en) | 2003-11-25 | 2014-04-01 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8670457B2 (en) | 2003-12-08 | 2014-03-11 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8669988B2 (en) | 2004-03-10 | 2014-03-11 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8730913B2 (en) | 2004-03-10 | 2014-05-20 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8625625B2 (en) | 2004-03-10 | 2014-01-07 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8705521B2 (en) | 2004-03-17 | 2014-04-22 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8645566B2 (en) | 2004-03-24 | 2014-02-04 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
| US8630305B2 (en) | 2004-06-04 | 2014-01-14 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8630318B2 (en) | 2004-06-04 | 2014-01-14 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| JP2008522494A (ja) * | 2004-11-24 | 2008-06-26 | クゥアルコム・インコーポレイテッド | 巡回冗長検査を実行するためのシステム及び方法 |
| US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
| US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
| US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
| US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
| US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
| JP2008192209A (ja) * | 2007-02-01 | 2008-08-21 | Marvell World Trade Ltd | 磁気ディスクコントローラおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003167680A (ja) | ディスク装置 | |
| JP2004030771A (ja) | 記録再生装置 | |
| KR100884003B1 (ko) | 기입 오류 방지 방법, 및 그에 따른 하드 디스크 드라이브 장치 | |
| US6710960B1 (en) | Information storage apparatus and method of controlling the same | |
| US5796690A (en) | Disc controller with improved data sync and re-sync mark detection | |
| US6523142B1 (en) | Apparatus and method of performing in a disk drive commands issued from a host system | |
| JP3645049B2 (ja) | 直接アクセス記憶装置における読取り動作、書込み動作およびシーク動作用のサーボ・アドレス装置および位置決め方法 | |
| JP3268547B2 (ja) | 直接アクセス記憶装置に記録する定義済み情報を、エラー訂正コードを利用しエラー検出するための方法及び装置 | |
| JPH07311906A (ja) | データ記録再生装置とエラー処理方法 | |
| US7213192B2 (en) | Methods and apparatus for correcting errors in data read from a disk drive | |
| JPH01171044A (ja) | メモリのブロック位置付け方法 | |
| JPH0620403A (ja) | 磁気ディスク装置 | |
| JP2004079011A (ja) | データ再生方法及びデータ再生装置 | |
| JP2008299978A (ja) | ディスク・ドライブ装置及びディスクからのデータ再生方法 | |
| KR100268386B1 (ko) | Dvd-ram드라이브의 기록제어방법 | |
| JPH07287968A (ja) | ディスク装置 | |
| WO1998014939A1 (en) | Headerless formatted disk drive | |
| JP2002298512A (ja) | ディスクアクセス制御装置及び方法 | |
| JP2001084712A (ja) | 磁気ディスク装置及び同装置のエラーリトライ制御方法 | |
| JP3087350U (ja) | 光ディスク再生装置 | |
| JP2007317263A (ja) | シリアル・データ転送方法、そのシステム及びデータ記憶装置 | |
| JPH0258768A (ja) | ディスク制御装置 | |
| JPH025274A (ja) | 光ディスク処理装置 | |
| JPH0512805A (ja) | デイスク装置 | |
| JPH04254969A (ja) | 追記型記録方式の記録データ保護手段 |