JP2003174146A - 強誘電体キャパシタおよびその製造方法 - Google Patents

強誘電体キャパシタおよびその製造方法

Info

Publication number
JP2003174146A
JP2003174146A JP2001369854A JP2001369854A JP2003174146A JP 2003174146 A JP2003174146 A JP 2003174146A JP 2001369854 A JP2001369854 A JP 2001369854A JP 2001369854 A JP2001369854 A JP 2001369854A JP 2003174146 A JP2003174146 A JP 2003174146A
Authority
JP
Japan
Prior art keywords
oxide
layer
ferroelectric
upper electrode
ferroelectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001369854A
Other languages
English (en)
Other versions
JP4011334B2 (ja
Inventor
Jeffrey Scott Cross
ジェフリー スコット クロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001369854A priority Critical patent/JP4011334B2/ja
Priority to US10/123,225 priority patent/US6649954B2/en
Priority to EP02008262A priority patent/EP1318548A3/en
Priority to KR1020020076134A priority patent/KR100856661B1/ko
Publication of JP2003174146A publication Critical patent/JP2003174146A/ja
Priority to US10/631,820 priority patent/US6890769B2/en
Application granted granted Critical
Publication of JP4011334B2 publication Critical patent/JP4011334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures

Landscapes

  • Semiconductor Memories (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

(57)【要約】 【課題】 特性が優れ、効率的に製造することが可能
な、ＰＺＴ系強誘電体層を有する不揮発性半導体記憶装
置、または強誘電体キャパシタを提供する。 【解決手段】 不揮発性半導体記憶装置に適した強誘電
体キャパシタは、半導体素子を形成し、表面に絶縁膜を
有する半導体基板等の絶縁性表面を有する下地基板と、
絶縁性表面上に形成された下部電極と、下部電極上に形
成された酸化物強誘電体層と、酸化物強誘電体層上面に
接して形成された第１酸化物上部電極と、第一酸化物上
部電極上に形成された第２酸化物上部電極と、を有し、
第１および第２酸化物上部電極の一方が０．１ａｔ％以
上の添加物を含むＳＲＯ、他方がＩｒＯxを含んで形成
されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】 本発明は、不揮発性半導体
記憶装置、強誘電体キャパシタおよびその製造方法に関
し、特に強誘電体キャパシタを有する不揮発性半導体記
憶装置、積層上部電極を有する強誘電体キャパシタおよ
びスパッタリングを用いたその製造方法に関する。
【０００２】
【従来の技術】 強誘電体ランダムアクセスメモリ（fe
rroelectric randomaccess memory、ＦｅＲＡＭ）は、
強誘電体で形成されたキャパシタ誘電体層を有する強誘
電体キャパシタを用い、分極を保持することにより不揮
発性であり、分極を反転することにより書き換え可能で
あるメモリである。
【０００３】強誘電体としては、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ
3（ＰＺＴ）、（Ｂａ、Ｓｒ）ＴｉＯ3（ＢＳＴ）、Ｂｉ
4-xＬａxＴｉ3Ｏ12（ＢＬＴ）、ＳｒＢｉ2Ｔａ2Ｏ9（Ｓ
ＢＴ）等が用いられている。ここで、（Ａ，Ｂ）は、Ａ
xＢ1-xを表わす。
【０００４】ＰＺＴ、Ｐｂ1-aＬａaＺｒxＴｉ1-xＯ
3（ＰＬＺＴ）、Ｐｂ1-a-b-cＬａaＳｒbＣａcＺｒxＴｉ
1-xＯ3（ＰＬＳＣＺＴ）等はペロブスカイト型結晶構造
を有する強誘電体である。本明細書ではこれらをまとめ
てＰＺＴ系強誘電体ないしＰＺＴ系材料と呼ぶ。
【０００５】強誘電体層を挟む下部電極、上部電極とし
ては酸化性雰囲気に耐性の強いＰｔ、Ｉｒ、Ｒｕ、Ｓｒ
ＲｕＯx（ＳＲＯ、化学量論的組成はＳｒＲｕＯ3である
が、組成が厳密でない場合を含め、ＳｒＲｕＯxと表わ
す）、ＬａＮｉＯ3、（Ｌａ、Ｓｒ）ＣｏＯ3（ＬＳＣ
Ｏ）等が用いられる。このうち、ＳＲＯ、ＬＳＣＯはペ
ロブスカイト型結晶構造を有する。
【０００６】ＦｅＲＡＭにおいても、集積度の向上、微
細化、電源電圧の低電圧化が求められている。電源電圧
は３Ｖ以下にすることが望まれている。強誘電体キャパ
シタの強誘電体層にＰＺＴを用いたＦｅＲＡＭにおいて
は、電源電圧を低電圧化するため、強誘電体層の厚さは
１００ｎｍ以下にすることが必要となる。
【０００７】強誘電体層の層厚を減少して行くと、強誘
電体キャパシタの分極を反転させるのに必要な最小の電
界（保持電界Ｅｃ）は、特に金属電極を用いた場合、上
昇してしまう。保持電界の上昇の理由は、強誘電体層厚
を減少するのに従い界面の寄与が増すためと考えられ
る。界面において、良好な接触を形成すると共に、不要
な応力の発生を避けることが望まれる。
【０００８】従来、ＰＺＴ強誘電体キャパシタの電極と
して、Ｐｔ電極が多く用いられていた。Ｐｔは触媒作用
を有し、水素をプロトンに分解する機能を有する。プロ
トンが発生すると、ＰＺＴ層内にプロトンが拡散し、強
誘電性を破壊する。Ｐｔ電極を用いる場合にも、Ｐｔ層
を他の層で覆えば、触媒作用は大幅に減少させることが
できる。
【０００９】ＳＲＯは、ＰＺＴと同じペロブスカイト構
造を有する。上部電極としてＳＲＯ層を用いることは、
良好なコンタクト形成、歪み低減に有効である。ＳＲＯ
原料の内、Ｒｕは高価な原料である。製造コスト低減の
ためには、Ｒｕの消費量を低減することが望まれる。
【００１０】燒結したセラミクスでスパッタリング用Ｓ
ＲＯターゲットを形成する場合、ＳＲＯの密度を向上す
ることが困難である。通常のセラミクスＳＲＯターゲッ
トの密度は、たかだか約６５％である。低密度は、短寿
命の原因のみでなく、パーティクル発生の原因ともな
る。
【００１１】また、Ｓｒは塩素等のハロゲン系エッチン
グガスに対するエッチレートが低く、ＳＲＯを化学的に
エッチすることは容易でない。
【００１２】
【発明が解決しようとする課題】 強誘電体層を用いた
強誘電体キャパシタにおいて、強誘電体層と良好な界面
を形成することのできる電極が求められている。
【００１３】また、ＳＲＯターゲットの寿命を長くし、
かつ製造原価を下げることが求められている。
【００１４】本発明の目的は、特性が優れ、効率的に製
造することが可能な不揮発性半導体記憶装置、または強
誘電体キャパシタを提供することである。
【００１５】本発明の他の目的は、特性が優れた強誘電
体キャパシタを、効率的に製造することが可能な強誘電
体キャパシタないし不揮発性半導体記憶装置の製造方法
を提供することである。
【００１６】本発明の更に他の目的は、強誘電体キャパ
シタないし不揮発性半導体記憶装置に関し新規な技術を
提供することである。
【００１７】
【課題を解決するための手段】本発明の１観点によれ
ば、絶縁性表面を有する下地基板と、前記絶縁性表面上
に形成された下部電極と、前記下部電極上に形成された
酸化物強誘電体層と、前記酸化物強誘電体層上面に接し
て形成された第１酸化物上部電極と、前記第１酸化物上
部電極上に形成された第２酸化物上部電極と、を有し、
前記第１および第２酸化物上部電極の一方が０．１ａｔ
％以上の添加物を含むＳＲＯ、他方がＩｒＯxを含んで
形成されている不揮発性半導体記憶装置が提供される。
【００１８】本発明の他の観点によれば、（ａ）絶縁性
表面を有する下地基板上に下部電極を形成する工程と、
（ｂ）前記下部電極上に酸化物強誘電体層を形成する工
程と、（ｃ）前記酸化物強誘電体層上に、スパッタリン
グで第１および第２酸化物上部電極を積層する工程であ
って、前記第１および第２酸化物上部電極の一方を０．
１ａｔ％以上添加物を含ませて密度を増加させたＳＲＯ
セラミクスを含むターゲットを用いてスパッタリング
し、他方をＩｒを含むターゲットを用いてスパッタリン
グする工程とを含む強誘電体キャパシタの製造方法が提
供される。
【００１９】本発明の更に他の観点によれば、絶縁性表
面を有する下地基板と、前記絶縁性表面上に形成された
下部電極と、前記下部電極上に形成された酸化物強誘電
体層と、前記酸化物強誘電体層上面に接して形成された
第１酸化物上部電極と、前記第１酸化物上部電極上に形
成された第２酸化物上部電極と、を有し、前記第１およ
び第２酸化物上部電極の一方が０．１ａｔ％以上の添加
物を含むＣａＲｕＯxまたはＬａＲｕＯx、他方がＩｒＯ
xを含んで形成されている強誘電体キャパシタが提供さ
れる。
【００２０】
【発明の実施の形態】実施例の説明に先立ち、本発明者
等が行なった検討を説明する。
【００２１】図５（Ａ）は、各種ＳＲＯセラミクスター
ゲットの密度を示す。バルクのＳＲＯの密度は６．５ｇ
／ｃｍ3であるが、燒結して形成した化学量論的組成の
ＳＲＯセラミクスターゲットの密度は、たかだか６５％
である。このターゲットをＳＲＯと略記する。
【００２２】高価なＲｕの量を低減するため、Ｓｒを化
学量的組成よりも１０％増加させたＳｒ1.1ＲｕＯx組成
のＳＲＯターゲットを形成した。このターゲットの密度
もたかだか６５％であった。このターゲットをＳ＋ＲＯ
と略記する。ＳＲＯおよびＳ＋ＲＯターゲットは、株式
会社高純度化学研究所（ＫＪＣ）製ターゲットを使用し
た。ＳＲＯのＳｒとＲｕの組成を化学量論的組成から種
々に変更することが可能である。但し、５〜２５％の変
更とすることが好ましい。
【００２３】本発明者等は、ＳＲＯターゲットにＰｂを
添加することを考えた。Ｐｂを添加し、Ｓｒの組成を化
学量的組成から若干減少させたＳｒ0.95Ｐｂ0.1ＲｕＯx
セラミクスターゲットを形成した。このターゲットの密
度は、８０％まで向上した。このターゲットをＳＰＲと
略記する。このターゲットは、真空冶金株式会社（ＶＭ
Ｃ）製ターゲットを使用した。
【００２４】ＰＺＴ系強誘電体は、Ｐｂの組成を過剰に
することにより結晶化を促進することができる。しか
し、Ｐｂはリーク電流の原因ともなる。ＰＺＴ系強誘電
体層にＰｂを拡散させないためにはＳＲＯ層中のＰｂは
少ない方がよい。ただし、ＰＺＴ系強誘電体層を化学気
相堆積（ＣＶＤ）で形成するとＰｂ過剰量を抑えても良
好な結晶化を行なうことができる。ＰＺＴ系強誘電体層
中の過剰Ｐｂ量が少ない場合は、ＳＲＯが多少Ｐｂを含
んでいても、その影響は少ない。
【００２５】ＳＲＯに構成元素以外の添加物Ｐｂを加
え、必要に応じて組成を調整することにより、セラミク
スターゲットの密度を向上することができることが判っ
た。なお、密度を向上できる添加物として、Ｐｂの他、
Ｂｉ，Ｃｕが可能である。添加する量は、すくなくとも
０．１％が必要であろう。本来の特性を維持するために
は、５ａｔ％以下とすることが好ましい。約２ａｔ％以
下とすることがさらに好ましい。
【００２６】これらのターゲットを用い、ＳＲＯ層をス
パッタリングし、その特性を調べた。なお、元素分析は
誘導結合プラズマ原子発光スペクトロスコピー（ＩＣＰ
−ＡＥＳ）とＸ線反射率および蛍光Ｘ線（ＸＲＲ−ＸＲ
Ｆ）で行なった。用いた装置はテクノスＳＭＡＴ２１０
である。
【００２７】（１００）Ｓｉ基板表面に熱酸化膜を形成
し、この熱酸化膜上に、１２インチ径のセラミクスター
ゲットを用いてＳＲＯ膜をスパッタした。スパッタリン
グ条件は、スパッタガスとしてＡｒまたはＡｒ＋Ｏ2の
混合ガスを用い、ターゲット電力は３５０Ｗ、７００
Ｗ、１４００Ｗを用いた。基板温度は室温またはランプ
加熱により３００℃とした。
【００２８】酸化物のスパッタリングは、堆積層中の酸
素が減少する傾向を有する。不足する酸素を補うには、
Ａｒ＋Ｏ2混合ガスを用いたリアクティブスパッタリン
グが有効である。スパッタリング後、酸素を含む雰囲気
中で堆積層をアニールしてもよい。
【００２９】先ず、ＳＲＯターゲットとＳ＋ＲＯターゲ
ットを用いてスパッタしたＳＲＯ膜について説明する。
【００３０】図５（Ｂ）に示すように、堆積膜の組成
は、ほぼターゲットの組成と同等であった。Ｓ＋ＲＯタ
ーゲットを用いると、ターゲット組成に応じて、Ｓｒ／
Ｒｕ比は、約１．１程度と高くなった。堆積速度はター
ゲット電力とほぼ比例する傾向を示す。スパッタガスを
ＡｒからＡｒ＋Ｏ2に変更すると、堆積速度は約半分に
減少する。また、スパッタガスをＡｒ＋Ｏ2とすると、
スパッタリングしたＳＲＯ層の密度が減少した。
【００３１】図５（Ｃ）は、Ｐｂを添加して、密度を向
上させたＳｒ0.95Ｐｂ0.1ＲｕＯx組成のＳＰＲターゲッ
トを用いた時の結果を示す。Ｐｂの添加量は、約２ａｔ
％である。堆積速度は、ＳＲＯターゲット、Ｓ＋ＲＯタ
ーゲットと較べ同等以上であった。ターゲットに添加し
たＰｂは、堆積層中ではその濃度が減少している。ＳＲ
ＯにＰｂを添加すると、ターゲット密度を向上し、かつ
添加したＰｂの影響を低減した堆積層を得ることができ
る。
【００３２】さらに、３００℃に加熱することにより、
堆積層中のＰｂ濃度は明瞭に減少している。加熱によ
り、添加物の影響を更に低減できる。スパッタしたＳＲ
Ｏ層内のＰｂ濃度を減少させるためには、２００℃以上
に加熱することが好ましいであろう。
【００３３】Ｓｒ／Ｒｕ比は、室温の基板にスパッタし
た時には、ほぼターゲット組成に対応する値であるが、
３００℃に加熱すると、Ｓｒ／Ｒｕ比は上昇することが
分かる。スパッタ条件を選択することにより、ほぼ化学
量論的Ｓｒ／Ｒｕ比を得ることが可能であろう。
【００３４】ＳＰＲターゲットは密度を向上することが
できるため、ターゲット寿命を延長することができるで
あろう。Ｂｉ，Ｃｕを添加した場合もターゲット密度を
向上することができる。
【００３５】上述の予備検討により、ＳＲＯターゲット
してＰｂを添加し、密度を向上させたセラミクスターゲ
ットを用いると、ターゲット寿命を延長し、かつ高品質
のＳＲＯ層を成膜できることが分かる。
【００３６】図１（Ａ）〜（Ｃ）は、本発明の実施例に
よる強誘電体キャパシタの製造方法を説明するための概
略断面図およびスパッタ装置の概略平面図である。
【００３７】図１（Ａ）に示すように、Ｓｉ基板１１の
表面に厚さ約３００ｎｍの熱酸化膜１２を形成し、下地
基板１０を作成する。この下地基板１０上に、強誘電体
キャパシタＦｅＣａｐを形成する。強誘電体キャパシタ
の下部電極２０、上部電極４０はスパッタリングを利用
して作成する。
【００３８】図１（Ｂ）に示すように、スパッタリング
装置はロードロック室５１の周囲に３つのスパッタ室５
２、５３、５４を有する。３つのスパッタ室５２、５
３、５４には、ターゲットとしてＩｒターゲット、Ｐｔ
ターゲット、ＳＲＯターゲットを備える。
【００３９】図１（Ｃ）は、各スパッタ室の構成を概略
的に示す。反応室６１の中に対向電極６２、６３が配置
され、上部電極６２の下面上にスパッタリングターゲッ
ト６７が固定される。下部電極６３の上には下地基板６
８が載置される。下部電極６３、上部電極６２間に直流
電源６４から直流電圧が印加される。なお、対向電極６
２、６３間に交流電源６９からＲＦ電力を供給すること
もできる。
【００４０】室温の下地基板１０の上に、先ず厚さ約５
０ｎｍのＩｒＯx層２１を、Ａｒ＋Ｏ2混合ガスを用いた
リアクティブスパッタリングで、堆積する。ＩｒＯx層
成膜後、Ｏ2ガスフロー中で下地基板を４００℃に加熱
し、アニール処理する。
【００４１】次に、厚さ約１５０ｎｍのＰｔ膜２２を、
Ａｒガスを用い、スパッタ電力１ｋＷでＰｔターゲット
からスパッタする。ＩｒＯx層２１とＰｔ層２２との積
層により、下部電極２０が形成される。
【００４２】次に、関東化学株式会社より入手可能なＰ
ＬＣＳＺＴ（１１０／２／５／２／４５／５５）化学溶
液堆積（ＣＳＤ）溶液を用い、Ｐｔ層２２上にＰＺＴ系
高誘電体であるＰＬＣＳＺＴ層３１をスピンコートし、
３５０℃で熱分解した。Ｐｔ層２２上にＰＺＴ系強誘電
体層を形成すると、（１１１）配向を優先的に生じさせ
ることができる。Ｐｔ層とＰＺＴ系強誘電体層との電気
的コンタクトも良好に形成できる。
【００４３】スピンコートと熱分解をさらに２回繰り返
し、ＰＬＣＳＺＴ層３２、３３を積層し、全層厚１３５
ｎｍのＰＬＣＳＺＴ強誘電体層３０を形成する。その
後、形成されたＰＬＣＳＺＴ強誘電体層３０を７００℃
で２分間Ｏ2ガスフロー中でアニールし、結晶化を促進
した。
【００４４】強誘電体層３０の上に、厚さ約１５ｎｍの
ＳＲＯ層４１を、ＳＲＯターゲットからスパッタリング
して形成する。さらにその上に厚さ約７５ｎｍのＩｒＯ
x層４２を、基板温度３００℃でＩｒターゲットからス
パッタリングして形成する。ＰＺＴ系強誘電体層上に酸
化物電極を形成すると、保持電界の増加を低減すること
が可能である。積層構造とすることにより、ＳＲＯの欠
点を補うこともできる。このようにして上部電極４０を
形成する。
【００４５】ＳＲＯ層堆積は、室温または基板を加熱し
て行なうことができる。加熱した基板上にＳＲＯ層をス
パッタリングする場合は加熱温度は８００℃以下とする
ことが好ましい。室温で堆積後、基板を加熱してもよ
い。堆積後加熱する場合、加熱温度は５００〜８００℃
に設定することが好ましい。
【００４６】上記構成において、上部電極、下部電極は
積層で形成されている。上部電極は下部電極と非対称な
構成を有する。上部電極は酸化物導電体層の積層で構成
されている。
【００４７】特性を比較するため、３種類のターゲッ
ト、ＳＲＯ、Ｓ＋ＲＯ、ＳＰＲを用いて、積層酸化物電
極の下側ＳＲＯ層を形成した。また、上部電極として単
層の厚さ７５ｎｍのＩｒＯx層を用いたサンプルも形成
した。
【００４８】ＳＲＯ層は、Ａｒガスを用い、３５０Ｗの
スパッタ電力でＤＣスパッタした。また、スパッタ条件
を変え１０％Ｏ2を含むＡｒ／Ｏ2混合ガスを用い、７０
０Ｗのターゲット電力でＤＣスパッタした。基板温度は
室温と３００℃とを用いた。
【００４９】図２（Ａ）は、作成した強誘電体キャパシ
タの印加電圧に対するスイッチング分極ＱSWを単位μＣ
ｃｍ-2で示す。電圧は１０Ｖまで走査した。図に示すよ
うに３種類のサンプルはほぼ同等のスイッチング分極特
性を示し、低い飽和電圧Ｖ９０を示した。３Ｖの動作電
圧で、高いＱSWを得ることができる。
【００５０】図２（Ｂ）は、繰り返しスイッチングに対
するスイッチング分極ＱSWを示す。３種類のサンプルに
関し、１０9回まで劣化の少ない、良好な繰り返しスイ
ッチング特性が得られた。
【００５１】図３は、これらの結果を含めた実験結果を
まとめて示す表である。ＳＲＯの欄は、ＳＲＯのスパッ
タリング条件、ＩｒＯxの欄はＩｒＯxのスパッタリング
条件を示す。Ｖ９０（１０）は、１０Ｖまで印加した時
の飽和電圧Ｖ９０を示す。Ｑ sw（３Ｖ）は３Ｖでスイッ
チングした時の分極変化量Ｑswを示す。Ｌｅａｋ（５
Ｖ）は、５Ｖ印加時のリーク電流Ａ／ｃｍ2（アンペ
ア）を示す。Ｆａｔ（５Ｖ）は、＋５Ｖ、−５Ｖ交互印
加時の疲労を示す。Ｑ２，Ｑ３はリテンションとインプ
リントを示す。ｒａｔｅは変化率を示し、カッコ内の２
０は２０時間のベーキングを表わす。
【００５２】メモリー保持機能が良好であり、リーク電
流は低く、疲労も少ない。インプリントや経時劣化も少
なかった。
【００５３】図２（Ｃ）は、Ｈ2アニール前後のヒステ
リシス特性を示す。図にはＳＰＲターゲットを用いたサ
ンプルのヒステリシス特性のみを示している。Ｈ2アニ
ール前後においてヒステリシス特性はほとんど変わら
ず、良好な耐Ｈ2特性が得られた。ＳＰＲターゲットを
用い、ＳＲＯターゲットを用いた場合とほぼ同等の電気
的特性を得られることが分かる。
【００５４】このように、ＳＰＲターゲットからスパッ
タしたＳＲＯ層を上部電極に用い、良好な界面を有する
強誘電体キャパシタを作成することができた。また、タ
ーゲート寿命も延長することが出来る。
【００５５】なお、実際に作成したサンプルの上部電極
４０は、第１上部電極４１としてＳＲＯ膜を用い、第２
上部電極４２としてＩｒＯx膜を用いた。この積層順を
逆にしても良好な特性を得ることができる。下部電極と
して、Ｐｔ／ＩｒＯ2の積層電極を用いたが、他の構成
の下部電極を用いることもできる。
【００５６】図４は、上述のような強誘電体キャパシタ
を用いて不揮発性半導体記憶装置を形成した場合の構成
を概略的に示す。
【００５７】強誘電体キャパシタの下部電極、上部電極
に上方から電気的コンタクトを形成した構成例を示す。
図に示すように、ｐ型Ｓｉ基板１１の表面に、酸化シリ
コン等の素子分離領域１２をＬＯＣＯＳまたはシャロー
トレンチアイソレーションにより形成する。活性領域の
表面上に、ゲート絶縁膜、多結晶シリコン層、シリサイ
ド層の積層から形成された絶縁ゲート電極Ｇを作成す
る。ゲート電極Ｇの側壁上にはサイドウオールスペーサ
１３が酸化シリコン等により形成される。ゲート電極両
側には、ｎ型のソース／ドレイン領域Ｓ／Ｄが形成され
る。
【００５８】作成されたトランジスタを覆って、ＳｉＯ
Ｎ層１４が形成される。ＳｉＯＮ層１４は、強誘電体キ
ャパシタ製造プロセスにおける酸化性雰囲気などに対
し、その下方を保護する。保護層１４の上に、酸化シリ
コン層１５が形成され、その表面が平坦化される。
【００５９】酸化シリコン層１５表面上に、上述のよう
な構成を有する下部電極２０、強誘電体層３０、上部電
極４０で形成された強誘電体キャパシタが形成され、そ
の表面が水素遮蔽能を有するＡｌ2Ｏ3層等の遮蔽層４１
で被覆される。Ａｌ2Ｏ3膜４１を覆って、酸化シリコン
層４２が形成され、その表面が平坦化される。
【００６０】酸化シリコン層４２の表面から、シリコン
基板、下部電極に達する開口が形成され、ブランケット
Ｗ層堆積、化学機械研磨（ＣＭＰ）によりＷプラグ２５
が形成される。Ｗ層堆積前にＴｉＮ，ＴａＮ等のバリア
層を堆積することが好ましい。
【００６１】さらに、上部電極を露出する開口を形成し
た後、Ａｌ配線層２６が形成され、パターニングされて
配線２６が形成される。Ａｌ配線２６を覆って酸化シリ
コン層３５が形成され、その表面が平坦化される。酸化
シリコン層３５に接続孔を形成し、Ｗを埋め込んだＷプ
ラグ２７が形成される。酸化シリコン層３５の表面にＡ
ｌ層が形成され、パターニングされて配線２８が形成さ
れる。
【００６２】さらに、酸化シリコン層３６、Ｗプラグ２
９、配線３９が形成され、その表面上にパッド酸化シリ
コン層４４、パッド窒化シリコン層４５が堆積される。
窒化シリコン層４５の上にさらにポリイミド絶縁層４７
が形成される。このようにして、多層配線を有する不揮
発性半導体記憶装置が形成される。
【００６３】図４（Ｂ）は、強誘電体キャパシタの下部
電極に対するコンタクトを下方に形成した構成例を示
す。なお、図４（Ａ）の構成と同様の部分には同一符号
を付し、説明を簡略化する。
【００６４】Ｓｉ基板にＭＯＳトランジスタ構造を形成
し、その表面を覆って酸化シリコン層１５を形成した
後、その上に酸素遮蔽能を有する窒化シリコン等の保護
層１４を形成する。窒化シリコンの保護層１４、酸化シ
リコン層１５を貫通するコンタクト孔をキャパシタ形成
領域に形成した後、例えばＴｉＮ、Ｗの積層によりプラ
グ２４が形成される。このプラグ上に、下部電極２０、
強誘電体層３０、上部電極４０を有する強誘電体キャパ
シタが形成される。強誘電体キャパシタを覆って酸化シ
リコン層４２が形成され、その表面が平坦化される。酸
化シリコン層４２から上部電極４０およびソース／ドレ
イン領域Ｓ／Ｄに達する接続孔が形成され、上述同様の
構成を有するＴｉＮ／Ｗプラグ２５が形成される。さら
にその表面にＡｌ配線２６が形成され、酸化シリコン層
３５で覆われる。
【００６５】以上、実施例に沿って本発明を説明した
が、本発明はこれらに制限されるものではない。積層上
部電極の一方としてＳＲＯ層を用いる場合を説明した
が、ＣａＲｕＯ3およびＬａＲｕＯ3は、ＳｒＲｕＯ3同
様のペロブスカイト型結晶構造を有するＲｕ酸化物であ
る。従って、ＣａＲｕＯx層およびＬａＲｕＯx層を用い
ても、ＳｒＲｕＯx層同様の効果が期待できる。さら
に、ＬａＮｉＯ3または（Ｌａ、Ｓｒ）ＣＯ3、もペロブ
スカイト型結晶構造を有する酸化物であり、同様の効果
が期待できる。
【００６６】強誘電体層として、ＰＺＴ系強誘電体層を
用いる場合を説明したが、他の強誘電体層、特にＢｉＬ
ａＴｉＯx層、（Ｂｉ，Ｓｒ）ＴｉＯx層を用いても同様
の効果が期待できる。
【００６７】下部電極も、上述の構成に限らない。公知
の種々の構成を採用することができる。但し、下部電極
と上部電極とは非対称な構成とすることが好ましい。基
板として半導体基板以外を用いることもできる。
【００６８】その他、種々の変更、改良、組み合わせ等
が可能なことは、当業者に自明であろう。
【００６９】以下、本発明の特徴を付記する。
【００７０】（付記１） 絶縁性表面を有する下地基板
と、前記絶縁性表面上に形成された下部電極と、前記下
部電極上に形成された酸化物強誘電体層と、前記酸化物
強誘電体層上面に接して形成された第１酸化物上部電極
と、前記第一酸化物上部電極上に形成された第２酸化物
上部電極と、を有し、前記第１および第２酸化物上部電
極の一方が０．１ａｔ％以上の添加物を含むＳＲＯ、他
方がＩｒＯxを含んで形成されている強誘電体キャパシ
タ。
【００７１】（付記２） 前記ＳＲＯがＳｒとＲｕに関
し、化学量論的組成からずれた組成を有する付記１記載
の強誘電体キャパシタ。
【００７２】（付記３） 前記添加物が、Ｐｂ、Ｂｉ、
Ｃｕのうちの少なくとも１種を含む付記１又は２記載の
強誘電体キャパシタ。
【００７３】（付記４） 前記酸化物強誘電体層がペロ
ブスカイト構造を有するＰＺＴ系強誘電体で形成され、
前記一方の酸化物上部電極がペロブスカイト構造を有
し、前記他方の酸化物上部電極が正方構造を有する付記
１〜３のいずれか１項に記載の強誘電体キャパシタ。
【００７４】（付記５） 前記酸化物強誘電体層が、Ｐ
ＺＴ系強誘電体、ＢｉＬａＴｉＯ x、（Ｂａ，Ｓｒ）Ｔ
ｉＯxから選ばれた少なくとも１種で形成されている付
記１〜４のいずれか１項記載の強誘電体キャパシタ。
【００７５】（付記６） 絶縁性表面を有する下地基板
と、前記絶縁性表面上に形成された下部電極と、前記下
部電極上に形成された酸化物強誘電体層と、前記酸化物
強誘電体層上面に接して形成された第１酸化物上部電極
と、前記第一酸化物上部電極上に形成された第２酸化物
上部電極と、を有し、前記第１および第２酸化物上部電
極の一方が０．１ａｔ％以上の添加物を含むＣａＲｕＯ
xまたはＬａＲｕＯx、他方がＩｒＯxを含んで形成され
ている強誘電体キャパシタ。
【００７６】（付記７） 絶縁性表面を有する下地基板
と、前記絶縁性表面上に形成された下部電極と、前記下
部電極上に形成された酸化物強誘電体層と、前記酸化物
強誘電体層上面に接して形成された第１酸化物上部電極
と、前記第一酸化物上部電極上に形成された第２酸化物
上部電極と、を有し、前記第１および第２酸化物上部電
極の一方が０．１ａｔ％以上の添加物を含むＬａＮｉＯ
xまたは（Ｌａ、Ｓｒ）ＣＯx、他方がＩｒＯxを含んで
形成されている強誘電体キャパシタ。
【００７７】（付記８） （ａ）絶縁性表面を有する下
地基板上に下部電極を形成する工程と、（ｂ）前記下部
電極上に酸化物強誘電体層を形成する工程と、（ｃ）前
記酸化物強誘電体層上に、スパッタリングで第１および
第２酸化物上部電極を積層する工程であって、前記第１
および第２酸化物上部電極の一方を０．１ａｔ％以上添
加物を含ませて密度を増加させたＳＲＯセラミクスを含
むターゲットを用いてスパッタリングし、他方をＩｒを
含むターゲットを用いてスパッタリングする工程と、を
含む強誘電体キャパシタの製造方法。
【００７８】（付記９） 前記工程（ｂ）が、化学気相
堆積または化学溶液堆積により酸化物強誘電体層を堆積
する付記８記載の強誘電体キャパシタの製造方法。
【００７９】（付記１０） 前記工程（ｂ）が、スパッ
タリング、化学気相堆積、化学溶液堆積のうち少なくと
も１種により酸化物強誘電体層を堆積する付記８記載の
強誘電体キャパシタの製造方法。
【００８０】（付記１１） 前記工程（ｃ）が、下地基
板を加熱して行なわれる付記８〜１０のいずれか１項に
記載の強誘電体キャパシタの製造方法。
【００８１】（付記１２） 前記加熱が８００℃以下の
温度である付記１１記載の誘電体キャパシタの製造方
法。
【００８２】（付記１３） 前記工程（ｃ）が、前記一
方の酸化物上部電極をスパッタリングした後、５００℃
〜８００℃の温度でアニールすることを含む付記８〜１
０のいずれか１項に記載の強誘電体キャパシタの製造方
法。
【００８３】（付記１４） 前記下地基板が、半導体素
子を形成した半導体基板である付記８〜１３のいずれか
１項に記載の強誘電体キャパシタの製造方法。
【００８４】（付記１５） 半導体素子を形成し、表面
に絶縁膜を有する半導体基板と、前記絶縁膜上に形成さ
れた下部電極と、前記下部電極上に形成された酸化物強
誘電体層と、前記酸化物強誘電体層上面に接して形成さ
れた第１酸化物上部電極と、前記第一酸化物上部電極上
に形成された第２酸化物上部電極と、を有し、前記第１
および第２酸化物上部電極の一方が０．１ａｔ％以上の
添加物を含むＳＲＯ、他方がＩｒＯxを含んで形成され
ている不揮発性半導体記憶装置。
【００８５】（付記１６） 前記ＳＲＯがＳｒとＲｕに
関し、化学量論的組成からずれた組成を有する付記１５
記載の不揮発性半導体記憶装置。
【００８６】（付記１７） 前記添加物が、Ｐｂ、Ｂ
ｉ、Ｃｕのうちの少なくとも１種を含む付記１５または
１６記載の不揮発性半導体記憶装置。
【００８７】（付記１８） 前記酸化物強誘電体層がペ
ロブスカイト構造を有するＰＺＴ系強誘電体で形成さ
れ、前記一方の酸化物上部電極がペロブスカイト構造を
有し、前記他方の酸化物上部電極が正方構造を有する付
記１５〜１７のいずれか１項に記載の不揮発性半導体記
憶装置。
【００８８】（付記１９） 半導体素子を形成し、表面
に絶縁膜を有する半導体基板と、前記絶縁膜上に形成さ
れた下部電極と、前記下部電極上に形成された酸化物強
誘電体層と、前記酸化物強誘電体層上面に接して形成さ
れた第１酸化物上部電極と、前記第一酸化物上部電極上
に形成された第２酸化物上部電極と、を有し、前記第１
および第２酸化物上部電極の一方が０．１ａｔ％以上の
添加物を含むＣａＲｕＯxまたはＬａＲｕＯx、他方がＩ
ｒＯxを含んで形成されている不揮発性半導体記憶装
置。
【００８９】（付記２０） 半導体素子を形成し、表面
に絶縁膜を有する半導体基板と、前記絶縁膜上に形成さ
れた下部電極と、前記下部電極上に形成された酸化物強
誘電体層と、前記酸化物強誘電体層上面に接して形成さ
れた第１酸化物上部電極と、前記第一酸化物上部電極上
に形成された第２酸化物上部電極と、を有し、前記第１
および第２酸化物上部電極の一方が０．１ａｔ％以上の
添加物を含むＬａＮｉＯxまたは（Ｌａ、Ｓｒ）ＣＯx、
他方がＩｒＯxを含んで形成されている不揮発性半導体
記憶装置。
【００９０】
【発明の効果】特性の優れた不揮発性半導体記憶装置
が、効率的に製造できる。ＳＲＯ層をスパッタリングす
るためのターゲットの寿命を長くすることができる。強
誘電体キャパシタの製造原価を低減することができる。
【図面の簡単な説明】
【図１】 本発明の実施例による強誘電体キャパシタ製
造方法を説明するための概略断面図、概略平面図であ
る。
【図２】 作成した強誘電体キャパシタの特性を示すグ
ラフである。
【図３】 作成した強誘電体キャパシタの特性を示す表
である。
【図４】 強誘電体キャパシタを有する不揮発性半導体
記憶装置の構成を示す断面図である。
【図５】 予備実験の結果を示す表である。
【符号の説明】
１１ Ｓｉ基板 １２ 酸化シリコン層 ２１ 第１下部電極 ２２ 第２下部電極 ３０ 強誘電体層 ３１、３２、３３ 単位強誘電体層 ４０ 上部電極 ４１ 第１上部電極 ４２ 第２上部電極 ５１ ロードロックチャンバ ５２、５３、５４ スパッタリング室 ６１ 反応室 ６２、６３ 対向電極 ６４ 直流電源 ６７ スパッタリングターゲット ６８ 下地基板 ６９ 交流電源
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F058 BA11 BD05 BF46 BH01 BJ04 5F083 FR02 JA02 JA05 JA14 JA15 JA17 JA39 JA40 JA43 JA45 MA05 MA19 NA01 PR22 PR23 PR33

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性表面を有する下地基板と、 前記絶縁性表面上に形成された下部電極と、 前記下部電極上に形成された酸化物強誘電体層と、 前記酸化物強誘電体層上面に接して形成された第１酸化
    物上部電極と、 前記第一酸化物上部電極上に形成された第２酸化物上部
    電極と、を有し、前記第１および第２酸化物上部電極の
    一方が０．１ａｔ％以上の添加物を含むＳＲＯ、他方が
    ＩｒＯxを含んで形成されている強誘電体キャパシタ。
  2. 【請求項２】 前記ＳＲＯがＳｒとＲｕに関し、化学量
    論的組成からずれた組成を有する請求項１記載の強誘電
    体キャパシタ。
  3. 【請求項３】 前記添加物が、Ｐｂ、Ｂｉ、Ｃｕのうち
    の少なくとも１種を含む請求項１又は２記載の強誘電体
    キャパシタ。
  4. 【請求項４】 前記酸化物強誘電体層がペロブスカイト
    構造を有するＰＺＴ系強誘電体で形成され、前記一方の
    酸化物上部電極がペロブスカイト構造を有し、 前記他方の酸化物上部電極が正方構造を有する請求項１
    〜３のいずれか１項に記載の強誘電体キャパシタ。
  5. 【請求項５】 絶縁性表面を有する下地基板と、 前記絶縁性表面上に形成された下部電極と、 前記下部電極上に形成された酸化物強誘電体層と、 前記酸化物強誘電体層上面に接して形成された第１酸化
    物上部電極と、 前記第一酸化物上部電極上に形成された第２酸化物上部
    電極と、を有し、前記第１および第２酸化物上部電極の
    一方が０．１ａｔ％以上の添加物を含むＣａＲｕＯxま
    たはＬａＲｕＯx、他方がＩｒＯxを含んで形成されてい
    る強誘電体キャパシタ。
  6. 【請求項６】 （ａ）絶縁性表面を有する下地基板上に
    下部電極を形成する工程と、 （ｂ）前記下部電極上に酸化物強誘電体層を形成する工
    程と、 （ｃ）前記酸化物強誘電体層上に、スパッタリングで第
    １および第２酸化物上部電極を積層する工程であって、
    前記第１および第２酸化物上部電極の一方を０．１ａｔ
    ％以上添加物を含ませて密度を増加させたＳＲＯセラミ
    クスを含むターゲットを用いてスパッタリングし、他方
    をＩｒを含むターゲットを用いてスパッタリングする工
    程と、を含む強誘電体キャパシタの製造方法。
  7. 【請求項７】 前記工程（ｂ）が、化学気相堆積または
    化学溶液堆積により酸化物強誘電体層を堆積する請求項
    ６記載の強誘電体キャパシタの製造方法。
  8. 【請求項８】 前記工程（ｃ）が、下地基板を加熱して
    行なわれる請求項６または７記載の強誘電体キャパシタ
    の製造方法。
  9. 【請求項９】 前記工程（ｃ）が、前記一方の酸化物上
    部電極をスパッタリングした後、５００℃〜８００℃の
    温度でアニールすることを含む請求項６または７記載の
    強誘電体キャパシタの製造方法。
  10. 【請求項１０】 前記下地基板が、半導体素子を形成し
    た半導体基板である請求項６〜９のいずれか１項に記載
    の強誘電体キャパシタの製造方法。
JP2001369854A 2001-12-04 2001-12-04 強誘電体キャパシタの製造方法およびターゲット Expired - Fee Related JP4011334B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001369854A JP4011334B2 (ja) 2001-12-04 2001-12-04 強誘電体キャパシタの製造方法およびターゲット
US10/123,225 US6649954B2 (en) 2001-12-04 2002-04-17 Ferroelectric capacitor having upper electrode lamination
EP02008262A EP1318548A3 (en) 2001-12-04 2002-04-19 Ferroelectric capacitor having upper electrode lamination and manufacure thereof
KR1020020076134A KR100856661B1 (ko) 2001-12-04 2002-12-03 강유전체 캐패시터 및 그 제조 방법
US10/631,820 US6890769B2 (en) 2001-12-04 2003-08-01 Ferroelectric capacitor having upper electrode lamination and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001369854A JP4011334B2 (ja) 2001-12-04 2001-12-04 強誘電体キャパシタの製造方法およびターゲット

Publications (2)

Publication Number Publication Date
JP2003174146A true JP2003174146A (ja) 2003-06-20
JP4011334B2 JP4011334B2 (ja) 2007-11-21

Family

ID=19179174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001369854A Expired - Fee Related JP4011334B2 (ja) 2001-12-04 2001-12-04 強誘電体キャパシタの製造方法およびターゲット

Country Status (4)

Country Link
US (2) US6649954B2 (ja)
EP (1) EP1318548A3 (ja)
JP (1) JP4011334B2 (ja)
KR (1) KR100856661B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302976A (ja) * 2005-04-15 2006-11-02 Toshiba Corp 半導体装置及びその製造方法
US7456456B2 (en) 2004-06-10 2008-11-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7755125B2 (en) 2006-08-10 2010-07-13 Fujitsu Microelectronics Limited Semiconductor device including ferroelectric capacitor
US7969008B2 (en) 2005-12-27 2011-06-28 Fujitsu Semiconductor Limited Semiconductor device with improved pads
JP2012009774A (ja) * 2010-06-28 2012-01-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2014520404A (ja) * 2011-06-20 2014-08-21 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 高誘電率ペロブスカイト材料ならびにその作製および使用方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048738A (en) * 1997-03-07 2000-04-11 Sharp Laboratories Of America, Inc. Method of making ferroelectric memory cell for VLSI RAM array
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP2004079675A (ja) * 2002-08-13 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
US20040145002A1 (en) * 2002-11-13 2004-07-29 Chin-Lin Liu Method of fabricating a ferroelectric capacitor and a ferroelectric capacitor produced by the method
US6927074B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Asymmetric memory cell
US6839220B1 (en) * 2003-07-18 2005-01-04 Infineon Technologies Ag Multi-layer barrier allowing recovery anneal for ferroelectric capacitors
US20050019960A1 (en) * 2003-07-25 2005-01-27 Moon-Sook Lee Method and apparatus for forming a ferroelectric layer
RU2266585C2 (ru) * 2003-08-19 2005-12-20 Займидорога Олег Антонович Электрический конденсатор
JP2005183842A (ja) * 2003-12-22 2005-07-07 Fujitsu Ltd 半導体装置の製造方法
US20060037704A1 (en) * 2004-07-30 2006-02-23 Tokyo Electron Limited Plasma Processing apparatus and method
JP2006073648A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置及びその製造方法
KR100718267B1 (ko) * 2005-03-23 2007-05-14 삼성전자주식회사 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
JP2006278942A (ja) * 2005-03-30 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2006302975A (ja) * 2005-04-15 2006-11-02 Toshiba Corp 半導体装置及びその製造方法
US20060287672A1 (en) * 2005-06-15 2006-12-21 Western Clinical Engineering Ltd. Tourniquet cuff with improved pneumatic passageway
KR100729231B1 (ko) * 2005-08-03 2007-06-15 삼성전자주식회사 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
KR101100427B1 (ko) * 2005-08-24 2011-12-30 삼성전자주식회사 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법
JP2007088147A (ja) * 2005-09-21 2007-04-05 Toshiba Corp 半導体装置およびその製造方法
KR100703027B1 (ko) 2005-09-26 2007-04-06 삼성전자주식회사 리세스 게이트 형성 방법
KR100659148B1 (ko) * 2005-10-05 2006-12-19 삼성전자주식회사 플라스마 도핑 방법 및 이를 수행하기 위한 플라스마 도핑장치
CN101326634B (zh) * 2005-12-08 2011-06-01 富士通半导体股份有限公司 半导体器件
JP2007184442A (ja) * 2006-01-10 2007-07-19 Matsushita Electric Ind Co Ltd 強誘電体キャパシタ
JP4553143B2 (ja) * 2006-02-24 2010-09-29 セイコーエプソン株式会社 圧電アクチュエータの製造方法、インクジェット式記録ヘッド
JP4596167B2 (ja) * 2006-02-24 2010-12-08 セイコーエプソン株式会社 キャパシタの製造方法
US8138445B2 (en) * 2006-03-30 2012-03-20 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
CN101617399B (zh) * 2007-02-27 2011-05-18 富士通半导体股份有限公司 半导体存储器件及其制造、测试方法、封装树脂形成方法
US20080204970A1 (en) * 2007-02-28 2008-08-28 Uchicago Argonne, Llc Transparent oxide capacitor structures
US7592273B2 (en) * 2007-04-19 2009-09-22 Freescale Semiconductor, Inc. Semiconductor device with hydrogen barrier and method therefor
US7812425B2 (en) * 2007-10-05 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor device with lower capacitor electrode that includes islands of conductive oxide films arranged on a noble metal film
KR101106264B1 (ko) * 2009-07-16 2012-01-18 전함석 스케이트
JP5811728B2 (ja) 2011-09-16 2015-11-11 株式会社リコー 電気−機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置
US9012966B2 (en) * 2012-11-21 2015-04-21 Qualcomm Incorporated Capacitor using middle of line (MOL) conductive layers
CN104419895B (zh) * 2013-09-09 2016-11-16 中国科学院上海硅酸盐研究所 低温下制备具有高度(001)择优取向的钌酸锶薄膜的方法
KR20160006028A (ko) * 2014-07-08 2016-01-18 삼성전자주식회사 저항 변화 메모리 장치
US11758737B2 (en) * 2020-05-28 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of forming the same
US11665909B2 (en) * 2020-07-23 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. FeRAM with laminated ferroelectric film and method forming same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171110A (ja) 1989-11-30 1991-07-24 Minolta Camera Co Ltd レーザビーム走査光学装置
JPH0563205A (ja) * 1991-09-03 1993-03-12 Sharp Corp 半導体装置
JP3171110B2 (ja) 1996-06-19 2001-05-28 ソニー株式会社 強誘電体キャパシタ構造の製造方法
JPH1114541A (ja) * 1997-06-24 1999-01-22 Kobe Steel Ltd Ｃｒ濃度計
JPH11195768A (ja) * 1997-10-22 1999-07-21 Fujitsu Ltd ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
JP3468706B2 (ja) 1998-09-17 2003-11-17 富士通株式会社 半導体装置およびその製造方法
JP3249496B2 (ja) 1998-11-10 2002-01-21 株式会社東芝 半導体装置及び半導体装置の製造方法
JP3745553B2 (ja) 1999-03-04 2006-02-15 富士通株式会社 強誘電体キャパシタ、半導体装置の製造方法
JP2000349246A (ja) 1999-06-04 2000-12-15 Hitachi Ltd 誘電体素子
JP2001144264A (ja) 1999-11-12 2001-05-25 Fujitsu Ltd 導電性酸化物電極を用いた誘電体薄膜キャパシタ
JP4416230B2 (ja) 1999-11-12 2010-02-17 富士通株式会社 電子装置の製造方法
JP2001196547A (ja) 2000-01-12 2001-07-19 Fujitsu Ltd 半導体装置
US20020117700A1 (en) * 2001-02-28 2002-08-29 Glex Fox Amorphous iridium oxide barrier layer and electrodes in ferroelectric capacitors

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456456B2 (en) 2004-06-10 2008-11-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2006302976A (ja) * 2005-04-15 2006-11-02 Toshiba Corp 半導体装置及びその製造方法
US7465628B2 (en) 2005-04-15 2008-12-16 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US7969008B2 (en) 2005-12-27 2011-06-28 Fujitsu Semiconductor Limited Semiconductor device with improved pads
US7755125B2 (en) 2006-08-10 2010-07-13 Fujitsu Microelectronics Limited Semiconductor device including ferroelectric capacitor
US7884406B2 (en) 2006-08-10 2011-02-08 Fujitsu Semiconductor Limited Semiconductor device including ferroelectric capacitor
US8236643B2 (en) 2006-08-10 2012-08-07 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device including ferroelectric capacitor
JP2012009774A (ja) * 2010-06-28 2012-01-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2014520404A (ja) * 2011-06-20 2014-08-21 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 高誘電率ペロブスカイト材料ならびにその作製および使用方法

Also Published As

Publication number Publication date
US20040023417A1 (en) 2004-02-05
US6649954B2 (en) 2003-11-18
EP1318548A2 (en) 2003-06-11
KR20030045631A (ko) 2003-06-11
JP4011334B2 (ja) 2007-11-21
US6890769B2 (en) 2005-05-10
US20030102500A1 (en) 2003-06-05
KR100856661B1 (ko) 2008-09-04
EP1318548A3 (en) 2005-05-11

Similar Documents

Publication Publication Date Title
JP4011334B2 (ja) 強誘電体キャパシタの製造方法およびターゲット
US6589839B1 (en) Dielectric cure for reducing oxygen vacancies
US6351006B1 (en) Ferroelectric capacitor with means to prevent deterioration
JP3211809B2 (ja) 半導体記憶装置およびその製造方法
US6608383B2 (en) Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers
JP4160638B2 (ja) 半導体装置
KR100430324B1 (ko) 커패시터 전극 구조물
CN1255751A (zh) 带有掺氧保护层的铁电集成电路及其制备方法
JP5672832B2 (ja) 半導体装置とその製造方法
US6392265B2 (en) Semiconductor device
JP2002176149A (ja) 半導体記憶素子およびその製造方法
KR101084408B1 (ko) 반도체 장치 및 그 제조방법
JP3419665B2 (ja) 半導体装置の製造方法
US20080123243A1 (en) Ferroelectric capacitor
KR20020016345A (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
JPH09246496A (ja) 誘電体薄膜形成方法及びこれを用いた半導体装置の製造方法
EP1363317A2 (en) Ferroelectric capacitor, method of manufacturing same, and semiconductor memory device
JP3543916B2 (ja) 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法
JPH11233734A (ja) 半導体メモリ素子及びその製造方法
JP4109304B2 (ja) 半導体装置およびその製造方法
US6884674B2 (en) Method for fabricating a semiconductor device including a capacitance insulating film having a perovskite structure
JP4805775B2 (ja) イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法
KR100288688B1 (ko) 반도체메모리소자의제조방법
JP2018010934A (ja) 半導体装置及びその製造方法
JP5401779B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees