JPH11195768A - ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ - Google Patents

ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ

Info

Publication number
JPH11195768A
JPH11195768A JP10293698A JP29369898A JPH11195768A JP H11195768 A JPH11195768 A JP H11195768A JP 10293698 A JP10293698 A JP 10293698A JP 29369898 A JP29369898 A JP 29369898A JP H11195768 A JPH11195768 A JP H11195768A
Authority
JP
Japan
Prior art keywords
film
srruo
electronic device
conductive oxide
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10293698A
Other languages
English (en)
Inventor
Mitsushi Fujiki
充司 藤木
Jeffrey Scott Cross
ジェフリー スコット クロス
Mineharu Tsukada
峰春 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10293698A priority Critical patent/JPH11195768A/ja
Priority to US09/175,977 priority patent/US6194228B1/en
Priority to KR10-1998-0044312A priority patent/KR100329533B1/ko
Publication of JPH11195768A publication Critical patent/JPH11195768A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6544—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials to change the morphology of the insulating materials, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/69398—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ペロブスカイト型酸化物膜を含む電子装置と
その製造方法及び強誘電体キャパシタに関し、量産に適
したペロブスカイト型酸化物膜を含む電子装置またはそ
の製造方法を提供する。 【解決手段】 第１の温度の下地表面上に、減圧雰囲気
下でペロブスカイト型の第１の導電性酸化物膜を形成す
る工程と、前記第１の温度より高い第２の温度、かつ酸
素を含む酸化性雰囲気中で前記第１の導電性酸化物膜の
熱処理を行う工程とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ペロブスカイト型
酸化物膜を含む電子装置とその製造方法及び強誘電体キ
ャパシタに関する。
【０００２】現在、コンピュータの主記憶装置は、規模
の大小を問わず、ダイナミックＲＡＭ（ＤＲＡＭ）やス
タティックＲＡＭ（ＳＲＡＭ）等の揮発性メモリによっ
て構成されている。揮発性メモリは、電源を供給してい
る期間のみデータを保持することができ、電源の供給を
停止すると記憶されているデータは消失してしまう。こ
れに対し、自由に書換えが可能で、かつ電源の供給を停
止してもデータが消失しない不揮発性メモリとして、強
誘電体を用いたＦｅＲＡＭが注目されている。ＦｅＲＡ
Ｍは、不揮発性メモリであることに加えて、電力消費量
が少なく、高集積化が可能であるという長所を有する。
さらに、書換え可能回数の飛躍的な向上により、既存の
メモリの置き換え、あるいはＩＣカード等の新たな分野
での応用が期待されている。
【０００３】
【従来の技術】ＦｅＲＡＭを構成する強誘電体キャパシ
タは、強誘電体膜の上下を白金（Ｐｔ）等の電極で挟ん
だ構造を有する。強誘電体膜には、残留分極が大きく、
抗電界の小さい角形比に優れたヒステリシスを持ち、１
０12回以上の繰り返しパルスを加えても分極が劣化しな
い優れた疲労特性を有することが要求される。
【０００４】また、強誘電体キャパシタを形成した時に
キャパシタ電極間にリーク電流が流れない優れた電流リ
ーク特性を有することが望まれる。リーク電流が流れる
と、ヒステリシスが劣化する。さらに、強誘電体キャパ
シタに分極を生じさせたまま、昇温状態で保持してもヒ
ステリシス特性がずれない優れたインプリント特性が望
まれる。
【０００５】強誘電体キャパシタに適した強誘電体材料
としてチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）
Ｏ3 ）（以下、ＰＺＴと記す。）が知られている。ＰＺ
Ｔは、常温でも比較的大きな残留分極を示し、キュリー
温度も動作温度に対して十分高い。しかし、Ｐｔ／ＰＺ
Ｔ／Ｐｔの積層構造を有する強誘電体キャパシタにおい
ては、印加する繰り返しパルスが１０6 回以上になる
と、残留分極が低下するいわゆる膜疲労が起こり、信頼
性の点で十分とはいえない。
【０００６】膜疲労の生じにくい構造として、Ｐｔの代
わりにＳｒＲｕＯ3 （ＳＲＯ）等の導電性酸化物電極を
用いたＦｅＲＡＭが注目されている。これら導電性酸化
物電極は、Ｐｂ等に対する拡散バリア性に優れ、さらに
強誘電体材料の酸素欠損を防止することができる。この
ため、強誘電体膜の疲労を抑制することができる。
【０００７】電極材料としてＳＲＯを用いた強誘電体キ
ャパシタに関して、米国アルゴンヌ国立研究所及びテキ
サスインスツルメンツ（ＴＩ）社から研究結果が報告さ
れている。米国アルゴンヌ国立研究所の例では、基板と
してＳｒＴｉＯ3 単結晶を用いているため、量産性に乏
しい。また、ＴＩ社の例では、高温スパッタリングによ
り堆積したＳＲＯ膜上に、ゾル−ゲル法を用いてＰＺＴ
膜を堆積している。しかし、印加電圧を３Ｖとしたとき
の残留分極が１４．３μＣ／ｃｍ2 と小さく、ＰＺＴ膜
の微構造の制御も十分ではない。
【０００８】
【発明が解決しようとする課題】上記ＴＩ社の例では、
ＳＲＯ膜を高温スパッタリングにより堆積している。ス
パッタリング時に基板を加熱すると、結晶配向した多結
晶の膜を得ることができるが、減圧中での成膜であるた
め、酸素欠陥を生じやすく、結晶性の点で問題がある。
【０００９】基板が大口径になると、基板全面を均一に
加熱することが困難となり、全面にわたって良質なＳＲ
Ｏ膜を形成することが困難となることが予想される。
【００１０】ＳＲＯは導電性の酸化物であるが、抵抗値
が３５０μΩｃｍであり、Ｐｔの抵抗値１１μΩｃｍと
比較すると若干高く、ＳｉやＷでプラグを形成する際に
密着層として用いるＴｉ1-x Ａｌx Ｎとオーミックコン
タクトを取りにくい。従って抵抗値を下げることが望ま
れる。
【００１１】本発明の目的は、量産に適したペロブスカ
イト型酸化物膜を含む電子装置またはその製造方法を提
供することである。
【００１２】
【課題を解決するための手段】本発明の一観点による
と、主表面を有する下地基板の該主表面上に、積極的な
基板加熱を行うことなく、スパッタリングによりアモル
ファスのＳｒＲｕＯ3 膜を形成する工程と、前記アモル
ファスのＳｒＲｕＯ3 膜を、ＳｒＲｕＯ3 が結晶化する
温度で熱処理し、該ＳｒＲｕＯ3 膜を多結晶化する工程
と、多結晶化した前記ＳｒＲｕＯ3 膜の上に、ゾル−ゲ
ル法によりＰｂ（Ｚｒ，Ｔｉ）Ｏ3 膜を形成する工程
と、前記Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 膜を、Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 が結晶化する温度で熱処理し、該Ｐｂ（Ｚｒ，
Ｔｉ）Ｏ3 膜を多結晶化する工程とを有するＰＺＴ薄膜
を含む積層構造の作製方法が提供される。
【００１３】Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 膜の上に上部電極
を形成すると、ＳｒＲｕＯ3 ／Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3
／上部電極が積層された強誘電体キャパシタが得られ
る。ＳｒＲｕＯ3 膜の成膜時に基板加熱を行わないた
め、酸素欠陥を制御しやすい。また、大口径の基板の使
用に適し、量産性に優れる。
【００１４】本発明の他の観点によると、ＳｉＯ2 が表
出した主表面を有する下地基板と、前記下地基板の主表
面上に形成され、該主表面と上層との接着力を高めるた
めの接着層と、前記接着層の上に形成されたＰｔ膜と、
前記Ｐｔ膜の上に形成された下部ＳｒＲｕＯ3 膜と、前
記下部ＳｒＲｕＯ3 の上に形成されたＰｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 膜と、前記Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 の上に形成
された上部ＳｒＲｕＯ3膜とを有する電子装置が提供さ
れる。
【００１５】Ｐｔ膜が拡散防止層として作用し、ＳｒＲ
ｕＯ3 とＳｉＯ2 との相互反応が抑制される。
【００１６】本発明のさらに他の観点によれば、第１の
温度の下地表面上に、減圧雰囲気下でペロブスカイト型
の第１の導電性酸化物膜を形成する工程と、前記第１の
温度より高い第２の温度、かつ酸素を含む酸化性雰囲気
中で前記第１の導電性酸化物膜の熱処理を行う工程とを
有する電子装置の製造方法が提供される。
【００１７】減圧雰囲気下でのペロブスカイト型導電性
酸化膜の成膜により、酸素欠損が生じても、その後のよ
り高温、酸素を含む酸化性雰囲気中での熱処理により酸
素欠損は減少する。
【００１８】本発明のさらに他の観点によれば、Ｒｕを
含むペロブスカイト型導電性酸化物で形成された下部電
極と、前記下部電極上に、化学量論組成を有するＰｂを
含むペロブスカイト型誘電体酸化物で形成された第１誘
電体膜と、前記第１誘電体膜上に、過剰Ｐｂを含む前記
ペロブスカイト型誘電体酸化物で形成された第２誘電体
膜と、前記第２誘電体膜上に、Ｒｕを含むペロブスカイ
ト型導電性酸化物で形成された上部電極とを有するキャ
パシタが提供される。
【００１９】
【発明の実施の形態】図１は、本発明の実施例による方
法で作製した強誘電体キャパシタの断面図を示す。以
下、この強誘電体キャパシタの作製方法を説明する。
【００２０】たとえば、シリコン基板１の表面を熱酸化
し、ＳｉＯ2 膜２を形成する。ＳｉＯ2 膜２の上に、Ｔ
ｉターゲットをＡｒ雰囲気中でスパッタリングすること
により、厚さ約１０ｎｍ〜２０ｎｍのＴｉ膜３を形成す
る。Ｔｉ膜３の上に、ＰｔターゲットをＡｒ雰囲気中で
スパッタリングすることにより、厚さ約８０ｎｍ〜９０
ｎｍの下部Ｐｔ膜４を形成する。
【００２１】下部Ｐｔ膜４の上に、ＲＦマグネトロンス
パッタリングにより、厚さ５ｎｍ〜１００ｎｍ、好まし
くは厚さ約８０ｎｍ〜９０ｎｍの下部ＳＲＯ膜５を形成
する。ＳＲＯ膜５の形成は、例えば、容量２０リットル
程度のスパッタリング装置を用い、スパッタガスとして
Ａｒ、ターゲットとしてＳｒ1.2 ＲｕＯ3 （ＳＲＯ）の
焼結体を用い、印加ＲＦ電力を１２０Ｗ、Ａｒガス流量
を３０ｓｃｃｍ、ガス圧を１０ｍＴｏｒｒとして行う。
【００２２】ターゲットＳＲＯの組成Ｓｒ1.2 ＲｕＯ3
は、化学量論組成Ｓｒ1 Ｒｕ1 Ｏ3と較べ、Ｓｒリッチ
の（過剰なＳｒを含む）組成である。現在のスパッタリ
ング技術では、正確に化学量論組成のＳＲＯ膜を作成す
ることは容易ではない。ＳＲＯがＲｕリッチになると、
Ｒｕの拡散が生じ易くなり、近傍の絶縁膜の絶縁性劣化
し易い。Ｓｒリッチの組成にすることにより、Ｒｕの拡
散を低減できる。但し、重要なことはＲｕリッチのＳＲ
Ｏ膜の形成を避けることであり、形成されるＳＲＯ膜は
化学量論組成であってもよい。技術の進歩により、正確
に化学量論組成のＳＲＯ膜を作成できるようになった場
合は、意図的に化学量論組成のＳＲＯ膜を形成してもよ
い。
【００２３】スパッタリングにおいて、基板の積極的な
加熱は行わない。しかし、成膜中の基板温度は、プラズ
マに晒されることにより、約１００℃程度になっている
ものと思われる。なお、基板ホルダに冷却水を流して積
極的に冷却し、基板温度を室温程度に維持しておいても
よい。他の冷却手段を用いてもよい。
【００２４】積極的な基板加熱を行わないで成膜したＳ
ＲＯ膜はアモルファス状態となる。アモルファスのＳＲ
Ｏ膜を、酸素を含む酸化性雰囲気中で、例えばランプア
ニール等により熱処理して結晶化させる。この熱処理
は、例えば、容積２０リットル程度のアニール装置内に
酸素を５リットル／分程度流し、昇温速度１℃／秒で６
００℃まで昇温し、６００℃の温度を３０分間維持し、
３０分かけて２００℃まで降温させ、その後自然冷却す
ることにより行う。
【００２５】この熱処理により、アモルファスのＳＲＯ
膜を多結晶化することができる。昇温温度、昇温状態の
維持時間は、この例に限らない。たとえば１００℃／秒
の昇温温度で６００℃まで昇温し、６００℃の温度を２
分間維持してもよい。アニール温度も６００℃に限らな
い。
【００２６】多結晶化したＳＲＯ膜５の上に、ゾル−ゲ
ル法により、厚さ約３００ｎｍのＰＺＴ膜６を形成す
る。まず、ＰｂとＺｒとＴｉとのモル組成比が１１０：
５２：４８となるように調整された有機金属化合物（ゾ
ルゲル溶液）を準備する。ＰＺＴの化学量論組成に対し
てＰｂリッチの組成である。ＰｂリッチのＰＺＴは、後
述するように、パイロクロア相の発生を防止し、テトラ
ゴナル相のペロブスカイトを形成するのに有効である。
【００２７】この有機金属化合物をＳＲＯ膜５の上にス
ピン塗布する。例えば、回転数５００ｒｐｍで３秒間、
その後回転数を２０００ｒｐｍとして１５秒間、スピン
塗布する。基板温度４７０℃で５分間の熱処理を行い、
有機金属の熱分解を行う。このスピン塗布と熱分解とを
６回繰り返すことにより、結晶化後のＰＺＴ膜の膜厚が
３００ｎｍ程度となるＰＺＴ膜が得られる。
【００２８】スピン塗布と熱分解との繰り返しにより得
られたＰＺＴ膜を、酸素を含む酸化性雰囲気中で、例え
ばランプアニール等により熱処理して結晶化させる。こ
の熱処理は、例えば、容積２０リットル程度のアニール
装置内に酸素を５リットル／分程度流し、昇温速度１℃
／秒で６５０℃まで昇温し、６５０℃の温度を３０分間
維持し、３０分かけて２００℃まで降温させ、その後自
然冷却することにより行う。
【００２９】この熱処理により、多結晶ＰＺＴ膜６を得
ることができる。昇温温度、昇温状態の維持時間はこの
例に限らない。たとえば１００℃／秒、２分間に設定し
てもよい。
【００３０】多結晶化したＰＺＴ膜６の上に、厚さ５ｎ
ｍ〜１００ｎｍ、好ましくは厚さ約８０〜９０ｎｍの上
部ＳＲＯ膜７と厚さ約８０ｎｍ〜９０ｎｍの上部Ｐｔ膜
８をスパッタリングにより形成する。これらのスパッタ
リングの条件は、それぞれ下部ＳＲＯ膜２及び下部Ｐｔ
膜４の形成時のスパッタリング条件と同様である。な
お、このスパッタリングによる成膜は、直径５００μｍ
の貫通孔が設けられたマスクを通して行う。従って、直
径約５００μｍの円形の領域上にのみ、上部ＳＲＯ膜７
と上部Ｐｔ膜８が形成される。
【００３１】上部Ｐｔ膜８の形成後、上部ＳＲＯ膜７の
結晶化のための熱処理を行う。この熱処理は、下部ＳＲ
Ｏ膜５の結晶化時の熱処理と同様の条件で行う。
【００３２】上部ＳＲＯ膜７、上部Ｐｔ膜８及びその周
辺をレジストパターンで覆い、ＰＺＴ膜６を弗酸を用い
てエッチングし、下部ＳＲＯ膜５の一部を露出させる。
このようにして、ＳＲＯ／ＰＺＴ／ＳＲＯ構造の強誘電
体キャパシタが得られる。
【００３３】上記実施例では、ＳＲＯ膜５及び７のスパ
ッタリングによる成膜時に積極的な基板加熱を行わな
い。ＳＲＯ膜５及び７は、その後の結晶化熱処理により
結晶化する。
【００３４】また、スパッタリング装置内で大口径の基
板を均一に加熱することは困難である。これに対し、成
膜後にランプアニール等により基板を均一に加熱するこ
とは比較的容易である。このため、上記実施例は、大口
径の基板を用いた製造に適し、量産性に優れる。なお、
ランプアニールの代わりに、電気炉を用いて加熱しても
よい。
【００３５】図１に示すＴｉ膜３は、ＳｉＯ2 膜２と下
部Ｐｔ膜４の密着性を高めるための層である。また下部
Ｐｔ膜４は、下部ＳＲＯ膜５とＳｉＯ2 膜２との相互反
応を防止するための拡散防止層として作用する。
【００３６】上記実施例により得られたＰＺＴ膜６の結
晶性を、Ｘ線回折により評価したところ、パウダーパタ
ーンと同等の結果が得られ、ランダム配向になっている
ことがわかった。また、ＰＺＴ膜６の表面を原子間力顕
微鏡で観察したところ、一部ロゼッタが観測され、２０
０ｎｍ程度の大きな粒子と５０ｎｍ程度の小さな粒子が
混在した微構造を有することがわかった。小さな粒子は
パイロクロア相と思われる。
【００３７】図２は、図１に示すキャパシタのリーク電
流の電圧依存性を示す。横軸は電圧を単位Ｖで表し、縦
軸はリーク電流を単位Ａ／ｃｍ2 で表す。印加電圧５Ｖ
におけるリーク電流が１０-6Ａ／ｃｍ2 以下であり、良
好な特性が得られた。なお、電圧０〜−４Ｖの範囲の電
流は、電圧印加前に蓄積されていた電荷の放電によるも
のである。
【００３８】このキャパシタＰＺＴ膜の電気分極は、印
加電圧が１０Ｖ程度の領域でほぼ飽和した。分極反転特
性（ＱSW−Ｖ特性）を評価したところ、飽和分極の９０
％に達する電圧（Ｖ90）は約３．５Ｖであり、比較的低
電圧であった。
【００３９】図３は、図１に示すキャパシタの疲労試験
の結果を示す。疲労試験は、キャパシタに波高値５Ｖの
電圧を印加し、その極性を１０ｋＨｚで反転させること
によって行った。図３の横軸は印加パルスの回数（０Ｖ
から＋５Ｖまたは−５Ｖに変化させ、再び０Ｖに戻す動
作を１回とする）を表し、縦軸は、電気分極を単位μＣ
／ｃｍ2 で表す。図中の記号●及び□は、それぞれ＋５
Ｖ及び−５Ｖを印加したときの電気分極を示す。
【００４０】図３に示すように、印加パルス回数を１×
１０8 回としても、電気分極の大きさはほとんど低下し
なかった。この評価結果から、印加パルス回数を１×１
０12回としても、十分な大きさの電気分極を示すことが
期待できる。
【００４１】図４は、電圧分極反転回数を１×１０8 回
とした疲労試験の前後におけるヒステリシス特性を示
す。横軸は印加電圧を単位Ｖで表し、縦軸は電気分極を
単位μＣ／ｃｍ2 で表す。疲労試験前後における測定点
はほとんど重なっており、ヒステリシス特性に有為な差
は見られなかった。このように、分極反転による疲労特
性に優れたＰＺＴ膜は、強誘電体メモリへの応用が期待
される。
【００４２】上記実施例では、ＰＺＴの結晶化のための
熱処理温度を６５０℃とした。この熱処理温度が低すぎ
ると結晶化しにくくなり、高すぎるとＰｂの蒸発が顕著
になるため、熱処理温度を５００℃〜１２００℃とする
ことが好ましい。また、熱処理温度を６５０℃とした場
合には、温度６５０℃の保持時間を約２分以上、好まし
くは約３０分とすることが望ましい。熱処理温度を１２
００℃とした場合には、昇温後直ちに降温させても、十
分な結晶化を行うことができた。
【００４３】上記実施例では、ＰＺＴの熱処理温度６５
０℃はＳＲＯの熱処理温度６００℃よりも高い。従っ
て、ＳＲＯも同時に熱処理される。ＳＲＯ膜の形成に続
いてＰＺＴ膜の形成も行い、その後、これらの積層を同
時に酸素を含む酸化性雰囲気中で熱処理することも可能
であろう。
【００４４】上記実施例では、ＰＺＴの結晶化時の昇温
速度を１℃／秒または１００℃／秒とした。この昇温速
度を速くしすぎると、二次相の析出が認められ、リーク
電流が大きくなることがあった。このため、昇温速度を
好ましくは３００℃／秒以下、より好ましくは１００℃
／秒以下とするのがよい。なお、昇温速度の下限は、生
産性の観点から決められる。たとえば約（１／６）℃／
秒である。
【００４５】また、上記実施例では、ゾル−ゲル法によ
るＰＺＴ原料液の塗布後、熱分解温度を４７０℃とし
た。熱分解温度を低くすると膜質にムラが生じ、高くす
るとＰＺＴが結晶化していまい、優先配向の制御ができ
にくくなる。このため、熱分解温度を２００℃〜５００
℃とすることが好ましい。なお、熱分解時間が６０分を
超えると、それ以上の熱分解を行っても膜質にほとんど
変化は見られなかった。
【００４６】上記実施例においては、ＳＲＯ膜を先ず積
極的加熱を行わないスパッタリングにより形成し、その
後酸化性雰囲気中で基板を加熱することにより結晶化を
行った。この酸化性雰囲気中の熱処理が、酸素欠損を十
分保障するものであれば、スパッタリング時に基板を積
極的に加熱することもできる。
【００４７】上記実施例においても、基板はプラズマに
さらされることにより約１００℃程度に加熱されている
と考えられる。以下、ＳＲＯ膜成膜用のスパッタリング
において基板を加熱する実施例を説明する。
【００４８】上記実施例と同様の工程により、シリコン
基板上に下部Ｐｔ膜４までを形成する。下部Ｐｔ膜４の
上に、高温ＲＦマグネトロンスパッタリングにより厚さ
５ｎｍ〜１００ｎｍの下部ＳＲＯ膜５を形成する。この
スパッタリング条件は、例えばスパッタガスとしてＡ
ｒ、ターゲットとしてＳＲＯの焼結体（Ｓｒリッチの組
成）を用い、印加ＲＦ電力を１２０Ｗ、Ａｒガス流量を
３０ｓｃｃｍ、ガス圧を１０ｍＴｏｒｒ、基板温度を６
００℃に設定して行う。
【００４９】基板加熱を行いながら成膜したＳＲＯ膜は
結晶質となる。但し、結晶性は十分高いものとは言えな
い。高温スパッタリングで形成したＳＲＯ膜を、酸素を
含む酸化性雰囲気中で例えばランプアニール等により熱
処理し、さらに結晶化を進める。この熱処理は、前記実
施例同様に例えば昇温速度１００℃／秒で６５０℃まで
昇温し、６５０℃の温度を２分間維持する。この熱処理
により、ＳＲＯ膜の結晶性を改善することができる。
【００５０】結晶性を改善した下部ＳＲＯ膜５の上に、
ゾル−ゲル法により厚さ約３００ｎｍのＰＺＴ膜６を形
成する。ＰＺＴ膜６の形成は、先ずＰｂとＺｒとＴｉと
をモル組成比１１０：５２：４８で含むＰｂリッチの有
機金属化合物を準備し、下部ＳＲＯ膜の上にスピン塗布
する。例えば、回転数５００ｒｐｍで３秒間、その後回
転数を２０００ｒｐｍに増加して１５秒間スピン塗布す
る。基板温度４７０℃で５分間の熱処理を行い、有機金
属の熱分解を行う。このスピン塗布と熱分解とを６回繰
り返すことにより、結晶化後のＰＺＴ膜の厚さが約３０
０ｎｍとなるＰＺＴ膜が得られる。
【００５１】スピン塗布と熱分解との繰り返しにより得
られたＰＺＴ膜を、酸素を含む酸化性雰囲気中で、例え
ばランプアニール等により熱処理して結晶化させる。こ
の熱処理は、例えば１００℃／秒で６５０℃まで昇温
し、６５０℃の温度を２分間維持することにより行う。
この熱処理により、多結晶ＰＺＴ膜６を得ることができ
る。
【００５２】多結晶化したＰＺＴ膜６の上に、厚さ５ｎ
ｍ〜１００ｎｍの上部ＳＲＯ膜７、厚さ８０ｎｍ〜９０
ｎｍの上部Ｐｔ膜８をスパッタリングにより形成する。
これらのスパッタリングの条件は、下部ＳＲＯ膜２およ
び下部Ｐｔ膜４のスパッタリング条件と同様である。ス
パッタリングによる成膜は、直径５００μｍの貫通孔が
設けられたマスクを通して行う。従って、直径約５００
μｍの円形の領域上にのみ上部ＳＲＯ膜７と上部Ｐｔ膜
８が形成される。
【００５３】その後、上部ＳＲＯ膜７の結晶化のための
熱処理を行う。この熱処理は、下部ＳＲＯ膜５の結晶化
のための熱処理と同様の条件で行うことができる。
【００５４】上部ＳＲＯ膜７、上部Ｐｔ膜８およびその
周辺をレジストパターンで覆い、ＰＺＴ膜６を弗酸を用
いてエッチングし、下部ＳＲ膜５の一部を露出させる。
このようにして、ＳＲＯ／ＰＺＴ／ＳＲＯ積層構造の強
誘電体キャパシタが得られる。
【００５５】本実施例においては、ＳＲＯ膜５、７はス
パッタリング時に基板加熱を行って成膜する。ＳＲＯ膜
５、７はその後の熱処理により結晶性が改善される。な
お、結晶性の改善の熱処理は、ランプアニールのみに限
らず電気炉を用いてもよい。
【００５６】本実施例により得られたＰＺＴ膜の結晶性
をＸ線解析により評価したところ、（１１１）面に強く
配向していることが分かった。成膜後熱処理を行なわな
かったＳＲＯ膜上に形成したＰＺＴ膜も（１１１）面に
配向はしているが、ＳＲＯ膜の結晶性がよくない。（１
１１）面の強度は熱処理した場合のピークよりも弱かっ
た。
【００５７】熱処理を行ったＳＲＯ膜および熱処理を行
わなかったＳＲＯ膜の上に形成したＰＺＴ膜のヒステリ
シスループを測定した。熱処理有りのＳＲＯ上のＰＺＴ
を用いたキャパシタの方が、熱処理無しのＳＲＯ上のＰ
ＺＴを用いたキャパシタよりも残留分極が大きくなっ
た。下地基板であるＳＲＯ膜の結晶性の改善により、Ｐ
ＺＴの結晶性が良くなったためと考えられる。
【００５８】本実施例により作成したキャパシタについ
て、疲労特性、リーク電流特性を調べた。いずれの特性
についても問題はなかった。
【００５９】上述の実施例においては、キャパシタの誘
電体膜とその上下の電極をすべてペロブスカイト型酸化
物で形成したことにより良好な結果が得られたと考えら
れる。隣接する２つの層を共にペロブスカイト型酸化物
で形成した時にも、程度は低くなっても、同様の良好な
結果が期待できる。
【００６０】ＦｅＲＡＭには、疲労特性、リーク電流特
性と共にインプリント特性に優れていることが要求され
る。ＰＺＴは必ずしもインプリント特性に優れていな
い。
【００６１】インプリント特性を向上するために期待さ
れている強誘電体材料として、チタン酸ジルコン酸ラン
タン鉛（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 、（略称ＰＬ
ＺＴ）がある。しかし、Ｐｔ／ＰＬＺＴ／Ｐｔの積層構
造を有する強誘電体キャパシタにおいては、印加する繰
り返しパルスが１０6 回程度になると、残留分極値が低
下する膜疲労が起こり、信頼性の点で十分とは言えな
い。
【００６２】図５は、本発明の他の実施例によるＰＬＺ
Ｔ強誘電体キャパシタの断面図を示す。基板１は例えば
ｐ型Ｓｉで形成され、その表面にはＭＯＳトラジスタ等
の半導体素子が形成されている。
【００６３】絶縁膜２は、ＳｉＯ2 で形成されたフィー
ルド酸化膜、層間絶縁膜等の絶縁膜である。絶縁膜２の
上に、密着層３ａとしてＴｉＯx 膜が形成されている。
密着層３ａの上には、下部Ｐｔ膜４、下部ＳＲＯ膜５が
形成されている。
【００６４】密着層３ａは、絶縁膜２と下部Ｐｔ膜４以
上の積層構造を強い接着力で結合するための層であり、
下部Ｐｔ膜４は、ＳＲＯ膜５と絶縁膜２との間の化学反
応を阻止するバリア層として機能する。また下部Ｐｔ膜
４は、低い抵抗値を有し、下部電極の抵抗値を低減する
役割も果たす。なお、ＳＲＯとＳｉＯ2 とが反応する
と、珪酸ストロンテウムを形成し、絶縁膜の絶縁性を低
下させてしまう。
【００６５】下部ＳＲＯ膜５の上に、ＰＬＺＴ膜６ａが
形成され、その上にさらに上部ＳＲＯ膜７と上部Ｐｔ膜
８が形成される。このようにして、ＳＲＯ／ＰＬＺＴ／
ＳＲＯ積層構造の強誘電体キャパシタが形成される。
【００６６】以下、このＰＬＺＴ強誘電体キャパシタの
作成方法を説明する。Ｓｉ基板１の表面上に、厚さ数１
００ｎｍのフィールド酸化膜２を形成した後、必要に応
じてＭＯＳトランジスタ、層間絶縁膜、配線を形成す
る。ここでは簡単のため、フィールド酸化膜のみが形成
されているものとする。ＳｉＯ2 膜２の上にリアクティ
ブスパッタリングにより厚さ１０ｎｍ〜２０ｎｍのＴｉ
Ｏx 膜３ａを形成し、その上に厚さ約１００ｎｍのＰｔ
膜４をスパッタリングで形成する。下部Ｐｔ膜４の上
に、厚さ約１００ｎｍのＳＲＯ膜５をスパッタリングで
形成する。
【００６７】このスパッタリングは、積極的基板加熱を
行わず、室温状態に放置した基板上に行う。このような
条件によるＳＲＯ膜５は、アモルファス相となる。この
アモルファスのＳＲＯ膜５を、ランプアニールにより、
昇温速度１℃／秒で６００℃まで加熱し、６００℃のア
ニール温度を３０分間保持し、結晶化アニールを行う。
この熱処理によりアモスファス相のＳＲＯ膜５は、結晶
相のＳＲＯ膜となる。その後、基板を降温する。
【００６８】ＳＲＯ膜５の上に、ＰＬＺＴの有機金属ゾ
ルゲル溶液を塗布し、ＰＬＺＴ膜６ａを作成する。ＰＬ
ＺＴのゾルゲル溶液としては、Ｐｂ：Ｌａ：Ｚｒ：Ｔｉ
のモル組成比が１１０．５：１．５：４５：５５の過剰
Ｐｂ（＋Ｌａ）を含む溶液と化学量論組成の溶液とを用
いた。このＰＬＺＴ膜６ａの作成において、４種類の異
なる方法を用い、その結果を考察した。
【００６９】第１の方法は、従来のゾル−ゲル法による
もので、ＳＲＯ膜５の上に過剰のＰｂを含むゾルゲルＰ
ＬＺＴを滴下、スピンコートを行い、この膜を乾燥、熱
分解する。この操作を数回繰り返し、所望の膜厚のＰＬ
ＺＴ膜を得る。所望の膜厚のＰＬＺＴ膜を得た後、ＰＬ
ＺＴ膜全体の結晶化を行うアニール処理を行う。
【００７０】第２の方法は、過剰Ｐｂを含むＰＬＺＴ溶
液を滴下し、スピンコートを行う。スピンコートした膜
を乾燥、熱分解した後、次のＰＬＺＴ層を作成する前に
ＲＴＡによるＰＬＺＴ層の結晶化アニールを行う。この
操作を数回繰り返し、所望の膜厚のＰＬＺＴ膜６ａを得
る。
【００７１】第３の方法は、始めのＰＬＺＴ層には化学
量論組成のＰＬＺＴゾルゲル溶液を滴下、スピンコート
を行い、この膜を乾燥、熱分解する。第２層目以降は、
過剰Ｐｂを含むＰＬＺＴゾルゲル溶液を滴下、スピンコ
ートを行い、この膜を乾燥、熱分解する。この操作を数
回繰り返し、所望の膜厚のＰＬＺＴ膜を得る。最後に、
ＰＬＺＴ膜全体の結晶化アニールを行う。
【００７２】第４の方法は、第１層目は化学量論組成の
ゾルゲルＰＬＺＴ溶液を滴下、スピンコートを行い、ス
ピンコートした膜を乾燥、熱分解する。その後、次のＰ
ＬＺＴ層を塗布する前にＲＴＡにより結晶化アニールを
行う。第２層目以降は、過剰Ｐｂを含むＰＬＺＴゾルゲ
ル溶液を用いる。ＰＬＺＴ溶液を滴下し、スピンコート
を行った後、スピンコートした膜の乾燥、熱分解を行
う。その後、各層に対し結晶化アニールを行う。
【００７３】以上の４つの方法により成膜したＰＬＺＴ
膜の上に、上部ＳＲＯ膜７を作成し、さらにその上に上
部Ｐｔ膜８を作成する。上部ＳＲＯ膜７、上部Ｐｔ膜８
の作成は、下部ＳＲＯ膜、下部Ｐｔ膜の作成と同様の方
法で行う。但し、ＳＲＯ膜７とＰｔ膜８の堆積順序が逆
のため、ＳＲＯ膜７、Ｐｔ膜８を作成した後ＳＲＯ膜７
のための結晶化アニールを行う。このようにして、ＳＲ
Ｏ／ＰＬＺＴ／ＳＲＯ積層構造を有する強誘電体キャパ
シタを形成する。
【００７４】Ｓｉウエハ上に上述の方法で作成したＰＬ
ＺＴ強誘電体キャパシタに対し、Ｘ線回析を行った。Ｓ
ＲＯ膜上に成膜したいずれのＰＬＺＴ膜もランダム配向
（配向無し）を示し、パウダーパターンとほぼ同じパタ
ーンであった。また、走査型電子顕微鏡（ＳＥＭ）の観
察によれば、一度に結晶化したＰＬＺＴ膜は、２００ｎ
ｍ程度の粒子から形成されていた。各層毎に結晶化した
ＰＬＺＴ膜は、１５０ｎｍ程度の粒子から形成されてい
た。
【００７５】図６は、図５に示すキャパシタの疲労試験
の結果を示す。疲労試験は、キャパシタに波高値５Ｖの
電圧を印加し、その極性を１０ｋＨｚで反転させること
によって行った。図６の横軸は、印加パルスの回数（０
Ｖから＋５Ｖまたは−５Ｖを経て０Ｖに戻す動作を１回
とする）を表し、縦軸は電気分極を単位μＣ／ｃｍ2で
表す。図中の記号黒丸および白丸は、それぞれ＋５Ｖお
よび−５Ｖを印加した時の電気分極を示す。
【００７６】図６に示すように、印加パルス回数を１×
１０8 回としても、電気分極の大きさはほとんど低下し
なかった。この測定結果から印加パルス回数を１×１０
12回としても十分な大きさの電気分極を示すことが期待
できる。疲労試験前後でもヒステリシスは変化しなかっ
た。
【００７７】図７は、図５に示すキャパシタのインプリ
ント特性の測定結果を示す。なお、参考のためＰＬＺＴ
膜を用いたキャパシタと共にＰＺＴ膜を用いたキャパシ
タについてもインプリント試験を行った。インプリント
試験は、正極性または負極性の電圧を印加し、分極を生
じさせたまま１５０℃で２０時間保持することによって
行った。インプリント試験前後のヒステリシスを測定し
た。
【００７８】図７において、横軸はヒステリシス測定に
おける印加電圧を単位Ｖで示し、縦軸は分極を単位μＣ
／ｃｍ2 で示す。図中、黒丸はＰＬＺＴ膜を用いたキャ
パシタに対する測定結果を示す。正極性の電圧を印加し
た場合も、負極性の電圧を印加した場合も、測定結果に
ほとんど差は無く、プロットは一致している。
【００７９】△は、ＰＺＴ膜を用いたキャパシタに負極
性の電圧を印加し、インプリント試験を行った後のヒス
テリシス特性を示し、□はＰＺＴ膜を用いたキャパシタ
に正極性の電圧を印加し、インプリント試験を行った後
のヒステリシス測定の結果を示す。
【００８０】ＰＺＴ膜を用いたキャパシタには、明らか
にインプリントの特性が認められるが、ＰＬＺＴ膜を用
いたキャパシタはインプリント試験に対しほとんど変化
を示していない。インプリント特性は、４つの方法で作
成したＰＬＺＴキャパシタのいずれについても共通であ
った。
【００８１】さらに、作成したＰＬＺＴキャパシタに対
し、リーク電流の測定を行った。リーク電流は、キャパ
シタに＋５Ｖまたは−５Ｖの電圧を印加し、両電極間に
流れる電流を測定した。リーク測定の結果を以下の表に
示す。
【００８２】
【表１】
【００８３】両極性におけるリーク電流の和を各サンプ
ルのリーク電流として考察する。測定結果から明らかに
リーク電流はサンプル１、２、３、４の順に小さくなっ
ていることが分かる。即ち、全ＰＬＺＴ層に対し１回の
結晶化用熱処理を行った場合に較べ、各層を形成し、熱
分解した後結晶化用熱処理を行った場合リーク電流は減
少する。また、第一層目のＰＬＺＴ層を化学量論組成を
有するゾルゲルＰＬＺＴ溶液を用いて作成した場合、第
１層目からＰｂリッチの非化学量論組成のゾルゲルＰＬ
ＺＴ溶液を用いた場合と比べ、リーク電流は減少する。
初期層に化学量論組成のゾルゲルＰＬＺＴ溶液を用いた
場合の効果は、熱処理の効果よりも大きい。
【００８４】また、断面透過型電子顕微鏡（ＴＥＭ）観
察を行った。初期層に化学量論組成の溶液を用いたＰＬ
ＺＴ膜は、下部電極との界面が非常に明確であった。Ｐ
ｂが下部電極側に拡散していないためと思われる。
【００８５】過剰のＰｂを含む同一組成の溶液を用いて
初期層から最終層まで作成したＰＬＺＴ膜と下部電極の
界面は明確で無く、界面付近に２次相が形成されている
ことが分かる。２次相の厚さは、ほぼ１０ｎｍ〜２０ｎ
ｍの厚さを有すると考えられる。
【００８６】これらの結果から界面に２次相が形成され
ると、リーク電流特性の低下に関与するものと考えられ
る。
【００８７】また、ＰＬＺＴ層を複数層積層する場合、
各層を作成する毎に結晶化用熱処理を行った場合、より
微細な組織を有するＰＬＺＴ膜が形成され、リーク電流
特性が良くなると考えられる。
【００８８】なお、ＰＬＺＴ膜全体を化学量論組成のゾ
ルゲルＰＬＺＴ溶液を用いて作成すると、ＰＬＺＴ膜か
らＰｂが抜け易く、Ｐｂが減少すると、分極特性、疲労
特性が悪化する。
【００８９】ＰＬＺＴの結晶化アニール熱処理の温度に
ついて考察した。５００℃より低い温度ではＰＬＺＴが
結晶化せず、または結晶化したとしても非常に結晶性が
悪い。１２００℃を越える温度では、Ｐｂの蒸発が著し
く、化学量論組成を保つことができなくなる。
【００９０】結晶化アニールにおける昇温後の高温状態
保持時間について考察した。結晶性の良いＰＬＺＴを得
るためには５００℃程度の低温では３００分程度の保持
時間が必要であったが、１２００℃程度の高温では昇温
のみで十分であった。
【００９１】過剰Ｐｂ量について考察した。過剰Ｐｂ量
が０．１％を下回った場合には、Ｐｂ欠損型のパイロク
ロア相が生成した。パイロクロア相が発生すると、強誘
電特性が劣化する。過剰Ｐｂ量が２５モル％の場合、２
次相としてＰｂＯが析出した。過剰Ｐｂ量は、０．１モ
ル％〜３０モル％の範囲から選択するのが好ましいであ
ろう。
【００９２】用いる溶液濃度としては、０．１ｗｔ％未
満の場合、膜厚を得るのが困難であった。溶液濃度が２
５ｗｔ％の場合、微細で均質な表面組織を得ることが困
難であった。溶液濃度は、０．１ｗｔ％〜４０ｗｔ％の
範囲から選択するのが好ましいであろう。
【００９３】これらの結果は、強誘電体膜としてＰＬＺ
Ｔを用いた場合のものであるが、ＰＺＴを用いた場合に
も同様の結果が得られると期待される。
【００９４】ペロブスカイト型導電性酸化物としてＳＲ
Ｏを用いる場合を説明したが、ＳＲＯの他、ＢａＲｕＯ
3 、Ｓｒ1-x ＲＥX ＣｏＯ3 、Ｓｒ1-x ＲＥX ＴｉＯ3
（ＲＥはＬａ、Ｓｍ、Ｎｄから選ばれる少なくとも１
種）等の他のペロブスカイト型導電性酸化物を用いるこ
ともできよう。
【００９５】ペロブスカイト型強誘電体酸化物として、
ＰＺＴ、ＰＬＺＴを用いる場合を説明したが、他のペロ
ブスカイト型絶縁性酸化物を用いることもできよう。強
誘電体としては、Ｓｒ−Ｂｉ−Ｔａ系酸化物（たとえば
ＳｒＢｉ2 Ｔａ2 Ｏ9 ：Ｙ１）やＳｒ−Ｂｉ−Ｔｉ系酸
化物を用いることもできよう。ＤＲＡＭ用の高誘電体と
しては、ＢａX Ｓｒ1-x ＴｉＯ3 （ＢＳＴＯ）や、Ｓｒ
ＴｉＯ3 （ＳＴＯ）が用いられる。
【００９６】また、ペロブスカイト型導電性酸化物と組
み合わせて用いる金属電極としては、Ｐｔに限らず、Ｒ
ｕ、Ｉｒ等の金属、ＩｒＯ2 等の導電性金属酸化物、Ｔ
ｉＮ等の導電性金属窒化物、ＷＳｉ、ＴｉＳｉ等の導電
性金属珪化物も用いることができるであろう。
【００９７】ペロブスカイト型導電性酸化物の成膜方法
としてＲＦマグネトロンスパッタリングを用いる場合を
説明したが、ＤＣスパッタリングにより成膜してもよ
い。
【００９８】図８、図９は、上述の強誘電体キャパシタ
を用いて作成する強誘電体メモリセルの構成を概略的に
示す。図８において、ｐ型Ｓｉ基板１１の表面に選択的
にフィールド酸化膜１２が形成され、活性領域が画定さ
れている。活性領域内にゲート酸化膜１３、ゲート電極
１４の積層により、絶縁ゲート電極が形成され、その両
側にソース領域１５、ドレイン領域１６がイオン注入に
より作成されている。
【００９９】このようにして形成されたＭＯＳトランジ
スタを覆うように、層間絶縁膜１７が形成されている。
この層間絶縁膜１７上に、下部電極１８、強誘電体層１
９、上部電極２０の積層からなる強誘電体キャパシタが
形成されている。強誘電体キャパシタを覆うように、他
の層間絶縁膜２１が形成されている。層間絶縁膜２１、
１７を貫通して、接続孔が形成され、接続孔を埋め込む
ように電極２３、２４が形成されている。
【０１００】電極２３、２４は、例えばＡｌで形成され
る。電極２３、２４を覆うようにパッシベーション膜２
６がプラズマ励起ＣＶＤで作成した窒化シリコン膜等に
より形成される。強誘電体キャパシタ１８、１９、２０
は、上述の実施例による強誘電体キャパシタにより形成
することができる。
【０１０１】図８は、強誘電体キャパシタの上部電極上
にＭＯＳトランジスタと接続する配線を形成した構成を
示したが、ＭＯＳトランジスタと接続する配線を強誘電
体キャパシタの下部電極に接続してもよい。
【０１０２】図９は、強誘電体キャパシタの下部電極に
ＭＯＳトランジスタと接続する配線を形成した構成例を
示す。ｐ型Ｓｉ基板１１の表面にフィールド酸化膜１
２、ゲート酸化膜１３、絶縁ゲート電極１４、ソース領
域１５、ドレイン領域１６が形成されている点は、図８
の構成と同様である。
【０１０３】但し、ゲート電極１４は、多結晶シリコン
層１４ａとシリサイド層１５ｂの積層から形成されてい
る。層間絶縁膜１７がＭＯＳトランジスタを覆って形成
されている。ドレイン領域１６に達する接続孔が層間絶
縁膜１７を貫通して形成され、接続孔を埋め込んで、多
結晶Ｓｉの接続プラグ２５が形成されている。プラグ２
５及び層間絶縁膜１７の上に、下部電極１８、強誘電体
層１９、上部電極２０からなる強誘電体キャパシタが形
成されている。
【０１０４】強誘電体キャパシタを覆うように、他の層
間絶縁膜２１が形成されている。層間絶縁膜２１、１７
を貫通して接続孔が形成され、接続孔を埋め込むように
配線２３が形成されている。配線２３を覆うようにパッ
シベーション膜２５が形成されている。プラグは多結晶
Ｓｉの他、Ｗ等で形成してもよい。配線はＡｌ、Ｗ、Ｃ
ｕ等で形成できる。
【０１０５】なお、ＦｅＲＡＭの構成は、図８、図９の
例に限らない。また、強誘電体キャパシタを用いたＦｅ
ＲＡＭの他、高誘電体層を用いたＤＲＡＭを作成するこ
ともできる。さらに、各種半導体デバイスに用いること
ができるのみでなく、他の用途に用いることもできる。
たとえば、インクジェットプリンタのヘッドに用いるこ
とができる。この場合、長期の使用によっても経時的な
特性の劣化が生じにくいという効果を期待できる。
【０１０６】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【０１０７】
【発明の効果】以上説明したように、本発明によれば、
２段階工程により良質のペロブスカイト型導電性酸化物
膜を形成することができる。また、特性の優れたペロブ
スカイト型誘電体酸化物膜を形成することができる。積
極的な基板加熱を行うことなくＳｒＲｕＯ3 膜を形成す
る場合、ＳｒＲｕＯ3 膜を電極として使用し、その上に
（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 膜を形成した積層構
造の量産性を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施例による強誘電体キャパシタの断
面図である。
【図２】実施例による強誘電体キャパシタのリーク電流
の電圧依存性を示すグラフである。
【図３】実施例による強誘電体キャパシタの疲労特性を
示すグラフである。
【図４】実施例による強誘電体キャパシタの疲労試験前
後におけるヒステリシス特性を示すグラフである。
【図５】本発明の他の実施例による強誘電体キャパシタ
の断面図である。
【図６】図５の実施例による強誘電体キャパシタの疲労
特性を示すグラフである。
【図７】図５の実施例による強誘電体キャパシタのイン
プリント試験後のヒステリシス特性を示すグラフであ
る。
【図８】強誘電体メモリの断面図である。
【図９】強誘電体メモリの断面図である。
【符号の説明】
１ シリコン基板 ２ ＳｉＯ2 膜 ３ Ｔｉ膜 ４ 下部Ｐｔ膜 ５ 下部ＳＲＯ膜 ６ ＰＺＴ膜 ６ａ ＰＬＺＴ膜 ７ 上部ＳＲＯ膜 ８ 上部Ｐｔ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792

Claims (32)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）第１の温度の下地表面上に、減圧
    雰囲気下でペロブスカイト型の第１の導電性酸化物膜を
    形成する工程と、 （ｂ）前記第１の温度より高い第２の温度、かつ酸素を
    含む酸化性雰囲気中で前記第１の導電性酸化物膜の熱処
    理を行う工程とを有する電子装置の製造方法。
  2. 【請求項２】 前記工程（ａ）が、アモルファス相の前
    記第１の導電性酸化物膜を形成し、前記工程（ｂ）が前
    記アモルファス相の第１の導電性酸化物膜を結晶化させ
    る請求項１記載の電子装置の製造方法。
  3. 【請求項３】 前記工程（ａ）が結晶相の前記第１の導
    電性酸化物膜を形成し、前記工程（ｂ）が前記第１の導
    電性酸化物膜の結晶性を改善する請求項１記載の電子装
    置の製造方法。
  4. 【請求項４】 前記第１の導電性酸化物膜が化学量論組
    成またはＳｒ過剰の組成を有するＳｒＲｕＯ3 （ＳＲ
    Ｏ）で形成されている請求項１〜３のいずれかに記載の
    電子装置の製造方法。
  5. 【請求項５】 さらに、（ｘ）前記第１の導電性酸化物
    膜の上にペロブスカイト型の酸化物誘電体膜を形成する
    工程を有する請求項１〜３のいずれかに記載の電子装置
    の製造方法。
  6. 【請求項６】 前記工程（ｘ）が、 （ｃ）前記工程（ｂ）の後、前記第１の導電性酸化物膜
    の上にペロブスカイト型の酸化物誘電体膜を形成する工
    程と、 （ｄ）第３の温度、かつ酸素を含む酸化性雰囲気中で前
    記酸化物誘電体膜および前記第１の導電性酸化物膜の熱
    処理を行う工程とを含む請求項５記載の電子装置の製造
    方法。
  7. 【請求項７】 前記工程（ｘ）が、前記工程（ａ）の
    後、かつ前記工程（ｂ）の前に前記第１の導電性酸化物
    膜の上にペロブスカイト型の酸化物誘電体膜を形成する
    工程を有し、 前記工程（ｂ）が、前記第１の導電性酸化物膜と前記酸
    化物誘電体膜の熱処理を行う請求項５記載の電子装置の
    製造方法。
  8. 【請求項８】 さらに、（ｅ）前記酸化物誘電体膜の上
    に、第４の温度かつ減圧雰囲気下でペロブスカイト型の
    第２の導電性酸化物膜を形成する工程と、 （ｆ）前記第４の温度より高い第５の温度、かつ酸素を
    含む酸化性雰囲気中で前記第２の導電性酸化物膜の熱処
    理を行う工程とを有する請求項５〜７のいずれかに記載
    の電子装置の製造方法。
  9. 【請求項９】 前記工程（ｅ）が、アモルファス相の前
    記第２の導電性酸化物膜を形成し、前記工程（ｆ）が前
    記アモルファス相の第２の導電性酸化物膜を結晶化させ
    る請求項８記載の電子装置の製造方法。
  10. 【請求項１０】 前記工程（ｅ）が、結晶相の前記第２
    の導電性酸化物膜を形成し、前記工程（ｆ）が、前記第
    ２の導電性酸化物膜の結晶性を改善する請求項８記載の
    電子装置の製造方法。
  11. 【請求項１１】 さらに、（ｇ）前記第２の導電性酸化
    物膜の上に、金属、導電性金属酸化物、導電性金属窒化
    物、導電性金属珪化物、これらの組み合わせから選ばれ
    た少なくとも１つで形成された導電膜を形成する工程を
    有する請求項８〜１０のいずれかに記載の電子装置の製
    造方法。
  12. 【請求項１２】 前記下地が、半導体素子を形成した半
    導体基板上に絶縁膜を備えたものである請求項１〜１１
    のいずれかに記載の電子装置の製造方法。
  13. 【請求項１３】 （ａ）ペロブスカイト型酸化物誘電体
    膜の上に、第１の温度かつ減圧雰囲気下でペロブスカイ
    ト型の導電性酸化物膜を形成する工程と、 （ｂ）前記第１の温度より高い第２の温度、かつ酸素を
    含む酸化性雰囲気中で前記導電性酸化物膜の熱処理を行
    う工程とを有する電子装置の製造方法。
  14. 【請求項１４】 前記工程（ａ）が、アモルファス相の
    前記導電性酸化物膜を形成し、前記工程（ｂ）が前記ア
    モルファス相の導電性酸化物膜を結晶化させる請求項１
    ３記載の電子装置の製造方法。
  15. 【請求項１５】 前記工程（ａ）が、結晶相の前記導電
    性酸化物膜を形成し、前記工程（ｂ）が、前記導電性酸
    化物膜の結晶性を改善する請求項１３記載の電子装置の
    製造方法。
  16. 【請求項１６】 さらに、（ｃ）前記導電性酸化物膜の
    上に、金属、導電性金属酸化物、導電性金属窒化物、導
    電性金属珪化物、これらの組み合わせから選ばれた少な
    くとも１つで形成された導電膜を形成する工程を有する
    請求項１３〜１５のいずれかに記載の電子装置の製造方
    法。
  17. 【請求項１７】 前記工程（ｃ）が、前記工程（ａ）と
    前記工程（ｂ）の間に行われる請求項１６記載の電子装
    置の製造方法。
  18. 【請求項１８】 主表面を有する下地基板の該主表面上
    に、積極的な基板加熱を行うことなく、スパッタリング
    によりアモルファスのＳｒＲｕＯ3 膜を形成する工程
    と、 前記アモルファスのＳｒＲｕＯ3 膜を、ＳｒＲｕＯ3 が
    結晶化する温度で熱処理し、該ＳｒＲｕＯ3 膜を多結晶
    化する工程と、 多結晶化した前記ＳｒＲｕＯ3 膜の上に、ゾル−ゲル法
    によりＰｂ（Ｚｒ，Ｔｉ）Ｏ3 膜を形成する工程と、 前記Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 膜を、Ｐｂ（Ｚｒ，Ｔｉ）
    Ｏ3 が結晶化する温度で熱処理し、該Ｐｂ（Ｚｒ，Ｔ
    ｉ）Ｏ3 膜を多結晶化する工程とを有するＰＺＴ薄膜を
    含む積層構造の作製方法。
  19. 【請求項１９】 さらに、前記Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3
    膜の上に、積極的な基板加熱を行うことなく、スパッタ
    リングによりアモルファスの他のＳｒＲｕＯ 3 膜を形成
    する工程と、 前記他のＳｒＲｕＯ3 膜を、ＳｒＲｕＯ3 が結晶化する
    温度で熱処理し、該他のＳｒＲｕＯ3 膜を多結晶化する
    工程とを含む請求項１８記載のＰＺＴ薄膜を含む積層構
    造の作製方法。
  20. 【請求項２０】 前記Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 膜を多結
    晶化する工程、及び前記他のＳｒＲｕＯ3 膜を多結晶化
    する工程において、酸素含有雰囲気中で熱処理する請求
    項１９記載のＰＺＴ薄膜を含む積層構造の作製方法。
  21. 【請求項２１】 ＳｉＯ2 が表出した主表面を有する下
    地基板と、 前記下地基板の主表面上に形成され、該主表面と上層と
    の接着力を高めるための接着層と、前記接着層の上に形
    成されたＰｔ膜と、 前記Ｐｔ膜の上に形成された下部ＳｒＲｕＯ3 膜と、 前記下部ＳｒＲｕＯ3 膜の上に形成されたＰｂ（Ｚｒ，
    Ｔｉ）Ｏ3 膜と、 前記Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 の上に形成された上部Ｓｒ
    ＲｕＯ3 膜とを有する電子装置。
  22. 【請求項２２】 前記下地基板が、半導体素子を形成
    し、表面にＳｉＯ2 膜が形成された半導体基板である請
    求項２１記載の電子装置。
  23. 【請求項２３】 Ｒｕを含むペロブスカイト型導電性酸
    化物で形成された下部電極と、 前記下部電極上に、化学量論組成を有するＰｂを含むペ
    ロブスカイト型誘電体酸化物で形成された第１誘電体膜
    と、 前記第１誘電体膜上に、過剰Ｐｂを含む前記ペロブスカ
    イト型誘電体酸化物で形成された第２誘電体膜と、 前記第２誘電体膜上に、Ｒｕを含むペロブスカイト型導
    電性酸化物で形成された上部電極とを有するキャパシ
    タ。
  24. 【請求項２４】 （ａ）主表面を有する下地基板の該主
    表面上に、積極的な基板加熱を行うことなく、スパッタ
    法によりアモルファスのＳｒＲｕＯ3 膜を形成する工程
    と、 （ｂ）前記アモルファスのＳｒＲｕＯ3 膜を、ＳｒＲｕ
    Ｏ3 が結晶化する温度で熱処理し、該ＳｒＲｕＯ3 膜を
    多結晶化する工程と、 （ｘ）多結晶化した前記ＳｒＲｕＯ3 膜の上に、ゾル−
    ゲル法により（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 膜を形
    成する工程とを有するＰＬＺＴ膜を含む電子装置の製造
    方法。
  25. 【請求項２５】 前記工程（ｘ）が、ゾルゲル溶液を塗
    布、熱分解する度に結晶化アニールを行うサブ工程を同
    一組成の溶液について数回繰り返す請求項２４記載のＰ
    ＬＺＴ膜を含む電子装置の製造方法。
  26. 【請求項２６】 前記工程（ｘ）が、初期層には化学量
    論組成のゾルゲル溶液を用い、続く層には過剰の鉛を含
    むゾルゲル溶液を用いて塗布、熱分解を行うサブ工程
    と、全ての層の塗布熱分解が終了した後、結晶化アニー
    ルを行うサブ工程とを含む請求項２４記載のＰＬＺＴ膜
    を含む電子装置の製造方法。
  27. 【請求項２７】 前記初期層の厚さは、結晶化後１ｎｍ
    〜１００ｎｍの範囲である請求項２６記載のＰＬＺＴ膜
    を含む電子装置の製造方法。
  28. 【請求項２８】 前記工程（ｘ）が、初期層に対して化
    学量論組成のゾルゲル溶液を塗布、熱分解した後、結晶
    化するサブ工程と、その後過剰の鉛を含む層を塗布、熱
    分解する度に結晶化アニールを行うサブ工程とを含む請
    求項２４記載のＰＬＺＴ膜を含む電子装置の製造方法。
  29. 【請求項２９】 初期層の厚さは、結晶化後１ｎｍ〜１
    ００ｎｍの範囲内である請求項２８記載のＰＬＺＴ膜を
    含む電子装置の製造方法。
  30. 【請求項３０】 さらに、前記（Ｐｂ，Ｌａ）（Ｚｒ，
    Ｔｉ）Ｏ3 膜の上に、積極的な基板加熱を行うことな
    く、スパッタ法によりアモルファスの他のＳｒＲｕＯ3
    膜を形成する工程と、 前記他のＳｒＲｕＯ3 膜を、ＳｒＲｕＯ3 が結晶化する
    温度で熱処理し、該他のＳｒＲｕＯ3 膜を多結晶化する
    工程とを含む請求項２４記載のＰＬＺＴ膜を含む電子装
    置の製造方法。
  31. 【請求項３１】 前記（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ
    3 膜を形成する工程、及び前記他のＳｒＲｕＯ3 膜を多
    結晶化する工程が、酸素含有雰囲気中で熱処理する工程
    を含む請求項３０記載のＰＬＺＴ膜を含む電子装置の製
    造方法。
  32. 【請求項３２】 ＳｉＯ2 が表出した主表面を有する下
    地基板と、 前記下地基板の主表面上に形成され、該主表面と上層と
    の接着力を高めるための接着層と、 前記接着層の上に形成されたＰｔ膜と、 前記Ｐｔ膜の上に形成された下部ＳｒＲｕＯ3 膜と、 前記下部ＳｒＲｕＯ3 の上に形成された（Ｐｂ，Ｌａ）
    （Ｚｒ，Ｔｉ）Ｏ3 膜と、 前記（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 の上に形成され
    た上部ＳｒＲｕＯ3 膜とを有する強誘電体キャパシタを
    有する電子装置。
JP10293698A 1997-10-22 1998-10-15 ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ Withdrawn JPH11195768A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10293698A JPH11195768A (ja) 1997-10-22 1998-10-15 ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
US09/175,977 US6194228B1 (en) 1997-10-22 1998-10-21 Electronic device having perovskite-type oxide film, production thereof, and ferroelectric capacitor
KR10-1998-0044312A KR100329533B1 (ko) 1997-10-22 1998-10-22 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-290079 1997-10-22
JP29007997 1997-10-22
JP10293698A JPH11195768A (ja) 1997-10-22 1998-10-15 ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ

Publications (1)

Publication Number Publication Date
JPH11195768A true JPH11195768A (ja) 1999-07-21

Family

ID=26557876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10293698A Withdrawn JPH11195768A (ja) 1997-10-22 1998-10-15 ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ

Country Status (3)

Country Link
US (1) US6194228B1 (ja)
JP (1) JPH11195768A (ja)
KR (1) KR100329533B1 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196547A (ja) * 2000-01-12 2001-07-19 Fujitsu Ltd 半導体装置
JP2001313376A (ja) * 2000-04-24 2001-11-09 Ramtron Corp プラチナ下部電極および強誘電性キャパシタの製造方法、ならびに強誘電性キャパシタ
US6351006B1 (en) 1998-11-10 2002-02-26 Kabushiki Kaisha Toshiba Ferroelectric capacitor with means to prevent deterioration
US6649954B2 (en) 2001-12-04 2003-11-18 Fujitsu Limited Ferroelectric capacitor having upper electrode lamination
US6709776B2 (en) 2000-04-27 2004-03-23 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
JP2004335643A (ja) * 2003-05-06 2004-11-25 Toshiba Corp 半導体装置
JP2005005387A (ja) * 2003-06-10 2005-01-06 Nec Electronics Corp 半導体記憶装置およびその製造方法
JP2005526390A (ja) * 2002-05-15 2005-09-02 レイセオン・カンパニー 薄膜キャパシタ装置用の改良された電極
US7122851B2 (en) 2003-05-07 2006-10-17 Kabushiki Kaisha Toshiba Semiconductor device with perovskite capacitor
US7183601B2 (en) * 2004-04-06 2007-02-27 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing thereof
JP2008060126A (ja) * 2006-08-29 2008-03-13 Fujitsu Ltd 半導体装置及びその製造方法
US7518173B2 (en) 2005-01-18 2009-04-14 Fujitsu Microelectronics Limited Semiconductor device having ferroelectric capacitor and its manufacture method
US7592657B2 (en) 2006-06-30 2009-09-22 Fujitsu Microelectronics Limited Semiconductor device and method of manufacturing the same
JP2012009774A (ja) * 2010-06-28 2012-01-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012064731A (ja) * 2010-09-15 2012-03-29 Ricoh Co Ltd 電機−機械変換膜の形成方法、電機−機械変換膜、電機−機械変換素子、液体吐出ヘッド及び液体吐出ヘッドを備えた画像形成装置
JP2012074479A (ja) * 2010-09-28 2012-04-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012089550A (ja) * 2010-10-15 2012-05-10 Ulvac Japan Ltd 誘電体デバイスの製造方法
JP2013065700A (ja) * 2011-09-16 2013-04-11 Ricoh Co Ltd 電気−機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置
EP2617076A4 (en) * 2010-09-15 2013-10-09 Ricoh Co Ltd ELECTROMECHANICAL DEFLECTION DEVICE AND METHOD OF MANUFACTURING THEREOF, AND LIQUIDITY PISTON EXHAUST HEAD AND LIQUIDITY DEVICE UNLOADING DEVICE
US8659062B2 (en) 2010-08-04 2014-02-25 Fujitsu Semiconductor Limited Method of manufacturing a ferroelectric capacitor and a ferroelectric capacitor
JP2014054802A (ja) * 2012-09-13 2014-03-27 Ricoh Co Ltd 電気機械変換素子、液滴吐出ヘッドおよび液滴吐出装置
US8733906B2 (en) 2011-09-16 2014-05-27 Ricoh Company, Ltd. Electromechanical conversion element, liquid drop ejection head, liquid drop ejection device, and image forming apparatus
JP2014127614A (ja) * 2012-12-27 2014-07-07 Fujitsu Ltd 強誘電体メモリの製造方法及び強誘電体メモリ
US8926069B2 (en) 2012-03-22 2015-01-06 Ricoh Company, Ltd. Piezoelectric thin film element and method of manufacturing the same, droplet discharge head and inkjet recording device using the piezoelectric thin film element
US9586401B2 (en) 2013-03-14 2017-03-07 Ricoh Company, Ltd. Piezoelectric thin film element, inkjet recording head, and inkjet image-forming apparatus
US11189776B2 (en) 2015-09-11 2021-11-30 Sumitomo Precision Products Co., Ltd. Piezoelectric element and method for manufacturing piezoelectric element

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001189A1 (en) * 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
JP3745553B2 (ja) * 1999-03-04 2006-02-15 富士通株式会社 強誘電体キャパシタ、半導体装置の製造方法
JP3545279B2 (ja) * 1999-10-26 2004-07-21 富士通株式会社 強誘電体キャパシタ、その製造方法、および半導体装置
KR20010063730A (ko) * 1999-12-24 2001-07-09 박종섭 반도체 소자의 캐패시터 제조 방법
US6507060B2 (en) * 2001-05-23 2003-01-14 Winbond Electronics Corp. Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same
KR100406547B1 (ko) * 2001-06-30 2003-11-22 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
WO2003021656A2 (en) * 2001-08-31 2003-03-13 Infineon Technologies Ag Improved material for use with ferroelectrics
CN1269215C (zh) * 2001-09-05 2006-08-09 精工爱普生株式会社 铁电存储装置及其制造方法
JP4467229B2 (ja) 2001-09-12 2010-05-26 株式会社ハイニックスセミコンダクター 半導体素子の製造方法
US6432725B1 (en) * 2001-09-28 2002-08-13 Infineon Technologies Ag Methods for crystallizing metallic oxide dielectric films at low temperature
JP3632086B2 (ja) * 2002-02-12 2005-03-23 国立大学法人名古屋大学 磁気抵抗膜の作製方法及び磁気抵抗膜
NO322192B1 (no) * 2002-06-18 2006-08-28 Thin Film Electronics Asa Fremgangsmate til fremstilling av elektrodelag av ferroelektriske minneceller i en ferroelektrisk minneinnretning, samt ferroelektrisk minneinnretning
US7193893B2 (en) * 2002-06-21 2007-03-20 Micron Technology, Inc. Write once read only memory employing floating gates
US6970370B2 (en) * 2002-06-21 2005-11-29 Micron Technology, Inc. Ferroelectric write once read only memory for archival storage
US6804136B2 (en) * 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US7154140B2 (en) * 2002-06-21 2006-12-26 Micron Technology, Inc. Write once read only memory with large work function floating gates
US7221017B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US7847344B2 (en) * 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
US7221586B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7233517B2 (en) * 2002-10-15 2007-06-19 Nanochip, Inc. Atomic probes and media for high density data storage
US20040152214A1 (en) * 2003-01-30 2004-08-05 Sanjeev Aggarwal Method of making a haze free, lead rich PZT film
JP3769276B2 (ja) * 2003-09-10 2006-04-19 株式会社東芝 半導体装置及びその製造方法
US20050070043A1 (en) * 2003-09-30 2005-03-31 Koji Yamakawa Semiconductor device and method for manufacturing the same
US20050161717A1 (en) * 2004-01-28 2005-07-28 Fujitsu Limited Semiconductor device and method of fabricating the same
US20050243592A1 (en) * 2004-04-16 2005-11-03 Rust Thomas F High density data storage device having eraseable bit cells
US20050268023A1 (en) * 2004-06-01 2005-12-01 Briggs Randall D Multi-port random access memory
TWI244205B (en) * 2004-06-11 2005-11-21 Univ Tsinghua A lead barium zirconate-based fatigue resistance ferroelectric and ferroelectric memory device made from the same
KR100718267B1 (ko) * 2005-03-23 2007-05-14 삼성전자주식회사 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100785458B1 (ko) * 2005-05-18 2007-12-13 삼성전자주식회사 강유전체 박막의 제조 방법 및 이를 이용한 반도체 장치의제조 방법
KR100666387B1 (ko) * 2005-05-20 2007-01-09 삼성전자주식회사 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법.
US20060291271A1 (en) * 2005-06-24 2006-12-28 Nanochip, Inc. High density data storage devices having servo indicia formed in a patterned media
US20070008867A1 (en) * 2005-07-08 2007-01-11 Nanochip, Inc. High density data storage devices with a lubricant layer comprised of a field of polymer chains
US20070008865A1 (en) * 2005-07-08 2007-01-11 Nanochip, Inc. High density data storage devices with polarity-dependent memory switching media
KR100729231B1 (ko) * 2005-08-03 2007-06-15 삼성전자주식회사 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
KR100718835B1 (ko) * 2005-09-13 2007-05-16 삼성전자주식회사 반도체 모스 트랜지스터와 그 제조 방법
KR100659148B1 (ko) * 2005-10-05 2006-12-19 삼성전자주식회사 플라스마 도핑 방법 및 이를 수행하기 위한 플라스마 도핑장치
US7709402B2 (en) * 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US20080023885A1 (en) * 2006-06-15 2008-01-31 Nanochip, Inc. Method for forming a nano-imprint lithography template having very high feature counts
US20070291623A1 (en) * 2006-06-15 2007-12-20 Nanochip, Inc. Cantilever with control of vertical and lateral position of contact probe tip
US20070121477A1 (en) * 2006-06-15 2007-05-31 Nanochip, Inc. Cantilever with control of vertical and lateral position of contact probe tip
US20080001075A1 (en) * 2006-06-15 2008-01-03 Nanochip, Inc. Memory stage for a probe storage device
US20070290282A1 (en) * 2006-06-15 2007-12-20 Nanochip, Inc. Bonded chip assembly with a micro-mover for microelectromechanical systems
US7791248B2 (en) * 2006-06-30 2010-09-07 The Penn State Research Foundation Piezoelectric composite based on flexoelectric charge separation
US8288922B2 (en) * 2006-06-30 2012-10-16 The Penn State Research Foundation Flexoelectric—piezoelectric composite based on flexoelectric charge separation
KR100763559B1 (ko) * 2006-07-18 2007-10-04 삼성전자주식회사 강유전체막의 형성 방법 및 이를 이용한 강유전체캐패시터의 제조 방법
JP4983172B2 (ja) 2006-09-12 2012-07-25 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5140972B2 (ja) * 2006-09-12 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US20080074984A1 (en) * 2006-09-21 2008-03-27 Nanochip, Inc. Architecture for a Memory Device
US20080074792A1 (en) * 2006-09-21 2008-03-27 Nanochip, Inc. Control scheme for a memory device
US20080175033A1 (en) * 2007-01-19 2008-07-24 Nanochip, Inc. Method and system for improving domain stability in a ferroelectric media
US20080174918A1 (en) * 2007-01-19 2008-07-24 Nanochip, Inc. Method and system for writing and reading a charge-trap media with a probe tip
US20080233672A1 (en) * 2007-03-20 2008-09-25 Nanochip, Inc. Method of integrating mems structures and cmos structures using oxide fusion bonding
US20080232228A1 (en) * 2007-03-20 2008-09-25 Nanochip, Inc. Systems and methods of writing and reading a ferro-electric media with a probe tip
US20080316897A1 (en) * 2007-06-19 2008-12-25 Nanochip, Inc. Methods of treating a surface of a ferroelectric media
US20080318086A1 (en) * 2007-06-19 2008-12-25 Nanochip, Inc. Surface-treated ferroelectric media for use in systems for storing information
US7626846B2 (en) * 2007-07-16 2009-12-01 Nanochip, Inc. Method and media for improving ferroelectric domain stability in an information storage device
WO2009018130A2 (en) * 2007-07-27 2009-02-05 The Penn State Research Foundation Piezoelectric materials based on flexoelectric charge separation and their fabrication
US7812425B2 (en) * 2007-10-05 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor device with lower capacitor electrode that includes islands of conductive oxide films arranged on a noble metal film
US20090201015A1 (en) * 2008-02-12 2009-08-13 Nanochip, Inc. Method and device for detecting ferroelectric polarization
US20090213492A1 (en) * 2008-02-22 2009-08-27 Nanochip, Inc. Method of improving stability of domain polarization in ferroelectric thin films
US20090294028A1 (en) * 2008-06-03 2009-12-03 Nanochip, Inc. Process for fabricating high density storage device with high-temperature media
US20100002563A1 (en) * 2008-07-01 2010-01-07 Nanochip, Inc. Media with tetragonally-strained recording layer having improved surface roughness
US20100039919A1 (en) * 2008-08-15 2010-02-18 Nanochip, Inc. Cantilever Structure for Use in Seek-and-Scan Probe Storage
US20100085863A1 (en) * 2008-10-07 2010-04-08 Nanochip, Inc. Retuning of ferroelectric media built-in-bias

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316785A (en) * 1979-11-05 1982-02-23 Nippon Telegraph & Telephone Public Corporation Oxide superconductor Josephson junction and fabrication method therefor
JPH0193088A (ja) * 1987-10-02 1989-04-12 Fujitsu Ltd 強誘電薄膜の形成方法
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
JP2753170B2 (ja) 1992-01-30 1998-05-18 シャープ株式会社 強誘電体膜の結晶化方法
JP2864912B2 (ja) 1992-11-05 1999-03-08 富士ゼロックス株式会社 配向性強誘電体薄膜
US5440173A (en) * 1993-09-17 1995-08-08 Radiant Technologies High-temperature electrical contact for making contact to ceramic materials and improved circuit element using the same
US5589284A (en) 1994-08-01 1996-12-31 Texas Instruments Incorporated Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5728603A (en) * 1994-11-28 1998-03-17 Northern Telecom Limited Method of forming a crystalline ferroelectric dielectric material for an integrated circuit
EP0972309A4 (en) * 1995-06-28 2000-01-19 Telcordia Tech Inc BARRIER LAYER FOR FERROELECTRIC MEMORY ARRANGEMENT INTEGRATED ON SILICON
JP3545850B2 (ja) 1995-09-08 2004-07-21 シャープ株式会社 強誘電体薄膜素子
JPH0982902A (ja) 1995-09-20 1997-03-28 Hitachi Ltd 強誘電体薄膜の製造方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351006B1 (en) 1998-11-10 2002-02-26 Kabushiki Kaisha Toshiba Ferroelectric capacitor with means to prevent deterioration
JP2001196547A (ja) * 2000-01-12 2001-07-19 Fujitsu Ltd 半導体装置
JP2001313376A (ja) * 2000-04-24 2001-11-09 Ramtron Corp プラチナ下部電極および強誘電性キャパシタの製造方法、ならびに強誘電性キャパシタ
US6709776B2 (en) 2000-04-27 2004-03-23 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
US6649954B2 (en) 2001-12-04 2003-11-18 Fujitsu Limited Ferroelectric capacitor having upper electrode lamination
US6890769B2 (en) 2001-12-04 2005-05-10 Fujitsu Limited Ferroelectric capacitor having upper electrode lamination and manufacture thereof
JP2005526390A (ja) * 2002-05-15 2005-09-02 レイセオン・カンパニー 薄膜キャパシタ装置用の改良された電極
JP2004335643A (ja) * 2003-05-06 2004-11-25 Toshiba Corp 半導体装置
US7122851B2 (en) 2003-05-07 2006-10-17 Kabushiki Kaisha Toshiba Semiconductor device with perovskite capacitor
JP2005005387A (ja) * 2003-06-10 2005-01-06 Nec Electronics Corp 半導体記憶装置およびその製造方法
US7183601B2 (en) * 2004-04-06 2007-02-27 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing thereof
US7518173B2 (en) 2005-01-18 2009-04-14 Fujitsu Microelectronics Limited Semiconductor device having ferroelectric capacitor and its manufacture method
US7592657B2 (en) 2006-06-30 2009-09-22 Fujitsu Microelectronics Limited Semiconductor device and method of manufacturing the same
US8093071B2 (en) 2006-06-30 2012-01-10 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
US8349679B2 (en) 2006-06-30 2013-01-08 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
JP2008060126A (ja) * 2006-08-29 2008-03-13 Fujitsu Ltd 半導体装置及びその製造方法
US8778756B2 (en) 2006-08-29 2014-07-15 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
US8309999B2 (en) 2006-08-29 2012-11-13 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
US8748962B2 (en) 2006-08-29 2014-06-10 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
JP2012009774A (ja) * 2010-06-28 2012-01-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8659062B2 (en) 2010-08-04 2014-02-25 Fujitsu Semiconductor Limited Method of manufacturing a ferroelectric capacitor and a ferroelectric capacitor
US8906704B2 (en) 2010-08-04 2014-12-09 Fujitsu Semiconductor Limited Method of manufacturing a ferroelectric capacitor and a ferroelectric capacitor
JP2012064731A (ja) * 2010-09-15 2012-03-29 Ricoh Co Ltd 電機−機械変換膜の形成方法、電機−機械変換膜、電機−機械変換素子、液体吐出ヘッド及び液体吐出ヘッドを備えた画像形成装置
EP2617076A4 (en) * 2010-09-15 2013-10-09 Ricoh Co Ltd ELECTROMECHANICAL DEFLECTION DEVICE AND METHOD OF MANUFACTURING THEREOF, AND LIQUIDITY PISTON EXHAUST HEAD AND LIQUIDITY DEVICE UNLOADING DEVICE
US9401471B2 (en) 2010-09-15 2016-07-26 Ricoh Company, Ltd. Electromechanical transducing device and manufacturing method thereof, and liquid droplet discharging head and liquid droplet discharging apparatus
JP2012074479A (ja) * 2010-09-28 2012-04-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012089550A (ja) * 2010-10-15 2012-05-10 Ulvac Japan Ltd 誘電体デバイスの製造方法
US8733906B2 (en) 2011-09-16 2014-05-27 Ricoh Company, Ltd. Electromechanical conversion element, liquid drop ejection head, liquid drop ejection device, and image forming apparatus
JP2013065700A (ja) * 2011-09-16 2013-04-11 Ricoh Co Ltd 電気−機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置
US8926069B2 (en) 2012-03-22 2015-01-06 Ricoh Company, Ltd. Piezoelectric thin film element and method of manufacturing the same, droplet discharge head and inkjet recording device using the piezoelectric thin film element
JP2014054802A (ja) * 2012-09-13 2014-03-27 Ricoh Co Ltd 電気機械変換素子、液滴吐出ヘッドおよび液滴吐出装置
JP2014127614A (ja) * 2012-12-27 2014-07-07 Fujitsu Ltd 強誘電体メモリの製造方法及び強誘電体メモリ
US9586401B2 (en) 2013-03-14 2017-03-07 Ricoh Company, Ltd. Piezoelectric thin film element, inkjet recording head, and inkjet image-forming apparatus
US11189776B2 (en) 2015-09-11 2021-11-30 Sumitomo Precision Products Co., Ltd. Piezoelectric element and method for manufacturing piezoelectric element

Also Published As

Publication number Publication date
KR100329533B1 (ko) 2003-12-31
KR19990037298A (ko) 1999-05-25
US6194228B1 (en) 2001-02-27

Similar Documents

Publication Publication Date Title
JPH11195768A (ja) ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
US6351006B1 (en) Ferroelectric capacitor with means to prevent deterioration
JP3319994B2 (ja) 半導体記憶素子
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US20040211998A1 (en) Lanthanide series layered superlattice materials for integrated circuit applications
KR20010080131A (ko) 장기간의 기억력을 가진 메모리용 저임프린트의 강유전체재료 및 그 제조방법
JP4051567B2 (ja) 強誘電体メモリ装置
JPH08306231A (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JPH1050960A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
JP4539844B2 (ja) 誘電体キャパシタおよびその製造方法ならびに半導体装置
JPH1012832A (ja) 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
US6297085B1 (en) Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory
JPH10173140A (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP4823895B2 (ja) 半導体装置及びその製造方法
JP2001326337A (ja) 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法
JP2004153006A (ja) 容量素子の製造方法
JP4416230B2 (ja) 電子装置の製造方法
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ
JP4017209B2 (ja) 半導体記憶素子およびその形成方法
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JPH11186510A (ja) 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法
JP3937033B2 (ja) 強誘電体材料、その製造方法及び強誘電体メモリ
JP3277097B2 (ja) 強誘電体薄膜の製造方法
JPH10189886A (ja) 誘電体キャパシタおよび強誘電体メモリ
JP2003197772A (ja) キャパシタ、半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110