JP2003174188A - 光半導体装置及びその製造方法 - Google Patents
光半導体装置及びその製造方法Info
- Publication number
- JP2003174188A JP2003174188A JP2001373150A JP2001373150A JP2003174188A JP 2003174188 A JP2003174188 A JP 2003174188A JP 2001373150 A JP2001373150 A JP 2001373150A JP 2001373150 A JP2001373150 A JP 2001373150A JP 2003174188 A JP2003174188 A JP 2003174188A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- concentration
- layer
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 230000003287 optical effect Effects 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000036961 partial effect Effects 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000000052 comparative effect Effects 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000003503 early effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001256 tonic effect Effects 0.000 description 1
- 229960000716 tonics Drugs 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 同一基板上に形成されるトランジスタとホト
ダイオードにおいて、ホトダイオードの低容量化・高速
化できる構造を持たせながらトランジスタのコレクタ電
流のコレクタ電圧依存性を抑制すると共に、トランジス
タの飽和電圧増加を抑制する事が可能な光半導体装置及
びその製造方法を提供する。 【解決手段】 この光半導体装置は、ホトダイオードＰ
ＤとＮＰＮトランジスタＴＲとを同一半導体基板上に形
成してなる。ホトダイオードＰＤは、高濃度Ｐ型層ＰＤ
P、Ｉ型層ＰＤI及び高濃度Ｎ型層ＰＤNを備えており、
ＮＰＮトランジスタＴＲは、ホトダイオードＰＤの高濃
度Ｐ型層ＰＤPに物理的に接続された高濃度Ｐ型領域Ｂ
１をその一部領域とするＰ型ベース領域Ｂ、ホトダイオ
ードＰＤの高濃度Ｎ型層に物理的に接続された高濃度Ｎ
型領域Ｃ１をその一部領域とするＮ型コレクタ領域及び
Ｐ型ベース領域Ｂ内に形成されたＮ型エミッタ領域Ｅを
有する。Ｎ型コレクタ領域Ｃは高濃度Ｎ型領域Ｃ１から
Ｐ型ベース領域Ｂに到達するＮ型ウエル領域ＣＷを備え
ている。
ダイオードにおいて、ホトダイオードの低容量化・高速
化できる構造を持たせながらトランジスタのコレクタ電
流のコレクタ電圧依存性を抑制すると共に、トランジス
タの飽和電圧増加を抑制する事が可能な光半導体装置及
びその製造方法を提供する。 【解決手段】 この光半導体装置は、ホトダイオードＰ
ＤとＮＰＮトランジスタＴＲとを同一半導体基板上に形
成してなる。ホトダイオードＰＤは、高濃度Ｐ型層ＰＤ
P、Ｉ型層ＰＤI及び高濃度Ｎ型層ＰＤNを備えており、
ＮＰＮトランジスタＴＲは、ホトダイオードＰＤの高濃
度Ｐ型層ＰＤPに物理的に接続された高濃度Ｐ型領域Ｂ
１をその一部領域とするＰ型ベース領域Ｂ、ホトダイオ
ードＰＤの高濃度Ｎ型層に物理的に接続された高濃度Ｎ
型領域Ｃ１をその一部領域とするＮ型コレクタ領域及び
Ｐ型ベース領域Ｂ内に形成されたＮ型エミッタ領域Ｅを
有する。Ｎ型コレクタ領域Ｃは高濃度Ｎ型領域Ｃ１から
Ｐ型ベース領域Ｂに到達するＮ型ウエル領域ＣＷを備え
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、光半導体装置に関
する。
する。
【０００２】
【従来の技術】従来の光半導体装置は特開平４−３６０
８５４号公報に記載されている。この光半導体装置は、
ＰＩＮ構造を有するホトダイオードと、このホトダイオ
ードの高濃度Ｐ型層に物理的に接続された高濃度Ｐ型領
域をその一部領域とするＰ型ベース領域、ホトダイオー
ドの高濃度Ｎ型層に物理的に接続された高濃度Ｎ型領域
をその一部領域とするＮ型コレクタ領域及びＰ型ベース
領域内に形成されたＮ型エミッタ領域を有するＮＰＮト
ランジスタとを同一半導体基板上に形成してなる。ホト
ダイオードがＮＰＮトランジスタのベース領域に接続さ
れているので、ホトダイオードを介してベース領域に流
れ込むベース電流によってＮＰＮトタンジスタのコレク
タ領域とエミッタ領域との間を流れるコレクタ電流を制
御したり、コレクタ電流を検出することによってホトダ
イオードに入射した光強度を測定することができる。
８５４号公報に記載されている。この光半導体装置は、
ＰＩＮ構造を有するホトダイオードと、このホトダイオ
ードの高濃度Ｐ型層に物理的に接続された高濃度Ｐ型領
域をその一部領域とするＰ型ベース領域、ホトダイオー
ドの高濃度Ｎ型層に物理的に接続された高濃度Ｎ型領域
をその一部領域とするＮ型コレクタ領域及びＰ型ベース
領域内に形成されたＮ型エミッタ領域を有するＮＰＮト
ランジスタとを同一半導体基板上に形成してなる。ホト
ダイオードがＮＰＮトランジスタのベース領域に接続さ
れているので、ホトダイオードを介してベース領域に流
れ込むベース電流によってＮＰＮトタンジスタのコレク
タ領域とエミッタ領域との間を流れるコレクタ電流を制
御したり、コレクタ電流を検出することによってホトダ
イオードに入射した光強度を測定することができる。
【０００３】
【発明が解決しようとする課題】しかしながら、トラン
ジスタのコレクタ領域とベース領域との間にはホトダイ
オードのＩ型層が介在しているため、I型層が全て空乏
化した場合にはトランジスタ出力電流がコレクタ電圧依
存性を伴なって変動する。また空乏化されず残ったＩ型
層が存在した場合にはコレクタ抵抗の増大に伴ないトラ
ンジスタの飽和電圧が大きくなるという問題が生じる。
さらに、トランジスタのＩ型層を埋め込み拡散層のせり
上がりで埋め尽す方法があるが、その場合Ｐ型ベース層
の不純物プロファイルに影響してトランジスタの電流増
幅率を制御するのが非常に困難であるという問題を有し
ていた。一方、コレクタ抵抗を下げるためＩ型層の不純
物濃度を上げた場合には、フォトダイオードに関して空
乏層が広がらないため接合容量が増加し、特に空乏化し
ない領域の電界が弱くフォトダイオードの応答速度が低
下するという問題があった。
ジスタのコレクタ領域とベース領域との間にはホトダイ
オードのＩ型層が介在しているため、I型層が全て空乏
化した場合にはトランジスタ出力電流がコレクタ電圧依
存性を伴なって変動する。また空乏化されず残ったＩ型
層が存在した場合にはコレクタ抵抗の増大に伴ないトラ
ンジスタの飽和電圧が大きくなるという問題が生じる。
さらに、トランジスタのＩ型層を埋め込み拡散層のせり
上がりで埋め尽す方法があるが、その場合Ｐ型ベース層
の不純物プロファイルに影響してトランジスタの電流増
幅率を制御するのが非常に困難であるという問題を有し
ていた。一方、コレクタ抵抗を下げるためＩ型層の不純
物濃度を上げた場合には、フォトダイオードに関して空
乏層が広がらないため接合容量が増加し、特に空乏化し
ない領域の電界が弱くフォトダイオードの応答速度が低
下するという問題があった。
【０００４】本発明は、このような課題に鑑みてなされ
たものであり、トランジスタのコレクタ電流の変動を抑
制すると共に、そのトランジスタの飽和電圧を小さく
し、更にフォトダイオードの低容量化と走行時定数低下
により高速応答が可能な光半導体装置及びその製造方法
を提供することを目的とする。
たものであり、トランジスタのコレクタ電流の変動を抑
制すると共に、そのトランジスタの飽和電圧を小さく
し、更にフォトダイオードの低容量化と走行時定数低下
により高速応答が可能な光半導体装置及びその製造方法
を提供することを目的とする。
【０００５】
【課題を解決するための手段】上述の課題を解決するた
め、本発明に係る光半導体装置は、ＰＩＮ構造を有する
ホトダイオードと、ホトダイオードの高濃度Ｐ型層に物
理的に接続された高濃度Ｐ型領域をその一部領域とする
Ｐ型ベース領域、ホトダイオードの高濃度Ｎ型層に物理
的に接続された高濃度Ｎ型領域をその一部領域とするＮ
型コレクタ領域及びＰ型ベース領域内に形成されたＮ型
エミッタ領域を有するＮＰＮトランジスタとを同一半導
体基板上に形成してなる光半導体装置において、Ｎ型コ
レクタ領域は高濃度Ｎ型領域からＰ型ベース領域に到達
するＮ型ウエル領域を備えていることを特徴とする。
め、本発明に係る光半導体装置は、ＰＩＮ構造を有する
ホトダイオードと、ホトダイオードの高濃度Ｐ型層に物
理的に接続された高濃度Ｐ型領域をその一部領域とする
Ｐ型ベース領域、ホトダイオードの高濃度Ｎ型層に物理
的に接続された高濃度Ｎ型領域をその一部領域とするＮ
型コレクタ領域及びＰ型ベース領域内に形成されたＮ型
エミッタ領域を有するＮＰＮトランジスタとを同一半導
体基板上に形成してなる光半導体装置において、Ｎ型コ
レクタ領域は高濃度Ｎ型領域からＰ型ベース領域に到達
するＮ型ウエル領域を備えていることを特徴とする。
【０００６】なお、Ｉ型層とは狭義の真性半導体を意味
するものではなく、１×１０15／ｃｍ3未満の比較的低
濃度の不純物濃度を有する半導体を意味するものとす
る。Ｎ型の不純物であっても、Ｐ型の不純物であっても
よい。
するものではなく、１×１０15／ｃｍ3未満の比較的低
濃度の不純物濃度を有する半導体を意味するものとす
る。Ｎ型の不純物であっても、Ｐ型の不純物であっても
よい。
【０００７】また、高濃度とは不純物濃度が１×１０17
／ｃｍ3以上のことを意味するものとする。
／ｃｍ3以上のことを意味するものとする。
【０００８】このようなＩ型層が、Ｎ型コレクタ領域の
高濃度Ｎ型領域とＰ型ベース領域との間に介在している
場合、上述のようにトランジスタの飽和電圧が増加す
る。本発明の装置においては、Ｎ型コレクタ領域は、高
濃度Ｎ型領域からＰ型ベース領域に到達するＮ型ウエル
領域を備えている。このＮ型ウエル領域の平均Ｎ型不純
物濃度は１×１０15／ｃｍ3以上であることが好まし
い。すなわち、Ｎ型ウエル領域は、Ｉ型層よりも不純物
濃度が高い。
高濃度Ｎ型領域とＰ型ベース領域との間に介在している
場合、上述のようにトランジスタの飽和電圧が増加す
る。本発明の装置においては、Ｎ型コレクタ領域は、高
濃度Ｎ型領域からＰ型ベース領域に到達するＮ型ウエル
領域を備えている。このＮ型ウエル領域の平均Ｎ型不純
物濃度は１×１０15／ｃｍ3以上であることが好まし
い。すなわち、Ｎ型ウエル領域は、Ｉ型層よりも不純物
濃度が高い。
【０００９】ホトダイオードに介在するＩ型層が完全空
乏化するような逆バイアス電圧が印加されたでは、トラ
ンジスタのＰ型ベース領域とＮ型コレクタ領域との間に
も同じ逆バイアスが印加されることになるが、この場合
でもＮ型ウエル領域は全域においては空乏化しない。逆
バイアス電圧、即ちコレクタ電圧を更に増加した場合、
Ｎウェル領域内の空乏層が僅かずつ広がることによりベ
ース電位の変動が微小になり、電流増幅率の変動が抑え
られて安定したコレクタ電流、即ち出力電流となる。
乏化するような逆バイアス電圧が印加されたでは、トラ
ンジスタのＰ型ベース領域とＮ型コレクタ領域との間に
も同じ逆バイアスが印加されることになるが、この場合
でもＮ型ウエル領域は全域においては空乏化しない。逆
バイアス電圧、即ちコレクタ電圧を更に増加した場合、
Ｎウェル領域内の空乏層が僅かずつ広がることによりベ
ース電位の変動が微小になり、電流増幅率の変動が抑え
られて安定したコレクタ電流、即ち出力電流となる。
【００１０】また、不純物濃度を上げて抵抗率が低下し
たＮ型ウェル領域にコレクタ電流が流れるため、トラン
ジスタ飽和電圧の上昇が抑えられる。そのため、特に低
電圧動作でコレクタ電流が低下する事がなくなる。ま
た、ホトダイオードに介在するＩ層の高い抵抗領域は、
Ｎウェル層の導入によって飽和電圧やコレクタ変調のト
ランジスタへの影響がなくなるため、本来の真性半導体
に近い大きな抵抗層に設定することができ、それによっ
て更に低電圧動作や、ホトダイオードの低容量化、高速
化を容易に実現できる。
たＮ型ウェル領域にコレクタ電流が流れるため、トラン
ジスタ飽和電圧の上昇が抑えられる。そのため、特に低
電圧動作でコレクタ電流が低下する事がなくなる。ま
た、ホトダイオードに介在するＩ層の高い抵抗領域は、
Ｎウェル層の導入によって飽和電圧やコレクタ変調のト
ランジスタへの影響がなくなるため、本来の真性半導体
に近い大きな抵抗層に設定することができ、それによっ
て更に低電圧動作や、ホトダイオードの低容量化、高速
化を容易に実現できる。
【００１１】また、Ｎ型エミッタ領域、Ｐ型ベース領域
及びＮ型コレクタ領域は、半導体基板の同一面側にそれ
ぞれの電極を備えることが好ましく、この場合には、同
一面側から電極に容易にリード線を取り付けることがで
きる。
及びＮ型コレクタ領域は、半導体基板の同一面側にそれ
ぞれの電極を備えることが好ましく、この場合には、同
一面側から電極に容易にリード線を取り付けることがで
きる。
【００１２】このような光半導体装置の製造方法は、
少なくとも表面側に高濃度Ｎ型層を有する半導体基板の
上記表面上にＩ型層をエピタキシャル成長させる工程
と、Ｉ型層の表面側からＮ型ウエル領域形成予定領域
内にＮ型不純物を添加しＮ型ウエル領域を形成する工程
と、Ｎ型ウエル領域内にＰ型の主ベース領域を形成す
る工程と、Ｐ型の主ベース領域内にＮ型エミッタ領域
を形成する工程と、Ｉ型層及びＰ型の主ベース領域の
表面側からＰ型不純物を添加することによってＩ型層及
びＰ型の主ベース領域の表面側に高濃度Ｐ型層を形成す
る工程とを備え、Ｎ型ウエル領域は、添加されたＮ型不
純物が高濃度Ｎ型層に到達するまで熱処理されることを
特徴とする。本製造方法によれば、表面側からＮ型不純
物を添加することによってＮ型ウエル領域を作製するこ
ととしたので、これはコレクタ領域の一部として機能す
るが、この場合には、上述の効果に加えて、コレクタ領
域の不純物濃度や分布を、これが埋め込み層である場合
に比較して高精度に制御することができ、したがって、
トランジスタの特性を向上させることができる。
少なくとも表面側に高濃度Ｎ型層を有する半導体基板の
上記表面上にＩ型層をエピタキシャル成長させる工程
と、Ｉ型層の表面側からＮ型ウエル領域形成予定領域
内にＮ型不純物を添加しＮ型ウエル領域を形成する工程
と、Ｎ型ウエル領域内にＰ型の主ベース領域を形成す
る工程と、Ｐ型の主ベース領域内にＮ型エミッタ領域
を形成する工程と、Ｉ型層及びＰ型の主ベース領域の
表面側からＰ型不純物を添加することによってＩ型層及
びＰ型の主ベース領域の表面側に高濃度Ｐ型層を形成す
る工程とを備え、Ｎ型ウエル領域は、添加されたＮ型不
純物が高濃度Ｎ型層に到達するまで熱処理されることを
特徴とする。本製造方法によれば、表面側からＮ型不純
物を添加することによってＮ型ウエル領域を作製するこ
ととしたので、これはコレクタ領域の一部として機能す
るが、この場合には、上述の効果に加えて、コレクタ領
域の不純物濃度や分布を、これが埋め込み層である場合
に比較して高精度に制御することができ、したがって、
トランジスタの特性を向上させることができる。
【００１３】
【発明の実施の形態】以下、実施の形態に係る光半導体
装置について説明する。なお、同一要素には同一符号を
用い、重複する説明は省略する。
装置について説明する。なお、同一要素には同一符号を
用い、重複する説明は省略する。
【００１４】図１は光半導体装置の概要を示す説明図で
ある。この図は、各要素の接続を示すものであって、こ
のような接続関係を有する光半導体装置であれば、様々
な形状の光半導体装置を製造することができる。図２は
図１に示した光半導体装置の回路図である。
ある。この図は、各要素の接続を示すものであって、こ
のような接続関係を有する光半導体装置であれば、様々
な形状の光半導体装置を製造することができる。図２は
図１に示した光半導体装置の回路図である。
【００１５】この光半導体装置は、ホトダイオードＰＤ
とＮＰＮトランジスタＴＲとを同一半導体基板上に形成
してなるものである。なお、図中の各要素はいずれも半
導体からなるものであり、保護膜やパッシベーション膜
等の記載は省略する。
とＮＰＮトランジスタＴＲとを同一半導体基板上に形成
してなるものである。なお、図中の各要素はいずれも半
導体からなるものであり、保護膜やパッシベーション膜
等の記載は省略する。
【００１６】ホトダイオードＰＤは、高濃度Ｐ型層ＰＤ
P、Ｉ型層ＰＤI及び高濃度Ｎ型層ＰＤNを備えており、
ＰＩＮ構造を有している。なお、高濃度Ｐ型層ＰＤP及
び高濃度Ｎ型層ＰＤNは、それぞれ、ホトダイオードに
おけるアノード及びカソードを構成する。なお、Ｉ型層
ＰＤIとは狭義の真性半導体を意味するものではなく、
１×１０15／ｃｍ3未満の不純物濃度を有する半導体を
意味するものとする。このＩ型層ＰＤIは、若干のＮ型
の不純物又はＰ型の不純物が添加されているものとす
る。 また、説明において、高濃度とは不純物濃度が１
×１０17／ｃｍ3以上のことを意味するものとする。
P、Ｉ型層ＰＤI及び高濃度Ｎ型層ＰＤNを備えており、
ＰＩＮ構造を有している。なお、高濃度Ｐ型層ＰＤP及
び高濃度Ｎ型層ＰＤNは、それぞれ、ホトダイオードに
おけるアノード及びカソードを構成する。なお、Ｉ型層
ＰＤIとは狭義の真性半導体を意味するものではなく、
１×１０15／ｃｍ3未満の不純物濃度を有する半導体を
意味するものとする。このＩ型層ＰＤIは、若干のＮ型
の不純物又はＰ型の不純物が添加されているものとす
る。 また、説明において、高濃度とは不純物濃度が１
×１０17／ｃｍ3以上のことを意味するものとする。
【００１７】ＮＰＮトランジスタＴＲは、ホトダイオー
ドＰＤの高濃度Ｐ型層ＰＤPに物理的に接続された高濃
度Ｐ型領域Ｂ１をその一部領域とするＰ型ベース領域
Ｂ、ホトダイオードＰＤの高濃度Ｎ型層に物理的に接続
された高濃度Ｎ型領域Ｃ１をその一部領域とするＮ型コ
レクタ領域及びＰ型ベース領域Ｂ内に形成されたＮ型エ
ミッタ領域Ｅを有する。
ドＰＤの高濃度Ｐ型層ＰＤPに物理的に接続された高濃
度Ｐ型領域Ｂ１をその一部領域とするＰ型ベース領域
Ｂ、ホトダイオードＰＤの高濃度Ｎ型層に物理的に接続
された高濃度Ｎ型領域Ｃ１をその一部領域とするＮ型コ
レクタ領域及びＰ型ベース領域Ｂ内に形成されたＮ型エ
ミッタ領域Ｅを有する。
【００１８】ここで、Ｎ型コレクタ領域Ｃは高濃度Ｎ型
領域Ｃ１からＰ型ベース領域Ｂに到達するＮ型ウエル領
域ＣＷを備えている。このＮ型ウエル領域ＣＷの平均Ｎ
型不純物濃度は１×１０15／ｃｍ3以上であることが好
ましい。すなわち、Ｎ型ウエル領域ＣＷは、Ｉ型層ＰＤ
Iよりも不純物濃度が高い。
領域Ｃ１からＰ型ベース領域Ｂに到達するＮ型ウエル領
域ＣＷを備えている。このＮ型ウエル領域ＣＷの平均Ｎ
型不純物濃度は１×１０15／ｃｍ3以上であることが好
ましい。すなわち、Ｎ型ウエル領域ＣＷは、Ｉ型層ＰＤ
Iよりも不純物濃度が高い。
【００１９】Ｉ型層ＰＤIを完全空乏化するため、ホト
ダイオードＰＤに逆バイアスを印加した場合には、トラ
ンジスタＴＲのＰ型ベース領域ＢとＮ型コレクタ領域Ｃ
との間には逆バイアスが印加されることになるが、この
場合、Ｉ型層ＰＤIの全域を空乏化した場合において
も、Ｎ型ウエル領域ＣＷは全域においては空乏化しない
ことになる。
ダイオードＰＤに逆バイアスを印加した場合には、トラ
ンジスタＴＲのＰ型ベース領域ＢとＮ型コレクタ領域Ｃ
との間には逆バイアスが印加されることになるが、この
場合、Ｉ型層ＰＤIの全域を空乏化した場合において
も、Ｎ型ウエル領域ＣＷは全域においては空乏化しない
ことになる。
【００２０】すなわち、Ｐ型ベース領域ＢとＮ型コレク
タ領域Ｃとの間にはＩ型層ＰＤIが介在していない。し
たがって、トランジスタＴＲの静特性としては、このよ
うなＩ型層ＰＤIによる抵抗が減少することとなり、コ
レクタ電流が増加する。
タ領域Ｃとの間にはＩ型層ＰＤIが介在していない。し
たがって、トランジスタＴＲの静特性としては、このよ
うなＩ型層ＰＤIによる抵抗が減少することとなり、コ
レクタ電流が増加する。
【００２１】Ｎ型ウエル領域ＣＷがＩ型層ＰＤIである
場合には、Ｉ型層ＰＤIへの光の入射に伴って発生した
キャリアによる抵抗変化、基板電位変化によって、コレ
クタ及びベース領域の電位が影響を受ける。電位変化を
考慮しない場合においても、コレクタ抵抗Ｒｃが変動す
る。
場合には、Ｉ型層ＰＤIへの光の入射に伴って発生した
キャリアによる抵抗変化、基板電位変化によって、コレ
クタ及びベース領域の電位が影響を受ける。電位変化を
考慮しない場合においても、コレクタ抵抗Ｒｃが変動す
る。
【００２２】本装置においては、Ｎ型ウエル領域ＣＷは
Ｉ型層ＰＤIではないため、コレクタ領域Ｃ及びベース
領域Ｂの電位やコレクタ抵抗Ｒｃが安定し、トランジス
タＴＲのコレクタ電流Ｉｃの変動を抑制することができ
る。なお、コレクタ電流Ｉｃは、ベース電流Ｉｂの電流
増幅率（ｈfe）倍であるが、ベース電流Ｉｂはホトダイ
オードＰＤを流れる電流である。
Ｉ型層ＰＤIではないため、コレクタ領域Ｃ及びベース
領域Ｂの電位やコレクタ抵抗Ｒｃが安定し、トランジス
タＴＲのコレクタ電流Ｉｃの変動を抑制することができ
る。なお、コレクタ電流Ｉｃは、ベース電流Ｉｂの電流
増幅率（ｈfe）倍であるが、ベース電流Ｉｂはホトダイ
オードＰＤを流れる電流である。
【００２３】また、Ｎ型エミッタ領域Ｅ、Ｐ型ベース領
域Ｂ及びＮ型コレクタ領域Ｃは、半導体基板の同一面側
に図示しないそれぞれの電極を備えており、この場合に
は、同一面側から電極にリード線を取り付けることがで
きる。
域Ｂ及びＮ型コレクタ領域Ｃは、半導体基板の同一面側
に図示しないそれぞれの電極を備えており、この場合に
は、同一面側から電極にリード線を取り付けることがで
きる。
【００２４】次に、上述の光半導体装置の一例について
製造方法と共に説明する。
製造方法と共に説明する。
【００２５】図３はかかる光半導体装置を一部破断して
示す光半導体装置の斜視図である。光半導体装置を構成
する各半導体要素の導電型、不純物濃度及び厚みは以下
の通りである。なお、半導体の材料はＳｉである。
示す光半導体装置の斜視図である。光半導体装置を構成
する各半導体要素の導電型、不純物濃度及び厚みは以下
の通りである。なお、半導体の材料はＳｉである。
【表１】
【表２】
なお、Ｎ型ウエル領域ＣＷは、基板に垂直な平面内にお
いて、環状を有する外側Ｎ型ウエル領域ＣＷ１と、Ｉ型
層ＰＤIを介在させて外側Ｎ型ウエル領域ＣＷ１の内側
に位置する内側Ｎ型ウェル領域ＣＷ２からなる。外側Ｎ
型ウエル領域ＣＷ１の表面側には、隣接素子との間の電
気的隔離を行うアイソレーション或いはチャネルストッ
パとして機能する高濃度Ｐ型領域ＩＳPが環状に形成さ
れている。また、基板表面側のＮ型エミッタ領域E、Ｐ
型ベース領域Bの表面側の一部を構成する高濃度P型領域
B１及びＮ型コレクタ領域Cの表面側の一部を構成する高
濃度N型領域C２上には、それぞれ、エミッタ電極、ベー
ス電極及びコレクタ電極が設けられる。
いて、環状を有する外側Ｎ型ウエル領域ＣＷ１と、Ｉ型
層ＰＤIを介在させて外側Ｎ型ウエル領域ＣＷ１の内側
に位置する内側Ｎ型ウェル領域ＣＷ２からなる。外側Ｎ
型ウエル領域ＣＷ１の表面側には、隣接素子との間の電
気的隔離を行うアイソレーション或いはチャネルストッ
パとして機能する高濃度Ｐ型領域ＩＳPが環状に形成さ
れている。また、基板表面側のＮ型エミッタ領域E、Ｐ
型ベース領域Bの表面側の一部を構成する高濃度P型領域
B１及びＮ型コレクタ領域Cの表面側の一部を構成する高
濃度N型領域C２上には、それぞれ、エミッタ電極、ベー
ス電極及びコレクタ電極が設けられる。
【００２６】この光半導体装置は以下の工程〜を順
次実行することによって製造される。 エピタキシャル成長工程
次実行することによって製造される。 エピタキシャル成長工程
【００２７】少なくとも表面側に高濃度Ｎ型層（Ｐ
ＤN：高濃度Ｎ型領域Ｃ１）を有する半導体基板を用意
する。本例では、半導体基板自体が高濃度のＮ型基板で
あるとする（０．０１Ω・ｃｍ）。この半導体基板の表
面上にＩ型層ＰＤIをエピタキシャル成長させる。エピ
タキシャル成長層は、低電圧動作を前提とすると高抵抗
化が必要で、エピ厚が厚くなるほどより高抵抗のエピタ
キシャル層に設定される。例えば、Ｉ層に１５μｍの厚
みを構成する場合は、エピタキシャル層の比抵抗は５０
０Ω・ｃｍ以上の高抵抗になる。あるいはＩ層に２０μ
ｍ以上の厚みを構成する場合は７００Ωｃｍ以上の高抵
抗になる。このようにすれば低電圧でＩ層が完全に空乏
層になり、ホトダイオードの低容量化と高速応答が可能
になる。 Ｎ型ウエル領域形成工程
ＤN：高濃度Ｎ型領域Ｃ１）を有する半導体基板を用意
する。本例では、半導体基板自体が高濃度のＮ型基板で
あるとする（０．０１Ω・ｃｍ）。この半導体基板の表
面上にＩ型層ＰＤIをエピタキシャル成長させる。エピ
タキシャル成長層は、低電圧動作を前提とすると高抵抗
化が必要で、エピ厚が厚くなるほどより高抵抗のエピタ
キシャル層に設定される。例えば、Ｉ層に１５μｍの厚
みを構成する場合は、エピタキシャル層の比抵抗は５０
０Ω・ｃｍ以上の高抵抗になる。あるいはＩ層に２０μ
ｍ以上の厚みを構成する場合は７００Ωｃｍ以上の高抵
抗になる。このようにすれば低電圧でＩ層が完全に空乏
層になり、ホトダイオードの低容量化と高速応答が可能
になる。 Ｎ型ウエル領域形成工程
【００２８】Ｉ型層ＰＤIの表面上にＮ型ウエル領域形
成予定領域が露出したマスクを作製する。このマスクは
ホトレジストによって形成される。マスクをした状態
で、Ｉ型層ＰＤIの表面側からＮ型ウエル領域形成予定
領域内にＮ型不純物を添加しＮ型ウエル領域ＣＷ（ＣＷ
１，ＣＷ２）を形成する。不純物添加方法としては、拡
散法やイオン注入法が挙げられる。Ｎ型ウエル領域ＣＷ
は、添加されたＮ型不純物が高濃度Ｎ型層Ｃ１（Ｐ
ＤN）に到達するまで熱処理される。 主ベース領域形成工程
成予定領域が露出したマスクを作製する。このマスクは
ホトレジストによって形成される。マスクをした状態
で、Ｉ型層ＰＤIの表面側からＮ型ウエル領域形成予定
領域内にＮ型不純物を添加しＮ型ウエル領域ＣＷ（ＣＷ
１，ＣＷ２）を形成する。不純物添加方法としては、拡
散法やイオン注入法が挙げられる。Ｎ型ウエル領域ＣＷ
は、添加されたＮ型不純物が高濃度Ｎ型層Ｃ１（Ｐ
ＤN）に到達するまで熱処理される。 主ベース領域形成工程
【００２９】Ｎ型ウエル領域ＣＷ内にＰ型の主ベース領
域Ｂ２を形成する。Ｉ型層ＰＤI及びＮ型ウエル領域Ｃ
Ｗの表面上に主ベース領域形成予定領域が露出したマス
クを作製する。このマスクはホトレジストによって形成
される。マスクをした状態で、Ｉ型層ＰＤI及びＮ型ウ
エル領域ＣＷの表面側から主ベース領域形成予定領域内
にＰ型不純物を添加し主ベース領域Ｂ２を形成する。不
純物添加方法としては、拡散法やイオン注入法が挙げら
れる。 エミッタ領域形成工程
域Ｂ２を形成する。Ｉ型層ＰＤI及びＮ型ウエル領域Ｃ
Ｗの表面上に主ベース領域形成予定領域が露出したマス
クを作製する。このマスクはホトレジストによって形成
される。マスクをした状態で、Ｉ型層ＰＤI及びＮ型ウ
エル領域ＣＷの表面側から主ベース領域形成予定領域内
にＰ型不純物を添加し主ベース領域Ｂ２を形成する。不
純物添加方法としては、拡散法やイオン注入法が挙げら
れる。 エミッタ領域形成工程
【００３０】主ベース領域Ｂ２内にＮ型エミッタ領域を
形成する。Ｉ型層ＰＤI、Ｎ型ウエル領域ＣＷ及び主ベ
ース領域Ｂ２の表面上に、エミッタ領域形成予定領域が
露出したマスクを作製する。このマスクはホトレジスト
によって形成される。マスクをした状態で、Ｉ型層ＰＤ
I、Ｎ型ウエル領域ＣＷ及び主ベース領域Ｂ２の表面側
からエミッタ領域形成予定領域内にＮ型不純物を添加し
エミッタ領域Ｅを形成する。不純物添加方法としては、
拡散法やイオン注入法が挙げられる。 高濃度Ｐ型層ＰＤP形成工程
形成する。Ｉ型層ＰＤI、Ｎ型ウエル領域ＣＷ及び主ベ
ース領域Ｂ２の表面上に、エミッタ領域形成予定領域が
露出したマスクを作製する。このマスクはホトレジスト
によって形成される。マスクをした状態で、Ｉ型層ＰＤ
I、Ｎ型ウエル領域ＣＷ及び主ベース領域Ｂ２の表面側
からエミッタ領域形成予定領域内にＮ型不純物を添加し
エミッタ領域Ｅを形成する。不純物添加方法としては、
拡散法やイオン注入法が挙げられる。 高濃度Ｐ型層ＰＤP形成工程
【００３１】Ｉ型層ＰＤＩ、Ｎ型ウエル領域ＣＷ、主ベ
ース領域Ｂ２及びＮ型エミッタ領域Ｅの表面側からＰ型
不純物を添加することによって、エミッタの外側の領域
の表面側に高濃度Ｐ型層Ｂ１（ＰＤP）を形成する。Ｉ
型層ＰＤI、Ｎ型ウエル領域ＣＷ、主ベース領域Ｂ２及
びＮ型エミッタ領域Ｅの表面上に、高濃度Ｐ型層ＰＤP
形成予定領域が露出したマスクを作製する。このマスク
はホトレジストによって形成される。マスクをした状態
で、これらの表面側から高濃度Ｐ型層ＰＤP形成予定領
域内にＰ型不純物を添加し高濃度Ｐ型層Ｂ１（ＰＤP）
を形成する。不純物添加方法としては、拡散法やイオン
注入法が挙げられる。最後に、アイソレーションやパッ
シベーション、金属電極を設けることにより、光半導体
装置が完成する。本製造方法によれば、表面側からＮ型
不純物を添加することによってＮ型ウエル領域ＣＷを作
製することとしたので、これはコレクタ領域の一部とし
て機能するが、この場合には、上述の効果に加えて、コ
レクタ領域の不純物濃度や分布を、これが埋め込み層で
ある場合に比較して高精度に制御することができ、した
がって、トランジスタＴＲの特性を向上させることがで
きる。
ース領域Ｂ２及びＮ型エミッタ領域Ｅの表面側からＰ型
不純物を添加することによって、エミッタの外側の領域
の表面側に高濃度Ｐ型層Ｂ１（ＰＤP）を形成する。Ｉ
型層ＰＤI、Ｎ型ウエル領域ＣＷ、主ベース領域Ｂ２及
びＮ型エミッタ領域Ｅの表面上に、高濃度Ｐ型層ＰＤP
形成予定領域が露出したマスクを作製する。このマスク
はホトレジストによって形成される。マスクをした状態
で、これらの表面側から高濃度Ｐ型層ＰＤP形成予定領
域内にＰ型不純物を添加し高濃度Ｐ型層Ｂ１（ＰＤP）
を形成する。不純物添加方法としては、拡散法やイオン
注入法が挙げられる。最後に、アイソレーションやパッ
シベーション、金属電極を設けることにより、光半導体
装置が完成する。本製造方法によれば、表面側からＮ型
不純物を添加することによってＮ型ウエル領域ＣＷを作
製することとしたので、これはコレクタ領域の一部とし
て機能するが、この場合には、上述の効果に加えて、コ
レクタ領域の不純物濃度や分布を、これが埋め込み層で
ある場合に比較して高精度に制御することができ、した
がって、トランジスタＴＲの特性を向上させることがで
きる。
【００３２】次に、上述の光半導体装置の利点につい
て、比較例を用いて説明する。比較例に係る光半導体装
置は、Ｎ型ウエル領域に代えてＮ型埋め込み層ＢＬを高
濃度Ｎ型層Ｃ１との間に介在させたものである。
て、比較例を用いて説明する。比較例に係る光半導体装
置は、Ｎ型ウエル領域に代えてＮ型埋め込み層ＢＬを高
濃度Ｎ型層Ｃ１との間に介在させたものである。
【００３３】図４は図３に示した光半導体装置の部分縦
断面図であり、図５は図４に示した深さ方向計測ライン
ｔ上の不純物濃度分布を示すグラフである。同様に、図
６は比較例に係る光半導体装置の縦断面図であり、図７
は図６に示した深さ方向計測ラインｔ上の不純物濃度分
布を示すグラフである。なお、斜線部は空乏層を示す。
断面図であり、図５は図４に示した深さ方向計測ライン
ｔ上の不純物濃度分布を示すグラフである。同様に、図
６は比較例に係る光半導体装置の縦断面図であり、図７
は図６に示した深さ方向計測ラインｔ上の不純物濃度分
布を示すグラフである。なお、斜線部は空乏層を示す。
【００３４】上記グラフに示されるように、実施形態に
係るＮ型ウエル領域ＣＷの不純物濃度は、比較例のそれ
よりも高く、また、主ベース領域Ｂ２から基板側の高濃
度Ｎ型層Ｃ１（ＰＤN）にまで到達している。そのた
め、フォトダイオード部分は、ＰＤＩの領域が全て空乏
層になってもＮウェル領域にできるベース／コレクタ間
の空乏層はごく狭い範囲に形成され、コレクタ電圧の変
動に応じてその幅が僅かに変化する。そのため、ベース
電位がコレクタ電圧の変動に依存することなく一定にな
る。また、Ｎウェル領域が比較例と比べて不純物濃度が
高いためコレクタ抵抗が低くなる。
係るＮ型ウエル領域ＣＷの不純物濃度は、比較例のそれ
よりも高く、また、主ベース領域Ｂ２から基板側の高濃
度Ｎ型層Ｃ１（ＰＤN）にまで到達している。そのた
め、フォトダイオード部分は、ＰＤＩの領域が全て空乏
層になってもＮウェル領域にできるベース／コレクタ間
の空乏層はごく狭い範囲に形成され、コレクタ電圧の変
動に応じてその幅が僅かに変化する。そのため、ベース
電位がコレクタ電圧の変動に依存することなく一定にな
る。また、Ｎウェル領域が比較例と比べて不純物濃度が
高いためコレクタ抵抗が低くなる。
【００３５】比較例においては、Ｉ型層ＰＤIによる抵
抗Ｒｃが大きいため、ホトダイオードＰＤを一部分空乏
化した場合においてはコレクタ抵抗が大きくトランジス
タ飽和電圧が大きくなる。また、コレクタ抵抗Ｒｃをな
くすために空乏層がＢＬ領域まで達した場合には、空乏
層がそれ以上変化できないためコレクタ電圧の増加に伴
なってベース電位が上がり、電流増幅率が大きくなって
コレクタ電流が変動する。更に、ＰＤＩを完全空乏化を
想定すると、コレクタ抵抗の低下のために形成したＢＬ
層が無い場合でもトランジスタのコレクタ抵抗Ｒｃは小
さくなり、ＢＬ層の存在意義がなくなる。
抗Ｒｃが大きいため、ホトダイオードＰＤを一部分空乏
化した場合においてはコレクタ抵抗が大きくトランジス
タ飽和電圧が大きくなる。また、コレクタ抵抗Ｒｃをな
くすために空乏層がＢＬ領域まで達した場合には、空乏
層がそれ以上変化できないためコレクタ電圧の増加に伴
なってベース電位が上がり、電流増幅率が大きくなって
コレクタ電流が変動する。更に、ＰＤＩを完全空乏化を
想定すると、コレクタ抵抗の低下のために形成したＢＬ
層が無い場合でもトランジスタのコレクタ抵抗Ｒｃは小
さくなり、ＢＬ層の存在意義がなくなる。
【００３６】実施形態においては、ホトダイオードＰＤ
を低電圧で完全空乏化でき、トランジスタＴＲ側の空乏
層は、Ｎ型ウェル領域にベースとの接合部から２〜３μ
ｍの深さしか広がらないため、トランジスタのコレクタ
電圧依存性が小さいという利点がある。また、フォトダ
イオード部分のＰＤＩが完全空乏化されることによって
比較例に比して電子の平均ドリフト速度は大きくなり、
高速応答が可能になる。
を低電圧で完全空乏化でき、トランジスタＴＲ側の空乏
層は、Ｎ型ウェル領域にベースとの接合部から２〜３μ
ｍの深さしか広がらないため、トランジスタのコレクタ
電圧依存性が小さいという利点がある。また、フォトダ
イオード部分のＰＤＩが完全空乏化されることによって
比較例に比して電子の平均ドリフト速度は大きくなり、
高速応答が可能になる。
【００３７】また、実施形態の光半導体装置において
は、コレクタ接合容量も小さくなる。抵抗の低下によっ
てトランジスタの飽和電圧が小さくなり、大電流でも出
力が低下しないため、ダイナミックレンジが広がる。更
に、アーリー効果を受けにくくなるため、コレクタ及び
エミッタ間電圧の依存性が低下するという利点もある。
は、コレクタ接合容量も小さくなる。抵抗の低下によっ
てトランジスタの飽和電圧が小さくなり、大電流でも出
力が低下しないため、ダイナミックレンジが広がる。更
に、アーリー効果を受けにくくなるため、コレクタ及び
エミッタ間電圧の依存性が低下するという利点もある。
【００３８】また、トランジスタＴＲのエミッタ領域に
設けられるエミッタ電極はストライプ形状であって、コ
レクタ電極はエミッタ電極及びホトダイオードＰＤの光
入射領域を囲む環状のものが好ましい。このストライプ
の幅は、狭いほど高速化が達成される。コレクタ接合容
量は本例の構造においては低減されているので、ストラ
イプ化、すなわち、エミッタ電極（エミッタ領域Ｅ）に
おける高濃度Ｎ型層を流れる電流の方向よりも、これと
基板厚み方向の双方に垂直な方向の電極長を長くするこ
とで、高速化が更に達成される。
設けられるエミッタ電極はストライプ形状であって、コ
レクタ電極はエミッタ電極及びホトダイオードＰＤの光
入射領域を囲む環状のものが好ましい。このストライプ
の幅は、狭いほど高速化が達成される。コレクタ接合容
量は本例の構造においては低減されているので、ストラ
イプ化、すなわち、エミッタ電極（エミッタ領域Ｅ）に
おける高濃度Ｎ型層を流れる電流の方向よりも、これと
基板厚み方向の双方に垂直な方向の電極長を長くするこ
とで、高速化が更に達成される。
【００３９】
【発明の効果】以上、説明したように、本発明の光半導
体装置によれば、同一基板上に形成されるトランジスタ
とホトダイオードにおいて、ホトダイオードの低容量化
・高速化できる構造を持たせながらコレクタ電圧依存性
を抑制すると共に、トランジスタの飽和電圧増加を抑制
する事が可能になる。また、この製造方法によれば、ト
ランジスタの特性を更に向上させることができる。
体装置によれば、同一基板上に形成されるトランジスタ
とホトダイオードにおいて、ホトダイオードの低容量化
・高速化できる構造を持たせながらコレクタ電圧依存性
を抑制すると共に、トランジスタの飽和電圧増加を抑制
する事が可能になる。また、この製造方法によれば、ト
ランジスタの特性を更に向上させることができる。
【図１】光半導体装置の概要を示す説明図である。
【図２】図１に示した光半導体装置の回路図である。
【図３】光半導体装置を一部破断して示す光半導体装置
の斜視図である。
の斜視図である。
【図４】図３に示した光半導体装置の部分縦断面図であ
る。
る。
【図５】図４に示した深さ方向計測ラインｔ上の不純物
濃度分布を示すグラフである。
濃度分布を示すグラフである。
【図６】比較例に係る光半導体装置の縦断面図である。
【図７】図６に示した深さ方向計測ラインｔ上の不純物
濃度分布を示すグラフである。
濃度分布を示すグラフである。
Ｅ…Ｎ型エミッタ領域、Ｂ…ベース領域、Ｃ…コレクタ
領域、Ｂ１…高濃度Ｐ型層、Ｂ２…主ベース領域、Ｃ１
…高濃度Ｎ型層、ＣＷ…Ｎ型ウエル領域、ＩＳ P…Ｐ型
領域、ＰＤ…ホトダイオード、ＰＤI…Ｉ型層、ＰＤN…
高濃度Ｎ型層、ＰＤP…高濃度Ｐ型層、Ｒｃ…抵抗、ｔ
…方向計測ライン、ＴＲ…トランジスタ。
領域、Ｂ１…高濃度Ｐ型層、Ｂ２…主ベース領域、Ｃ１
…高濃度Ｎ型層、ＣＷ…Ｎ型ウエル領域、ＩＳ P…Ｐ型
領域、ＰＤ…ホトダイオード、ＰＤI…Ｉ型層、ＰＤN…
高濃度Ｎ型層、ＰＤP…高濃度Ｐ型層、Ｒｃ…抵抗、ｔ
…方向計測ライン、ＴＲ…トランジスタ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 井上 仁
静岡県浜松市市野町1126番地の１ 浜松ホ
トニクス株式会社内
Ｆターム(参考） 4M118 AA01 CA05 CA09
5F049 MA04 MB03 NA03 PA03 PA09
QA20 RA06
Claims (4)
- 【請求項１】 ＰＩＮ構造を有するホトダイオードと、
前記ホトダイオードの高濃度Ｐ型層に物理的に接続され
た高濃度Ｐ型領域をその一部領域とするＰ型ベース領
域、前記ホトダイオードの高濃度Ｎ型層に物理的に接続
された高濃度Ｎ型領域をその一部領域とするＮ型コレク
タ領域及び前記Ｐ型ベース領域内に形成されたＮ型エミ
ッタ領域を有するＮＰＮトランジスタとを同一半導体基
板上に形成してなる光半導体装置において、 前記Ｎ型コレクタ領域は前記高濃度Ｎ型領域から前記Ｐ
型ベース領域に到達するＮ型ウエル領域を備えているこ
とを特徴とする光半導体装置。 - 【請求項２】 前記Ｎ型ウエル領域の平均Ｎ型不純物濃
度は１×１０15／ｃｍ3以上であることを特徴とする請
求項１に記載の光半導体装置。 - 【請求項３】 前記Ｎ型エミッタ領域、前記Ｐ型ベース
領域及び前記Ｎ型コレクタ領域は、前記半導体基板の同
一面側にそれぞれの電極を備えることを特徴とする請求
項１に記載の光半導体装置。 - 【請求項４】 少なくとも表面側に高濃度Ｎ型層を有す
る半導体基板の前記表面上にＩ型層をエピタキシャル成
長させる工程と、 前記Ｉ型層の表面側からＮ型ウエル領域形成予定領域内
にＮ型不純物を添加し前記Ｎ型ウエル領域を形成する工
程と、 前記Ｎ型ウエル領域内にＰ型の主ベース領域を形成する
工程と、 前記Ｐ型の主ベース領域内にＮ型エミッタ領域を形成す
る工程と、 前記Ｉ型層及び前記Ｐ型の主ベース領域の表面側からＰ
型不純物を添加することによって前記Ｉ型層及び前記Ｐ
型の主ベース領域の表面側に高濃度Ｐ型層を形成する工
程とを備え、 前記Ｎ型ウエル領域は、添加されたＮ型不純物が前記高
濃度Ｎ型層に到達するまで熱処理されることを特徴とす
る光半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001373150A JP4046995B2 (ja) | 2001-12-06 | 2001-12-06 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001373150A JP4046995B2 (ja) | 2001-12-06 | 2001-12-06 | 光半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003174188A true JP2003174188A (ja) | 2003-06-20 |
| JP2003174188A5 JP2003174188A5 (ja) | 2005-05-19 |
| JP4046995B2 JP4046995B2 (ja) | 2008-02-13 |
Family
ID=19181919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001373150A Expired - Fee Related JP4046995B2 (ja) | 2001-12-06 | 2001-12-06 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4046995B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100984542B1 (ko) | 2007-08-22 | 2010-09-30 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체장치 및 이의 제조방법 |
| JP2019079910A (ja) * | 2017-10-24 | 2019-05-23 | 富士通株式会社 | 光検出器、光変調器及び光集積回路 |
-
2001
- 2001-12-06 JP JP2001373150A patent/JP4046995B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100984542B1 (ko) | 2007-08-22 | 2010-09-30 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체장치 및 이의 제조방법 |
| JP2019079910A (ja) * | 2017-10-24 | 2019-05-23 | 富士通株式会社 | 光検出器、光変調器及び光集積回路 |
| JP7078820B2 (ja) | 2017-10-24 | 2022-06-01 | 富士通株式会社 | 光検出器、光変調器及び光集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4046995B2 (ja) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100928204B1 (ko) | 실리콘 에피층을 이용한 ｃｍｏｓ 기반의 평판형 애벌란시포토다이오드 및 그 제조 방법 | |
| US6388276B1 (en) | Reverse conducting thyristor | |
| JPS61133659A (ja) | 半導体受光素子の製造方法 | |
| JPH0482268A (ja) | 半導体装置 | |
| JP4046995B2 (ja) | 光半導体装置 | |
| US3936856A (en) | Space-charge-limited integrated circuit structure | |
| JPS6244861B2 (ja) | ||
| JPS6327865B2 (ja) | ||
| JP2010098239A (ja) | 光半導体装置及び光半導体装置の製造方法 | |
| JP3149513B2 (ja) | 半導体装置 | |
| US6060823A (en) | Field emission cold cathode element | |
| JPH02142184A (ja) | 半導体装置及びその製造方法 | |
| JP2005317894A (ja) | 半導体装置とその製法 | |
| JPH02186675A (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JP2000216381A (ja) | 電界効果トランジスタ | |
| JP2003174188A5 (ja) | ||
| JP3121537B2 (ja) | 半導体装置 | |
| JPH0644617B2 (ja) | 集積回路の製造方法 | |
| KR100324569B1 (ko) | 접합형 바이폴라 반도체 소자 및 그 제조방법 | |
| JPH07321347A (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 | |
| JPS621261B2 (ja) | ||
| JPH05109745A (ja) | 半導体装置 | |
| JP2650405B2 (ja) | バイポーラトランジスタ | |
| JP2636555B2 (ja) | 半導体装置 | |
| JP3285420B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |