JP2003178917A - 磁気抵抗効果膜およびそれを用いたメモリ - Google Patents

Abstract

(57)【要約】 【課題】 比較的小さな磁界で磁化反転可能であり、比
較的大きな磁気抵抗効果を示す、垂直磁化膜を用いた磁
気抵抗効果膜およびそれを用いたメモリを提供する。 【解決手段】 本発明の磁気抵抗効果膜は、非磁性膜が
磁性膜に挟まれている構造を持ち、これらの磁性膜のう
ち少なくとも１つが、希土類金属、FeおよびCoを主成分
とする垂直磁化膜である。図１は、Pt (2nm) / Tb₂₀(Fe
_100-XCo_X)₈₀ (10nm) / Al₂O₃ (2.2nm) / Gd₂₀(Fe_100-XC
o_X)₈₀ (10nm) / Al₅₀Cu₅₀ (25nm) / Si-waferの膜構成
のTMR素子の、Ｃｏ組成と磁気抵抗変化率の関係を示
す。一方の磁性層でＧｄを使うことにより、保磁力を
２．５ｋＡ／ｍ程度に抑えることができる。Co組成が8
at.%以上97at.%以下の範囲で、10%以上の磁気抵抗変化
率が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、垂直磁化膜からな
る磁気抵抗効果膜と、これを用いたメモリに関する。

【０００２】

【従来の技術】磁気抵抗効果膜の基本構成は、非磁性層
を介して磁性層が隣接して形成されたサンドイッチ構造
である。非磁性膜として良く用いられる材料としてCuや
Al₂O₃が挙げられる。磁気抵抗効果膜において非磁性層
にCu等のような導体を用いたものを巨大磁気抵抗効果膜
（GMR膜）といい、Al₂O₃などの絶縁体を用いたものをス
ピン依存トンネル効果膜（TMR膜）という。一般にTMR膜
はGMR膜に比べて大きな磁気抵抗効果を示す。このよう
な磁気抵抗効果膜の応用に関しては様々なものが考えら
れる。

【０００３】その中でも近年特に有望視されているのが
磁気抵抗効果を用いたメモリ(MRAM)である。MRAMは、記
録時間、読み出し時間、記録密度、書き換え可能回数、
消費電力等において、多くの情報機器から求められるス
ペックをすべて満たすメモリとして有望である。特に、
スピン依存トンネル磁気抵抗（TMR）効果を利用したMRA
Mは、大きな読み出し信号が得られることから、高記録
密度化あるいは高速読み出しに有利であり、近年の研究
報告において、MRAMとしての実現性が実証されている。

【０００４】図１３（ａ）に示すように、二つの磁性層
の磁化方向が平行であると磁気抵抗効果膜の電気抵抗は
比較的小さく、図１３（ｂ）に示すように、磁化方向が
反平行であると電気抵抗は比較的大きくなる。したがっ
て、一方の磁性層をメモリ層、他方を検出層とし、上記
の性質を利用することで情報の読み出しが可能である。
例えば、非磁性層12の上部に位置する磁性層13をメモリ
層、下部に位置する磁性層14を検出層とし、メモリ層の
磁化方向が右向きの場合を『1』、左向きの場合を『0』
とする。図1４（ａ）に示すように、両磁性層の磁化方
向が右向きの場合、磁気抵抗効果膜の電気抵抗は比較的
小さく、図1４（ｂ）に示すように、検出層の磁化方向
が右向きで、かつメモリ層の磁化方向が左向きであると
電気抵抗は比較的大きい。また、図1４（ｃ）に示すよ
うに、検出層の磁化方向が左向きで、かつメモリ層の磁
化方向が右向きであると電気抵抗は比較的大きく、図１
４（ｄ）に示すように、両磁性層の磁化方向が左向きの
場合電気抵抗は比較的小さい。つまり、例えば、検出層
の磁化方向が右向きに固定されている場合に、電気抵抗
が大きければ、メモリ層には『0』が記録されているこ
とになり、電気抵抗が小さければ、『1』が記録されて
いることになる。あるいは、検出層の磁化方向が左向き
に固定されている場合に、電気抵抗が大きければ、メモ
リ層には『1』が記録されていることになり、電気抵抗
が小さければ、『0』が記録されていることになる。

【０００５】MRAMの記録密度を高くするために、素子サ
イズを小さくしていくと、面内磁化膜を使用したMRAM
は、反磁界あるいは端面の磁化のカーリングといった影
響から、情報を保持できなくなるという問題が生じる。
この問題を回避するためには、例えば磁性層の形状を長
方形にすることが挙げられるが、この方法では素子サイ
ズが小さくできないために、記録密度の向上があまり期
待できない。そこで、垂直磁化膜を用いることにより、
上記問題を回避しようとする提案がなされている（例え
ば、特許文献１参照）。この方法では、素子サイズが小
さくなっても反磁界は増加しないので、面内磁化膜を用
いたMRAMよりも小さなサイズの磁気抵抗効果膜が実現可
能である。

【０００６】垂直磁化膜を用いた磁気抵抗効果膜は、面
内磁化膜を用いた磁気抵抗効果膜と同様に、二つの磁性
層の磁化方向が平行であると磁気抵抗効果膜の電気抵抗
は比較的小さく、磁化方向が反平行であると電気抵抗は
比較的大きくなる。図１５において、非磁性層22の上部
に位置する磁性層23をメモリ層、下部に位置する磁性層
21を検出層とし、メモリ層の磁化方向が上向きの場合を
『1』、下向きの場合を『0』とする。図１５（ａ）に示
すように、両磁性層の磁化方向が上向きの場合、磁気抵
抗効果膜の電気抵抗は比較的小さく、図１５（ｃ）に示
すように、検出層の磁化方向が下向きで、かつメモリ層
の磁化方向が上向きであると電気抵抗は比較的大きくな
る。また、図１５（ｂ）に示すように、検出層の磁化方
向が上向きで、かつメモリ層の磁化方向が下向きである
と電気抵抗は比較的大きくなり、図１５（ｄ）に示すよ
うに、両磁性層の磁化方向が下向きの場合電気抵抗は比
較的小さくなる。つまり、例えば、検出層の磁化方向が
上向きに固定されている場合には、電気抵抗が大きけれ
ばメモリ層には『0』が記録されていることになり、電
気抵抗が小さければ『1』が記録されていることにな
る。あるいは、検出層の磁化方向が下向きに固定されて
いる場合に、電気抵抗が大きければメモリ層には『1』
が記録されていることになり、電気抵抗が小さければ
『0』が記録されていることになる。

【０００７】垂直磁化膜としては、Gd、Dy、Tb等の希土
類金属から選ばれる少なくとも１種類の元素とCo、Fe、
Ni等の遷移金属から選ばれる少なくとも１種類の元素の
合金膜や人工格子膜、Co/Pt等遷移金属と貴金属の人工
格子膜、CoCr等の膜面垂直方向の結晶磁気異方性を有す
る合金膜が主として挙げられる。これらの材料の中で、
希土類金属と遷移金属の合金膜や人工格子膜は、角型比
が１である磁化曲線を示し、磁界を印加した場合に急峻
な磁化反転を生じることから、メモリ素子として用いる
磁気抵抗効果膜に最適である。

【０００８】垂直磁化膜の磁化反転磁界は、一般に遷移
金属からなる面内磁化膜のそれよりも大きく、例えば面
内磁化膜であるパーマロイの磁化反転磁界が数百A/m程
度であるのに対し、垂直磁化膜であるCo/Pt人工格子膜
では数十kA/m程度と著しく大きい。希土類金属と遷移金
属の合金膜は、希土類金属の副格子磁化と遷移金属の副
格子磁化が反平行に向くため、膜組成によって見かけ上
の磁化の大きさが異なる。したがって、その磁化反転磁
界は組成により異なる。GdFe合金膜は、希土類金属と遷
移金属の合金膜の中でも比較的磁化反転磁界は小さい
が、磁気抵抗変化率は数％程度で大きな値を示さない。

【０００９】

【特許文献１】米国特許第6219275号明細書

【００１０】

【発明が解決しようとする課題】現在、磁気抵抗効果膜
は、ハードディスクの記録ビット検出用のセンサ(磁気
ヘッド)としてすでに応用されており、また、ＭＲＡＭ
のメモリ素子としても盛んに研究されている。これら両
者に共通しているのは、磁気抵抗効果膜の磁気抵抗（Ｍ
Ｒ）効果による抵抗変化から得られた電気信号を増幅し
て利用しているという点である。具体的に、磁気ヘッド
においては、ディスクに記録された記録ビットからの漏
洩磁界による検出層（自由層）の磁化方向の変化による
磁気抵抗変化を検出しており、ＭＲＡＭにおいては、外
部磁界により磁性層の磁化方向を変化させることにより
記録した情報を、再生時にやはり磁性層の磁化状態を、
磁気抵抗変化を利用して読み出している。今後も、磁気
抵抗効果膜は様々な分野で応用されていくことが考えら
れるが、磁気抵抗変化率を検出する検出装置の感度特性
により必要な磁気抵抗変化率がほぼ決まる場合が多い。

【００１１】また、大きな保磁力を示す磁気抵抗膜を用
いた場合、センサにおいては浮遊磁界を磁気抵抗効果膜
の磁性層に集中させる必要があり、メモリにおいては大
きな磁界を発生させる工夫が必要になる。メモリに印加
する磁界は一般的に導線に電流を流して発生させるが、
特に携帯端末に用いるメモリの場合、電源容量の制約か
ら大きな電流を流すことは好ましくない。このため、例
えば磁気抵抗効果膜からなるメモリ素子の周りに磁界を
発生させるための導線を巻きつけるなどの対応が必要に
なる。しかし、このような対応は磁気抵抗効果膜周辺の
構造や電気回路を煩雑にしてしまうため作製が困難にな
り、歩留まりの低下やコストの著しい増加を招いてしま
うという問題がある。

【００１２】したがって、磁気抵抗効果膜を用いてセン
サやメモリ等を構成する場合、使用される磁気抵抗効果
膜には、大きな磁気抵抗効果と小さな磁化反転磁界が求
められることになる。

【００１３】ところが、これまで、面内磁化膜よりも素
子サイズの小型化の可能性を有する垂直磁化膜を用いた
磁気抵抗効果膜の研究はほとんど行われておらず、上記
特性を満たす垂直磁化膜は提案されていない。

【００１４】本発明の目的は、小さな磁界で磁化反転可
能であり、かつ、比較的大きな磁気抵抗効果を示し、さ
らに膜構成が簡素で作成が容易な垂直磁化膜を用いた磁
気抵抗効果膜、および、この磁気抵抗効果膜を用いたメ
モリを提供することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、希土類金属、遷移金属の組成比などを変
化させることにより、容易に特性を制御することができ
る希土類金属遷移金属合金からなる、磁化が膜面垂直方
向を向いている磁気抵抗効果膜の組成を最適化すること
により、小さな磁界で磁化反転可能であり、かつ、比較
的大きな磁気抵抗効果を示す磁気抵抗膜を提供する。

【００１６】本発明の磁気抵抗効果膜は、非磁性膜が磁
性膜に挟まれている構造を持ち、これらの磁性膜のうち
少なくとも１つが、希土類金属、FeおよびCoを主成分と
する垂直磁化膜であり、FeおよびCoに対するCoの組成が
8at.%以上97at.%以下の範囲内である。

【００１７】FeおよびCoに対するCoの組成は、13at.%以
上90at.%以下の範囲内が好ましい。

【００１８】FeおよびCoに対するCoの組成は、30at.%以
上70at.%以下の範囲内がさらに好ましい。

【００１９】希土類金属がGd、Dy、Tbの内から選ばれる
少なくとも1つの元素からなるものを含む。

【００２０】非磁性膜を介して積層されている２つの磁
性膜の保磁力が異なり、少なくとも比較的小さな保磁力
を有する磁性膜がGd、FeおよびCoを主成分とするものを
含む。

【００２１】非磁性膜を介して積層されている２つの磁
性膜の保磁力が異なり、少なくとも比較的大きな保磁力
を有する磁性膜がTb、FeおよびCoを主成分とするものを
含む。

【００２２】希土類金属、FeおよびCoを主成分とする磁
性膜が、アモルファス合金であるものを含む。

【００２３】非磁性膜を介して積層されている磁性膜の
膜厚は、1nm以上500nm以下であることが好ましい。

【００２４】非磁性膜が絶縁体であるものを含む。

【００２５】磁気抵抗効果膜に膜面垂直方向に電流を流
した場合に、スピントンネル効果を示すものを含む。

【００２６】磁気抵抗効果膜の磁性膜が、スパッタリン
グによって成膜されるものを含む。

【００２７】本発明のメモリは、磁気抵抗効果膜をメモ
リ素子として複数個配し、これらの磁気抵抗効果膜に情
報を記録する手段と、記録した情報を読み出す手段を備
える。

【００２８】情報を記録する手段は、磁気抵抗効果膜の
磁化が反転可能であるような大きさの磁界を印加する。

【００２９】情報を記録する手段として用いられる磁界
は、導線に電流を流すことによって発生するものである
ものを含む。

【００３０】1つのメモリ素子に対して異なる方向の磁
界を印加するような磁界発生源を少なくとも２つ以上有
し、選択したメモリ素子に複数の磁界を作用させること
によって、複数個のメモリ素子の中から選択的に記録を
行うものを含む。

【００３１】磁界が記録するメモリ素子に対して異なる
方向に印加される2つの磁界であって、一方の磁界は記
録するメモリ素子の膜面垂直方向に向いていて、かつ、
その方向が記録する情報に対応した方向であり、さらに
他方の磁界は記録するメモリ素子の膜面内方向に向いて
いるものを含む。

【００３２】膜面内方向の磁界が、記録しようとするメ
モリ素子の上部に配されたビット線に電流を流すことに
よって生じるものであるものを含む。

【００３３】

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。

【００３４】図１は、ＴｂＦｅＣｏ、ＧｄＦｅＣｏから
なる磁性膜で非磁性層をはさんだ構造の磁気抵抗効果膜
の、Ｃｏ組成と磁気抵抗変化率（MR-ratio）の関係を示
すグラフである。磁気抵抗効果膜の構造を詳細に説明す
ると、Pt (2nm) / Tb₂₀(Fe_{10 0-X}Co_X)₈₀ (10nm) / Al₂O₃
(2.2nm) / Gd₂₀(Fe_100-XCo_X)₈₀ (10nm) / Al₅₀Cu₅₀(25
nm) / Si-waferの膜構成のTMR素子となっている。ただ
し、磁性膜の成膜はRF電源とDC電源によるコスパッタリ
ングを用い、基板ホルダーは電気的に浮いた状態で行っ
た。このように、一方の磁性層を希土類金属としてＴｂ
を、他方にはＧｄを使うことによって、組成比が等しく
ても保磁力などを異ならせることができる。ちなみに、
Ｔｂを用いた方が同じ組成比の場合には保磁力は大きく
なる傾向にある。

【００３５】上述したように、磁気抵抗効果膜を機能素
子として用いる場合には、検出方法にもよるが現状のセ
ンスアンプの特性から、磁気抵抗効果膜の磁気抵抗変化
率としては１０％以上あるのが好ましい。三元系の磁性
膜を用いた磁気抵抗効果膜においては、図１に示すよう
に、ＦｅおよびＣｏに対するＣｏの組成を変化させるこ
とによって、磁気抵抗変化率が極大値を有する変化をす
ることがわかった。このグラフによると磁気抵抗変化率
が10%以上となるCo組成は8 at.%以上97at.%以下の範囲
である。磁気抵抗変化率は、両磁性膜のスピン分極率の
積により決まるため、両方の磁性膜を上記組成範囲にす
れば一方の磁性膜の組成をよりスピン分極率の高い組成
に設定してもよく、両磁性層の組成を等しくしなくても
よい。

【００３６】磁気抵抗変化率は磁性膜のスピン分極率に
著しく依存し、大きな磁気抵抗変化率を得るためには大
きなスピン分極率を有する磁性膜を用いることが好まし
い。FeCo合金のスピン分極率はその組成に依存するが、
FeやCoのそれよりも大きな値を示し、図１に見られるCo
組成に対する磁気抵抗変化率の変化の様子は、主にスピ
ン分極率の変化を反映していると予想される。また、Ｇ
ｄ，Ｔｂなどの希土類金属元素と、Ｆｅ，Ｃｏなどの遷
移金属元素の組成比に関しては、磁化が膜面垂直方向に
向くような組成範囲から適宜選択されればよく、垂直磁
化膜となる範囲においては図１とほぼ同様の傾向を示
す。

【００３７】次に、図２はある組成の磁気抵抗効果膜の
バイアス電圧と磁気抵抗変化率の関係を示すグラフであ
る。

【００３８】磁気抵抗変化を検出するためには、磁気抵
抗効果膜にバイアスを印加しなければならないが、磁気
抵抗効果膜には印加されるバイアス電圧が大きくなると
磁気抵抗効果は減少するという特性がある。図２はその
様子を示したものであり、バイアス電圧を5mVとしたと
きの磁気抵抗変化率の大きさを1とし、各バイアス電圧
における磁気抵抗変化率の大きさを規格化した値を示し
ている。磁性膜の組成を変化させると、ＭＲ比の絶対値
自体は変化するが、図２に示した規格化した場合の傾向
はほぼ同じである。

【００３９】図３は、図１において用いた磁気抵抗効果
膜に約250mVのバイアス電圧を印加した状態で測定した
磁気抵抗効果を示したものである。バイアス電圧は、上
述のＭＲＡＭや磁気ヘッドなどに用いられる場合には通
常４００ｍＶ以下の範囲で印加されることが多く、この
範囲においてはほぼ図３と同様の傾向を示す。

【００４０】このグラフによると、バイアス電圧250mV
において磁気抵抗効果が10%以上となるCo組成の範囲
は、13at%以上90at%以下であり、デバイスの機能素子と
して用いる場合、例えばMRAMのメモリ素子として用いる
場合には、Co組成をこの範囲にすることがより好まし
い。

【００４１】また、メモリ素子として用いる磁気抵抗効
果膜の磁気抵抗変化率はばらつきが少ないことが好まし
い。これは、基準値と磁気抵抗効果膜の抵抗とを比較し
て再生するような場合に、磁気抵抗変化率のばらつきが
大きいと正確な情報が読み取れないためである。図3か
らわかるようにCo組成を30at.%以上70at.%以下では大き
な磁気抵抗変化率を示し、かつ、Co組成による磁気抵抗
変化率の変動も小さいことから、Co組成は30at.%以上70
at.%以下とすることがさらに好ましい。

【００４２】本実施形態の磁気抵抗効果膜においては、
磁性膜の膜厚による磁気抵抗効果の著しい変化は見られ
なかったが、膜厚を1nmよりも薄くしようとすると、磁
性体は膜形状にはなりにくく、島状に形成されてしま
う。この時に、磁気抵抗効果膜に電気的なコンタクトを
取るために電極を設けた場合には電極が部分的に直接非
磁性膜に接するため、磁気抵抗効果が著しく低下してし
まう。この傾向は、磁気抵抗効果膜に対して膜面垂直方
向に電流を流す場合に特に顕著に現れる。また、磁性膜
を厚くしていくと磁性膜の保磁力に比べて磁化飽和磁界
が大きくなる傾向があり、メモリ素子として好ましくな
い。このことから磁性膜の膜厚は1nm以上500nm以下の範
囲が適当である。

【００４３】また、成膜方法としては、膜厚を均一にす
ることが比較的容易なスパッタリングを用いることが好
ましい。

【００４４】差動検出を行うMRAMに用いられる磁気抵抗
効果膜は、非磁性膜を介して積層されている磁性膜のう
ち一方が情報を記録するメモリ層であり、他方が記録さ
れている情報を検出する場合に磁化反転させるための検
出層とすることが一般的である。したがって、メモリ層
と検出層はどちらも印加される磁界によって磁化反転可
能であり、かつ、メモリ層の保磁力は検出層の保磁力よ
りも大きい必要がある。

【００４５】MRAMにおいて磁界の印加は一般に導線に電
流を流し、これにより発生する磁界を利用するが、電流
密度等の制約から素子に印加する磁界は4 kA/m以下にす
ることが好ましく、つまり検出層の保磁力はさらに小さ
い必要がある。磁化曲線の角型が良好でかつ保磁力の小
さな材料としてはGdFeCoアモルファス合金が挙げられ
る。したがって少なくとも検出層にGdFeCoアモルファス
合金を用いることが好ましい。

【００４６】磁気抵抗効果膜を複数個配したメモリにお
いて、選択的に記録を行うには、所望のメモリ素子の磁
化のみ反転させるように磁界を印加する必要がある。

【００４７】これを実現する方法として、例えばそれぞ
れのメモリ素子の間に導線を配し、これに電流を流して
メモリ素子の膜面に対して垂直方向の磁界を発生させ
る。記録しようとするメモリ素子の周りにある4本の導
線に、メモリ素子に対して同じ方向に磁界が印加される
ように電流を流すと、所望のメモリ素子にのみ最も大き
な磁界が印加され、このメモリ素子にのみ記録が行われ
る。

【００４８】上記記録方法は、メモリ素子に対して垂直
方向の磁界のみを用いる方法であるが、メモリ素子に対
して膜面内方向の磁界を印加することによっても、選択
的な記録が可能になることがわかった。例えば、メモリ
素子の間に導線を配すと共に、メモリ素子の上部あるい
は下部にも導線を配する。ただし、素子間の導線と素子
の上部あるいは下部の導線は一平面内に存在しないよう
にねじれの位置で、かつ、これら導線を真上から見ると
直交するように配する。このように配された導線のうち
記録しようとする所望のメモリ素子のすぐ横にある導線
に電流を流して、メモリ素子の膜面に対して垂直方向に
磁界を印加すると共に、メモリ素子の上部あるいは下部
に配されている導線にも電流を流しメモリ素子に膜面内
方向の磁界を印加する。このようにすると、膜面内方向
の磁界と、膜面垂直方向の磁界を同時に印加されたメモ
リ素子のみ記録可能となる。膜面内方向の磁界を発生さ
せるための導線は、上記のように別に設けても良いが、
ビット線を利用することで膜面内磁界発生用の導線を省
略することが可能である。

【００４９】

【実施例】次に、実施例について図面を参照して説明す
る。

【００５０】（実施例１）図４は実施例１の磁気抵抗効
果膜の断面を模式的に示す。

【００５１】本実施例では、基板001としてSiウエハー
を用い、この上に第１の磁性膜111として5nmの膜厚のGd
₂₀(Fe₅₀Co₅₀)₈₀膜、非磁性膜（トンネル絶縁膜）113と
して1.5nmの膜厚のAl₂O₃膜、第２の磁性膜112として10n
mの膜厚のTb₂₀(Fe₅₀Co₅₀)₈₀膜、保護膜114として2nmのP
t膜を順次形成した。図示はしていないが、磁気抵抗効
果膜とＳｉ基板とで良好なコンタクトをとるために、オ
ーミックコンタクト層や下部電極層を挿入してもよい。
Pt膜は磁性膜の酸化等の腐食を防ぐのに有効である。こ
こでGd₂₀(Fe₅₀Co₅₀)₈₀膜およびTb₂₀(Fe₅₀Co₅₀)₈₀膜はど
ちらも遷移金属副格子磁化優勢である。

【００５２】次に、得られた多層膜の上部に1μm角のレ
ジスト膜を形成し、ドライエッチングによってレジスト
に覆われていない部分の磁気抵抗効果膜を除去した。エ
ッチング後19nmの膜厚のAl₂O₃膜を成膜し、さらにレジ
ストおよびその上部のAl₂O₃膜を除去し、上部電極とGd
₂₀(Fe₅₀Co₅₀)₈₀膜との間の電気絶縁を行うための絶縁膜
121を形成した。その後、リフトオフ法によって上部電
極122をAl膜により作成し、上部電極に覆われていない
部分のAl₂O₃膜を一部除去して測定回路を接続するため
の電極パットとした。

【００５３】得られた磁気抵抗効果膜は膜面垂直方向に
2MA/mの磁界を印加し、Tb₂₀(Fe₅₀Co ₅₀)₈₀膜の磁化を印
加磁界方向に向け着磁を行った。ただし、1cm角のTb
₂₀(Fe₅₀Co₅₀)₈₀膜の保磁力は0.5MA/mと大きな値を示
し、得られた磁気抵抗効果膜の保磁力も同程度の大きな
値を示すと予想される。

【００５４】磁気抵抗効果膜の上部電極122と下部電極
（Siウエハー001）に定電流電源を接続してGd₂₀(Fe₅₀Co
₅₀)₈₀膜とTb₂₀(Fe₅₀Co₅₀)₈₀膜の間のAl₂O₃膜113を電子
がトンネルするように一定電流を流す。磁気抵抗効果膜
の膜面に垂直方向に磁界を印加し、その大きさと方向を
変えることにより磁気抵抗効果膜の電圧の変化（磁気抵
抗曲線）を測定した。その結果を図５に示す。この測定
結果によると磁気抵抗変化は約2.5kA/mの大きさの磁界
で生じ、磁気抵抗変化率は約28%であった。ただし、こ
のときのバイアス電圧は約5mVであった。

【００５５】（実施例２）本実施例は、実施例1のTb
₂₀(Fe₅₀Co₅₀)₈₀膜をDy₂₂(Fe₅₀Co₅₀)₇₈膜とした以外は実
施例1と同様とした。ただし、1cm角のDy₂₂(Fe₅₀Co₅₀)₇₈
膜の保磁力は0.4MA/mと大きな値を示し、得られた磁気
抵抗効果膜の保磁力も同程度の大きな値を示すと予想さ
れる。磁気抵抗曲線を測定した結果、約2.5kA/mの磁界
で磁気抵抗変化が生じ、その変化率は約25%であった。

【００５６】（実施例３）磁気抵抗効果膜の構成は実施
例１と同様で、図４に示されている。本実施例では、基
板001としてSiウエハーを用い、この上に第１の磁性膜1
11として5nmの膜厚のGd₂₀(Fe₅₀Co₅₀)₈₀膜、非磁性膜113
として1.5nmの膜厚のAl₂O₃膜、第２の磁性膜112として5
nmの膜厚のGd₂₁(Fe₅₀Co₅₀)₇₉膜、保護膜114として2nmの
Pt膜を順次形成した。ここでGd₂₀(Fe₅₀Co₅₀)₈₀膜および
Gd₂₁(Fe₅₀Co₅₀)₇₉膜はどちらも遷移金属副格子磁化優勢
である。希土類金属は両磁性層ともＧｄを用いているの
で保磁力差をつけるために、組成比を異ならせている。

【００５７】次に得られた多層膜の上部に1μm角のレジ
スト膜を形成し、ドライエッチングによってレジストに
覆われていない部分の磁気抵抗効果膜を除去した。エッ
チング後14nmの膜厚のAl₂O₃膜を成膜し、さらにレジス
トおよびその上部のAl₂O₃膜を除去し、上部電極とGd
₂₀(Fe₅₀Co₅₀)₈₀膜との間の電気絶縁を行うための絶縁膜
121を形成した。その後、リフトオフ法によって上部電
極122をAl膜により作成し、上部電極に覆われていない
部分のAl₂O₃膜を一部除去して測定回路を接続するため
の電極パットとした。

【００５８】実施例１の場合と同様に、上部電極122と
下部電極（Siウエハー001）に定電流電源を接続してGd
₂₀(Fe₅₀Co₅₀)₈₀膜とGd₂₁(Fe₅₀Co₅₀)₇₉膜の間のAl₂O₃膜
を電子がトンネルするように一定電流を流す。磁気抵抗
効果膜の膜面に垂直方向に磁界を印加し、その大きさと
方向を変えることにより磁気抵抗効果膜の電圧の変化
（磁気抵抗曲線）を測定した。その結果を図６に示す。
この測定結果によると磁気抵抗変化は約2.5kA/mおよび
約4kA/mの大きさの磁界で生じ、磁気抵抗変化率は約28%
であった。ただし、このときのバイアス電圧は約5mVで
あった。

【００５９】（比較例）図７は比較例の磁気抵抗効果膜
の磁気抵抗曲線である。また、比較例１、２においても
磁性膜の組成のみが違うため、図４を兼用して説明す
る。

【００６０】（比較例１)比較例１は、図４において基
板001としてSiウエハーを用い、この上に第１の磁性膜1
11として5nmの膜厚のGd₂₀Fe₈₀膜、非磁性膜113として1.
5nmの膜厚のAl₂O ₃膜、第２の磁性膜112として10nmの膜
厚のTb₂₀Fe₈₀膜、保護膜114として2nmのPt膜を順次形成
した。ここで、Gd₂₀Fe₈₀膜およびTb₂₀Fe₈₀膜はどちらも
遷移金属副格子磁化優勢である。

【００６１】次に、得られた多層膜の上部に1μm角のレ
ジスト膜を形成し、ドライエッチングによってレジスト
に覆われていない部分の磁気抵抗効果膜を除去した。エ
ッチング後19nmの膜厚のAl₂O₃膜を成膜し、さらにレジ
ストおよびその上部のAl₂O₃膜を除去し、上部電極とGd
₂₀Fe₈₀膜との間の電気絶縁を行うための絶縁膜121を形
成した。その後、リフトオフ法によって上部電極122をA
l膜により作成し、上部電極に覆われていない部分のAl₂
O₃膜を除去して測定回路を接続するための電極パットと
した。

【００６２】得られた磁気抵抗効果膜は膜面垂直方向に
2MA/mの磁界を印加し、Tb₂₀Fe₈₀膜の磁化を印加磁界方
向に向け着磁を行った。ただし、1cm角のTb₂₀Fe₈₀膜の
保磁力は0.4MA/mと大きな値を示し、得られた磁気抵抗
効果膜の保磁力も同程度の大きな値を示すと予想され
る。

【００６３】磁気抵抗効果膜の上部電極と下部電極（Si
ウエハー）に定電流電源を接続してGd₂₀Fe₈₀膜とTb₂₀Fe
₈₀膜の間のAl₂O₃膜を電子がトンネルするように一定電
流を流す。磁気抵抗効果膜の膜面に垂直方向に磁界を印
加し、その大きさと方向を変えることにより磁気抵抗効
果膜の電圧の変化（磁気抵抗曲線）を測定した。その結
果を図７に示す。この測定結果によると磁気抵抗変化は
約2kA/mの大きさの磁界で生じ、磁気抵抗変化率は約2%
であった。ただし、このときのバイアス電圧は約5mVで
あった。

【００６４】（比較例２）比較例２は、図４において基
板001としてSiウエハーを用い、この上に第１の磁性膜1
11として5nmの膜厚のGd₂₀(Fe₉₅Co₅)₈₀膜、非磁性膜113
として1.5nmの膜厚のAl₂O₃膜、第２の磁性膜112として1
0nmの膜厚のTb₂₀(Fe₉₅Co₅)₈₀膜、保護膜114として2nmの
Pt膜を順次形成した。ここで、Gd₂₀(Fe₉₅Co₅)₈₀膜およ
びTb₂₀(Fe_{9 5}Co₅)₈₀膜はどちらも遷移金属副格子磁化優
勢である。

【００６５】次に、得られた多層膜の上部に1μm角のレ
ジスト膜を形成し、ドライエッチングによってレジスト
に覆われていない部分の磁気抵抗効果膜を除去した。エ
ッチング後19nmの膜厚のAl₂O₃膜を成膜し、さらにレジ
ストおよびその上部のAl₂O₃膜を除去し、上部電極とGd
₂₀(Fe₉₅Co₅)₈₀膜との間の電気絶縁を行うための絶縁膜1
21を形成した。その後、リフトオフ法によって上部電極
122をAl膜により作成し、上部電極に覆われていない部
分のAl₂O₃膜を除去して測定回路を接続するための電極
パットとした。

【００６６】得られた磁気抵抗効果膜は膜面垂直方向に
2MA/mの磁界を印加し、Tb₂₀(Fe₉₅Co ₅)₈₀膜の磁化を印加
磁界方向に向け着磁を行った。ただし、1cm角のTb₂₀(Fe
₉₅Co ₅)₈₀膜の保磁力は0.4MA/mと大きな値を示し、得ら
れた磁気抵抗効果膜の保磁力も同程度の大きな値を示す
と予想される。

【００６７】磁気抵抗効果膜の上部電極と下部電極（Si
ウエハー）に定電流電源を接続してGd₂₀(Fe₉₅Co₅)₈₀膜
とTb₂₀(Fe₉₅Co₅)₈₀膜の間のAl₂O₃膜を電子がトンネルす
るように一定電流を流す。磁気抵抗効果膜の膜面に垂直
方向に磁界を印加し、その大きさと方向を変えることに
より磁気抵抗効果膜の電圧の変化（磁気抵抗曲線）を比
較例１と同様に測定した。この測定結果によると磁気抵
抗変化は約2kA/mの大きさの磁界で生じ、磁気抵抗変化
率は約７%であった。ただし、このときのバイアス電圧
は約5mVであった。

【００６８】（実施例４）図８は、実施例４の、磁気抵
抗効果膜を用いたＭＲＡＭのメモリ素子の磁界を印加す
るための電気回路の概略図を示し、図９は実施例４のメ
モリに用いた読み出し回路の概略図を示し、図１０は実
施例４のメモリの一部分の断面を示した模式図を示す。

【００６９】本実施例のメモリは、図８に示すように、
実施例３による磁気抵抗効果膜101、102、103、104、10
5、106、107、108、109をメモリ素子として３行３列に
配列した場合のメモリセルであって、それに使用される
電気回路を図８および図９に示す。

【００７０】まず、選択した素子の磁性膜の磁化を選択
的に反転させる方法について説明する。例えば、磁気抵
抗効果膜105の磁化を選択的に反転させる場合、トラン
ジスタ212、217、225、220をオンにし、その他のトラン
ジスタはオフにしておく。このようにすると電流は導線
312、313、323、322を流れ、それらの周りに磁界を発生
させる。したがって磁気抵抗効果膜105にのみ４つの導
線から同方向の磁界が印加され、これらの合成磁界が素
子の磁性膜の磁化反転磁界よりも僅かに大きくなるよう
に調整しておけば、選択的に磁気抵抗効果膜105の磁化
のみ反転させることが可能である。また、上下逆方向の
磁界を磁気抵抗効果膜105に印加する場合はトランジス
タ213、216、224、221をオンにし、その他のトランジス
タはオフにしておく。このようにすると、電流は導線31
2、313、323、322を先程とは逆の方向に流れ磁気抵抗効
果膜105へは逆方向の磁界が印加される。

【００７１】次に、読み出し時の動作を説明する。例え
ば、磁気抵抗効果膜105に記録された情報を読み出す場
合、トランジスタ235およびトランジスタ241をオンにす
る。すると電源412、固定抵抗100および磁気抵抗効果膜
105が直列に接続された回路となる。したがって、電源
電圧は固定抵抗100の抵抗値と磁気抵抗効果膜105の抵抗
値の割合でそれぞれの抵抗に分圧される。電源電圧は固
定されているので磁気抵抗効果膜の抵抗値が変化すると
それにしたがって、磁気抵抗効果膜にかかる電圧は異な
る。この電圧値をセンスアンプ500で読み出す。読み出
し方法には主に絶対検出と差動検出の二通りが挙げられ
る。ここでは差動検出を用い、磁気抵抗効果膜105の電
圧値を二度検出し、この２つの値を比較することによっ
て記録されている情報を検出する。磁気抵抗効果膜105
の電圧値を二度検出するために、先ず磁気抵抗効果膜10
5の検出層の磁化が反転可能で、メモリ層の磁化は反転
不可能である磁界を印加し検出層の磁化のみ印加磁界の
方向に向ける。このとき例えばトランジスタ251をオン
に、トランジスタ252をオフにしておく。次いで先程印
加した磁界の方向とは反平行な方向に磁界を印加し、検
出層の磁化を反転させる。このときトランジスタ251を
オフに、トランジスタ252をオンにする。

【００７２】この動作によって、センスアンプ500に異
なった電圧が入力され、このときの大小関係を検出する
ことによって記録されている情報を検出することができ
る。

【００７３】図１０は、１つの素子の周辺部分を模式的
に示す断面図を示す。p型Si基板011に２つのn型拡散領
域012および013を形成し、その間に絶縁層123を介して
ワード線（ゲート電極）342を形成する。n型拡散領域01
2に接地線356を接続し、n型拡散領域013にコンタクトプ
ラグ352、353、354、357とローカル配線358を介して磁
気抵抗効果膜105を接続する。磁気抵抗効果膜はさらに
ビット線332に接続されている。磁気抵抗効果膜105の横
には磁界を発生させるための導線322および導線323が配
されている。

【００７４】（実施例４’）また、１つの素子の周辺部
分においては、図１１に示したように、n型ドレイン領
域012直上に磁気抵抗効果膜105を設けるようにしてもよ
い。この構成によれば、図１０の構成に比べて更にメモ
リセルを小型化することが可能となる。なお359は素子
分離領域である。

【００７５】（実施例５）図１２は実施例５のメモリの
磁界印加用配線および検出用配線の電気回路の概略図を
示す。

【００７６】本実施例は、実施例４で用いたメモリに対
して、ビット線に電流を流し磁気抵抗効果膜に膜面内磁
界を印加する回路を設け、素子の選択を膜面垂直方向の
磁界の印加と膜面内方向の磁界の印加により行うように
したものである。このメモリの磁界印加用配線および検
出用配線の電気回路は図１２に示すものを用いる。

【００７７】まず、選択した素子の磁性膜の磁化を選択
的に反転させる方法について説明する。例えば、磁気抵
抗効果膜105の磁化を選択的に反転させる場合、トラン
ジスタ212、217、224、227をオンにし、その他のトラン
ジスタはオフにしておく。このようにすると電流は導線
312、313を流れ磁気抵抗効果膜105の膜面に対して垂直
な方向に磁界が印加される。さらに、ビット線332にも
電流が流れ、これによって発生する磁界は磁気抵抗効果
膜105の膜面に対して面内方向に磁界が印加される。し
たがって磁気抵抗効果膜105には膜面内方向の磁界と比
較的大きな膜面垂直方向の磁界とが印加されるので、磁
気抵抗効果膜105の磁化のみ反転可能である。また、上
下逆方向の膜面垂直磁界を磁気抵抗効果膜105に印加す
る場合はトランジスタ213、216、224、227をオンにし、
その他のトランジスタはオフにしておく。このようにす
ると電流はビット線332を流れ磁気抵抗効果膜105に対し
て膜面内方向に磁界が印加されると共に、導線313、312
を先程とは逆の方向に電流が流れ磁気抵抗効果膜105へ
は逆方向の膜面垂直方向の磁界が印加される。

【００７８】次に、読み出し時の動作を説明する。例え
ば、磁気抵抗効果膜105に記録された情報を読み出す場
合、トランジスタ235およびトランジスタ241をオンにす
る。すると電源412、固定抵抗100および磁気抵抗効果膜
105が直列に接続された回路となる。したがって、電源
電圧は固定抵抗100の抵抗値と磁気抵抗効果膜105の抵抗
値の割合でそれぞれの抵抗に分圧される。電源電圧は固
定されているので磁気抵抗効果膜の抵抗値が変化すると
それにしたがって、磁気抵抗効果膜にかかる電圧は異な
る。この電圧値をセンスアンプ500で読み出す。読み出
し方法には差動検出を用い、磁気抵抗効果膜105の電圧
値を二度検出し、この２つの値を比較することによって
記録されている情報を検出する。磁気抵抗効果膜105の
電圧値を二度検出するために、先ず磁気抵抗効果膜105
の検出層の磁化が反転可能で、メモリ層の磁化は反転不
可能である磁界を印加し、検出層の磁化のみ印加磁界の
方向に向ける。このとき例えばトランジスタ251をオン
に、トランジスタ252をオフにしておく。次いで先程印
加した磁界の方向とは反平行な方向に磁界を印加し、検
出層の磁化を反転させる。このときトランジスタ251を
オフに、トランジスタ252をオンにする。この動作によ
って、センスアンプ500に異なった電圧が入力され、こ
のときの大小関係を検出することによって記録されてい
る情報を検出することができる。

【００７９】１つの素子の周辺部分は、実施例４または
４’と同様である。図１０に示すように、p型Si基板011
に２つのn型拡散領域012および013を形成し、その間に
絶縁層123を介してワード線（ゲート電極）342を形成す
る。n型拡散領域012に接地線356を接続し、n型拡散領域
013にコンタクトプラグ352、353、354、357とローカル
配線358を介して磁気抵抗効果膜105を接続する。磁気抵
抗効果膜はさらにビット線332に接続されている。磁気
抵抗効果膜105の横には磁界を発生させるための導線322
および導線323が配されている。導線323により磁気抵抗
効果膜の膜面垂直方向に磁界を印加し、ビット線332に
より膜面内方向に磁界を印加することによって特定のメ
モリ素子を選択している。

【００８０】また、図１１に示したように、n型ドレイ
ン領域012直上に磁気抵抗効果膜105を設けるようにして
もよい。この構成によれば、図１０の構成に比べて更に
メモリセルを小型化することが可能となる。なお359は
素子分離領域である。導線323により磁気抵抗効果膜の
膜面垂直方向に磁界を印加し、ビット線332により膜面
内方向に磁界を印加することによって特定のメモリ素子
を選択している。

【００８１】

【発明の効果】以上説明したように、本発明によれば、
比較的小さな磁界で磁化反転可能であり、かつ、比較的
大きな磁気抵抗効果を示す、垂直磁気異方性の磁気抵抗
効果膜が得られるので、メモリ素子のサイズを小型化で
き、高密度記録が可能になる。

【００８２】さらに、メモリにデータを記録する際、メ
モリ素子の上方または下方にあるビット線を流れる電流
による膜面内の磁界が有効であるとわかったので、膜面
に垂直な磁界をかける導線に与えられる膜面上のスペー
スを一部削減することができ、さらに高密度化が可能に
なる。

【図面の簡単な説明】

【図１】本発明の磁気抵抗効果膜のCo組成と磁気抵抗変
化率（MR-ratio）の関係を示すグラフである。

【図２】本発明の磁気抵抗効果膜のバイアス電圧と磁気
抵抗変化率の関係を示すグラフである。

【図３】バイアス電圧に250mVを印加した場合におい
て、本発明の磁気抵抗効果膜のCo組成と磁気抵抗変化率
の関係を示すグラフである。

【図４】実施例１、２、３および比較例１、２に記載の
磁気抵抗効果膜の断面を模式的に示す図である。

【図５】実施例１に記載の本発明の磁気抵抗効果膜の磁
気抵抗曲線図である。

【図６】実施例３に記載の本発明の磁気抵抗効果膜の磁
気抵抗曲線図である。

【図７】比較例１に記載の磁気抵抗効果膜の磁気抵抗曲
線図である。

【図８】実施例４のメモリに用いた磁気抵抗効果膜に磁
界を印加するための電気回路の概略図である。

【図９】実施例４のメモリに用いた読み出し回路の概略
図である。

【図１０】実施例４のメモリの一部分の断面を示した模
式図である。

【図１１】実施例４’のメモリの一部分の断面を示した
模式図である。

【図１２】実施例５のメモリの磁界印加用配線および検
出用配線の電気回路の概略図である。

【図１３】（ａ）は磁気抵抗効果膜の磁化が平行な状態
を模式的に示す断面図、（ｂ）は磁気抵抗効果膜の磁化
が反平行な状態を模式的に示す断面図である。

【図１４】面内磁化膜を用いた従来の磁気抵抗効果膜に
おける記録再生原理を説明するための図であって、
（ａ）および（ｃ）は、記録情報「１」の読み出しを行
う場合の磁化の状態を模式的に示す断面図、（ｂ）およ
び（ｄ）は、記録情報「０」の読み出しを行う場合の磁
化の状態を模式的に示す断面図である。

【図１５】垂直磁化膜を用いた磁気抵抗効果膜における
記録再生原理を説明するための図であって、（ａ）およ
び（ｃ）は、記録情報「１」の読み出しを行う場合の磁
化の状態を模式的に示す断面図、（ｂ）および（ｄ）
は、記録情報「０」の読み出しを行う場合の磁化の状態
を模式的に示す断面図である。

【符号の説明】

１２、２２ 非磁性膜 １３、１４、２１、２３、１１１、１１２ 磁性膜 ００１ Ｓｉ基板 ０１１ ｐ型Ｓｉ基板 ０１２、０１３ ｎ型拡散領域 １００ 固定抵抗 １０１〜１０９ 磁気抵抗効果膜 １１３ 非磁性膜（トンネル絶縁膜） １１４ 保護膜 １２１、１２３ 絶縁膜 １２２ 上部電極 ２１１〜２２７、２３１〜２４２、２５１、２５２ ト
ランジスタ ３１１〜３１４、３２１〜３２４ 導線（書き込み線） ３３１〜３３３ ビット線 ３４１〜３３３ ワード線（ゲート電極） ３５１〜３５５、３５７ コンタクトプラグ ３５６ 接地線 ３５８ ローカル配線 ３５９ 素子分離領域 ４１１、４１２ 電源 ５００ センスアンプ

Claims (17)

【特許請求の範囲】
1. 【請求項１】 非磁性膜が磁性膜の間に配された構造を
   有する磁気抵抗効果膜において、前記磁性膜のうち少な
   くとも１つは、希土類金属と、FeおよびCoを主成分とす
   る垂直磁化膜であり、FeおよびCoに対するCoの組成が8a
   t.%以上97at.%以下の範囲内にあることを特徴とする磁
   気抵抗効果膜。
2. 【請求項２】 FeおよびCoに対するCoの前記組成は13a
   t.%以上90at.%以下の範囲内にある、請求項１に記載の
   磁気抵抗効果膜。
3. 【請求項３】 FeおよびCoに対するCoの前記組成は30a
   t.%以上70at.%以下の範囲内にある、請求項１に記載の
   磁気抵抗効果膜。
4. 【請求項４】 前記希土類金属は、GdとDyとTbの内から
   選ばれる少なくとも1つの元素を含む、請求項１から３
   のいずれか１項に記載の磁気抵抗効果膜。
5. 【請求項５】 前記非磁性膜を介して積層されている２
   つの前記磁性膜の保磁力が異なり、小さな保磁力を有す
   る磁性膜がGdと、FeおよびCoを主成分とする、請求項４
   に記載の磁気抵抗効果膜。
6. 【請求項６】 前記非磁性膜を介して積層されている２
   つの前記磁性膜の保磁力が異なり、大きな保磁力を有す
   る磁性膜がTbと、FeおよびCoを主成分とする、請求項４
   に記載の磁気抵抗効果膜。
7. 【請求項７】 希土類金属と、FeおよびCoを主成分とす
   る前記磁性膜はアモルファス合金である、請求項１から
   ６のいずれか１項に記載の磁気抵抗効果膜。
8. 【請求項８】 前記磁性膜の膜厚が1nm以上500nm以下で
   ある、請求項１から７のいずれか１項に記載の磁気抵抗
   効果膜。
9. 【請求項９】 前記非磁性膜は絶縁体である、請求項１
   から８のいずれか１項に記載の磁気抵抗効果膜。
10. 【請求項１０】 膜面垂直方向に電流を流すと、スピン
    トンネル効果を示す、請求項９に記載の磁気抵抗効果
    膜。
11. 【請求項１１】 前記磁性膜はスパッタリングによって
    成膜される、請求項１から１０のいずれか１項に記載の
    磁気抵抗効果膜。
12. 【請求項１２】 請求項１から１１のいずれか１項に記
    載の磁気抵抗効果膜をメモリ素子として複数個配し、該
    磁気抵抗効果膜に情報を記録する手段と、記録した情報
    を読み出す手段を備えるメモリ。
13. 【請求項１３】 前記記録手段は、前記磁気抵抗効果膜
    の磁化が反転可能であるような大きさの磁界を印加す
    る、請求項１２に記載のメモリ。
14. 【請求項１４】 前記記録手段として用いられる磁界
    が、導線に電流を流すことによって発生するものであ
    る、請求項１２または１３に記載のメモリ。
15. 【請求項１５】 前記記録手段は、１つのメモリ素子に
    対して異なる方向の磁界を印加するような磁界発生源を
    少なくとも２つ以上有し、選択したメモリ素子に複数の
    磁界を作用させることによって、複数個のメモリ素子の
    中から選択的に記録を行う、請求項１２から１４のいず
    れか１項に記載のメモリ。
16. 【請求項１６】 前記異なる方向の磁界の一方は、記録
    するメモリ素子の膜面垂直方向に印加され、かつ、その
    方向が記録する情報に対応した方向であり、他方は記録
    するメモリ素子の膜面内方向に印加される、請求項１５
    に記載のメモリ。
17. 【請求項１７】 前記膜面内方向の磁界は、記録を行な
    うメモリ素子の上部に配されたビット線に電流を流すこ
    とによって生じる、請求項１６に記載のメモリ。